TWI466261B - 具有槽形感測或處理元件的系統 - Google Patents

具有槽形感測或處理元件的系統 Download PDF

Info

Publication number
TWI466261B
TWI466261B TW099129784A TW99129784A TWI466261B TW I466261 B TWI466261 B TW I466261B TW 099129784 A TW099129784 A TW 099129784A TW 99129784 A TW99129784 A TW 99129784A TW I466261 B TWI466261 B TW I466261B
Authority
TW
Taiwan
Prior art keywords
sensor
sensor system
sensors
substrate
recess
Prior art date
Application number
TW099129784A
Other languages
English (en)
Other versions
TW201126688A (en
Inventor
Alan J O'donnell
Michael J Cusack
Rigan F Mcgeehan
Garrett A Griffin
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of TW201126688A publication Critical patent/TW201126688A/zh
Application granted granted Critical
Publication of TWI466261B publication Critical patent/TWI466261B/zh

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/0023—Packaging together an electronic processing unit die and a micromechanical structure die
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B81B3/0018—Structures acting upon the moving or flexible element for transforming energy into mechanical movement or vice versa, i.e. actuators, sensors, generators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/14181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15156—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Pressure Sensors (AREA)
  • Micromachines (AREA)
  • Testing Or Calibration Of Command Recording Devices (AREA)
  • Measurement Of Velocity Or Position Using Acoustic Or Ultrasonic Waves (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)

Description

具有槽形感測或處理元件的系統
本發明係關於電子組件(assembly)，尤有關具有嵌入式感測器與處理電路系統(circuitry)之電子組件。
電子組件可能由一些零件(component)所構成。習知技藝已知將感測器與信號處理零件安裝至基板之表面。某些應用(已知為「覆晶(flip chip)」)將積體電路直接安裝至基板之表面。其他應用將感測器或積體電路存放在一封裝中。此封裝可包含一導線架，其中一個或多個晶粒係安裝於此導線架上。導線架與晶粒接著被包封，且此封裝係安裝於例如印刷電路板之基板。吾人熟知藉由將積體電路堆疊在單一封裝之內(例如在美國專利第6,784,023號，名稱為「堆疊的半導體裝置之製造方法」，或在美國專利第6,593,662號，名稱為「堆疊晶粒之封裝構造」中)，然後，將此封裝安裝至例如印刷電路板之基板，可增加基板上之零件之密度。某些封裝將單一積體電路安裝在封裝內之基板中之凹槽之內，例如美國專利第7,002,254號，名稱為「採用覆晶技術之積體電路封裝及裝配方法」。在這些方法之任何一種中，每個零件或封裝佔據印刷電路板之表面上的實際地區(estate)。
圖1概要顯示一種型式之習知堆疊晶片封裝100。此封裝包含一導線架101，其包含一承座(paddle)102與引線103。承座102支撐兩個堆疊積體電路104與105。積體電路係藉由焊球106而互相連接。堆疊積體電路104與105係藉由其他焊球106而耦接至導線架101之承座部分102。某些堆疊組件提供銲線(未顯示)，用以將一積體電路耦接至在此堆疊中之另一積體電路，或連接至導線架。積體電路104與105、承座102、焊球106以及引線103之一部分，係被包封在封裝膠(encapsulant)107中。封裝100係經由從導線架101之承座102延伸至封裝膠107之外部之引線103而安裝於一基板108。安裝的封裝100實際上佔據部分之基板108。
習知技藝之覆晶安裝係概要顯示於圖2中。積體電路200係藉由焊球202而耦接至基板201。安裝的晶片200實際上佔據部分之基板201。晶片200係在沒有一圍繞封裝之益處的情況下暴露至其環境，而因此易受來自與除了其他環境因子(例如熱、灰塵、濕度等)以外之環境中之其他物體接觸之損壞影響。
安裝於一基板302之封裝感測器或積體電路301之一種習知技術之配置300係概要顯示於圖3中。被每個封裝301所佔據之面積或「印跡(footprint)」係大於在此封裝內之電路或感測器。同時，三個被安裝的封裝301佔據基板302之表面積之一部分，其大於它們的個別印跡之總和。
用以安裝封裝之設計法則以及封裝本身之物理尺寸，將需要在此些裝置之間的一定間距。如果必須讓出空間給表面互連或例如一電阻303之一離散零件的話，所佔據之實際地區甚至會更大。此種方法之另一結果係為感測器可能離另一感測器某段距離，或許妨礙它們感測或測量相同的局部環境之能力。攤開這些零件301亦需要比一更小型佈局更長的互連導體，或許導致寄生電容的增加，或對耦合至此些信號之雜訊之敏感性增加。
在本發明之第一實施例中，提供有一基板，其具有包含電路系統之一前面表面，以及包含複數凹槽之一背面表面。複數凹槽具有至少一個感測器，以及設計成用以使感測器暴露至凹槽外部之環境之一埠。一感測器可偵測外部環境之特性，或來自影響感測器之環境之能量。某些實施例在不需要使此些慣性感測器直接暴露至外部環境的情況下採用慣性感測器。基板之前面可包含電路系統，其被設計成用以接收來自此些感測器之至少一者之一信號。在某些實施例中，電路系統亦可控制一個或多個感測器。在某些實施例中，此埠可包含一窗孔、一透明部分、一濾光鏡或一透鏡。在某些實施例中，此組件可包含一蓋體，而蓋體可包含一窗孔、一透明部分、一濾光鏡或一透鏡或電路系統。在某些實施例中，某些埠可能密封而與外部環境隔絕，同時允許某些環境的外部凹槽。在某些實施例中，基板可能是一種半導體，而在其他實施例中，基板可能是一疊層狀本體或其他材料。
一種具有槽形感測或處理元件之系統具有一基底，其具有一背面表面與一前面表面。背面表面具有一些凹槽，其擁有例如晶粒、感測器、離散元件或積體電路之電路元件。某些實施例使這些凹槽暴露至環境，其他實施例則密封這些凹槽，而還有其他實施例經由一透鏡或濾光鏡而使此凹槽暴露至環境。某些實施例包含一遮蓋物或背面蓋體構件，用以覆蓋此些凹槽或支撐此些遮蓋物。在某些實施例中，背面蓋體構件可完全密封一個或多個凹槽，可留下某些凹槽開放至環境中，或可包含濾光鏡或透鏡。
圖4A概要顯示一嵌入式多感測器組件之一例示實施例之剖面圖。於本實施例中，感測器組件400具有一基底401，其具有一前面表面402及一背面表面403。前面表面402可具有主動電路，而背面表面403可能是非活化的。背面表面403包含一些凹槽404、405、406，每個凹槽包含至少一感測器407、408、409。圖4A中之每個感測器係暴露至環境，從而可感測一外部環境特性。舉例而言，感測器可感測壓力、氣體型式、濕度或入射輻射。
圖4B概要顯示一例示實施例之立體圖。基底422之背面表面421包含一陣列之凹槽423、424、425，於此圖例中，每個凹槽包含可以是譬如一感測器或一積體電路之一晶粒426、427、428。在某些實施例中，此些槽形元件之配置(例如一個槽形元件鄰近另一個槽形元件)，可能受被設計之系統之需求影響。
圖4C概要顯示一嵌入式多感測器組件440之一例示實施例之剖面圖，其中，晶粒係堆疊在一凹槽之內。一凹槽442可能開放至外部環境，並譬如包含三個氣體感測器443、444、445，每個對相同氣體之不同濃度，或對兩個以上的不同氣體呈現敏感。一凹槽446可擁有闢如三個慣性感測器447、448、449(例如三個單軸線加速計)，每個被配置以感測三條垂直軸線之其中一條的加速度。如果一種封裝膠將不會阻礙感測器(例如有蓋的MEMS裝置)之運作，則此凹槽可能以例如環氧樹脂450之封裝膠填滿，如所顯示的。某些實施例可將少於所有的堆疊晶片之晶片包封於一凹槽中。舉例而言，可包封一參考感測器454，但沒有包封其他感測器452、453，如所顯示的。圖4D概要顯示一嵌入式多感測器組件460之一例示實施例之剖面圖，於其中晶粒465、466、467係堆疊在基底461中之一凹槽462之內。於本實施例中，此些凹槽包含肩部463，其促進一晶粒467之選擇性包封464，或在凹槽468之內與在一疊晶粒469之內的一中間蓋體或透鏡等465之包含。
相較於一種具有安裝於其表面上之元件之習知技術基板之下，這些顯示的實施例並未使感測器或積體電路佔據部分之前面表面。另外由安裝的感測器，或安裝的積體電路所覆蓋之部分之前面表面，因此可無障礙的包含導體或其他電路，其可譬如接收、傳導或處理包含譬如往返感測器之信號之信號。此些裝置之極接近性(close proximity)亦提供縮短互連導體之長度之機會，或許藉以降低寄生電容、信號延遲或雜訊。
基底可能由半導體晶圓或絕緣層上覆矽("SOI")晶圓所形成，於此情況下，活化表面上之此些電路可能是積體電路。在某些實施例中，基底可能由另一種或其他材料所形成，或可能是一疊層狀構件。
圖4A-4D之多感測器系統之一項優點係為其可結合具有種種特徵之元件，這些特徵在單一晶圓上可能很難以利用已知的半導體製程來製造，例如利用不相容的製程所製造之電路，或使用各式各樣不同的電晶體、不同的幾何、離散元件、被動元件或MEMS構造之電路。
於此所討論的各種不同實施例之圖例可包含多重特徵。然而，某些特徵可能依未顯示於圖中之方式被結合，或混合與匹配。所有變化與組合之一完整目錄並非是可行的。熟習本項技藝者將能想像多數的變化與組合。
在下述例子中，專門用語「環境媒介」在與一感測或測量關連被使用時，係具有包含但並未受限於受測量或感測之環境之物理特質，或那個環境之某些品質、特性或特徵(例如溫度、壓力、濕度)，或經由或透過此環境(例如：聲能；電磁能量；光)而被傳輸之某物，或環境或設備之其他特性(例如加速度或旋轉)之意思。
多晶片/多感測器系統之例子
於一實施例中，圖4A之系統具有偵測或測量不同環境特性之感測器。舉例而言，圖4A之系統400可包含一陣列之感測器407、408、409，其每一個偵測一特定目標氣體。此陣列可提供關於此些特定氣體是否存在於此陣列之環境之資訊。在某些實施例中，電路(或許在基底之活化表面上，或在一凹槽中)可接著同時或於各種不同的時間處理感測器407、408、409之輸出，用以決定何種氣體係存在於陣列之環境中，或者環境之特質如何隨著時間的過去而改變。譬如相較於安裝於一基板之一表面上之一陣列之感測器(其將佔據較大的面積)，這種實施例可完成可利用的基板實際地區之更有效的使用，因此，使感測器系統成為較為大型。亦，感測器或積體電路彼此之實際接近性可增加它們的能力之精確性，以測量它們的局部環境。
基底上或此些凹槽內之電路上的電路系統可協調這種感測器之運作。舉例而言，如果所有感測器需要同時或以一界定順序感測或抽樣調查環境，則電路系統即時控制此些感測器之運作。如果一感測器具有一可調節參數(例如靈敏度或樣品尺寸)，則電路系統可控制那些參數。如果一感測器儲存資料，則電路系統可譬如於一適當時間從感測器讀取資料。在包含一參考感測器與一感測器以抽樣調查環境之實施例中，電路系統可藉由兩個感測器控制取樣之時序，然後藉由比較此兩個感測器之輸出決定淨測量。此些感測器對此控制電路之接近性可幫助較為清晰之時序與資料信號。
雖然圖4A中之感測器407、408、409係被顯示為藉由焊球410而耦接至凹槽404、405、406之底部表面，但亦可使用習知技藝所知之其他安裝方法。舉例而言，圖7(c)中之積體電路708係藉由於凹槽714之底部表面之電極716與電極715而直接安裝至通道702。
在例示實施例中，多重感測器偵測或測量相同的環境媒介，但為不同的靈敏度作校正。如此，此系統可提供一特定環境特性之一高度正確的讀數。舉例而言，圖4A之感測器系統400可包含一些感測器，其全部偵測於不同的濃度下之相同的目標氣體。感測器陣列之輸出可產生目標氣體之濃度之一高度正確的讀數。舉例而言，一第一感測器407可能能夠感測目標氣體之高濃度，但其可能無法在氣體之相對較低位準之間作出區別。因此，此系統可包含一個對目標氣體具有不同靈敏度之第二感測器408。當存在於環境中之目標氣體之數量係位在低於第一感測器407可偵測之位準時，那個位準可能充分地在第二感測器408之範圍之內。或者，當存在於環境中之目標氣體之數量係位於超過第二感測器408之範圍之位準時，那個位準可能充分地在第一感測器407之範圍之內。吾人應注意到氣體感測器係只被使用作為例子，且並未限制可能安裝於一凹槽中之感測器、積體電路或晶粒之型式。
圖4A亦可表示另一例示實施例，其包含一些用以感測不同媒體、能量或其他特性之感測器。舉例而言，一感測器407可偵測壓力，另一感測器408偵測環境中之氣體之型式，而另409感測光。或者，舉例而言，一個感測器407可偵測一目標氣體，另一408係為偵測加速度之數量與方向之MEMS加速計，而另409感測紅外線輻射。
在上述例子中之各種不同的感測器與積體電路之接近性可幫助或允許數個期望的特徵。舉例而言，將感測器置放極接近彼此可幫助它們更正確地感測於空間中之近乎相同的點之環境，這種接近性可幫助在相似的感測器之間的比較，或在不相似感測器之間的測量精確性。又，將感測器置放極接近處理電路可幫助快速與減少的雜訊連通，並降低寄生電容。此外，此些凹槽提供某些保護抵抗來自在感測器或積體電路與來自外部環境之一物體之間的物理接觸之損壞。在一凹槽之內的一感測器或積體電路亦可避開個別封裝之需要，從而節省製造成本和時間，以及系統重量。
替代實施例可以圖5之系統500為其代表，於其中兩個感測器或積體電路或其他電路元件或裝置502、503佔據基底501中之單一凹槽504。在某些實施例中，此兩個裝置可能呈一堆疊配置，或可能並列(例如，安裝於實質上相同的平面上)。在某些實施例中，如果一感測器係高於凹槽之深度，則一感測器或積體電路之一部分可延伸至基底凹槽之外部(未顯示)，舉例而言。在例示實施例中，一窗孔505可從凹槽508延伸至基底501之前面506。這樣的窗孔505可允許來自在基底501之前面506周圍之區域之環境媒介到達凹槽508中之一感測器507。
遮蓋物
各種不同的實施例之某些應用可從局部或完全覆蓋一個或多個凹槽得到益處。某些實施例可包含在一個或多個凹槽中，或覆蓋一個或多個凹槽之一個或多個遮蓋物或蓋體、濾光鏡或透鏡。在某些實施例中，一遮蓋物完全覆蓋一凹槽，例如圖6中之覆蓋凹槽603與604之遮蓋物608與609。某些實施例可留下一個或多個凹槽開放給此環境，例如圖6中之凹槽602。
期望暴露至外部環境之數量可取決於：設計以感測什麼環境媒介之感測器。在某些實施例中，一氣體感測器譬如可能需要完全暴露至其環境，以便抽樣調查那個環境中之氣體。在某些實施例中，從凹槽至環境之一開口可能小於凹槽之尺寸，並依據應用(譬如圖8中之這樣的窗孔805)而被按尺寸製造。在某些實施例中，一聲音感測器或麥克風可從一具有尺寸(例如，直徑與深度)之開口得到益處，其尺寸被設計成作為供選擇的頻率用之一濾光鏡。系統設計者將基於譬如系統之需求與環境之特質來決定一開口之尺寸。
其他感測器可能不需要直接暴露至外部環境，所以它們的主凹槽可能被封閉，或甚至被封鎖以與外部環境隔絕。一種光或紅外線感測器譬如可經由對被感測之輻射呈透明之一遮蓋物感測入射能量。舉例而言，某些塑膠封裝膠對紅外線輻射是透明的，但對看得見的光譜中之光則是不透明的。
某些應用可從一具有選擇性地使環境媒介通過進入或離開一凹槽之濾光鏡而得到益處。某些應用可從一具有將進入一凹槽中之環境媒介聚焦之透鏡而得到益處。例示實施例可包含一遮蓋物、濾光鏡或透鏡，或一種包含或具體表現一濾光鏡或透鏡之遮蓋物。具體表現一透鏡之一蓋體或遮蓋物係說明於美國專利第7,326,932號中，名稱為「感測器與蓋體配置」。一遮蓋物亦可譬如包含一更多傳統的光學透鏡。在某些實施例中，一遮蓋物亦可包含一被極化之透明部分，用以極化進入凹槽中之任何入射電磁輻射。
某些感測器可能不需要任何開口或至外部環境之暴露。例如一加速計或陀螺儀之一慣性感測器，譬如可在不需要有對外部環境之開口的情況下偵測慣性力與重力。在某些實施例中，一凹槽可能被密封以使凹槽與外部環境隔離，例如圖6中之凹槽604。
在某些實施例中，一個或多個感測器可被密封以免受周圍環境的影響，用以作為參考感測器。舉例而言，在某些實施例中，一紅外線感測器係被密封在一凹槽中，所以沒有外部紅外線輻射會影響感測器，而另一個名義上相同的紅外線感測器係暴露至環境。這樣的實施例可以圖6作說明，於其中感測器607係被遮蓋物609密封至凹槽604中，而凹槽602中之感測器605係開放至環境。在此環境中之紅外線輻射之數量，可藉由比較露出的感測器605之輸出與參考感測器607之輸出而與由感測器或系統內的熱所產生的感測器輸出作區別。屏蔽一感測器可能譬如藉由密封凹槽或完全嵌入具有基底之感測器來達成。
凹槽可能以例如一熱塑性塑膠之填充材料填滿。然而，在具有一感測器(其具有例如MEMS裝置之移動部件)之實施例中，主凹槽可能被覆蓋但維持未填滿，所以沒有封裝膠或填料阻礙此些移動部件之運動。在某些實施例中，擁有MEMS裝置之凹槽譬如可能保留未被覆蓋與未被填滿。在其他實施例中，凹槽與一蓋體或遮蓋物可形成一孔洞。
通道
某些應用可從將往返一凹槽之信號傳輸至此系統中之另一個點之能力得到益處。如此，某些實施例可包含一個或多個通過基底之通道。舉例而言，如圖4A所示之一通道411可從凹槽404延伸至基底401之前面402，用以電連接感測器407與活化表面402，如圖4A所示。這樣的通道411可能已知為一「凹槽通道」，為一種「矽穿孔」。舉例而言，這種通道可提供電力與接地連接，傳送控制信號至感測器或從感測器傳送控制信號，或從感測器傳送輸出信號至活化表面上之電路。
舉例而言，某些實施例可包含一直通過基底之通道，例如圖8中之長的垂直通道808。這樣的通道可能已知為一「表面內通道」，亦為一種「矽穿孔」。在某些實施例中，一來自一凹槽404中之一感測器407之信號可行經一凹槽通道411至基底401之前面，然後，從前面表面402經由另一通道(例如圖8中之通道1而未顯示於圖4中)至背面表面403，或在背面表面中或上之電路系統。在某些實施例中，一背面凹槽404中之一感測器407可產生一信號，其離開凹槽404並行經一凹槽通道411至前面402。前面402上之積體電路可處理此信號，並使其通過至另一通道808，此通道808將被處理信號傳送至背面表面403。在背面403上或在一背面蓋體中之電路可更進一步處理此信號。或者，在背面表面上之焊墊可能連接至其他電路，用以從感測器組件送出此信號以供更進一步的處理或傳輸。
基底之製造
圖7中之圖例之順序顯示一種用以製造具有槽形感測器之一多感測器系統700之實施例之製程。於一實施例中，提供一具有通道702之半導體基板701，如圖7(a)所示。在替代實施例中，通道702可能於一後續階段被製造。在圖7(b)中，凹槽703、704、705係於通道702之位置被蝕刻至基底701中。通道702現在可被想像成凹槽通道，其乃因為譬如每個通道702之一端在凹槽703終止。在替代實施例中，通道702可能在此些凹槽被蝕刻之後形成。
在某些實施例中，一個或多個凹槽704、705可具有從凹槽704、705之底部至頂端之垂直側壁707，而其他凹槽可具有彎曲側壁(未顯示)。或者，舉例而言，此些側壁可結合一唇部或肩部706以幫助一透鏡或濾光鏡之安裝。在圖7(c)中，感測器或積體電路或離散零件707、708、709係安裝於凹槽703、704、705中，或許直接地717，或經由一電極716而耦接至凹槽通道702。一個或多個凹槽可能局部或完全地以一遮蓋物710覆蓋，而其他凹槽可能以一封裝膠711、712填滿，如圖7(d)與7(e)所示。封裝膠可能是一固體材料(例如，在被冷卻或固化時可能是固體)，或可能是一膠體。如圖7(e)所示，舉例而言，例如焊料凸塊之連接器可能被添加至前面表面714，用以將多感測器系統安裝至另一表面，或用以完成其他連接。某些連接器714可直接與來自凹槽之通道702連接。
背面蓋體晶圓
某些應用可從安裝一蓋體構件至背面表面得到益處。舉例而言，這樣的蓋體構件可保護一嵌入式感測器，或提供信號處理能力。某些實施例800可包含一背面蓋體晶圓801，其覆蓋一個或多個凹槽802、803、804，如圖8所示。背面蓋體晶圓801可包含一窗孔805，以使凹槽802與感測器806暴露至此環境，或可包含一在凹槽803之上之濾光鏡或透鏡807。其他凹槽804可能完全被背面蓋體晶圓801所圍住。
某些應用可從包含一背面蓋體晶圓801上之電路系統得到益處。如此，在某些實施例中，一背面蓋體晶圓亦可包含例如積體電路之電路系統，或甚至其他感測器。在某些實施例中，一通道808可從前面表面809延伸至基底811之背面810(例如，一表面內通道)，用以傳輸電力、接地或信號往返一背面蓋體晶圓801。
在某些實施例中，一背面蓋體晶圓801可能由與基底811相同的材料所製造。在這樣的實施例中，基底811與背面蓋體晶圓801可顯現類似的熱膨脹係數，其可使組件變得更強，更容易製造，或更能抵抗溫度變化。
一種製造這樣的被覆蓋之晶圓900之方法係顯示於圖9A中。提供具有凹槽906、907、908(例如上述凹槽)之基底晶圓901，亦提供一相對的蓋體晶圓902。如果蓋體晶圓包含透鏡或窗孔等903、904、905，則透鏡與窗孔903、904、905係與它們的各個相對的基底凹槽906、907、908對準。蓋體晶圓係安裝於基底之背面909。蓋體晶圓902可能藉由玻璃料、環氧或半導體晶圓覆蓋之習知技藝所知之其他方法而被固定。
某些應用可從在安裝一蓋體晶圓之前包含在一凹槽中之一濾光鏡或透鏡得到益處。在一替代實施例920中，譬如如圖9B所示，一濾光鏡921可能在一背面蓋體晶圓923被安裝於基底924之前被置放至一凹槽922中。在某些實施例中，一背面蓋體晶圓923可具有在濾光鏡上面之一窗孔，譬如用以與濾光鏡相關聯行動。一蓋體晶圓可包含一濾光鏡924，譬如用以選擇性地使某些頻率之電磁輻射通過至一下層透鏡921。
某些應用可從一模穴用以擁有一感測器得到益處，模穴係大於凹槽本身。在某些實施例1000中，一背面蓋體構件1001亦可包含一個或多個凹槽1002，而一個或多個蓋體凹槽1002可對應至一個或多個基底凹槽1009，如圖10A所示。當耦接至基底1003時，一個或多個蓋體凹槽1002可面對著一個或多個基底凹槽1009，俾能使相對的凹槽(1002與1009)形成一具有大概等於兩個鄰接凹槽之容積之容積之模穴1007。
蓋體1001亦可合併一鎖固特徵，用以改善蓋體1001對基底1003之黏著性。圖10B顯示一鎖固特徵並包含一放大部分，用以顯示碰到基底之表面1004之蓋體1023之表面中的鋸齒，或小孔洞1022。這些鋸齒或孔洞1022可譬如藉由增加蓋體表面1023之表面積來提高蓋體1020對基底1003之黏著性，俾能使黏著劑具有其可黏著之更多表面積。在例示實施例中，一玻璃料(未顯示)可將蓋體1020耦接至基底1003，而且這樣做可填入鋸齒或孔洞1002中。
具有一蓋體凹槽之一蓋體構件之一項益處，係為蓋體凹槽亦可包含一在其表面之至少之一部分上之不透明塗層1005。在替代實施例中，在一蓋體晶圓中之一個或多個凹槽1006具有一在一凹槽之內的塗層1005，用以阻擋或局部阻擋入射輻射。
疊層狀蓋體
在某些實施例中，一蓋體晶圓1100可具有一例如一疊層狀構件1101之多層蓋體構件，如圖11A所示。舉例而言，一蓋體可包含一矽層1102與一薄膜層1103，或一矽層1102與一疊層1103。疊層蓋體構件1101可包含矽，或可沒有矽。沒有包含由矽所製造之一層之一疊層狀蓋體構件之取得或製造係較容易且較不昂貴。疊層蓋體構件1101甚至可在不同於製作基板所使用之製程之製程中被預製。
結合透鏡/濾光鏡等1104、1105之一疊層/薄膜1103可作為一在蓋體矽1102(或許具有開口1106、1107)與基底1108之間的介面。薄膜1103可單獨被製造與被訂製，用以配合特定晶圓尺寸/感測器陣列與配置。
舉例而言，一疊層狀蓋體1121亦可結合例如一鎖固特徵1122之特徵，用以改善薄膜之黏著性/改善一組件1120之構造之強度，如圖11B所示。資料顯示這樣的構件可能由於在一種多層構造中之此些不相似的材料層之間的熱膨脹係數之失配而受到應力。在某些構造中，應力[例如剪應力與剝離應力]是最大的，且甚至可被侷限於一靠近自由邊緣1124之區域。因此，可提高於此構件之邊緣1124之黏著性。在圖11B中，疊層狀蓋體之一部分係被放大以顯示層1126與1127中之鋸齒，或小孔洞1125。鋸齒或孔洞1125可能被來自一中介薄膜層1123凸部所佔據或填滿。這具有增加層1123、1126、1127之表面積之效果，俾能提高黏著性，且亦提供互鎖以強化此構造1120。
某些實施例包含一疊層基底。藉由使用一如於此所說明的疊層基底，可藉由置放在疊層基底之內的某些元件(例如電路或感測器)，而留下一暴露至外部環境之感測器而變得更有效使用此疊層基底之容積。這樣的配置留下供其他目的自由使用之表面空間，保護此些內部元件，並提供一項機會以包含在一感測器或電路與外部環境之間的蓋體、濾光鏡或透鏡。
一個這樣的實施例1200係概要顯示於圖12中。疊層基底1201包含多層[例如1201(a)與1201(b)]，其可在材料或電氣導電性上作改變。舉例而言，某些實施例可包含為絕緣體之層，為電力或接地平面之層，以及包含導體之層，用以將信號從基底中之一個點傳輸至另一骨點。
一疊層基底1201中之一凹槽1202可能由疊層基底1201之一層1201(a)中之一窗孔1203，或兩個以上的層1201(a)、1201(b)與1201(c)中之對準窗孔所建構。一凹槽可能開放給此環境，或可能被封閉以與環境隔絕。在凹槽1205之上的蓋體1204可能藉由在此凹槽上面之一層1201(b)而形成。在某些實施例中，一感測器或積體電路1204可佔據在凹槽1205上面之一層，並局部或完全封閉凹槽1205以與外部環境隔絕。蓋體、透鏡、濾光鏡或其他積體電路或感測器可佔據疊層基底1201之一內部層[例如在層中之感測器1206]，或靠近表面之一層[例如層1201(a)中之透鏡1207]。
圖13概要顯示疊層基底1301之實施例1300，並詳細顯示靠近疊層基底之一邊緣1302之疊層之細節。為了抵抗例如來自熱應力之脫層，可製作各種不同的層1303、1304、1305用以互鎖。舉例而言，互鎖可能藉由增加在兩個鄰接層1303、1304之間的表面積而得到幫助，而增加表面積係藉由具有延伸進入另一層1303之一層1304，而導致另一層1303覆蓋此延伸來完成。在一替代實施例中，層1306藉由延伸在層之間的手指或通道1308而延伸進入層1307中。在一較佳實施例中，這種互鎖特徵係為在分離之區域中，用以緩和裂痕之遷移或從邊緣脫層。
在一疊層基底中之一遮蓋物、蓋體、濾光鏡或透鏡可能位於或靠近疊層基底之一表面，如圖14A中所高亮度顯示的。遮蓋物、蓋體、濾光鏡或透鏡1401可包含開口鋸齒邊緣1402，用以增加邊緣之表面積。開口或鋸齒邊緣1402可能如圖14A之放大部分所顯示的是水平的(例如，平行於遮蓋物、蓋體、濾光鏡或透鏡之主平面)，或如圖14B所顯示的是垂直的(例如，垂直於遮蓋物、蓋體、濾光鏡或透鏡之主平面)，或於在兩者之間的任何角度。疊層基底1400之一層可包含有可能被一封裝膠1404所佔據之對向鋸齒或開口，以便與蓋體、透鏡或濾光鏡1401上之開口或鋸齒1402互鎖。一種製造這種構造之方法係用以製造疊層基底1400之下層1405，然後，將蓋體、透鏡或濾光鏡1401安裝或放置在期望位置。疊層基底1400之一額外層1406可接著被黏著或製造在蓋體、透鏡或濾光鏡1401周圍。舉例而言，一環氧層1406可包圍蓋體、透鏡或濾光鏡1401之邊緣，用以填滿鋸齒或開口，以便將蓋體、透鏡或濾光鏡固定至在1405以下的疊層。
在某些狀態下，吾人可能期望將環境媒介傳輸至，或進入一基底中。圖15A概要顯示一實施例，於其中外部連接器或電纜1501與1502係耦接至或進入一疊層基底1500中。連接器1501與1502可將待測量之數量(例如氣體或壓力)傳輸或運送至一感測器。在某些實施例中，外部連接器1501與1502可能是一光纖電纜之末端，俾能使光信號可能被傳至一在疊層基底之內的感測器。一連接器或電纜可從一前面或背面1501表面，或經由一邊緣1502而耦接至或進入疊層基底中。
圖15B概要顯示一實施例，於其中外部連接器或電纜係耦接至或進入一包含嵌入式感測器或積體電路之疊層基底中。外部連接器或電纜係耦接至或進入一疊層基底1550之頂端(如由連接器或電纜1551所顯示的)或旁側(如由連接器或電纜1552所顯示的)中。於此例示實施例中，一氧化碳感測器1553係暴露至外部連接器1551用以偵測那種氣體，而二氧化碳感測器1554係暴露至外部連接器1552用以偵測那種氣體。二氧化碳氣體感測器參考1555係被埋入疊層中，且並未暴露至任何外部環境。一壓力感測器1556係經由上表面中之一窗孔1557而暴露至此環境，而一參考壓力感測器1558係被埋入此疊層中，且未暴露至任何外部環境。
包含數個耦接的電感器之例示實施例係概要顯示於圖16中。感測器組件1600之一部分之放大視圖係包含在圖16中，用以顯示細節。感測器組件1600包含一感測器晶粒1601、一參考晶粒1602與一處理器晶粒1603。於此例示實施例中，參考晶粒1602與處理器晶粒1603係經由耦接的電感器線圈1604與1605而電氣連通。使用感應耦接的線圈之通訊方法係顯示於美國專利第7,075,329號中。電感器線圈1604與1605係被疊層基底1606之一個或多個層所隔開。
一系統1700之一例示實施例可包含安裝於一積體電路1702之一基板(例如一多層疊層基板1701)，如概要顯示於圖17中。舉例而言，疊層基板1701可能安裝於積體電路1702之主表面1703或1704。此安裝可能藉由覆晶法或其他習知技藝所知之用以將一個構件安裝至另一構件之手段來實施。
於本實施例1700中，疊層基板1701(包含感測構造、透鏡、濾光鏡等1707、1708)係安裝於一矽基板或積體電路1702上，其可包含電路系統，用以驅動或控制感測系統1700或其個別的感測器1707、1708，或處理一個或多個感測器1707、1708之輸出。這種實施例之一項優點係為疊層基板1701或其他這種埋入構造，可能簡單地藉由設計全部安裝至相同的處理積體電路之變化，而恰好適合依所需之不同的感測應用。處理積體電路1702可能譬如是一數位信號處理器(DSP)、一特殊應用積體電路(ASIC)或其他適合於安裝至疊層基板1701且與疊層基板1701電氣連通之積體電路。
各種疊層基板1701可能適合於安裝至積體電路1702之一種設計。舉例而言，一第一疊層基板可包含壓力感測器(1707；1708)，而一第二疊層基板可包含氣體感測器(1707；1708)，又第一或第二疊層基板之任一個可被安裝於相同型式之DSP積體電路1702，用以建立一模組化之系統1700。例如1705之矽穿孔可經由積體電路1702將信號傳導往返疊層基板1701。又，焊球1706或其他已知的連接手段可將組件1700安裝至一電路板或其他構造(未顯示)。
圖18顯示依據例示實施例之形成一感測器系統之製程。首先，於步驟1801，設置一基底。基底具有一前面表面與一背面表面。前面可包含主動電路系統或導體，或兩者。基底可能譬如是半導體或疊層構件。接著，於步驟1802，凹槽係被製造成為基底。舉例而言，如果基底係為一疊層構件，則這些凹槽可能與基底同時被製造。然後，於步驟1803，至少一感測器係被安裝於至少一凹槽中。多個感測器，或例如積體電路或離散零件之其他元件可能安裝於單一凹槽中，且可能安裝成一堆疊形態或並列。於步驟1804，可選擇地，譬如一濾光鏡、蓋體或透鏡，或一遮蓋物，或包含一濾光鏡或透鏡之一遮蓋物可能安裝於背面表面或在一凹槽之內。濾光鏡、蓋體，透鏡或遮蓋物可密封至少一模穴。於步驟1805，可選擇地，一蓋體晶圓可能安裝於基底之背面以覆蓋至少一凹槽。在替代實施例中，於此所說明之其他特徵可能形成於凹槽上或凹槽中，或形成於基底上或基底中。
上述本發明之實施例係意圖僅為例示的目的；熟習本項技藝者將明白許多變化與修改。舉例而言，製程中之某些步驟可能被結合或再整理，或甚至跳過。所有這種變化與修改係在如任何以下申請專利範圍所界定之本發明之範疇之內。
100．．．堆疊晶片封裝
101．．．導線架
102．．．承座/承座部分
103．．．引線
104．．．積體電路
105．．．積體電路
106．．．焊球
107．．．封裝膠
108．．．基板
200．．．晶片/積體電路
201．．．基板
202．．．焊球
300．．．習知技術之配置
301．．．封裝/零件
302．．．基板
303．．．電阻
400．．．感測器系統/感測器組件
401．．．基底
402．．．前面/前面表面/活化表面
403．．．背面/背面表面
404．．．凹槽
405．．．凹槽
406．．．凹槽
407．．．感測器
408．．．感測器
409．．．感測器
410．．．焊球
411．．．凹槽通道/通道
421．．．背面表面
422．．．基底
423．．．凹槽
424．．．凹槽
425．．．凹槽
426．．．晶粒
427．．．晶粒
428．．．晶粒
440．．．嵌入式多感測器組件
442．．．凹槽
443．．．氣體感測器
444．．．氣體感測器
445．．．氣體感測器
446．．．凹槽
447．．．慣性感測器
448．．．慣性感測器
449．．．慣性感測器
450．．．環氧樹脂
452．．．感測器
453．．．感測器
454．．．參考感測器
460．．．嵌入式多感測器組件
461．．．基底
462．．．凹槽
463．．．肩部
464．．．包封
465．．．晶粒/中間蓋體或透鏡等
466．．．晶粒
467．．．晶粒
468．．．凹槽
469．．．晶粒
500．．．系統
501．．．基底
502．．．裝置
503．．．裝置
504．．．凹槽
505．．．窗孔
506．．．前面
507．．．感測器
508．．．凹槽
602．．．凹槽
603．．．凹槽
604．．．凹槽
605．．．感測器
607．．．感測器
608．．．遮蓋物
609．．．遮蓋物
700．．．多感測器系統
701．．．半導體基板/基底
702．．．凹槽通道/通道
703．．．凹槽
704．．．凹槽
705．．．凹槽
706．．．肩部
707．．．垂直側壁/感測器或積體電路或離散零件
708．．．感測器或積體電路或離散零件
709．．．感測器或積體電路或離散零件
710．．．遮蓋物
711．．．封裝膠
712．．．封裝膠
714．．．凹槽/前面表面/連接器
715．．．電極
716．．．電極
717．．．封裝膠
800．．．實施例
801．．．背面蓋體晶圓
802．．．凹槽
803．．．凹槽
804．．．凹槽
805．．．窗孔
806．．．感測器
807．．．透鏡
808．．．通道
809．．．前面表面
810．．．背面
811．．．基底
900．．．覆蓋之晶圓
901．．．基底晶圓
902．．．蓋體晶圓
903．．．透鏡或窗孔等
904．．．透鏡或窗孔等
905．．．透鏡或窗孔等
906．．．凹槽
907．．．凹槽
908．．．凹槽
909．．．背面
920．．．替代實施例
921．．．透鏡/濾光鏡
922．．．凹槽
923．．．背面蓋體晶圓
924．．．基底/濾光鏡
1000．．．實施例
1001．．．背面蓋體構件/蓋體
1002．．．孔洞/凹槽
1003．．．基底
1004．．．表面
1005．．．塗層
1006．．．凹槽
1007．．．模穴
1009．．．基底凹槽
1020．．．蓋體
1022．．．孔洞
1023．．．蓋體/蓋體表面
1100．．．蓋體晶圓
1101．．．疊層狀構件/疊層蓋體構件
1102．．．矽層
1103．．．薄膜/薄膜層/疊層
1106．．．開口
1107．．．開口
1108．．．基底
1120．．．組件/構造
1121．．．疊層狀蓋體
1122．．．鎖固特徵
1123．．．中介薄膜層
1124．．．邊緣
1125．．．鋸齒或孔洞
1126．．．層
1127．．．層
1200．．．實施例
1201．．．疊層基底
1201(a)．．．層
1201(b)．．．層
1201(c)．．．層
1202．．．凹槽
1203．．．窗孔
1204．．．感測器或積體電路/蓋體
1205．．．凹槽
1206．．．感測器
1207．．．透鏡
1300．．．實施例
1301．．．疊層基底
1302．．．邊緣
1303．．．層
1304．．．層
1305．．．層
1306．．．層
1307．．．層
1308．．．手指或通道
1400．．．疊層基底
1401．．．透鏡/濾光鏡
1402．．．開口或鋸齒/鋸齒邊緣
1404．．．封裝膠
1405．．．下層
1406．．．環氧層/額外層
1500．．．疊層基底
1501．．．外部連接器或電纜
1502．．．外部連接器或電纜/邊緣
1550．．．疊層基底
1551．．．外部連接器/電纜
1552．．．連接器或電纜
1553．．．一氧化碳感測器
1554．．．二氧化碳感測器
1555．．．二氧化碳氣體感測器參考
1556．．．壓力感測器
1557．．．窗孔
1558．．．參考壓力感測器
1600．．．感測器組件
1601．．．感測器晶粒
1602．．．參考晶粒
1603．．．處理器晶粒
1604．．．電感器線圈
1605．．．電感器線圈
1606．．．疊層基底
1700．．．系統/組件
1701．．．疊層基板
1702．．．積體電路
1703．．．主表面
1704．．．主表面
1706．．．焊球
1707．．．感測器
1708．．．感測器
1801-1805．．．步驟
本發明之上述特徵將參考下述參考附圖所做之詳細說明而更輕易理解，其中：
圖1概要顯示習知之堆疊晶片封裝；
圖2概要顯示習知之覆晶安裝；
圖3概要顯示具有封裝積體電路之習知技術之印刷電路板；
圖4A概要顯示本發明之一實施例；
圖4B概要顯示本發明之一實施例之立體圖；
圖4C與圖4D概要顯示本發明之實施例；
圖5概要顯示本發明之一替代實施例；
圖6概要顯示本發明之另一實施例；
圖7概要顯示用以製造多感測器系統之例示製程；
圖8概要顯示本發明之另一實施例；
圖9A與圖9B概要顯示本發明之實施例及其製造；
圖10A與圖10B概要顯示替代蓋體之實施例製程；
圖11A與圖11B概要顯示另一實施例與製程；
圖12概要顯示一疊層基底；
圖13概要顯示一疊層基底之一替代實施例；
圖14A與圖14B概要顯示一疊層基底之替代實施例；
圖15A與圖15B概要顯示一疊層基底之替代實施例。
圖16概要顯示一疊層基底之一替代實施例。
圖17概要顯示一結合的疊層基底與處理器電路之一實施例。
圖18顯示依據例示實施例之用以製造多感測器系統之製程。
400．．．感測器系統/感測器組件
401．．．基底
402．．．前面/前面表面/活化表面
403．．．背面/背面表面
404．．．凹槽
405．．．凹槽
406．．．凹槽
407．．．感測器
408．．．感測器
409．．．感測器
410．．．焊球
411．．．凹槽通道/通道

Claims (31)

  1. 一種感測器系統，包含：一基底，具有一前面表面與包含複數個凹槽之一背面表面，以及其中該基底更包含至少一個從一凹槽至該前面表面之凹槽通道；複數個感測器，兩個或更多個該等凹槽各具有至少一個該等感測器，該複數個感測器之至少一個耦接該至少一個凹槽通道；以及該兩個或更多個凹槽之至少一個具有一埠，其被設計成用以允許環境媒介進入以供其感測器接收。
  2. 如申請專利範圍第1項所述之感測器系統，更包含至少兩個耦接至該等感測器之電路系統，其中該電路系統協調該至少兩個感測器之活動。
  3. 如申請專利範圍第1項所述之感測器系統，其中至少一個凹槽具有至少一個感測器與至少一個額外電路元件。
  4. 如申請專利範圍第3項所述之感測器系統，其中該至少一個感測器與該至少一個額外電路元件係呈一堆疊配置。
  5. 如申請專利範圍第3項所述之感測器系統，其中該至 少一個感測器與該至少一個額外電路元件係呈一並列配置。
  6. 如申請專利範圍第3項所述之感測器系統，其中該至少一個感測器係被包封在該凹槽內之一封裝膠中。
  7. 如申請專利範圍第1項所述之感測器系統，其中該埠包含一開放窗孔。
  8. 如申請專利範圍第1項所述之感測器系統，其中至少一個凹槽更包含一遮蓋物、一選擇性允許環境媒介進入該凹槽之濾光鏡、以及聚焦環境媒介之一透鏡之其中一個。
  9. 如申請專利範圍第8項所述之感測器系統，其中該濾光鏡、遮蓋物或透鏡更包含適合於將該濾光鏡固定至該基底之一互鎖特徵。
  10. 如申請專利範圍第1項所述之感測器系統，更包含一遮蓋物，其具有選擇性允許環境媒介進入該凹槽之一濾光鏡以及聚焦環境媒介之一透鏡之至少一者。
  11. 如申請專利範圍第10項所述之感測器系統，其中該遮蓋物包含一疊層狀構件。
  12. 如申請專利範圍第11項所述之感測器系統，其中該疊層狀構件係在被耦接至該背面表面之前被預製。
  13. 如申請專利範圍第10項所述之感測器系統，其中該遮蓋物包含電路系統。
  14. 如申請專利範圍第1項所述之感測器系統，其中該等感測器之至少兩個感測相同的環境媒介。
  15. 如申請專利範圍第1項所述之感測器系統，其中該等感測器之至少兩個感測不同的環境媒介。
  16. 如申請專利範圍第1項所述之感測器系統，包含在一第一凹槽之一第一感測器以及在一第二凹槽中之一第二感測器，其中該第一感測器與該第二感測器係設計成用以感測相同的環境媒介，且該第二感測器係與該第二凹槽外部之環境隔離。
  17. 一種感測器系統，包含：一半導體基板，具有一活化表面以及包含複數個凹槽之一背面表面，該活化表面包含併入該活化表面中之電路系統，以及該基板更包含至少從一凹槽至該活化表面之一 個凹槽通道；複數個感測器，兩個或更多個該等凹槽各具有至少一個該等感測器，複數個感測器之至少一個耦接該至少一個凹槽通道；以及該兩個或更多個凹槽之至少一個具有一埠，其被設計成用以允許環境媒介進入以供其感測器接收。
  18. 如申請專利範圍第17項所述之感測器系統，其中該電路系統係耦接至至少兩個該等感測器，其中該電路系統協調該至少兩個感測器之活動。
  19. 如申請專利範圍第17項所述之感測器系統，其中該埠包含一開放窗孔。
  20. 如申請專利範圍第17項所述之感測器系統，其中該埠更包含選擇性允許環境媒介進入該凹槽之一濾光鏡以及聚焦環境媒介之一透鏡之其中一者。
  21. 如申請專利範圍第17項所述之感測器系統，更包含一遮蓋物，其具有選擇性允許環境媒介進入一凹槽之一濾光鏡以及聚焦環境媒介之一透鏡之至少一者。
  22. 如申請專利範圍第17項所述之感測器系統，其中該 等感測器之至少兩個感測相同的環境媒介。
  23. 如申請專利範圍第17項所述之感測器系統，包含在一第一凹槽中之一第一感測器以及在一第二凹槽中之一第二感測器，其中該第一感測器與該第二感測器係被設計成用以感測相同的環境媒介，且該第二感測器係與該第二凹槽外部之環境隔離。
  24. 一種感測器系統，包含：一疊層基板，具有一前面表面與包含複數個凹槽之一背面表面；複數個感測器，兩個或更多個該等凹槽各具有至少一個該等感測器；以及該兩個以上的凹槽之至少一個具有一埠，其被設計成用以允許環境媒介之進入以供其感測器接收。
  25. 如申請專利範圍第24項所述之感測器系統，其中該前面表面更包含協調該等感測器之至少兩個之功能性之電路系統。
  26. 如申請專利範圍第24項所述之感測器系統，其中該埠包含一開放窗孔。
  27. 如申請專利範圍第24項所述之感測器系統，其中該埠更包含選擇性允許環境媒介進入該凹槽之一濾光鏡以及聚焦環境媒介之一透鏡之其中一個。
  28. 如申請專利範圍第24項所述之感測器系統，更包含一遮蓋物，其具有選擇性允許環境媒介進入一凹槽之一濾光鏡以及聚焦環境媒介之一透鏡之至少一者。
  29. 如申請專利範圍第24項所述之感測器系統，其中該等感測器之至少兩個感測相同的環境媒介。
  30. 如申請專利範圍第24項所述之感測器系統，包含在一第一凹槽中之一第一感測器以及在一第二凹槽中之一第二感測器，其中該第一感測器與該第二感測器感測相同的環境媒介，且其中該第二感測器係與該第二凹槽外部之環境隔離。
  31. 一種感測器系統之製造方法，該方法包含：提供一基底具有一活化側與一非活化側，該基底包含併入該活化表面中之電路系統；在該非活化側中製造一第一凹槽與一第二凹槽，該第一凹槽包含從該第一凹槽至該活化側之一凹槽通道，以及 一埠被設計成用以允許環境媒介進入；將至少一第一感測器安裝於至少一第一凹槽中，使得該第一感測器電性耦接該凹槽通道。
TW099129784A 2009-09-04 2010-09-03 具有槽形感測或處理元件的系統 TWI466261B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/554,219 US8390083B2 (en) 2009-09-04 2009-09-04 System with recessed sensing or processing elements

Publications (2)

Publication Number Publication Date
TW201126688A TW201126688A (en) 2011-08-01
TWI466261B true TWI466261B (zh) 2014-12-21

Family

ID=43531217

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099129784A TWI466261B (zh) 2009-09-04 2010-09-03 具有槽形感測或處理元件的系統

Country Status (3)

Country Link
US (2) US8390083B2 (zh)
TW (1) TWI466261B (zh)
WO (1) WO2011028484A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI743499B (zh) * 2018-06-27 2021-10-21 台灣積體電路製造股份有限公司 光子系統及其形成方法

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5776173B2 (ja) * 2010-03-01 2015-09-09 株式会社リコー 撮像装置及び距離測定装置
US9706948B2 (en) * 2010-05-06 2017-07-18 Sachin Bhandari Inertial sensor based surgical navigation system for knee replacement surgery
US8618620B2 (en) 2010-07-13 2013-12-31 Infineon Technologies Ag Pressure sensor package systems and methods
US8598695B2 (en) 2010-07-23 2013-12-03 Tessera, Inc. Active chip on carrier or laminated chip having microelectronic element embedded therein
US9215519B2 (en) 2010-07-30 2015-12-15 Invensense, Inc. Reduced footprint microphone system with spacer member having through-hole
US8569861B2 (en) 2010-12-22 2013-10-29 Analog Devices, Inc. Vertically integrated systems
US8486805B2 (en) * 2011-03-04 2013-07-16 Institute of Microelectronics, Chinese Academy of Sciences Through-silicon via and method for forming the same
DE102012209235B4 (de) 2012-05-31 2023-08-10 Robert Bosch Gmbh Sensormodul mit zwei mikromechanischen Sensorelementen
DE102012107668A1 (de) * 2012-08-21 2014-03-20 Epcos Ag Bauelementanordnung
US8841738B2 (en) 2012-10-01 2014-09-23 Invensense, Inc. MEMS microphone system for harsh environments
US9726689B1 (en) * 2013-03-15 2017-08-08 Hanking Electronics Ltd. Wafer level micro-electro-mechanical systems package with accelerometer and gyroscope
US9862594B2 (en) * 2013-03-15 2018-01-09 Versana Micro Inc. Wearable device having a monolithically integrated multi-sensor device on a semiconductor substrate and method therefor
JP2014209091A (ja) * 2013-03-25 2014-11-06 ローム株式会社 半導体装置
JP6286853B2 (ja) * 2013-04-04 2018-03-07 富士通株式会社 電子装置とその製造方法、及び電子機器
TWI572929B (zh) * 2013-04-30 2017-03-01 鴻海精密工業股份有限公司 光學傳輸接頭
DE102013217146A1 (de) * 2013-08-28 2015-03-05 Carl Zeiss Smt Gmbh Optisches Bauelement
US9847462B2 (en) 2013-10-29 2017-12-19 Point Engineering Co., Ltd. Array substrate for mounting chip and method for manufacturing the same
KR20150075418A (ko) 2013-11-20 2015-07-06 (주)포인트엔지니어링 렌즈 삽입부를 구비하는 칩 원판
US9409766B2 (en) * 2014-01-29 2016-08-09 Himax Display, Inc. MEMS package structure and manufacturing method thereof
DE102014211197B4 (de) * 2014-06-12 2019-09-12 Robert Bosch Gmbh Mikromechanische Kombi-Sensoranordnung
US9851328B2 (en) * 2014-08-18 2017-12-26 Stmicroelectronics Pte Ltd Compact microelectronic integrated gas sensor
US9429727B2 (en) * 2014-11-06 2016-08-30 Sae Magnetics (H.K.) Ltd. Wafer level packaged optical subassembly and transceiver module having same
CN105115540B (zh) * 2015-06-29 2018-07-06 歌尔股份有限公司 Mems惯性传感器、湿度传感器集成装置及其制造方法
US9666558B2 (en) 2015-06-29 2017-05-30 Point Engineering Co., Ltd. Substrate for mounting a chip and chip package using the substrate
US9881850B2 (en) * 2015-09-18 2018-01-30 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and method of forming the same
US10145906B2 (en) 2015-12-17 2018-12-04 Analog Devices Global Devices, systems and methods including magnetic structures
US10134649B2 (en) 2016-01-06 2018-11-20 International Business Machines Corporation Scanning acoustic microscope sensor array for chip-packaging interaction package reliability monitoring
US10288582B2 (en) 2016-01-12 2019-05-14 Analog Devices Global Integrated ion sensing apparatus and methods
US9997473B2 (en) * 2016-01-19 2018-06-12 Xintec Inc. Chip package and method for forming the same
TWI674653B (zh) * 2017-04-19 2019-10-11 國立交通大學 氣體感測器封裝結構
TWI679843B (zh) * 2017-08-14 2019-12-11 芯籟半導體股份有限公司 一種訊號處理系統及其方法
US10730743B2 (en) 2017-11-06 2020-08-04 Analog Devices Global Unlimited Company Gas sensor packages
TWI663692B (zh) * 2018-02-27 2019-06-21 菱生精密工業股份有限公司 Pressure sensor package structure
US11127716B2 (en) 2018-04-12 2021-09-21 Analog Devices International Unlimited Company Mounting structures for integrated device packages
US10870575B2 (en) * 2018-06-29 2020-12-22 Infineon Technologies Dresden GmbH & Co. KG Stressed decoupled micro-electro-mechanical system sensor
JP7131746B2 (ja) * 2018-11-16 2022-09-06 日清紡マイクロデバイス株式会社 マイクロフォン装置の製造方法
US11587839B2 (en) 2019-06-27 2023-02-21 Analog Devices, Inc. Device with chemical reaction chamber
KR20210153481A (ko) * 2020-06-10 2021-12-17 삼성전자주식회사 가스 센서, 센서 어레이 모듈 및 이를 포함하는 모바일 장치
US11834328B2 (en) * 2020-06-29 2023-12-05 Invensense, Inc. Semiconductor package with built-in vibration isolation, thermal stability, and connector decoupling
DE102020210130A1 (de) 2020-08-11 2022-02-17 Robert Bosch Gesellschaft mit beschränkter Haftung Chip-Anordnung; Verfahren zur Herstellung einer Chip-Anordnung; Verfahren zum Betreiben einer Chip-Anordnung
US11940502B2 (en) 2021-09-24 2024-03-26 Analog Devices International Unlimited Company Magnetic field sensing based on particle position within container

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6303011B1 (en) * 1997-06-23 2001-10-16 Kabushiki Kaisha Riken Gas sensor
WO2005102911A1 (en) * 2004-04-19 2005-11-03 Analog Devices, Inc. Mems device with conductive path through substrate
TW200639378A (en) * 2005-01-26 2006-11-16 Analog Devices Inc A sensor
US20090096041A1 (en) * 2005-12-08 2009-04-16 Yamaha Corporation Semiconductor device
CN101479844A (zh) * 2006-07-15 2009-07-08 肖特股份公司 用于封装电子器件和集成电路的方法
TW200933761A (en) * 2007-11-28 2009-08-01 Analog Devices Inc Molded sensor package and assembly method

Family Cites Families (90)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4722914A (en) 1984-05-30 1988-02-02 Motorola Inc. Method of making a high density IC module assembly
US6784023B2 (en) 1996-05-20 2004-08-31 Micron Technology, Inc. Method of fabrication of stacked semiconductor devices
JPH102912A (ja) * 1996-06-14 1998-01-06 Mitsubishi Electric Corp 半導体加速度センサおよびその製造方法
US6329213B1 (en) 1997-05-01 2001-12-11 Micron Technology, Inc. Methods for forming integrated circuits within substrates
JP3901798B2 (ja) 1997-06-12 2007-04-04 大日本印刷株式会社 プリント配線板の製造装置
US6054780A (en) 1997-10-23 2000-04-25 Analog Devices, Inc. Magnetically coupled signal isolator using a Faraday shielded MR or GMR receiving element
JP2000208698A (ja) 1999-01-18 2000-07-28 Toshiba Corp 半導体装置
US6087882A (en) 1998-12-04 2000-07-11 Analog Devices, Inc. Ultra-low power magnetically coupled digital isolator using spin valve resistors
US6118357A (en) 1999-02-15 2000-09-12 Trw Inc. Wireless MMIC chip packaging for microwave and millimeterwave frequencies
DE10056776A1 (de) 2000-03-20 2001-10-11 Cis Inst Fuer Mikrosensorik Gg Anordnung von Multi-Chip-Sensormodulen und Verfahren zu deren Herstellung
TW445610B (en) 2000-06-16 2001-07-11 Siliconware Precision Industries Co Ltd Stacked-die packaging structure
US6309912B1 (en) 2000-06-20 2001-10-30 Motorola, Inc. Method of interconnecting an embedded integrated circuit
CA2312646A1 (en) 2000-06-28 2001-12-28 Institut National D'optique Hybrid micropackaging of microdevices
US7166910B2 (en) 2000-11-28 2007-01-23 Knowles Electronics Llc Miniature silicon condenser microphone
US6762077B2 (en) 2001-05-11 2004-07-13 Melexis Nv Integrated sensor packages and methods of making the same
US6987661B1 (en) 2001-06-19 2006-01-17 Amkor Technology, Inc. Integrated circuit substrate having embedded passive components and methods therefor
US20030059976A1 (en) 2001-09-24 2003-03-27 Nathan Richard J. Integrated package and methods for making same
US6528351B1 (en) 2001-09-24 2003-03-04 Jigsaw Tek, Inc. Integrated package and methods for making same
AU2002337834A1 (en) 2001-10-09 2003-04-22 Tessera, Inc. Stacked packages
JP3615727B2 (ja) 2001-10-31 2005-02-02 新光電気工業株式会社 半導体装置用パッケージ
JP3492348B2 (ja) 2001-12-26 2004-02-03 新光電気工業株式会社 半導体装置用パッケージの製造方法
US6844606B2 (en) 2002-02-04 2005-01-18 Delphi Technologies, Inc. Surface-mount package for an optical sensing device and method of manufacture
US6962834B2 (en) 2002-03-22 2005-11-08 Stark David H Wafer-level hermetic micro-device packages
DE10228593A1 (de) 2002-06-26 2004-01-15 Infineon Technologies Ag Elektronisches Bauteil mit einer Gehäusepackung
TW554500B (en) 2002-07-09 2003-09-21 Via Tech Inc Flip-chip package structure and the processing method thereof
US6659512B1 (en) 2002-07-18 2003-12-09 Hewlett-Packard Development Company, L.P. Integrated circuit package employing flip-chip technology and method of assembly
US20040016995A1 (en) 2002-07-25 2004-01-29 Kuo Shun Meen MEMS control chip integration
US7242591B2 (en) 2002-10-08 2007-07-10 Dai Nippon Printing Co., Ltd. Wiring board incorporating components and process for producing the same
JP4165360B2 (ja) 2002-11-07 2008-10-15 株式会社デンソー 力学量センサ
US6919508B2 (en) * 2002-11-08 2005-07-19 Flipchip International, Llc Build-up structures with multi-angle vias for chip to chip interconnects and optical bussing
JP4209178B2 (ja) 2002-11-26 2009-01-14 新光電気工業株式会社 電子部品実装構造及びその製造方法
US20050176209A1 (en) 2003-02-14 2005-08-11 Rf Micro Devices, Inc. Embedded passive components
JP4268434B2 (ja) 2003-04-09 2009-05-27 大日本印刷株式会社 配線基板の製造方法
EP1618712A2 (en) 2003-04-30 2006-01-25 Analog Devices, Inc. Signal isolators using micro-transformers
US6940158B2 (en) 2003-05-30 2005-09-06 Tessera, Inc. Assemblies having stacked semiconductor chips and methods of making same
DE10328265A1 (de) 2003-06-23 2005-01-27 Infineon Technologies Ag Sensorbauteil und Nutzen zu seiner Herstellung
US7112885B2 (en) 2003-07-07 2006-09-26 Board Of Regents, The University Of Texas System System, method and apparatus for improved electrical-to-optical transmitters disposed within printed circuit boards
US6928726B2 (en) 2003-07-24 2005-08-16 Motorola, Inc. Circuit board with embedded components and method of manufacture
FI20031201A (fi) 2003-08-26 2005-02-27 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi ja elektroniikkamoduuli
TWI221336B (en) 2003-08-29 2004-09-21 Advanced Semiconductor Eng Integrated circuit with embedded passive component in flip-chip connection and method for manufacturing the same
AT500259B1 (de) 2003-09-09 2007-08-15 Austria Tech & System Tech Dünnschichtanordnung und verfahren zum herstellen einer solchen dünnschichtanordnung
JP4198566B2 (ja) 2003-09-29 2008-12-17 新光電気工業株式会社 電子部品内蔵基板の製造方法
US7183643B2 (en) 2003-11-04 2007-02-27 Tessera, Inc. Stacked packages and systems incorporating the same
US7230318B2 (en) 2003-12-24 2007-06-12 Agency For Science, Technology And Research RF and MMIC stackable micro-modules
AT413891B (de) 2003-12-29 2006-07-15 Austria Tech & System Tech Leiterplattenelement mit wenigstens einem licht-wellenleiter sowie verfahren zur herstellung eines solchen leiterplattenelements
AT500807B1 (de) 2004-01-23 2006-11-15 Austria Tech & System Tech Verfahren zum herstellen eines leiterplattenelements sowie leiterplattenelement
JP4260650B2 (ja) 2004-02-26 2009-04-30 新光電気工業株式会社 光電気複合基板及びその製造方法
US20050189635A1 (en) 2004-03-01 2005-09-01 Tessera, Inc. Packaged acoustic and electromagnetic transducer chips
DE102004012593A1 (de) 2004-03-12 2005-09-29 Robert Bosch Gmbh Sensormodul
FI20041680A (fi) 2004-04-27 2005-10-28 Imbera Electronics Oy Elektroniikkamoduuli ja menetelmä sen valmistamiseksi
JP4541753B2 (ja) 2004-05-10 2010-09-08 新光電気工業株式会社 電子部品実装構造の製造方法
JP4558400B2 (ja) 2004-07-23 2010-10-06 新光電気工業株式会社 半導体装置
JP2006059992A (ja) 2004-08-19 2006-03-02 Shinko Electric Ind Co Ltd 電子部品内蔵基板の製造方法
JP2006120943A (ja) 2004-10-22 2006-05-11 Shinko Electric Ind Co Ltd チップ内蔵基板及びその製造方法
FI20041525A (fi) 2004-11-26 2006-03-17 Imbera Electronics Oy Elektroniikkamoduuli ja menetelmä sen valmistamiseksi
TWI449134B (zh) 2004-12-10 2014-08-11 Nxp Bv 積體封裝
US8237256B2 (en) 2004-12-10 2012-08-07 Ipdia Integrated package
US7286366B2 (en) 2005-03-24 2007-10-23 Motorola, Inc. Multilayer circuit board with embedded components and method of manufacture
DE102005017178A1 (de) 2005-04-13 2006-10-19 Bühler AG Verfahren zur Herstellung eines gefüllten Verzehrproduktes
US20060234398A1 (en) 2005-04-15 2006-10-19 International Business Machines Corporation Single ic-chip design on wafer with an embedded sensor utilizing rf capabilities to enable real-time data transmission
JP2006305655A (ja) 2005-04-27 2006-11-09 Shinko Electric Ind Co Ltd 電子部品実装構造体及びその製造方法
KR100716826B1 (ko) 2005-05-10 2007-05-09 삼성전기주식회사 전자부품이 내장된 기판의 제조방법
FI122128B (fi) 2005-06-16 2011-08-31 Imbera Electronics Oy Menetelmä piirilevyrakenteen valmistamiseksi
FI119714B (fi) 2005-06-16 2009-02-13 Imbera Electronics Oy Piirilevyrakenne ja menetelmä piirilevyrakenteen valmistamiseksi
TWI269361B (en) 2005-06-17 2006-12-21 Advanced Semiconductor Eng Structure of substrate integrated embedded passive component and method of forming the same
JP4889974B2 (ja) 2005-08-01 2012-03-07 新光電気工業株式会社 電子部品実装構造体及びその製造方法
US8026611B2 (en) 2005-12-01 2011-09-27 Tessera, Inc. Stacked microelectronic packages having at least two stacked microelectronic elements adjacent one another
KR100656751B1 (ko) 2005-12-13 2006-12-13 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조방법
JP2007201260A (ja) 2006-01-27 2007-08-09 Shinko Electric Ind Co Ltd 封止構造体及び封止構造体の製造方法及び半導体装置及び半導体装置の製造方法
KR100736635B1 (ko) 2006-02-09 2007-07-06 삼성전기주식회사 베어칩 내장형 인쇄회로기판 및 그 제조 방법
TWI305479B (en) 2006-02-13 2009-01-11 Advanced Semiconductor Eng Method of fabricating substrate with embedded component therein
US7435619B2 (en) 2006-02-14 2008-10-14 Stats Chippac Ltd. Method of fabricating a 3-D package stacking system
US20080029879A1 (en) 2006-03-01 2008-02-07 Tessera, Inc. Structure and method of making lidded chips
WO2007117198A1 (en) 2006-04-07 2007-10-18 Niklaus Consulting Microelectromechanical pressure sensor with integrated circuit and method of manufacturing such
JP2007287967A (ja) 2006-04-18 2007-11-01 Shinko Electric Ind Co Ltd 電子部品装置
KR101314713B1 (ko) 2006-06-16 2013-10-07 신꼬오덴기 고교 가부시키가이샤 반도체 장치, 그 제조 방법, 및 기판
JP2008066481A (ja) 2006-09-06 2008-03-21 Shinko Electric Ind Co Ltd パッケージ、半導体装置、パッケージの製造方法及び半導体装置の製造方法
JP5026038B2 (ja) 2006-09-22 2012-09-12 新光電気工業株式会社 電子部品装置
US7901989B2 (en) 2006-10-10 2011-03-08 Tessera, Inc. Reconstituted wafer level stacking
US8513789B2 (en) 2006-10-10 2013-08-20 Tessera, Inc. Edge connect wafer level stacking with leads extending along edges
KR100836651B1 (ko) 2007-01-16 2008-06-10 삼성전기주식회사 소자내장기판 및 그 제조방법
TWI348872B (en) 2007-10-17 2011-09-11 Ind Tech Res Inst Electro-acoustic sensing device
TWI336770B (en) 2007-11-05 2011-02-01 Ind Tech Res Inst Sensor
KR101101002B1 (ko) 2008-04-07 2011-12-29 박성용 안전 기능을 가진 아일렛 압착 장치
KR20090117004A (ko) 2008-05-08 2009-11-12 앰코 테크놀로지 코리아 주식회사 임베디드 칩 스케일 패키지 및 그 제조 방법
EP2177563A1 (de) 2008-10-15 2010-04-21 Basf Se Wässriges Bindemittel für körnige und/oder faserförmige Substrate
US8351634B2 (en) 2008-11-26 2013-01-08 Analog Devices, Inc. Side-ported MEMS microphone assembly
US8018032B2 (en) 2008-12-31 2011-09-13 Unimicron Technology Corp. Silicon substrate and chip package structure with silicon base having stepped recess for accommodating chip
AT12722U1 (de) 2010-03-16 2012-10-15 Austria Tech & System Tech Verfahren und verbund zum bearbeiten bzw. behandeln einer mehrzahl von leiterplatten sowie verwendung hiefür
AT12317U1 (de) 2010-04-13 2012-03-15 Austria Tech & System Tech Verfahren zur integration eines elektronischen bauteils in eine leiterplatte sowie leiterplatte mit einem darin integrierten elektronischen bauteil

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6303011B1 (en) * 1997-06-23 2001-10-16 Kabushiki Kaisha Riken Gas sensor
WO2005102911A1 (en) * 2004-04-19 2005-11-03 Analog Devices, Inc. Mems device with conductive path through substrate
TW200639378A (en) * 2005-01-26 2006-11-16 Analog Devices Inc A sensor
US20090096041A1 (en) * 2005-12-08 2009-04-16 Yamaha Corporation Semiconductor device
CN101479844A (zh) * 2006-07-15 2009-07-08 肖特股份公司 用于封装电子器件和集成电路的方法
TW200933761A (en) * 2007-11-28 2009-08-01 Analog Devices Inc Molded sensor package and assembly method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI743499B (zh) * 2018-06-27 2021-10-21 台灣積體電路製造股份有限公司 光子系統及其形成方法

Also Published As

Publication number Publication date
TW201126688A (en) 2011-08-01
US20130154032A1 (en) 2013-06-20
WO2011028484A2 (en) 2011-03-10
WO2011028484A3 (en) 2011-05-19
US20110057273A1 (en) 2011-03-10
US8390083B2 (en) 2013-03-05
WO2011028484A4 (en) 2011-07-28
US8779532B2 (en) 2014-07-15

Similar Documents

Publication Publication Date Title
TWI466261B (zh) 具有槽形感測或處理元件的系統
EP3336759B1 (en) Fingerprint sensing module and method for manufacturing the fingerprint sensing module
CN105793727B (zh) 光学传感器装置以及制造光学传感器装置的方法
US9105479B2 (en) Integrated circuit including an environmental sensor
US8115286B2 (en) Integrated sensor including sensing and processing die mounted on opposite sides of package substrate
US9656856B2 (en) Method of lower profile MEMS package with stress isolations
EP2481703B1 (en) Sensor protection
US7868362B2 (en) SOI on package hypersensitive sensor
TWI380413B (en) Pressure sensing device package and manufacturing method thereof
JP4766143B2 (ja) 半導体装置およびその製造方法
US20060191351A1 (en) Sealed capacitive sensor
CN106052941A (zh) 3d堆叠压阻压力传感器
EP3712623B1 (en) Current sensor
US20170057810A1 (en) Strain Reduction and Sensing on Package Substrates
CN109311657A (zh) 带有侧面端口的mems传感器设备封装
US10315914B2 (en) Reconstructed wafer based devices with embedded environmental sensors and process for making same
JP2005127750A (ja) 半導体センサおよびその製造方法
US9362257B2 (en) Mirco-electro-mechanical system module and manufacturing method thereof
JP4706634B2 (ja) 半導体センサおよびその製造方法
JP2011064509A (ja) 湿度センサパッケージ及びその製造方法