TWI460897B - 製備電子裝置之方法 - Google Patents

製備電子裝置之方法 Download PDF

Info

Publication number
TWI460897B
TWI460897B TW097114645A TW97114645A TWI460897B TW I460897 B TWI460897 B TW I460897B TW 097114645 A TW097114645 A TW 097114645A TW 97114645 A TW97114645 A TW 97114645A TW I460897 B TWI460897 B TW I460897B
Authority
TW
Taiwan
Prior art keywords
layer
protective layer
electrode
dielectric
osc
Prior art date
Application number
TW097114645A
Other languages
English (en)
Other versions
TW200910658A (en
Inventor
David Christoph Mueller
Toby Cull
Simon Dominic Ogier
Original Assignee
Merck Patent Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Merck Patent Gmbh filed Critical Merck Patent Gmbh
Publication of TW200910658A publication Critical patent/TW200910658A/zh
Application granted granted Critical
Publication of TWI460897B publication Critical patent/TWI460897B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Bipolar Transistors (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Description

製備電子裝置之方法 發明領域
本發明有關一種使用保護層以製備電子裝置之方法及藉由此方法所製備之改良的電子裝置，特別是有機場效電晶體(OFETs)。
 背景和先前技藝
有機場效電晶體(OFETs)係用於顯示裝置及邏輯運行電路(logic capable circuits)。一種習知OFET典型地包含源電極、汲電極和閘電極、包含有機半導體(OSC)材料之半導體層、及包含介電材料之閘極絕緣層。
為了製備底閘極裝置，通常包含金屬或金屬氧化物之源電極和/或汲電極層被沈積在提供於基材上之介電層上。此典型地藉由濺射方法進行且隨後進行微影蝕刻方法以除去不要的區域。
另一製備底閘極OFET之習知方法包含將圖案化堆結構施加至介電及源/汲電極層上，接著藉由將OSC層沈積(通常藉由噴墨印刷)在堆結構、介電及電極層上。為了OSC層放置，堆結構的表面常常在施加OSC層之前進行電漿處理方法，例如藉由曝露於CF4 電漿或O2 電漿。CF4 －電漿導致像特夫綸(Teflon)之極端疏水性表面(非常低的表面能量)，其指示噴墨滴不足夠正確地沈積在堆結構洞內 。
然而，觀察到在上述OFET製備方法中，電極濺射方法和電漿處理方法對介電層的表面之曝露部分會造成顯著之損害。結果，進行該類方法之裝置的性能退化。
因此本發明之目的為提供一種製備電子裝置(特別是OFETs)之改良方法，其沒有先前技藝方法之缺點且允許大量電子裝置之時間－、成本－及材料－有效的製造，特別是具有介電層及其他功能層抵抗在裝置製造方法期間施加之電漿表面處理技術或電漿輔助之沈積技術的改良保護。本發明另一目的為提供藉由該類方法製備之電子裝置特別是OFETs。對於專家而言，從下列詳細描述立刻顯而易知本發明之其他目的。
頃發現這些目的可藉由提供如本發明中所主張之方法、材料及裝置達成。
 發明概述
本發明有關一種製備包含介電層和至少一個另一功能層的電子裝置之方法，其包含下列步驟：將一或多個附加層或元件施加在該介電層或功能層的頂端上，其中在施加該附加層或元件之前將保護層施加在該介電層的頂端上或在該功能層的頂端上。保護層具有減少或防止在介電層中或在另一功能層中由後來裝置之製造或處理步驟(特別是由後來施加或處理一或多個附加層或元件之步驟)所引起 的損害之目的。
本發明進一步有關一種製備電子裝置之方法，其中至少一個附加功能層施加至保護層上，且在施加或處理至少一個該附加層之後部分地除去保護層。
本發明進一步有關一種製備電子裝置之方法，其包含下列步驟：施加保護層(4)在介電層(3)的頂端上或在有機半導體(OSC)層(7)的頂端上，任意地使該保護層經電漿處理及/或施加另一層在該保護層(4)的至少某些部分上，任意地將該另一層圖案化，及任意地除去該等已曝露於電漿下或在圖案化之後未經另一層所覆蓋之保護層(4)的部分。較佳地該另一層為導體，極佳地為電極。
本發明進一步有關一種如上下文所述製備電子裝置之方法，其中彼等提供在其上之未被導體或電極層覆蓋之保護層(4)的部分被除去。
本發明進一步有關一種藉由如上下文所述之方法獲得之電子裝置。
較佳地該電子裝置為有機場效電晶體(OFET)、積體電路(IC)、薄膜電晶體(TFT)、射頻識別(RFID)標籤、有機光伏打(OPV)裝置、感測器或記憶裝置。
發明之詳細說明
在根據本發明之製備電子裝置的方法中，薄犧牲或保護層(以下稱為“保護層”)係沈積在(任意地交聯)介電質的頂端上。該保護層在裝置製備(如電極沈積或電漿處理)期 間防止介電質的表面受到由後來處理或製造步驟所引起之損害。
圖1a顯示一種根據先前技藝之習知OFET，其包含基材(1a)、功能層(例如用於平坦化或遮光(blacking－out))(1b)、閘電極(2)、介電層(3)、源電極和汲電極(5)、第一和第二堆結構(6a、6b)、OSC層(7)，及噴墨鈍化層(8)。
在裝置之製造期間，典型地藉由濺射方法將電極(5)施加至介電質(3)上，及藉由蝕刻及/或微影案化而圖案化。施加堆結構(6a、b)及藉由微影方法圖案化。OSC層(7)和鈍化層(8)通常藉由噴墨沈積施加。噴墨OSC層(7)之前，堆結構(6b)典型地進行電漿處理(例如用O2 或Ar或CF4 電漿)以改良其用於噴墨方法之表面。觀察到，由於上述電極沈積/圖案化及電漿處理方法，在介電質(3)和OSC(7)之間的關鍵界面常常嚴重地受損。結果裝置之性能退化。
目前已經發現如果介電質在電極的沈積和堆結構的處理之前用保護層覆蓋，則可減少或甚至完全防止這些損害，和可顯著改良裝置性能。
此說明於顯示以根據本發明的方法獲得之裝置的圖1b中，其包含圖1a中之元件，及另外包含保護層(4)。在沈積源電極和汲電極(5)之前，及在堆結構(6b)的電漿處理之前，已施加保護層(4)以使其完全覆蓋介電層(3)。結果，彼等未被電極覆蓋且曝露於電漿(在圖1b中未顯示)之保護層(4)的部分被電漿或電極濺射方法損害，因此防止介電 質(3)有此損害且藉此充當介電質之“犧牲層”。因此，這些保護層的部分較佳地在電漿處理之後，及OSC層(7)的墨水沈積之前除去，以便恢復原始介電/OSC介面(3)/(7)(以箭頭指示)。
根據本發明的製備電子裝置之方法適合於防止介電質因電漿輔助之方法(也就是曝露於高能粒子或束的電漿，例如用O2 、Ar或CF4 或其混合物的電漿處理)所引起之損害。該方法也適合於防止介電質因沈積方法(例如當施加或圖案化該等電極時，包括但不限制於濺射方法、蒸氣或真空沈積方法)、及後來的微影蝕刻所引起之損害。
一種較佳電子裝置包含下列元件：－任意地基材(1)，－一或多個導體，較佳地電極(2、5)，－OSC(7)，－包含介電質之絕緣體(3)，－介於絕緣體和導體之間及/或介於OSC和導體之間的保護層(4)。
本發明之一較佳體系有關一種製備底閘極(BG)、底接觸(BC)電子裝置之方法，該等電子裝置包含呈下述順序之下列元件：－任意地基材(1)，－閘電極(2)，－包含介電質之絕緣層(3)，－源電極和汲電極(5)， －OSC層(7)，－介於絕緣層與源電極和汲電極之間的保護層(4)。
圖2a作為模範地描述一種根據此體系之簡化BG/BC OFET。在其中，(1)為基材，(2)為閘電極，(3)為介電層，(4)為保護層，(5)為源電極和汲電極，及(7)為OSC層。
製備此裝置之方法包含將閘電極(2)施加在基材(1)上，將介電層(3)施加在閘電極(2)和基材(1)的頂端上，將保護層(4)施加在介電層(3)的頂端上，將源電極和汲電極(5)施加在保護層(4)的頂端上，任意地除去彼等未被源電極和汲電極(5)所覆蓋之保護層的部分，及將OSC層(7)施加在該等電極(5)和介電層(3)的頂端上之步驟。
另一較佳體系有關一種製備BG、頂接觸(TC)電子裝置之方法，該電子裝置包含呈下述順序之下列元件：－任意地基材(1)，－閘電極(2)，－包含介電質之絕緣層(3)，－OSC層(7)，－源電極和汲電極(5)，－介於OSC層與源電極和汲電極之間的保護層(4)。
圖2b作為模範地描述一種根據此體系之簡化BG/TC OFET。在其中，(1)為基材，(2)為閘電極，(3)為介電層，(4)為保護層，(5)為源電極和汲電極，及(7)為OSC層。
製備此裝置之方法包含將閘電極(2)施加在基材(1)上，將介電層(3)施加在閘電極(2)和基材(1)的頂端上，將 OSC層(7)施加在介電層(3)的頂端上，將保護層(4)施加在OSC層(7)的頂端上，將源電極和汲電極(5)施加在保護層(4)的頂端上，及任意地除去彼等未被源電極和汲電極(5)所覆蓋之保護層的部分之步驟。
另一較佳體系有關一種製備頂閘電極(TG)、底接觸電子裝置之方法，該電子裝置包含呈下述順序之下列元件：－基材(1)，－源電極和汲電極(5)，－OSC層(7)，－包含介電質之絕緣層(3)，－閘電極(2)，－介於絕緣層與閘電極之間的保護層(4)。
圖3a作為模範地描述一種根據此體系之簡化TG/BC OFET。在其中，(1)為基材，(5)為源電極和汲電極，(7)為OSC層，(3)為介電層，(2)為閘電極，及(4)為保護層。
製備此裝置之方法包含將源電極和汲電極(5)施加在基材(1)上，將OSC層(7)施加在該等電極(5)和基材(1)的頂端上，將介電層(3)施加在OSC層(7)的頂端上，將保護層(4)施加在介電層(3)的頂端上，將閘電極(2)施加在保護層(4)的頂端上，及任意地除去彼等未被閘電極(2)所覆蓋之保護層的部分之步驟。
另一較佳體系有關一種製備TG、頂接觸電子裝置之方法，該電子裝置包含呈下述順序之下列元件：－基材(1)， －OSC層(7)，－源電極和汲電極(5)，－包含介電質之絕緣層(3)，－閘電極(2)，－介於OSC層與源電極和汲電極之間的保護層(4a)及/或介於絕緣層與閘電極之間的保護層(4b)。
圖3b作為模範地描述一種根據此體系之簡化TG/TC OFET。在其中，(1)為基材，(5)為源電極和汲電極，(7)為OSC層，(3)為介電層，(2)為閘電極，及(4a)和(4b)為保護層。
製備此裝置之方法包含將OSC層(7)施加在基材(1)上，任意地將保護層(4a)施加在OSC層(7)的頂端上，將源電極和汲電極(5)施加在OSC層(7)或保護層(4a)的頂端上，任意地除去彼等未被源電極和汲電極(5)所覆蓋之保護層(4a)的部分，將介電層(3)施加在源電極和汲電極(5)的頂端上，任意地將保護層(4b)施加在介電層(3)的頂端上，將閘電極(2)施加在介電層(3)或保護層(4b)的頂端上，及任意地除去彼等未被閘電極(2)所覆蓋之保護層(4b)的部分之步驟。
圖4作為模範地舉例說明一種根據本發明之另一較佳體系的製備BG/BC電子裝置之方法。該類較佳方法包含下列步驟：a)在基材(1)上提供一或多個第一電極(2)，b)在基材(1)和該等第一電極(2)上提供一層介電質(3)， c)在介電層(3)的頂端上提供保護層(4)，d)在保護層(4)的頂端上提供一或多個第二電極(5)，e)在該等第二電極(5)的頂端上提供光阻層(6)，f)藉由適當方法處理光阻(6)以在第二電極(5)的頂端上留下含有或未含光阻(6)之區域的圖案，g)除去彼等未被光阻(6)所覆蓋之第二電極(5)的部分，h1)除去光阻(6)，i1)除去彼等未被第二電極(5)所覆蓋之保護層(4)的部分，k1)任意地處理保護層(4)的剩餘部分，例如藉由洗滌以除去由步驟f)所導致之殘餘物，如離子、摻雜部位或類似物，及m1)將OSC層(7)施加至介電層(3)和第二電極(5)之未覆蓋部分上，或步驟h1)至m1)以下列替代，h2)除去彼等未被第二電極(5)所覆蓋之保護層(4)的部分，i2)任意地硬化保護層(4)的剩餘部分，k2)除去光阻(6)，m2)任意地處理保護層(4)的剩餘部分，例如藉由洗滌以除去由步驟f)所導致之殘餘物，如離子、摻雜部位或類似物，及n2)將OSC層(7)施加至介電層(3)和第二電極(5)之未覆蓋部分上。
圖5作為模範地舉例說明一種製備根據本發明之另一較佳體系的BG/BC閘極電子裝置之方法。該較佳方法包 含下列步驟：a)在基材(1)上提供一或多個第一電極(2)，b)在基材(1)和該等第一電極(2)上形成一層介電質(3)，c)在介電層(3)的頂端上提供保護層(4)，d)在保護層(4)的頂端上提供一或多個第二電極(5)，e)在保護層(4)和第二電極(5)的頂端上提供堆結構層(6)，以使該堆結構層(6)至少部分覆蓋保護層(4)和第二電極(5)，f)使堆結構層(6)及彼等未被第二電極(5)或堆結構層(6)所覆蓋之保護層(4)的部分經電漿處理，g)除去未被第二電極(5)或堆結構層(6)所覆蓋之保護層(4)的部分，h)任意地處理保護層(4)的剩餘部分，例如藉由洗滌以除去由步驟f)所導致之殘餘物，如離子、摻雜部位或類似物，及i)將OSC層(7)施加至介電層(3)和第二電極(5)之未覆蓋部分上。
在上述且顯示於圖4及5中之方法中，第一電極(2)較佳地為閘電極和第二電極(5)較佳地為源/汲電極。頂閘極及/或頂接觸裝置可以類似於在上述且顯示於圖4及5中之方法製備。
一旦在裝置的至少某些部分中施加，保護層較佳地將保持在最後的裝置中，也就是其將不會在進一步製造或處理步驟期間被除去。例如，保護層通常將保持在彼等被電 極所覆蓋之介電質或OSC層的部分。為此目的，保護層較佳地應在彼等部分被安定，例如藉由硬化或改良其溶解度之其他適當方法，致使其不能夠被除去(與電極一起)。另一方面，保護層較佳地應在彼等未被電極所覆蓋之部分保持溶解，致使其可在後來的步驟中被至少部分地除去。
此可藉由在為了施加或圖案化電極而進行之濺射/蝕刻方法步驟期間或之後化學地改變保護層材料而達成。
除此之外，保護層應顯示對施加至其上之電極的顯著黏著性。此可藉由保護層材料及保護層的厚度之適當選擇而達成。
在另一較佳體系中，在曝露於電漿期間保護層改變，致使其溶解度改變，例如得到更大親水性，以使其可在正文(orthogonal)極性溶劑中顯影。在此情形中，保護層的非攻擊部份將保留在裝置中且僅受損部分被除去。
電漿處理或電極施加之後，保護層可從彼等未被電極所覆蓋之介電質或OSC層的部分除去。此可藉由標準方法如例如濕式化學除去而達成。在保護層的(部分)濕式化學除去之後，介電層的最初性質被恢復。
應選擇保護層厚到足以防止最初介電質表面(例如)受到在電漿輔助之方法中所形成的高反應性種類之衝擊。較佳地保護層的厚度為從1至500奈米，極佳地從1至100奈米。
在另一較佳體系中，保護層為薄到足以透過光罩沈積之電極被“安定化”(由於穿透濺射離子)，保護層在下面(所 以沒有剝離發生)，和初介電/OSC層表面可藉由未曝露之保護層在適當溶劑中之顯影(“自圖案化(self patterning)觀念”)恢復。根據此較佳體系之保護層的厚度較佳為從1至500奈米，極佳地從1至100奈米。
保護層材料較佳地為有機材料，但也可為無機材料，如例如真空沉積之氧化物，溶液可處理之奈米粒子，其可為導電或非導電，或其雜合物。較佳地其係選自溶液可處理或藉由可真空沈積技術沈積之材料，例如聚對二甲苯類(parylenes)例如對－二甲苯(如US 3,342,754中所揭示)，極佳地選自溶液可處理之有機聚合物類。
廣泛範圍的材料適合使用於保護層。除了如上所述對電極之良好黏著之外，保護層材料較佳地應顯示一或多個下列性質：－對用於製備電子裝置之標準介電質的良好黏著，－高結構完整性，例如藉由使用一種具有高玻璃溫度或交聯材料之聚合物或非晶形材料，或藉由使用包含一或多個在後來的處理或顯影步驟(也就是施加在介電/OSC層上之後，例如藉由熱硬化或光硬化)可被交聯之官能基團的材料，－良好抗乾蝕刻性，例如藉由使用含Si或氟化聚合物類、具有脂族籠形結構(如金剛烷基等等)之聚合物類、聚醯亞胺類或類似物，－低介電常數，較佳地係在介電層之介電常數的範圍，－高UV吸收，例如經由混入高UV分子， －包含抗氧化性質、基團或成分之材料，－包含導電或半導電性質、基團或成分之材料，－低透氣性，－高抗光剝阻離性。
此可藉由使用單一材料或材料之組合物(混合物)而達成，其允許選擇性採用特定方法。
如果保護層係施加在OSC層和電極(等)之間(例如如圖2b中所顯示之BG/TC裝置中)，保護層材料本身或所選擇之厚度應不太絕緣，以使裝置性能不太被負影響。
在另一較佳體系中保護層材料具有扺抗以電漿為基礎之方法的高抗蝕刻性。保護層特別具有防止層下面受到高能粒子或束的衝擊之功能。此保護功能可藉由增加保護層厚度、或藉由使用具有抵抗該等高能粒子或束之增加穩定性的保護層材料而提高。如果使用具有高穩定性之材料，可減少厚度，其對裝置幾何是有利的。
進一步較佳為具有高UV吸收、或包含一或多個具有高UV吸收(特別是300奈米以下之波長範圍)的官能基團或成分之保護層材料。
應選擇保護層材料以使其對電晶體性能沒有負影響或只至小的程度，特別是在彼等將被電極覆蓋且將保留在最終裝置中之保護層的部分，特別是該等位於接近電晶體通道之部分。例如，如果保護層包含絕緣材料且具有高厚度，其會阻礙電荷載體注入至OSC層內。另一方面，包含具有高介電常數之材料的保護層可減少電荷載體移動率。 除此之外，由電漿處理方法所產生之反應產物可從保護層轉移至OSC層。在一些例子中，反應產物(如離子、摻雜位置等等)可藉由選擇處理(例如洗滌)步驟除去。
適當且較佳保護層材料包括(但沒有限制)全氟化或部分氟化有機聚合物類、聚醯亞胺類如例如彼等商業上可得之HIMAL系列(日立(Hitachi))、聚環烯烴類如例如彼等商業上可得之Avatrel系列(Promerus LLC)、Topas系列(Ticona)或Zeonor系列(Zeon化學品)、具有額外能性之介電聚合物，例如具有烷氧基矽烷或乙烯基烷氧基矽烷基團之聚環烯烴類，如彼等商業上可得之烷氧基矽烷Aprima系列(Promerus LLC)、UV吸收聚合物類如聚苊或其共聚物類，或前述聚合物類的可硬化之前驅物。
特佳地保護層材料係選自高可溶性氟聚合物類，例如選自商業上可得之Cytop系列(旭硝子公司(Asahi Glass))，如式1之全氟(1－丁烯基乙烯基醚)均環聚物[聚(1,1,2,4,4,5,5,6,7,7－十氟－3－氧雜－1,6－庚二烯)， 或選自商業上可得之TeflonAF系列(杜邦(DuPont))，如式2之聚[4,5－二氟－2,2－雙(三氟甲基)－1,3－二噁唑－共－四氟乙烯， 此外式3之聚苊， 式4之聚－N－乙烯基咔唑， 式5之聚(2－乙烯基萘)， 式6之聚(4－乙烯基聯苯)， 或式7之聚(1－乙烯基萘)， 其中n為整數>1，0<x<1及0<y<1，或包含一或多個上述式1－7之單元的共聚物。式3－7之聚合物類商業上可得自Aldrich。
在裝置經CF4 電漿處理之情形中，由於UV吸收而損害的風險將高於O2 電漿方法。多數材料在彼等絛件下傾向於交聯。對於此情形，含矽保護層材料為特佳，如例如可硬化之聚倍半矽氧烷類，例如彼等HardSilTM 系列(商業上可得自Gelest公司，Morrisville PA，USA)或AS HardcoatTM 或SHCTM 系列之材料(得自Momentive性能材料公司，Wilton，CT，USA)例如AS4000 HardcoatTM 、AS4700 HardcoatTM 或SHCTM 5020，或熱固性聚矽氧烷樹脂，例如彼等商業上可得自Techneglas(Perrysburg OH,USA)者。
在本發明之另一較佳體系中，保護層包含與介電層相同之材料，較佳地由與介電層相同之材料組成。此具有優點為改良保護層之黏著性及減少在方法期間之應力(例如由個別層的不同熱係數引起)。
在另一較佳體系中介電層材料包含一種具有一或多個反應性基團的化合物，該反應性基團在後來的反應步驟中可與保護層材料反應(例如接枝在其上或共聚)以達成材料之間的共價鍵結。
電子裝置之其他元件或功能層(如基材、絕緣體、導體或電極、和OSC)可選自標準材料，及可藉由標準方法而製造且施加至裝置。用於這些元件及層的適當材料及製造方法為熟習該技藝者已知的且描述於文獻中。
施加方法包括液體塗佈及蒸氣或真空沈積。較佳沈積技術包括(但沒有限制)浸塗、旋轉塗佈、噴墨印刷、凸版印刷、絲網印刷、刮刀塗佈、輥印刷、逆輥印刷、平版印刷、快乾印刷、輪轉印刷(web printing)、噴塗、刷塗或移印。如噴墨印刷允許製備高解析層及裝置時，其為特佳。
通常在根據本發明之電子裝置中功能層的厚度可為從 1奈米(在單層之情形中)至10微米，較佳地從1奈米至1微米，更佳地從1奈米至500奈米。
各種基材可用於製造有機電子裝置，例如玻璃或塑膠，塑膠材料為較佳，例子包括醇酸樹脂、烯丙酯類、苯並環丁烯類、丁二烯－苯乙烯、纖維素、乙酸纖維素、環氧化物、環氧聚合物類、乙烯－氯三氟乙烯、乙烯－四氟乙烯、纖維玻璃增強型塑料、氟碳聚合物類、六氟丙烯偏二氟乙烯共聚物、高密度聚乙烯、聚對二甲苯(parylene)、聚醯胺、聚醯亞胺、聚芳香醯胺、聚二甲基矽氧烷、聚醚碸、聚－乙烯、聚萘二酸乙二醇酯、聚對酞酸乙二酯、聚酮、聚甲基丙桸酸甲酯、聚丙烯、聚苯乙烯、聚碸、聚四氟乙烯、聚胺甲酸酯類、聚氯乙烯、聚矽氧橡膠、矽酮類。較佳基材材料為聚對酞酸乙二酯、聚醯亞胺、及聚萘二酸乙二醇酯。基材可為任何塗佈上述材料之塑膠材料、金屬或玻璃。基材較佳地應均勻以確定良好圖案清晰度。基材也可藉由擠製、拉伸、摩擦或藉由光化學技術均勻地預排列以誘發有機半導體之定向以便增強載體移動率。
絕緣層之介電材料可為無機或有機或二者之複合物。較佳者為絕緣體藉由允許周圍處理之溶液塗佈，但也能藉由各種真空沈積技術沈積。當絕緣體被圖案化時，其可為實施層間絕緣之功能或用作OFET之閘絕緣體。較佳沈積技術包括(但沒有限制)浸塗、旋轉塗佈、噴墨印刷、凸版印刷、絲網印刷、刮刀塗佈、輥印刷、逆輥印刷、平版印刷、快乾印刷、輪轉印刷(web printing)、噴塗、刷塗或 移印，如噴墨印刷允許製備高解析層及裝置時，其為特佳。任意地，介電材料可被交聯或硬化以達成較佳耐溶劑之電阻系數及/或結構完整性及/或圖案化能力(微影法)。較佳閘絕緣體為彼等能夠提供OSC低介電常數介面者。
適當且較佳之有機介電材料包括(但沒有限制)氟化對－二甲苯、氟丙基芳基醚、氟化聚醯亞胺聚苯乙烯、聚(α－甲基苯乙烯)、聚(α－乙烯基萘)、聚(乙烯基甲苯)、聚乙烯、順式－聚丁二烯、聚丙烯、聚異戊二烯、聚(4－甲基－1－戊烯)、聚(4－甲基苯乙烯)、聚(氯三氟乙烯)、聚(2－甲基－1,3－丁二烯)、聚(對－二甲苯)、聚(α－α－α'－α'四氟－對－二甲苯)、聚[1,1－(2－甲基丙烷)雙(4－苯基)碳酸酯]、聚(甲基丙烯酸環己酯)、聚(氯苯乙烯)、聚(2,6－二甲基－1,4－二苯醚)、聚異丁烯、聚(乙烯基環己烷)、聚(乙烯基皮酸酯)、聚(4－乙烯基聯苯)、聚(1,3－丁二烯)、聚伸苯基。進一步較佳者為共聚物，包括規則、隨機或嵌段共聚物如聚(乙烯/四氟乙烯)、聚(乙烯/氯三氟－乙烯)、氟化乙烯/丙烯共聚物、聚苯乙烯－共－α－甲基苯乙烯、乙烯/丙烯酸乙酯共聚物、聚(苯乙烯/10%丁二烯)、聚(苯乙烯/15%丁二烯)、聚(苯乙烯/2,4二甲基苯乙烯)。進一步較佳為商業上可得之Topas系列(Ticona)之聚合物類、聚環烯烴類如彼等商業上可得之Avatrel系列(Promerus LLC)及高溶解性全氟聚合物類如彼等商業上可得之Cytop系列(旭硝子公司)或TeflonAF系列(杜邦)。
對於特殊裝置，較佳者可使用具有高介電常數之介電 材料。適當且較佳之此類有機介電材料包括(但沒有限制)(例如)聚乙烯醇、聚乙烯醇、聚甲基丙烯酸甲酯、氰乙基化多醣類例如氰乙基茁黴多醣(Pullu1ane)、高介電常數氟聚合物類例如聚偏二氟乙烯、聚胺甲酸酯聚合物類及聚(偏二氯乙烯/乙酸乙烯酯)聚合物類。適當且較佳之此類無機介電材料包括(但沒有限制)例如TiO2 、Ta2 O5 、SrTiO3 、Bi4 Ti3 O12 、BaMgF4 、鈦酸鋯鋇或鈦酸鍶鋇之複合物。
在本發明之一較佳體系中，絕緣層包含具有低介電常數之有機介電材料，或由具有低介電常數之有機介電材料組成，較佳地具有從1.1至3.0以下之相對介電常數，如例如WO 03/052841中所揭示。此體系之適當且較佳材料包括(但沒有限制)聚丙烯、聚異丁烯、聚(4－甲基－1－戊烯)、聚異戊二烯、聚(乙烯基環己烷)、或包含這些材料之至少一個的單體單元之共聚物、聚環烯烴類如彼等得自Avatrel系列者及氟聚合物類，特別是彼等得自Cytop或TeflonAF系列者。在本發明之另一較佳體系中，該介電層包含與保護層相同之材料，或由與保護層相同之材料組成。
導體為例如OFET或另一電子裝置之電極，或OFET及另一元件之間的互連。導體也可充當OFET電路中無源電路元件之部分，例如RFID－標籤之電容器、導體或天線。導體或電極可藉由液體塗佈，例如噴霧－、浸漬－、輪轉(web)－或旋轉塗佈，或藉由真空沈積或蒸氣沈積方法沈積。
適當導體和電極材料及其施加方法為熟習該項技術者已知的。適當電極材料包括(但沒有限制)無機或有機材料，或二者之複合物。適當導體或電極材料之例子包括聚苯胺、聚吡咯、PEDOT或摻雜之共軛聚合物類，另外石墨或金屬粒子例如Au、Ag、Cu、Al、Ni或彼等之混合物之分散液或糊以及濺射塗佈或蒸發之金屬，如例如Cu、Cr、Pt/Pd等等、及半導體如例如ITO。有機金屬前驅物也可使用於從液相沈積。
施加OSC層之OSC材料及方法可選自熟習該項技術者已知且描述於文獻中之標準材料及方法。
在OFET裝置之情形中，其中OFET層為OSC，其可為n－或p－型OSC，其可藉由真空或蒸氣沈積而沈積，或較佳地從溶液沈積。較佳OSCs具有大於10－5 cm2 V－1 s－1 之FET移動率。
OSC可用作例如OFET中之活性通道材料或有機整流二極體之層元件。藉由液體塗佈沈積而允許周圍處理之OSC為較佳。OSCs較佳地藉由任何液體塗佈技術噴霧－、浸漬－、輪轉(web)－或旋轉塗佈，或沈積。OSC可任意地被真空或蒸氣沈積。
半導體通道也可為二或更多種相同類型之半導體的複合物。此外，p－型通道材料為了摻雜層之效果可(例如)與n－型材料混合。也可使用多層半導體層。例如半導體靠近絕緣體介面可為本質的且緊鄰本質層可額外地塗佈高摻雜區。
OSC材料可為任何包含至少三個芳環之共軛芳族分子。OSCs較佳地包含5、6或7員芳環類，及更佳地包含5或6員芳環類。材料可為單體、寡聚物或聚合物，包括混合物、分散液及雜混物。
芳環各自任意地包含一或多個選自Se、Te、P、Si、B、As、N、O或S之雜原子，較佳選自N、O或S。
芳環類可任意地經烷基、烷氧基、聚烷氧基、硫烷基、醯基、芳基或經取代之芳基基團、鹵素(特別是氟)、氰基、硝基或以－N(R3 )(R4 )表示之任意地經取代之二級或三級烷胺或芳胺取代，其中R3 及R4 各自獨立地為H、任意地經取代之烷基、任意地經取代之芳基、烷氧基或聚烷氧基基團。其中R3 及R4 為可任意地氟化之烷基或芳基。
該等環可任意地稠合或可與共軛連接基例如－C(T1 )＝C(T2 )－、－C≡C－、－N(R’)－、－N＝N－、(R’)＝N－、－N＝C(R’)－連接。T1 及T2 各自獨立地表示H、Cl、F、－C≡N或低級烷基基團，特別是C1－4 烷基基團；R’表示H、任意地經取代之烷基或任意地經取代之芳基。其中R’為可任意地氟化之烷基或芳基。
其他可使用於本發明中之OSC材料包括下列化合物之化合物、寡聚物及衍生物：共軛烴聚合物類例如多並苯(polyacene)、聚伸苯基(polyphenylene)、聚(苯乙炔)、包括彼等共軛烴聚合物類之寡聚物的聚芴(polyfluorene)；稠合芳族烴類例如稠四苯、(chrysene)、稠五苯、芘、苝(perylene)、蓋(coronene)、或這些之經取代衍生物；寡 聚物對位取代伸苯基類(phenylenes)例如對－四聯苯(p－4P)、p－五聯苯(p－5P)、p－六聯苯(sexiphenyl)(p－6P)、或這些之可溶性經取代衍生物；共軛雜環聚合物類例如聚(3－取代噻吩)、聚(3,4－二取代噻吩)、聚苯並噻吩、聚異硫茚(polyisothianaphthene)、聚(N－取代吡咯)、聚(3－取代吡咯)、聚(3,4－二取代吡咯)、聚呋喃、聚吡啶(polypyridine)、聚－1,3,4－噁二唑、聚異硫茚(polyisothianaphthene)、聚(N－取代苯胺)、聚(2－取代苯胺)、聚(3－取代苯胺)、聚(2,3－二取代苯胺)、聚薁(polyazulene)、聚芘；吡唑啉化合物；聚硒吩；聚苯呋喃；聚吲哚；聚噠嗪；聯苯胺化合物；二苯乙烯化合物；三嗪類；取代金屬－或無金屬－卟吩(porphines)、酞青類、氟酞青類、萘酞菁類(naphthalocyanines)或氟萘酞菁類；C60 及C70 富勒烯類(fullerenes)；N,N'－二烷基、經取代之二烷基、二芳基或經取代之二芳基－1,4,5,8－萘四羧酸二醯亞胺及氟衍生物；N,N’－二烷基、經取代之二烷基、二芳基或經取代之二芳基3,4,9,10－苝四羧酸二醯亞胺(perylenetetracarboxylic diimide)；菲咯啉(bathophenanthroline)；聯苯醌類(diphenoquinones)；1,3,4－噁二唑；11,11,12,12－四氰基萘並(naptho)－2，6－二亞甲基環己二烯(quinodimethane)；α,α’－雙(二噻吩並[3,2－b2',3'－d]噻吩)；2,8－二烷基、經取代之二烷基、二芳基或經取代之二芳基雙噻吩蒽(anthradithiophene)；2,2'－二苯並[1,2－b：4,5－b']二噻吩。較佳化合物為彼等得自上列化合物及其可溶性衍生物。
特佳OSC材料為經取代之雜多並苯類(heteroacenes) 或稠五苯類，特別是6,13－雙(三烷矽基乙炔基)稠五苯，或雜多並苯衍生物或其經取代之衍生物，如US 6,690,029或WO 2005/055248 A1中所述。
任意地，OSC層包含一或多種有機黏合劑，用以調整流變性質，如例如WO 2005/055248 A1中所述。
除非上下文另有清楚指示，如使用在本文中術語之複數形式在此被解釋為包括單數形式且反之亦然。
在此說明書的說明及申請專利範圍各處，字“包含(comprise)”及字“包含(contain)”及該等字之變化，例如“包含(comprising)”及“包含(comprises)”，表示“包括但是不限制於”，及不意欲(且不)排除其他成分。
應了解可進行前述本發明體系之變化而仍落在本發明之範圍內。此說明書中所揭示之每個特徵，可被用作相同、相等或相似的目的之替代特徵替換。因此，除非另有指示，每個所揭示之特徵只是一個相等或相似的特徵之一般系列的例子。
本說明書中所揭示之所有特徵都可以任何組合方式而組合，除了其中至少一些該等特徵及/或步驟是互不相容的組合以外。特別地，本發明之較佳特徵可應用在本發明的所有方面且可以任何組合方式使用。同樣地，以非必要組合描述的特徵可分開地使用(不以組合方式使用)。
應了解許多上述特徵(特別是較佳體系)其本身權利具進步性(inventive)且不只是作為本發明之體系的部分。除了或替代任何本主張的發明之外可尋找這些特徵的獨立保 護。
現在將參考下列實例更詳細地描述本發明，該等實例只用於說明且不限制本發明的範圍。
除非另有指示，否則實例中所述之OFET為底閘極OFET且包含下列材料及參數：源電極和汲電極(S/D)：Au閘電極(G)：圖案化Al閘通道寬度(W)：1000微米(S及D彼此面對之長度)通道長度(L)：50微米(S及D彼此之距離)電容(C)：3nF/公分2 ＝1000奈米之估計厚度介電材料：Avatrel(Promerus LLC)OSC材料：1%式I之聚三芳胺(PTAA)，n＝50，完全H－封端
除非另有指示，否則實例中所述之OFETs係藉由下列方法步驟製備，其中步驟7(保護層施加)、步驟9(電漿處理)及步驟10(保護層顯影及除去)為任意步驟：1)商業上可得之玻璃基材(Eagle2000，得自康寧玻璃(Corning Glass))在3% Deconex中於>50C進行超音波處理30分鐘，然後用DI水沖洗，2)透過陰影遮罩蒸發25奈米Al閘電極層，3)藉由旋轉塗佈助黏劑Lisicon M009(得自Merck KGaA)處理基材的表面，4)藉由以1500rpm將絕緣體材料Avatrel(Promerus LLC)在包含光起始劑的MAK中之溶液旋轉塗佈在裝置上經30秒而施加介電層，5)在熱板上加熱介電層至120℃經1分鐘，且藉由曝露於UV光(254奈米)經30秒硬化，接著再次藉由在熱板上加熱至120℃經3分鐘，6)用LisiconTM M008(得自Merck KGaA)反應性洗滌，7)旋轉塗佈保護層且在熱板上乾燥(1分鐘100℃)，8)透過光罩(25奈米)蒸發Au電極9)在Tepla微波爐中將裝置曝露於O2 電漿，1分鐘，500 W，10)將保護層顯影(<1分鐘浸泡時間，旋轉關閉(spin off))，及使用適當的溶劑洗滌，11)如適當的話用SAM處理(LisiconTM M001，Merck)及OSC層塗佈裝置。
為了測量OFET之性能，施加電壓至電晶體相對於源電極之電位。在p－型閘材料之情形中，當負電位施加至閘電極時，正電荷載體(電洞)累積在閘介電質之另一側上的半導體中。(對於n通道FET，施加正電壓)。此稱為積聚模態。閘介電質之電容/面積Ci 測定如此誘發之電荷的量。當負電位VDS 施加至源電極時，累積載體產生源－汲電流IDS ，其主要視累積載體之所要密度且重要地，其在源－汲通道中之移動率而定。幾何因數例如汲電極和源電極組態、大小及距離也影響電流。典型地在裝置的研究期間掃描閘及汲電壓之範圍。源－汲電流係以方程式1描述
其中V0 為偏移電壓及IΩ 為與閘電壓無關的歐姆電流且由於材料之有限導電率。其他參數已描述於上。
為了電測量，將電晶體樣品安裝在試樣架中。使用Karl Suss PH100小型探針頭進行微探針連接至閘電極、汲電極和源電極。這些被連接到Hewlett－Packard 4155B參數分析器。汲電壓設定於－5 V和閘電壓係以0.5V步驟從＋20掃描到－60 V。在此之後將汲電極設定在－60V和閘電極再次在＋20V及－60V之間掃描。累積地，當|V G |>|V DS |時，源－汲電流隨VG 線性地改變。因此場效移動率可從以方程式2產生之IDS 對VG 的梯度(S)計算
下述所有場效移動率係從方程式(regime)計算(除非另有指示)。其中場效移動率隨閘電壓改變，該值被視為在方程式以積聚模態到達之最高程度，其中|V G |>|V DS |中。
電晶體之關閉電流定義為在從＋20V至－60V之閘掃描期間所記錄的最低電流。此為所使用的兩個汲電壓引述。裝置之開關比(on/off ratio)定義為於－60V開啟電流Vg 除以Vd＝－60V掃描之最低關閉電流。
比較例1：製備沒有保護層之OFET，有及沒有使用電漿處理步驟
如上所述藉由步驟1－6、8及11製備第一系列之OFET裝置，沒有施加及顯影保護層(步驟7、10)且沒有電漿處理(步驟9)。
如上所述製備第二系列之OFET裝置，但步驟8中在施加電極之前進行電漿處理(步驟9，曝露於O2 電漿，1分鐘，1000W在Tepla 400微波爐中)。如上所述測量裝置之性能。
表1及圖6a顯示沒用電漿處理步驟製備之OFETs的轉移特性、移動率及開關比。
表2及圖6b顯示用電漿處理步驟製備之OFETs的轉移特性、移動率及開關比。
可見介電質之O2 －電漿處理對OFET之性能具有毀壞作用。移動率減少超過二個數量級，以及開啟－電流。一種可能的解釋可為介電質的表面藉由處理極化且因此變高k。此依次顯著減少裝置的性能。
實例1：製備具有改變厚度之保護層的OFET，使用500W O2 電漿處理步驟
如上所述藉由步驟1－11製備一系列具有改變厚度之保護層的OFET裝置且進行電漿處理。介電材料(步驟4)為Avatrel(得自Promerus LLC)。保護層材料(步驟7)為下式之苊聚合物(聚苊，Aldrich)
進行電漿處理(曝露於O2 電漿，1分鐘，500W，500毫升/分鐘，在Tepla 400微波爐中)之前，將源電極和汲電極施加至二系列之裝置(步驟8)。用O2 電漿(步驟9)處理之後，用1：1異丙醇：環己酮混合物將保護層顯影及洗滌(步驟10)(浸泡10秒，旋轉塗佈5秒，用異丙醇洗滌)。
OSC材料(步驟11)為上示式I之PTAA。
如上所述測量裝置之性能。
表3及圖7a顯示典型在500W O2 電漿處理(步驟9)之後沒用保護層(步驟7，10)製備的裝置上測量之OFETs的轉移特性、移動率及開關比。
表4及圖7b顯示典型在500W O2 電漿處理(步驟9)之後 用60奈米保護層(步驟7、10)製備之裝置上所測量的OFETs之轉移特性、移動率及開關比。
表5及圖7c顯示典型在500W O2 電漿處理(步驟9)之後用15奈米保護層(步驟7、10)製備之裝置上所測量的OFETs之轉移特性、移動率及開關比。
可見在未經保護之介電質上的O2 －電漿處理對OFET之性能具有毀壞作用。移動率減少超過二個數量級，以及開啟－電流。相反地，具有保護層之裝置具有顯著改良之性能、與高移動率及開關比。
從上述實例可知薄如15奈米之保護層可用以在500W電漿處理之後保持OFET性能。
實例2：製備具有60奈米厚度之保護層的OFET，使用1kW O2 電漿處理步驟
表6及圖8顯示典型地在電漿處理(步驟9)之後用保護 層步驟(步驟7、10)製備之裝置上所測量的OFETs之轉移特性、移動率及開關比。與實例1比較，O2 －電漿之強度加倍(1kW代替500W)。
使用較高微波功率(1kW)來產生電漿需要較厚的保護層(最小60奈米)以便完全恢復最初裝置性能(參考比較例)。較薄保護層不恢復最初裝置性能且造成較低移動率，開關(On/Off)及正向開啟。
實例3：製備有及沒有保護層之OFET，使用CF4 電漿處理步驟
如上所述藉由步驟1－6、8及11－12製備第一系列OFET裝置，而沒有施加保護層(步驟7、10)。如上所述製備第二系列之OFET裝置，包括厚度60奈米的上述保護層(步驟7、10)。介電材料(步驟4)為Avatrel(得自Promerus LLC)。保護層材料(步驟7)為Hardsil AR(得自Gelest)。
在進行電漿處理(步驟9，曝露於1：1 CF4 ：氬電漿，1分鐘，1000W，250毫升/分鐘CF4 ，250毫升/分鐘氬，在Tepla 400微波爐中)之前將源電極和汲電極施加至二系列之裝置(步驟8)。這些電漿條件時常用來修正堆結構的表面(接觸H2 O角改變至約110∘)。用CF4 ：Ar電漿處理之後 (步驟9)，使用1：1異丙醇：環己酮混合物將保護層顯影及洗滌(浸泡10秒，旋轉塗佈5秒，用洗滌異丙醇)(步驟10)。
OSC材料(步驟11)為如上述所定義之式I之PTAA。
如上所述測量裝置之性能。
表7及圖9a顯示典型地在電漿處理(步驟9)之後沒用保護層步驟(步驟7、10)製備之裝置上所測量的OFETs之轉移特性、移動率及開關比。
表8及圖9b顯示典型地在電漿處理(步驟9)之後用保護層步驟(步驟7、10)製備之裝置上所測量的OFETs之轉移特性、移動率及開關比。
可見CF4 ：Ar電漿條件比O2 電漿條件(實例1、2)更為嚴刻(harsher)，所以缺乏保護層可觀察到不合理的場效。60奈米保護層之使用適合於防止OFET性能之退化。
1a‧‧‧基材
1b‧‧‧功能層
2‧‧‧閘電極
3‧‧‧介電層
4‧‧‧保護層
5‧‧‧源電極和漏電極
6a、6b‧‧‧第一和第二堆結構
7‧‧‧OSC層
8‧‧‧噴墨鈍化層
1‧‧‧基材
2‧‧‧閘電極
3‧‧‧介電層
4‧‧‧保護層
5‧‧‧源電極和漏電極
7‧‧‧OSC層
1‧‧‧基材
2‧‧‧閘電極
3‧‧‧介電層
4、4a、4b‧‧‧保護層
5‧‧‧源電極和漏電極
7‧‧‧OSC層
1‧‧‧基材
2‧‧‧第一電極
3‧‧‧介電層
4‧‧‧保護層
5‧‧‧第二電極
6‧‧‧堆結構層
7‧‧‧OSC層
1‧‧‧基材
2‧‧‧第一電極
3‧‧‧介電層
4‧‧‧保護層
5‧‧‧第二電極
6‧‧‧光阻
7‧‧‧OSC層
圖1a描述一種根據先前技藝之OFET。
圖1b描述一種以根據本發明方法獲得之OFET。
圖2a及2b作為模範地顯示以根據本發明方法獲得之OFETs底閘極。
圖3a及3b作為模範地顯示以根據本發明方法獲得之OFETs頂閘極。
圖4及5作為模範地舉例說明根據本發明之製備OFET的較佳方法。
圖6a及6b顯示根據比較例1之OFET裝置的轉移特性。
圖7a－c顯示根據實例1之OFET裝置的轉移特性。
圖8顯示根據實例2之OFET裝置的轉移特性。
圖9a及9b顯示根據實例3之OFET裝置的轉移特性。
1a‧‧‧基材
1b‧‧‧功能層
2‧‧‧閘電極
3‧‧‧介電層
4‧‧‧保護層
5‧‧‧源電極和汲電極
6a、6b‧‧‧第一和第二堆結構
7‧‧‧OSC層
8‧‧‧噴墨鈍化層

Claims (22)

  1. 一種製備包含介電層和有機半導體(OSC)層的電晶體裝置之方法，其包含下列步驟：將一或多個電極施加在該介電層或OSC層的頂端上，其特徵在於在施加該一或多個電極之前將保護層施加在該介電層的頂端上，且在施加或處理該一或多個電極之後部分地除去該保護層。
  2. 根據申請專利範圍第1項之方法，其中該一或多個電極係施加至該保護層上。
  3. 根據申請專利範圍第1項之方法，其包含下列步驟：施加保護層(4)在介電層(3)的頂端上，使該保護層經電漿處理及/或施加電極在該保護層(4)的至少某些部分上，任意地將該電極圖案化，及任意地除去該等已曝露於電漿下或在圖案化之後未經該電極所覆蓋之保護層(4)的部分。
  4. 根據申請專利範圍第3項之方法，其中電極係施加在該保護層(4)的至少某些部分上。
  5. 根據申請專利範圍第4項之方法，其中除去彼等未被提供在該保護層(4)上的電極所覆蓋之保護層(4)的部分。
  6. 根據申請專利範圍第1至5項中任一項之方法，其中電子裝置為一種底閘極(BG)、底接觸(BC)電子裝置，其包含呈下述順序之下列元件：- 任意地基材(1)，- 閘電極(2)， - 包含介電質之絕緣層(3)，- 源電極和汲電極(5)，- OSC層(7)，- 介於絕緣層與源電極和汲電極之間的保護層(4)。
  7. 根據申請專利範圍第6項之方法，其包含下列步驟：將閘電極(2)施加在基材(1)上，將介電層(3)施加在閘電極(2)和基材(1)的頂端上，將保護層(4)施加在介電層(3)的頂端上，將源電極和汲電極(5)施加在保護層(4)的頂端上，任意地除去彼等未被源電極和汲電極(5)所覆蓋之保護層的部分，及將OSC層(7)施加在該等電極(5)和介電層(3)的頂端上。
  8. 根據申請專利範圍第1至5項中任一項之方法，其中電子裝置為一種BG、頂接觸(TC)電子裝置，其包含呈下述順序之下列元件：- 任意地基材(1)，- 閘電極(2)，- 包含介電質之絕緣層(3)，- OSC層(7)，- 源電極和汲電極(5)，- 介於OSC層與源電極和汲電極之間的保護層(4)。
  9. 根據申請專利範圍第8項之方法，其包含下列步驟：將閘電極(2)施加在基材(1)上，將介電層(3)施加在閘電極(2)和基材(1)的頂端上，將OSC層(7)施加在介電層(3)的頂端上，將保護層(4)施加在OSC層(7)的頂端上，將 源電極和汲電極(5)施加在保護層(4)的頂端上，及任意地除去彼等未被源電極和汲電極(5)所覆蓋之保護層的部分。
  10. 根據申請專利範圍第1至5項中任一項之方法，其中電子裝置為一種頂閘極(TG)、BC電子裝置，其包含呈下述順序之下列元件：- 基材(1)，- 源電極和汲電極(5)，- OSC層(7)，- 包含介電質之絕緣層(3)，- 閘電極(2)，- 介於絕緣層與閘電極之間的保護層(4)。
  11. 根據申請專利範圍第10項之方法，其包含下列步驟：將源電極和汲電極(5)施加在基材(1)上，將OSC層(7)施加在該等電極(5)和基材(1)的頂端上，將介電層(3)施加在OSC層(7)的頂端上，將保護層(4)施加在介電層(3)的頂端上，將閘電極(2)施加在保護層(4)的頂端上，及任意地除去彼等未被閘電極(2)所覆蓋之保護層的部分。
  12. 根據申請專利範圍第1至5項中任一項之方法，其中電子裝置為一種TG、TC電子裝置，其包含呈下述順序之下列元件：- 基材(1)，- OSC層(7)，- 源電極和汲電極(5)， - 包含介電質之絕緣層(3)，- 閘電極(2)，- 介於OSC層與源電極和汲電極之間的保護層(4a)及/或介於絕緣層與閘電極之間的保護層(4b)。
  13. 根據申請專利範圍第12項之方法，其包含下列步驟：將OSC層(7)施加在基材(1)上，將保護層(4a)施加在OSC層(7)的頂端上，將源電極和汲電極(5)施加在OSC層(7)或保護層(4a)的頂端上，任意地除去彼等未被源電極和汲電極(5)所覆蓋之保護層(4a)的部分，將介電層(3)施加在源電極和汲電極(5)的頂端上，將保護層(4b)施加在介電層(3)的頂端上，將閘電極(2)施加在介電層(3)或保護層(4b)的頂端上，及任意地除去彼等未被閘電極(2)所覆蓋之保護層(4b)的部分。
  14. 根據申請專利範圍第1至5項中任一項之方法，其包含下列步驟：a)在基材(1)上提供一或多個第一電極(2)，b)在基材(1)和該等第一電極(2)上提供一層介電質(3)，c)在介電層(3)的頂端上提供保護層(4)，d)在保護層(4)的頂端上提供一或多個第二電極(5)，e)在該等第二電極(5)的頂端上提供光阻層(6)，f)藉由適當方法處理光阻(6)以在第二電極(5)的頂端上留下含有或未含光阻(6)之區域的圖案，g)除去彼等未被光阻(6)所覆蓋之第二電極(5)的部分， h1)除去光阻(6)，i1)除去彼等未被第二電極(5)所覆蓋之保護層(4)的部分，k1)任意地處理保護層(4)的剩餘部分，例如藉由洗滌以除去由步驟f)所導致之殘餘物，如離子、摻雜部位或類似物，及m1)將OSC層(7)施加至介電層(3)和第二電極(5)之未覆蓋部分上，或步驟h1)至m1)以下列替代，h2)除去彼等未被第二電極(5)所覆蓋之保護層(4)的部分，i2)任意地硬化保護層(4)的剩餘部分，k2)除去光阻(6)，m2)任意地處理保護層(4)的剩餘部分，例如藉由洗滌以除去由步驟f)所導致之殘餘物，如離子、摻雜部位或類似物，及n2)將OSC層(7)施加至介電層(3)和第二電極(5)之未覆蓋部分上。
  15. 根據申請專利範圍第1至5項中任一項之方法，其包含下列步驟：a)在基材(1)上提供一或多個第一電極(2)，b)在基材(1)和該等第一電極(2)上形成一層介電質(3)，c)在介電層(3)的頂端上提供保護層(4)，d)在保護層(4)的頂端上提供一或多個第二電極(5)， e)在保護層(4)和第二電極(5)的頂端上提供堆(bank)結構層(6)，以使該堆結構層(6)至少部分覆蓋保護層(4)和第二電極(5)，f)使堆結構層(6)及彼等未被第二電極(5)或堆結構層(6)所覆蓋之保護層(4)的部分經電漿處理，g)除去未被第二電極(5)或堆結構層(6)所覆蓋之保護層(4)的部分，h)任意地處理保護層(4)的剩餘部分，例如藉由洗滌以除去由步驟f)所導致之殘餘物，如離子、摻雜部位或類似物，及i)將OSC層(7)施加至介電層(3)和第二電極(5)之未覆蓋部分上。
  16. 根據申請專利範圍第1至5項中任一項之方法，其中該電晶體裝置係在施加保護層(4)之後曝露於高能粒子或束的電漿下。
  17. 根據申請專利範圍第16項之方法，其中該電漿為一種O2 、Ar或CF4 或彼等之混合物的電漿。
  18. 根據申請專利範圍第1至5項中任一項之方法，其中保護層的厚度為從1至500奈米。
  19. 根據申請專利範圍第1至5項中任一項之方法，其中保護層包含有機或無機材料。
  20. 根據申請專利範圍第19項之方法，其中保護層包含一種選自由有機聚合物、無機氧化物、奈米粒子、或彼等之雜合物所組成之群組的材料，其全部可經溶液處理或 真空沉積。
  21. 根據申請專利範圍第19項之方法，其中保護層包含一種選自由部分氟化或全氟化有機聚合物類、聚醯亞胺類、聚環烯烴類、具有烷氧基矽烷或乙烯基烷氧基矽烷基團之聚環烯烴類、可硬化之聚倍半矽氧烷類、熱固性聚矽氧烷樹脂類、聚苊類、聚-N-乙烯基咔唑類、聚(2-乙烯基萘類)、聚(4-乙烯基聯苯類)及聚(1-乙烯基萘類)、或彼等之前驅物組成之群組的聚合物。
  22. 根據申請專利範圍第1至5項中任一項之方法，其中該電晶體裝置為OFET、積體電路(IC)、薄膜電晶體(TFT)或射頻識別(RFID)標籤。
TW097114645A 2007-04-25 2008-04-22 製備電子裝置之方法 TWI460897B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP07008369 2007-04-25

Publications (2)

Publication Number Publication Date
TW200910658A TW200910658A (en) 2009-03-01
TWI460897B true TWI460897B (zh) 2014-11-11

Family

ID=39547090

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097114645A TWI460897B (zh) 2007-04-25 2008-04-22 製備電子裝置之方法

Country Status (9)

Country Link
US (1) US8637343B2 (zh)
EP (1) EP2140510A1 (zh)
JP (1) JP5657379B2 (zh)
KR (1) KR101475097B1 (zh)
CN (1) CN101669225B (zh)
GB (1) GB2461670B (zh)
HK (1) HK1141628A1 (zh)
TW (1) TWI460897B (zh)
WO (1) WO2008131836A1 (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5309532B2 (ja) * 2007-11-08 2013-10-09 サンケン電気株式会社 窒化物系化合物半導体装置
GB0724774D0 (en) 2007-12-19 2008-01-30 Cambridge Display Tech Ltd Organic thin film transistors, active matrix organic optical devices and methods of making the same
WO2009129912A1 (en) * 2008-04-24 2009-10-29 Merck Patent Gmbh Electronic device
GB2465597A (en) * 2008-11-24 2010-05-26 Merck Patent Gmbh Magnetron sputter ion plating
CN102804439B (zh) * 2009-05-25 2015-05-27 巴斯夫欧洲公司 可交联的电介质及其制备方法和用途
US8211782B2 (en) 2009-10-23 2012-07-03 Palo Alto Research Center Incorporated Printed material constrained by well structures
JP5618524B2 (ja) * 2009-11-18 2014-11-05 公益財団法人九州先端科学技術研究所 デバイス、薄膜トランジスタおよびその製造方法
US8765894B2 (en) * 2009-12-11 2014-07-01 Promerus, Llc Norbornene-type polymers having quaternary ammonium functionality
KR20120123663A (ko) * 2009-12-11 2012-11-09 프로메러스, 엘엘씨 사차 암모늄 관능성을 갖는 노르보르넨-타입 중합체
US20110180785A1 (en) * 2010-01-27 2011-07-28 Christoph Wilhelm Sele Transistor structure comprising a chemical additive, a display and an electronic apparatus
CN105440540A (zh) * 2010-09-02 2016-03-30 默克专利股份有限公司 用于电子器件的夹层
EP2611841B1 (en) * 2010-09-02 2015-10-28 Merck Patent GmbH Gate insulator layer for electronic devices
US8367459B2 (en) * 2010-12-14 2013-02-05 Sharp Laboratories Of America, Inc. Organic semiconductor interface preparation
DE102010063294B4 (de) * 2010-12-16 2019-07-11 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Verfahren zur Herstellung von Metallisierungssystemen von Halbleiterbauelementen, die eine Kupfer/Silizium-Verbindung als ein Barrierenmaterial aufweisen
JP5630364B2 (ja) 2011-04-11 2014-11-26 大日本印刷株式会社 有機半導体素子の製造方法および有機半導体素子
JP5598410B2 (ja) 2011-04-11 2014-10-01 大日本印刷株式会社 有機半導体素子の製造方法および有機半導体素子
TWI458150B (zh) * 2012-01-11 2014-10-21 E Ink Holdings Inc 薄膜電晶體
JP5974588B2 (ja) * 2012-03-30 2016-08-23 三菱化学株式会社 電界効果トランジスタ、表示用パネル及び重合体
JP6465799B2 (ja) * 2012-08-09 2019-02-06 メルク パテント ゲゼルシャフト ミット ベシュレンクテル ハフツングＭｅｒｃｋ Ｐａｔｅｎｔ Ｇｅｓｅｌｌｓｃｈａｆｔ ｍｉｔ ｂｅｓｃｈｒａｅｎｋｔｅｒ Ｈａｆｔｕｎｇ 有機半導体配合物
US20140061869A1 (en) * 2012-08-31 2014-03-06 Shelby F. Nelson Electronic element including dielectric stack
JP6499966B2 (ja) * 2012-09-21 2019-04-10 メルク パテント ゲーエムベーハー 有機半導体電子デバイス
KR101638431B1 (ko) * 2015-02-11 2016-07-11 영남대학교 산학협력단 유기 전계 효과 트랜지스터 및 전자 소자
US10172760B2 (en) 2017-01-19 2019-01-08 Jennifer Hendrix Responsive route guidance and identification system
CN110364623B (zh) * 2018-04-11 2021-05-18 东北师范大学 一种随形贴合有机场效应晶体管及晶体管阵列和它们的制备方法
GB201810710D0 (en) 2018-06-29 2018-08-15 Smartkem Ltd Sputter Protective Layer For Organic Electronic Devices
CN109088000B (zh) * 2018-08-22 2022-04-12 宁波石墨烯创新中心有限公司 一种有机薄膜晶体管及其制备方法
GB201919031D0 (en) 2019-12-20 2020-02-05 Smartkem Ltd Sputter protective layer for organic electronic devices
CN115151813A (zh) * 2020-03-09 2022-10-04 株式会社村田制作所 半导体设备及半导体设备的制造方法
KR20210149957A (ko) * 2020-06-02 2021-12-10 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
JP7455005B2 (ja) 2020-06-16 2024-03-25 文化シヤッター株式会社 建具
CN111769162B (zh) * 2020-06-28 2024-05-07 贵州民族大学 一种顶栅结构非晶氧化物薄膜晶体管及其制备方法
US20220045274A1 (en) * 2020-08-06 2022-02-10 Facebook Technologies Llc Ofets having organic semiconductor layer with high carrier mobility and in situ isolation

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050194640A1 (en) * 2003-10-17 2005-09-08 Lazarev Pavel I. Organic thin-film transistor
CN1698172A (zh) * 2003-05-19 2005-11-16 松下电器产业株式会社 等离子显示板及其制造方法和保护层用材料

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08236775A (ja) 1995-03-01 1996-09-13 Toshiba Corp 薄膜トランジスタおよびその製造方法
KR100660384B1 (ko) * 1998-03-17 2006-12-21 세이코 엡슨 가부시키가이샤 표시장치의 제조방법
JP2000269504A (ja) * 1999-03-16 2000-09-29 Hitachi Ltd 半導体装置、その製造方法及び液晶表示装置
GB9930217D0 (en) * 1999-12-21 2000-02-09 Univ Cambridge Tech Solutiion processed transistors
JP2003179234A (ja) * 2001-09-05 2003-06-27 Konica Corp 有機半導体素子およびその製造方法
AU2002343058A1 (en) * 2001-12-19 2003-06-30 Merck Patent Gmbh Organic field effect transistor with an organic dielectric
JP4254123B2 (ja) 2002-04-08 2009-04-15 コニカミノルタホールディングス株式会社 有機薄膜トランジスタおよびその製造方法
JP2004055654A (ja) * 2002-07-17 2004-02-19 Pioneer Electronic Corp 有機半導体素子
JP2004221573A (ja) * 2002-12-26 2004-08-05 Konica Minolta Holdings Inc 電気回路の製造方法、有機薄膜トランジスタ素子の製造方法、これらの製造方法で製造された電気回路、有機薄膜トランジスタ素子及び有機薄膜トランジスタ素子シート
EP1434282A3 (en) * 2002-12-26 2007-06-27 Konica Minolta Holdings, Inc. Protective layer for an organic thin-film transistor
CN1282259C (zh) * 2003-03-03 2006-10-25 中国科学院长春应用化学研究所 含有保护层的有机半导体场效应晶体管及制作方法
JP2004363560A (ja) * 2003-05-09 2004-12-24 Seiko Epson Corp 基板、デバイス、デバイス製造方法、アクティブマトリクス基板の製造方法及び電気光学装置並びに電子機器
JP2005136383A (ja) * 2003-10-09 2005-05-26 Canon Inc 有機半導体素子、その製造方法および有機半導体装置
KR101007813B1 (ko) * 2003-11-24 2011-01-14 삼성전자주식회사 완충층을 포함하는 유기박막 트랜지스터
JP4385812B2 (ja) * 2004-03-26 2009-12-16 株式会社日立製作所 薄膜トランジスタおよびその製造方法
JP4646539B2 (ja) * 2004-03-29 2011-03-09 エーユー オプトロニクス コーポレイション 液晶表示装置とその製造方法
KR100560796B1 (ko) * 2004-06-24 2006-03-13 삼성에스디아이 주식회사 유기 박막트랜지스터 및 그의 제조방법
US7557369B2 (en) * 2004-07-29 2009-07-07 Samsung Mobile Display Co., Ltd. Display and method for manufacturing the same
JP4431081B2 (ja) * 2004-08-30 2010-03-10 エルジー ディスプレイ カンパニー リミテッド 有機薄膜トランジスタの製造方法及び液晶表示素子の製造方法
GB2428889B (en) 2004-08-30 2007-12-12 Lg Philips Lcd Co Ltd Method for fabricating organic thin film transistor and method for fabricating liquid crystal display device using the same
KR100675639B1 (ko) * 2004-08-30 2007-02-02 엘지.필립스 엘시디 주식회사 유기 박막트랜지스터 및 액정표시소자의 제조방법
JP4892830B2 (ja) 2004-11-19 2012-03-07 カシオ計算機株式会社 薄膜トランジスタの製造方法
KR20060064264A (ko) * 2004-12-08 2006-06-13 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101086159B1 (ko) * 2005-01-07 2011-11-25 삼성전자주식회사 불소계 고분자 박막을 포함하는 유기 박막 트랜지스터
JP2006261312A (ja) * 2005-03-16 2006-09-28 Ricoh Co Ltd 半導体装置とその製造方法およびアクティブマトリックス表示装置
US20060231908A1 (en) * 2005-04-13 2006-10-19 Xerox Corporation Multilayer gate dielectric
US7560735B2 (en) * 2005-04-22 2009-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, organic transistor, light-emitting device, and electronic device
KR100647693B1 (ko) * 2005-05-24 2006-11-23 삼성에스디아이 주식회사 유기박막 트랜지스터 및 그의 제조방법과 유기 박막트랜지스터를 구비한 유기전계 발광표시장치
US7915122B2 (en) * 2005-06-08 2011-03-29 Nantero, Inc. Self-aligned cell integration scheme
KR101209046B1 (ko) * 2005-07-27 2012-12-06 삼성디스플레이 주식회사 박막트랜지스터 기판과 박막트랜지스터 기판의 제조방법
US7816263B2 (en) * 2005-08-03 2010-10-19 Konica Minolta Holdings, Inc. Method for manufacturing thin film transistor
JP2007053147A (ja) * 2005-08-16 2007-03-01 Sony Corp 有機半導体装置及びその製造方法
JP5188046B2 (ja) * 2005-09-06 2013-04-24 キヤノン株式会社 半導体素子
KR101197053B1 (ko) * 2005-09-30 2012-11-06 삼성디스플레이 주식회사 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR100754395B1 (ko) * 2006-02-10 2007-08-31 삼성전자주식회사 유기 전자발광 디스플레이 및 그 제조방법
US7851788B2 (en) * 2006-02-28 2010-12-14 Pioneer Corporation Organic transistor and manufacturing method thereof
KR101004735B1 (ko) * 2008-05-07 2011-01-04 한국전자통신연구원 유기 박막 트랜지스터, 이의 제조방법 및 이를 이용한바이오센서

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1698172A (zh) * 2003-05-19 2005-11-16 松下电器产业株式会社 等离子显示板及其制造方法和保护层用材料
US20050194640A1 (en) * 2003-10-17 2005-09-08 Lazarev Pavel I. Organic thin-film transistor

Also Published As

Publication number Publication date
JP5657379B2 (ja) 2015-01-21
CN101669225B (zh) 2013-03-13
GB2461670A (en) 2010-01-13
WO2008131836A1 (en) 2008-11-06
HK1141628A1 (en) 2010-11-12
US8637343B2 (en) 2014-01-28
TW200910658A (en) 2009-03-01
GB0919900D0 (en) 2009-12-30
KR20100017334A (ko) 2010-02-16
CN101669225A (zh) 2010-03-10
JP2010525587A (ja) 2010-07-22
EP2140510A1 (en) 2010-01-06
KR101475097B1 (ko) 2014-12-23
GB2461670B (en) 2012-05-16
US20100108999A1 (en) 2010-05-06

Similar Documents

Publication Publication Date Title
TWI460897B (zh) 製備電子裝置之方法
CN106663736B (zh) 可光图案化组合物、经图案化的高介电薄膜电介质及相关装置
KR101508780B1 (ko) 유기 박막 트랜지스터의 제조방법 및 그에 의해 제조된 유기 박막 트랜지스터
EP2612377B1 (en) Process for preparing an organic electronic device
TW201114084A (en) Solution processable passivation layers for organic electronic devices
US20080242112A1 (en) Phase-separated dielectric structure fabrication process
US7795614B2 (en) Device with phase-separated dielectric structure
JP2009260346A (ja) 有機薄膜トランジスタ
KR102073763B1 (ko) 유기절연막 조성물, 유기절연막의 형성방법, 및 상기 유기절연막을 포함하는 유기박막트랜지스터
US8603856B2 (en) Organic transistor and method for manufacturing the same
US10038155B2 (en) Composition for surface-modifying insulator, method for surface-modifying insulator, insulator, and thin film transistor
JP5810650B2 (ja) 有機半導体素子の製造方法および有機半導体素子
JP2012509986A (ja) 有機電子装置の調製方法
KR101288622B1 (ko) 유기 박막 트랜지스터의 유기 반도체층 형성 방법, 이에 의해 형성된 유기 박막 트랜지스터, 이를 포함하는 표시 소자 및 그 표시 소자로 형성된 표시용 전자기기
KR20100122915A (ko) 상단 게이트 유기 반도체 트랜지스터의 제조 방법
JP5630364B2 (ja) 有機半導体素子の製造方法および有機半導体素子
KR100975913B1 (ko) 유기 박막 트랜지스터용 조성물, 이를 이용하여 형성된 유기 박막 트랜지스터 및 그 형성방법
Ding Large area vacuum fabrication of organic thin-film transistors
KR20090089608A (ko) 유기 게이트 절연막 및 이를 이용한 유기 박막 트랜지스터
JP2009111002A (ja) 有機薄膜トランジスタの製造方法