JP5598410B2 - 有機半導体素子の製造方法および有機半導体素子 - Google Patents

有機半導体素子の製造方法および有機半導体素子 Download PDF

Info

Publication number
JP5598410B2
JP5598410B2 JP2011087642A JP2011087642A JP5598410B2 JP 5598410 B2 JP5598410 B2 JP 5598410B2 JP 2011087642 A JP2011087642 A JP 2011087642A JP 2011087642 A JP2011087642 A JP 2011087642A JP 5598410 B2 JP5598410 B2 JP 5598410B2
Authority
JP
Japan
Prior art keywords
dielectric layer
organic semiconductor
layer
semiconductor layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011087642A
Other languages
English (en)
Other versions
JP2012222203A (ja
Inventor
慎也 藤本
健 冨野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2011087642A priority Critical patent/JP5598410B2/ja
Priority to PCT/JP2012/059928 priority patent/WO2012141224A1/ja
Priority to US14/110,643 priority patent/US8999749B2/en
Publication of JP2012222203A publication Critical patent/JP2012222203A/ja
Application granted granted Critical
Publication of JP5598410B2 publication Critical patent/JP5598410B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/484Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H10K10/488Insulated gate field-effect transistors [IGFETs] characterised by the channel regions the channel region comprising a layer of composite material having interpenetrating or embedded materials, e.g. a mixture of donor and acceptor moieties, that form a bulk heterojunction
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80Constructional details
    • H10K10/88Passivation; Containers; Encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/50Forming devices by joining two substrates together, e.g. lamination techniques
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/464Lateral top-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/468Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/474Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/40Thermal treatment, e.g. annealing in the presence of a solvent vapour

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、基板上に有機トランジスタが形成された有機半導体素子およびその製造方法に関するものである。
TFTに代表される半導体トランジスタは、近年、ディスプレイ装置の発展に伴ってその用途を拡大する傾向にある。このような半導体トランジスタは、半導体材料を介して電極が接続されていることにより、スイッチング素子としての機能を果たすものである。
従来、上記半導体トランジスタに用いられる半導体材料としては、シリコン(Si)やガリウム砒素(GaAs)やインジウムガリウム砒素(InGaAs)などの無機半導体材料が用いられてきた。近年、普及が拡大している液晶表示装置のディスプレイ用TFTアレイ基板にもこのような無機半導体材料を用いた半導体トランジスタが用いられている。
一方、上記半導体材料としては、有機化合物からなる有機半導体材料も知られている。有機半導体材料は、プロセス温度が低いため、フレキシブルなプラスチック基板上に形成できる。このため、機械的衝撃に対して安定であり、軽くできるという利点を有している。また、印刷法等の塗布プロセスで作製できることから、上記無機半導体材料に比べて低コストで大面積かつ大量生産の可能性がある。したがって、このような有機半導体材料を対象として、電子ペーパーに代表されるフレキシブルディスプレイ等の次世代ディスプレイ装置への応用や、印刷RFIDタグなどを想定した研究が活発に行われている。
有機半導体材料が用いられた有機トランジスタを製造する際には、通常、有機半導体層をパターニングする必要がある。有機半導体層のパターニング手法として、インクジェット法等が報告されているが、基板に親疎水パターンを形成する、または隔壁を形成する等の工程が必要である。しかし、特に低分子系有機半導体材料ではこれらの工程を経ることで、有機半導体層の移動度が低下するという問題がある。
一方で、全面に有機半導体層を形成した後、保護層を形成し、保護層をマスクとして保護されていない部分を非活性化する試みや、有機半導体層の一部を除去する試みもなされている(例えば、特許文献1〜4参照)。非活性化する手法としては、プラズマ処理、酸化剤の使用等が検討されており、除去する手法としては、レーザー照射等が検討されている。
しかしながら、これらの方法においては、有機半導体素子を製造する際に、有機半導体層の非活性化または除去により有機半導体層をパターニングする工程に加えて、通常、別途パッシベーション層を形成する工程が必要であり、工程が煩雑でコストが高くなってしまう。
国際公開第2006/048092号パンフレット 国際公開第2008/131836号パンフレット 特開2008−277381号公報 特開2008−270494号公報
本発明は、上記実情に鑑みてなされたものであり、簡便な工程で、有機半導体層の移動度を低下させることなく有機半導体層をパターニングした有機半導体素子を得ることができる有機半導体素子の製造方法を提供することを主目的とするものである。
上記目的を達成するために、本発明は、ソース電極およびドレイン電極を覆うように有機半導体層を形成する有機半導体層形成工程と、上記有機半導体層上の少なくとも上記ソース電極および上記ドレイン電極間のチャネル領域上に、第一誘電体層を形成する第一誘電体層形成工程と、上記第一誘電体層を覆うように上記有機半導体層上に、第二誘電体層を形成する第二誘電体層形成工程と、を有し、上記第二誘電体層は、上記第一誘電体層の周囲で上記有機半導体層と接触する接触部を有し、上記接触部における上記有機半導体層および上記第二誘電体層の界面に、上記有機半導体層と上記第二誘電体層とが混ざり合った混合層を形成することを特徴とする有機半導体素子の製造方法を提供する。
本発明によれば、有機半導体層および第二誘電体層の界面に混合層を形成することで、混合層が形成された部分の有機半導体層では導電性が低下し、第一誘電体層に保護され、混合層が形成されていない部分の有機半導体層では導電性が維持されるため、有機半導体層の移動度を低下させることなく有機半導体層をパターニングすることができる。また、パッシベーション層に相当する第二誘電体層の形成と、有機半導体層のパターニングとを同時に行うことが可能であり、有機半導体素子の製造工程を簡便なものにすることができる。
上記発明においては、上記第二誘電体層形成工程において、第二誘電体層形成用塗工液を塗布することにより、上記第二誘電体層を形成してもよい。
上記発明においては、上記第二誘電体層形成工程において、第二誘電体層形成用樹脂を圧着させることにより、上記第二誘電体層を形成してもよい。
また、本発明は、ソース電極およびドレイン電極を覆うように有機半導体層を形成する有機半導体層形成工程と、第二誘電体層形成用樹脂上に第一誘電体層を形成してなる誘電体層積層体を用い、上記第一誘電体層が上記有機半導体層上の少なくとも上記ソース電極および上記ドレイン電極間のチャネル領域上に配置されるように上記誘電体層積層体を圧着させることにより、上記第一誘電体層を覆うように上記有機半導体層上に、第二誘電体層を形成する第一誘電体層および第二誘電体層形成工程と、を有し、上記第二誘電体層は、上記第一誘電体層の周囲で上記有機半導体層と接触する接触部を有し、上記接触部における上記有機半導体層および上記第二誘電体層の界面に、上記有機半導体層と上記第二誘電体層とが混ざり合った混合層を形成することを特徴とする有機半導体素子の製造方法を提供する。
本発明によれば、有機半導体層および第二誘電体層の界面に混合層を形成することで、混合層が形成された部分の有機半導体層では導電性が低下し、第一誘電体層に保護され、混合層が形成されていない部分の有機半導体層では導電性が維持されるため、有機半導体層の移動度を低下させることなく有機半導体層をパターニングすることができる。また、パッシベーション層に相当する第二誘電体層の形成と、有機半導体層のパターニングとを同時に行うことが可能であり、有機半導体素子の製造工程を簡便なものにすることができる。
上記発明においては、上記有機半導体層形成工程の前に、基板と、上記基板上に形成されたゲート電極と、上記ゲート電極を覆うように上記基板上に形成されたゲート絶縁層とを有する電極積層体を用い、上記電極積層体の上記ゲート絶縁層上に上記ソース電極および上記ドレイン電極を形成するソース電極およびドレイン電極形成工程を有していてもよい。このようなソース電極およびドレイン電極形成工程を有することにより、ボトムゲート・ボトムコンタクト型の有機半導体素子を形成することができる。
また、本発明は、ソース電極およびドレイン電極と、上記ソース電極および上記ドレイン電極を覆うように形成された有機半導体層と、上記有機半導体層上の少なくとも上記ソース電極および上記ドレイン電極間のチャネル領域上に形成された第一誘電体層と、上記第一誘電体層を覆うように上記有機半導体層上に形成された第二誘電体層と、を有し、上記第二誘電体層は、上記第一誘電体層の周囲で上記有機半導体層と接触する接触部を有し、上記接触部における上記有機半導体層および上記第二誘電体層の界面に、上記有機半導体層と上記第二誘電体層とが混ざり合った混合層が形成されていることを特徴とする有機半導体素子を提供する。
本発明によれば、有機半導体層および第二誘電体層の界面に混合層が形成されていることにより、混合層が形成された部分の有機半導体層では導電性が低下し、第一誘電体層に保護され、混合層が形成されていない部分の有機半導体層では導電性が維持されるため、有機半導体層の移動度が低下することなく有機半導体層がパターニングされた有機半導体素子とすることができる。
上記発明においては、上記ソース電極および上記ドレイン電極が、基板と、上記基板上に形成されたゲート電極と、上記ゲート電極を覆うように上記基板上に形成されたゲート絶縁層とを有する電極積層体の上記ゲート絶縁層上に形成されていてもよい。本発明の有機半導体素子がこのような構成を有することで、ボトムゲート・ボトムコンタクト型の有機半導体素子とすることができる。
本発明は、簡便な工程で、有機半導体層の移動度を低下させることなく有機半導体層をパターニングした有機半導体素子を得ることができるという効果を奏する。
本発明の第1態様の有機半導体素子の製造方法の一例を示す工程図である。 本発明の有機半導体素子の製造方法における接触部を説明する説明図である。 本発明の第1態様の有機半導体素子の製造方法の他の例を示す工程図である。 本発明の第1態様の有機半導体素子の製造方法の他の例を示す工程図である。 本発明の第1態様の有機半導体素子の製造方法における第二誘電体層形成工程の一例を示す工程図である。 本発明の第1態様の有機半導体素子の製造方法における第二誘電体層形成工程の一例を示す工程図である。 本発明の第2態様の有機半導体素子の製造方法の一例を示す工程図である。 本発明の第2態様の有機半導体素子の製造方法の他の例を示す工程図である。 本発明の第2態様の有機半導体素子の製造方法における第一誘電体層および第二誘電体層形成工程の一例を示す工程図である。 本発明の第2態様の有機半導体素子の製造方法における第一誘電体層および第二誘電体層形成工程の他の例を示す工程図である。 本発明の有機半導体素子の一例を示す概略断面図である。 本発明の有機半導体素子の他の例を示す概略断面図である。 本発明の有機半導体素子の他の例を示す概略断面図である。 実施例1において作製された有機半導体素子のトランジスタ特性評価の結果を示すグラフである。 比較例1において作製された有機半導体素子のトランジスタ特性評価の結果を示すグラフである。 実施例2において作製された有機半導体素子のトランジスタ特性評価の結果を示すグラフである。 比較例2において作製された有機半導体素子のトランジスタ特性評価の結果を示すグラフである。 実施例3において作製された有機半導体素子のトランジスタ特性評価の結果を示すグラフである。 比較例3において作製された有機半導体素子のトランジスタ特性評価の結果を示すグラフである。
以下、本発明の有機半導体素子の製造方法および有機半導体素子について詳細に説明する。
A.有機半導体素子の製造方法
まず、本発明の有機半導体素子の製造方法について説明する。本発明の有機半導体素子の製造方法は、2つの態様に大別することができる。以下、各態様に分けて、本発明の有機半導体素子の製造方法について説明する。
1.第1態様
まず、本発明の第1態様の有機半導体素子の製造方法について説明する。本態様の有機半導体素子の製造方法は、ソース電極およびドレイン電極を覆うように有機半導体層を形成する有機半導体層形成工程と、上記有機半導体層上の少なくとも上記ソース電極および上記ドレイン電極間のチャネル領域上に、第一誘電体層を形成する第一誘電体層形成工程と、上記第一誘電体層を覆うように上記有機半導体層上に、第二誘電体層を形成する第二誘電体層形成工程と、を有し、上記第二誘電体層は、上記第一誘電体層の周囲で上記有機半導体層と接触する接触部を有し、上記接触部における上記有機半導体層および上記第二誘電体層の界面に、上記有機半導体層と上記第二誘電体層とが混ざり合った混合層を形成することを特徴とするものである。
このような本態様の有機半導体素子の製造方法について、図面を参照しながら説明する。図1は、本発明の第1態様の有機半導体素子の製造方法の一例を示す工程図である。図1に例示するように、本態様の有機半導体素子の製造方法は、基板11と、基板11上に形成されたゲート電極12と、ゲート電極12を覆うように基板11上に形成されたゲート絶縁層13とを有する電極積層体14を用い(図1(a))、電極積層体14のゲート絶縁層13上にソース電極1およびドレイン電極2を形成するソース電極およびドレイン電極形成工程(図1(b))と、ソース電極1およびドレイン電極2を覆うように有機半導体層3を形成する有機半導体層形成工程(図1(c))と、有機半導体層3上の少なくともソース電極1およびドレイン電極2間のチャネル領域C上に、第一誘電体層4を形成する第一誘電体層形成工程(図1(d))と、第一誘電体層4を覆うように有機半導体層3上に、第二誘電体層5を形成する第二誘電体層形成工程(図1(e))と、を有することにより、有機半導体素子10を製造するものである(図1(e))。また、本態様の有機半導体素子の製造方法は、図1(e)に例示するように、第二誘電体層5は、第一誘電体層4の周囲で有機半導体層3と接触する接触部Xを有し、接触部Xにおける有機半導体層3および第二誘電体層5の界面に、有機半導体層3と第二誘電体層5とが混ざり合った混合層6を形成することを特徴とするものである。
本態様によれば、有機半導体層および第二誘電体層の界面に混合層を形成することで、混合層が形成された部分の有機半導体層では導電性が低下し、第一誘電体層に保護され、混合層が形成されていない部分の有機半導体層では導電性が維持されるため、有機半導体層の移動度を低下させることなく有機半導体層をパターニングすることができる。また、パッシベーション層に相当する第二誘電体層の形成と、有機半導体層のパターニングとを同時に行うことが可能であり、有機半導体素子の製造工程を簡便なものにすることができる。
本態様の有機半導体素子の製造方法は、少なくとも有機半導体層形成工程と、第一誘電体層形成工程と、第二誘電体層形成工程とを有するものであり、必要に応じて他の任意の工程を有していてもよいものである。
以下、本態様の有機半導体素子の製造方法における各工程について説明する。
(1)有機半導体層形成工程
まず、本態様における有機半導体層形成工程について説明する。本工程は、ソース電極およびドレイン電極を覆うように有機半導体層を形成する工程である。
本工程により形成される有機半導体層は、通常、有機半導体材料からなるものである。本工程に用いられる有機半導体材料としては、本態様の有機半導体素子の製造方法により製造される有機半導体素子の用途等に応じて、所望の半導体特性を備える有機半導体層を形成できる材料であれば特に限定されるものではなく、一般的に有機半導体トランジスタに用いられる有機半導体材料を用いることができる。このような有機半導体材料としては、例えば、π電子共役系の芳香族化合物、鎖式化合物、有機顔料、有機ケイ素化合物等を挙げることができる。より具体的には、ペンタセン、シリルエチン置換ペンタセンに代表されるペンタセン誘導体、アントラジチオフェン誘導体、ベンゾチエノベンゾチオフェン誘導体、ジナフトチエノチオフェン誘導体等の低分子系有機半導体材料、およびポリピロール、ポリ(N−置換ピロール)、ポリ(3−置換ピロール)、ポリ(3,4−二置換ピロール)等のポリピロール類、ポリチオフェン、ポリ(3−置換チオフェン)、ポリ(3,4−二置換チオフェン)、ポリベンゾチオフェン等のポリチオフェン類、ポリイソチアナフテン等のポリイソチアナフテン類、ポリチエニレンビニレン等のポリチエニレンビニレン類、ポリ(p−フェニレンビニレン)等のポリ(p−フェニレンビニレン)類、ポリアニリン、ポリ(N−置換アニリン)等のポリアニリン類、ポリアセチレン等のポリアセチレン類、ポリジアセチレン、ポリアズレン等のポリアズレン類等の高分子系有機半導体材料を挙げることができる。中でも、本態様においては、低分子系有機半導体材料を用いることが好ましい。有機半導体層と第二誘電体層とが混ざり合った混合層を形成しやすいからである。
また、本工程に用いられる有機半導体材料は、液晶性有機半導体材料であってもよい。本工程に用いられる液晶性有機半導体材料としては、半導体特性を備え、所定の温度で液晶相を示す材料であれば特に限定されるものではなく、高分子系液晶性有機半導体材料と、低分子系液晶性有機半導体材料とを挙げることができる。
上記高分子系液晶性有機半導体材料としては、例えば、ポリチオフェン誘導体、ポリフェニレン誘導体、ポリアニリン誘導体、ポリフェニレンビニレン誘導体、ポリチエニレンビニレン誘導体、ポリアセチレン誘導体、ポリジアセチレン誘導体、ポリトリフェニルアミン誘導体、トリフェニルアミンとフェニレンビニレンとの共重合誘導体、チオフェンとフェニレンとの共重合誘導体、チオフェンとチエノチオフェンとの共重合誘導体、およびチオフェンとフルオレンとの共重合誘導体等を挙げることができる。
一方、上記低分子系液晶性有機半導体材料としては、例えば、オリゴカルコゲノフェン誘導体、オリゴフェニレン誘導体、カルコゲノフェンとフェニレンのコオリゴマー誘導体、テトラチエノアセン等のカルコゲノフェンの縮環化合物誘導体、カルコゲノフェンとフェニレンの縮環化合物誘導体、アントラセン、テトラセン、ペンタセン、ピレン、トリフェニレン、コロネン等の縮合多環炭化水素誘導体、カルコゲノフェンと縮合多環炭化水素とのコオリゴマー誘導体、フタロシアニン誘導体、ポルフィリン誘導体、テトラチオフルバレン誘導体、トリフェニルアミン誘導体、テトラシアノキノジメタン誘導体、ベンゾキノン誘導体、チアゾロチアゾール誘導体、およびフラーレン誘導体等を挙げることができる。
なお、本工程に用いられる有機半導体材料は、1種類のみであってもよく、2種類以上であってもよい。また、上記有機半導体材料には有機ポリマーを混合させてもよい。混合させる有機ポリマーとしては、例えば、ポリスチレン、ポリスチレン誘導体、ポリメタクリル酸メチル樹脂類、ポリビニルカルバゾール類、ポリトリアリルアミン類が挙げられる。また、ここに挙げた有機ポリマー以外にも一般的な有機ポリマーを用いることができる。
本工程において有機半導体層を形成する方法としては、少なくともソース電極およびドレイン電極が形成された領域上に、ソース電極およびドレイン電極を覆うように有機半導体層を形成することができる方法であれば特に限定されるものではない。このような方法としては、例えば、有機半導体材料を含有する有機半導体層形成用塗工液を用い、当該有機半導体層形成用塗工液をソース電極およびドレイン電極が形成された基板上の全面に塗布するスピンコート法、ブレードコート法、インクジェット法、フレキソ印刷法、マイクロコンタクトプリント法、スクリーン印刷法等を挙げることができる。
本工程により形成される有機半導体層の厚みとしては、上記有機半導体材料の種類等に応じて、所望の半導体特性を備える有機半導体層を形成できる範囲であれば特に限定されないが、通常、1nm〜1μmの範囲内であることが好ましく、5nm〜500nmの範囲内であることがより好ましく、10nm〜300nmの範囲内であることがさらに好ましい。
本工程に用いられるソース電極およびドレイン電極は、互いに一定の間隔をもって対向するように形成されたものである。また、ソース電極およびドレイン電極間に設けられた間隔は、チャネル領域となるものである。上記ソース電極および上記ドレイン電極の構成材料としては、所望の導電性を有する導電性材料であれば特に限定されるものではない。このような導電性材料としては、例えば、Ta、Ti、Al、Zr、Cr、Nb、Hf、Mo、Au、Ag、Pt、Cu、Mo−Ta合金、ITO(酸化インジウムスズ)、IZO(酸化インジウム亜鉛)等の無機材料、および、PEDOT/PSS(ポリエチレンジオキシチオフェン/ポリスチレンスルホン酸)等の導電性を有する有機材料を挙げることができる。なお、ソース電極およびドレイン電極は、1種類の導電性材料からなるものであってもよく、2種類以上の導電性材料からなるものであってもよい。また、ソース電極およびドレイン電極において、同一の導電性材料が用いられていてもよく、互いに異なる導電性材料が用いられていてもよい。
また、本工程に用いられるソース電極およびドレイン電極間にはチャネル領域が形成されることになるが、上記ソース電極および上記ドレイン電極間の距離は、通常、0.1μm〜1mmの範囲内であることが好ましく、0.5μm〜200μmの範囲内であることがより好ましく、1μm〜100μmの範囲内であることがさらに好ましい。
また、本工程に用いられるソース電極およびドレイン電極の厚みは、使用される導電性材料の種類に応じて、所望の電気抵抗を達成できる範囲内であれば特に限定されるものではないが、通常、1nm〜1μmの範囲内であることが好ましく、10nm〜200nmの範囲内であることがより好ましく、20nm〜100nmの範囲内であることがさらに好ましい。
(2)第一誘電体層形成工程
次に、本態様における第一誘電体層形成工程について説明する。本工程は、上記有機半導体層上の少なくとも上記ソース電極および上記ドレイン電極間のチャネル領域上に、第一誘電体層を形成する工程である。
本工程により形成される第一誘電体層は、所望の絶縁性を有し、有機半導体層を侵さず、かつ、第二誘電体層形成工程において第二誘電体層が形成される際に、第二誘電体層の材料が有機半導体層に浸透することを防ぐ保護層としての機能を有するものである。したがって、本工程において第一誘電体層を形成する方法としては、上記機能を有する第一誘電体層を、有機半導体層上の少なくともソース電極およびドレイン電極間のチャネル領域上に形成することができる方法であれば特に限定されるものではない。このような方法としては、例えば、第一誘電体層の材料と、有機半導体層に影響を与えない溶媒とを含有する第一誘電体層形成用塗工液を用い、当該第一誘電体層形成用塗工液を有機半導体層上の所定の領域上に塗布する方法、第一誘電体層の材料のターゲットを用い、当該第一誘電体層の材料を有機半導体層上の所定の領域上に蒸着する方法等を挙げることができる。
本工程における第一誘電体層の形成方法が、第一誘電体層形成用塗工液を塗布する方法である場合、本工程に用いられる第一誘電体層の材料としては、例えば、PTFE、CYTOP(旭硝子株式会社製)等のフッ素系樹脂、アクリル系樹脂、フェノール系樹脂、エポキシ系樹脂、カルド系樹脂、ビニル系樹脂、イミド系樹脂、ノボラック系樹脂等を挙げることができ、中でも、フッ素系樹脂が好ましい。有機半導体層を侵しにくいからである。なお、本工程に用いられる第一誘電体層の材料は、1種類のみであってもよく、2種類以上であってもよい。
また、上記第一誘電体層形成用塗工液に用いられる溶媒としては、有機半導体層に影響を与えないものであれば特に限定されるものではなく、例えば、フロリナート(住友スリーエム株式会社製)等のフッ素系溶媒、水、トルエン、ベンゼン、クロロベンゼン、ジクロロベンゼン、クロロホルム、テトラリン、キシレン、アニソール、ジクロロメタン、γブチロラクトン、ブチルセルソルブ、シクロヘキサン、NMP(N−メチル−2−ピロリドン)、ジメチルスルホキシド、シクロヘキサノン、ジオキサンまたは、THF(テトラヒドロフラン)、PGME(propyleneglycol monomethyl ether)、PGMEA(propyleneglycol monomethyl ether acetate)、乳酸エチル、DMAc(N,N−dimethylacetamide)、MEK(methyl ethyl ketone)、MIBK(methyl isobutyl ketone)、IPA(iso propyl alcohol)、エタノール等を挙げることができ、中でも、フッ素系溶媒が好ましい。
本工程において上記第一誘電体層形成用塗工液を塗布する方法としては、所望の第一誘電体層を形成することができる方法であれば特に限定されるものではなく、例えば、マイクロコンタクトプリント法、インクジェット法、スクリーン印刷法、フレキソ印刷法等を挙げることができる。
一方、本工程における第一誘電体層の形成方法が、第一誘電体層の材料を蒸着する方法である場合、本工程に用いられる第一誘電体層の材料としては、例えば、フッ素系樹脂、ポリパラキシレン等の有機材料や、SiO(二酸化ケイ素)、SiN(窒化ケイ素)、Al(酸化アルミニウム)等の無機材料等を挙げることができ、中でも、フッ素系樹脂が好ましい。これは、製膜時に有機半導体層にダメージを与えにくいからである。なお、本工程に用いられる第一誘電体層の材料は、1種類のみであってもよく、2種類以上であってもよい。
本工程において上記第一誘電体層の材料を蒸着する方法としては、所望の第一誘電体層を形成することができる方法であれば特に限定されるものではなく、例えば、プラズマCVD法、熱CVD法、レーザーCVD法等のCVD法、真空蒸着法、スパッタリング法、イオンプレーティング法等を挙げることができる。
なお、後述する第二誘電体層形成工程において、第二誘電体層形成用塗工液を塗布することにより、第二誘電体層を形成する場合、第一誘電体層の材料は、上述した第一誘電体層の形成方法に関係なく、さらに上記第二誘電体層形成用塗工液に用いられる溶媒をも浸透させないものである。
一方、後述する第二誘電体層形成工程において、第二誘電体層形成用樹脂を圧着させることにより、第二誘電体層を形成する場合であって、上記第二誘電体層形成用樹脂が熱可塑性樹脂である場合、第一誘電体層の材料は、上述した第一誘電体層の形成方法に関係なく、上記第二誘電体層形成用樹脂の圧着温度に耐えられるものである。通常、上記圧着温度は、上記第二誘電体層形成用樹脂のガラス転移点(Tg)よりも高い温度であり、上記第二誘電体層形成用樹脂の軟化点(Ts)よりも高いことが好ましいことから、上記第一誘電体層の材料のTgは、少なくとも第二誘電体層形成用樹脂のTgよりも高いものであり、第二誘電体層形成用樹脂のTsよりも高い温度であることが好ましい。
本工程により形成される第一誘電体層の厚みとしては、所望の絶縁性を有し、第二誘電体層の材料が有機半導体層に浸透することを防ぐことができる範囲内であれば特に限定されるものではないが、通常、10nm〜100μmの範囲内であることが好ましく、50nm〜10μmの範囲内であることがより好ましく、100nm〜1μmの範囲内であることがさらに好ましい。
(3)第二誘電体層形成工程
次に、本態様における第二誘電体層形成工程について説明する。本工程は、上記第一誘電体層を覆うように上記有機半導体層上に、第二誘電体層を形成する工程である。本工程により形成される第二誘電体層は、上記第一誘電体層の周囲で上記有機半導体層と接触する接触部を有する。また、本工程により第二誘電体層を形成することで、上記接触部における有機半導体層および第二誘電体層の界面に、有機半導体層と第二誘電体層とが混ざり合った混合層を形成する。
本工程において第二誘電体層を形成する方法としては、第一誘電体層を覆うように有機半導体層上に第二誘電体層を形成でき、かつ、有機半導体層および第二誘電体層の界面に、有機半導体層と第二誘電体層とが混ざり合った混合層を形成することができる方法であれば特に限定されるものではない。このような方法としては、例えば、第二誘電体層の材料と、有機半導体層に浸透する溶媒とを含有する第二誘電体層形成用塗工液を用い、第一誘電体層が形成された有機半導体層上の全面に当該第二誘電体層形成用塗工液を塗布する方法、第二誘電体層の材料として第二誘電体層形成用樹脂を用い、第一誘電体層が形成された有機半導体層上の全面に当該第二誘電体層形成用樹脂を圧着させる方法等を挙げることができる。
本工程において、第二誘電体層の材料と、有機半導体層に浸透する溶媒とを含有する第二誘電体層形成用塗工液を塗布することにより、第二誘電体層を形成する場合、当該第二誘電体層形成用塗工液を有機半導体層上に塗布した際に、上記溶媒が有機半導体層に浸透することによって第二誘電体層の材料が有機半導体層中に分散し、上記混合層を形成することができる。
上記第二誘電体層形成用塗工液に用いられる第二誘電体層の材料は、有機半導体層と混ざり合うことで有機半導体層の導電性を低下させ、有機半導体層をパターニングするという観点、および本工程により形成される第二誘電体層がパッシベーション層として機能する観点から、通常高い抵抗率を有するものであり、例えば、体積抵抗率が1×10Ω・m以上であることが好ましい。なお、上記第二誘電体層の材料の体積抵抗率は、例えば、JIS K6911、JIS C2318、ASTM D257などの規格に準拠する方法で測定することができる。
また、上記第二誘電体層の材料としては、有機材料であってもよく、無機材料であってもよく、有機・無機ハイブリッド材料であってもよいが、中でも、有機高分子材料であることが好ましい。有機高分子材料はプロセス温度が低く、一般的に高温プロセスに弱い有機半導体材料にダメージを与えにくいからである。また、上記第二誘電体層形成用塗工液に用いられる有機高分子材料としては、例えば、アクリル系樹脂、フェノール系樹脂、フッ素系樹脂、エポキシ系樹脂、カルド系樹脂、ビニル系樹脂、イミド系樹脂、ノボラック系樹脂等を挙げることができ、中でも、エポキシ系樹脂、フッ素系樹脂が好ましい。これらの材料は、プロセス温度が低く、一般的に高温プロセスに弱い有機半導体材料にダメージを与えにくいからである。
また、上記第二誘電体層形成用塗工液に用いられる溶媒としては、有機半導体層に浸透するものであれば特に限定されるものではなく、例えば、トルエン、ベンゼン、クロロベンゼン、ジクロロベンゼン、クロロホルム、テトラリン、キシレン、アニソール、ジクロロメタン、γブチロラクトン、ブチルセルソルブ、シクロヘキサン、NMP(N−メチル−2−ピロリドン)、ジメチルスルホキシド、シクロヘキサノン、ジオキサンまたは、THF(テトラヒドロフラン)、PGME(propyleneglycol monomethyl ether)、PGMEA(propyleneglycol monomethyl ether acetate)、乳酸エチル、DMAc(N,N−dimethylacetamide)、MEK(methyl ethyl ketone)、MIBK(methyl isobutyl ketone)、IPA(iso propyl alcohol)、エタノール等を挙げることができ、中でも、アルコール系、フッ素系溶媒が好ましい。これは、第一誘電体層で保護された有機半導体層側面を侵しにくいからである。
本工程において上記第二誘電体層形成用塗工液を塗布する方法としては、例えば、スピンコート法、ブレードコート法、ディップ法、スプレー法、スクリーン印刷法、フレキソ印刷法等を挙げることができる。
一方、本工程において、第二誘電体層の材料として第二誘電体層形成用樹脂を圧着することにより、第二誘電体層を形成する場合、当該第二誘電体層形成用樹脂が軟らかい状態である際に、有機半導体層と接することによって有機半導体層中に分散し、上記混合層を形成することができると考えられる。
上記第二誘電体層形成用樹脂は、有機半導体層と混ざり合うことで有機半導体層の導電性を低下させ、有機半導体層をパターニングするという観点、および本工程により形成される第二誘電体層がパッシベーション層として機能する観点から、通常高い抵抗率を有するものであり、例えば、体積抵抗率が1×10Ω・m以上であることが好ましい。なお、上記第二誘電体層形成用樹脂の体積抵抗率は、上記と同様の方法で測定することができる。また、上記第二誘電体層形成用樹脂は、加熱圧着するものであってもよく、常温圧着するものであってもよい。
加熱圧着する第二誘電体層形成用樹脂としては、例えば、加熱により粘着性を有する熱可塑性樹脂を挙げることができ、具体的には、ポリスチレンなどの芳香族ビニル系樹脂、ポリアクリロニトリルなどのシアン化ビニル系樹脂、ポリ塩化ビニルなどの塩素系樹脂、ポリメチルメタクリレート等のポリメタアクリル酸エステル系樹脂やポリアクリル酸エステル系樹脂、ポリエチレンやポリプロピレンや環状ポリオレフィン樹脂等のポリオレフィン系樹脂、ポリ酢酸ビニルなどのポリビニルエステル系樹脂、ポリビニルアルコール系樹脂及びこれらの誘導体樹脂、ポリメタクリル酸系樹脂やポリアクリル酸系樹脂及びこれらの金属塩系樹脂、ポリ共役ジエン系樹脂、マレイン酸やフマル酸及びこれらの誘導体を重合して得られるポリマー、マレイミド系化合物を重合して得られるポリマー、非晶性半芳香族ポリエステルや非晶性全芳香族ポリエステルなどの非晶性ポリエステル系樹脂、結晶性半芳香族ポリエステルや結晶性全芳香族ポリエステルなどの結晶性ポリエステル系樹脂、脂肪族ポリアミドや脂肪族−芳香族ポリアミドや全芳香族ポリアミドなどのポリアミド系樹脂、ポリカーボネート系樹脂、ポリウレタン系樹脂、ポリスルホン系樹脂、ポリアルキレンオキシド系樹脂、セルロース系樹脂、ポリフェニレンエーテル系樹脂、ポリフェニレンスルフィド系樹脂、ポリケトン系樹脂、ポリイミド系樹脂、ポリアミドイミド系樹脂、ポリエーテルイミド系樹脂、ポリエーテルケトン系樹脂、ポリエーテルエーテルケトン系樹脂、ポリビニルエーテル系樹脂、フェノキシ系樹脂、フッ素系樹脂、シリコーン系樹脂、液晶ポリマー、及びこれら例示されたポリマーのランダム・ブロック・グラフト共重合体、等を挙げることができ、中でも、ポリエチレンテレフタレート、ポリメタクリル酸メチル、ポリプロピレン等が好ましい。これらはガラス転移温度がおおよそ60℃〜120℃であるため、有機半導体素子作製後に室温で軟化することなく、また一般的に高温プロセスに弱い有機半導体材料にダメージを与えにくいからである。
加熱圧着する際の圧着温度は、通常、第二誘電体層形成用樹脂のガラス転移点(Tg)よりも高い温度であり、第二誘電体層形成用樹脂の軟化点(Ts)よりも高い温度であることが好ましい。上記圧着温度は、本工程において使用する第二誘電体層形成用樹脂に応じて適宜設定されるものであるが、通常、50℃〜200℃の範囲内とされる。
また、常温圧着する第二誘電体層形成用樹脂としては、例えば、常温で粘着性を有する粘着性樹脂を挙げることができ、具体的には、ポリイミド、ポリアミド、ポリエステル、ポリアクリレート、光ラジカル重合系、光カチオン重合系、等の光硬化性樹脂、PU(ポリウレタン)、フェノール樹脂、ユリア樹脂、メラミン系樹脂、グアナミン樹脂、ビニルエステル樹脂、不飽和ポリエステル、オリゴエステルアクリレート、ジアリルフタレート、DKF樹脂(レゾルシノール系樹脂の一種)、キシレン樹脂、エポキシ樹脂、フラン樹脂、PI(ポリイミド系)樹脂、PEI(ポリエーテルイミド)樹脂、PAI(ポリアミドイミド)等の熱硬化性樹脂等を挙げることができる。
なお、本工程においては、上記第二誘電体層形成用樹脂を単独で圧着してもよく、上記第二誘電体層形成用樹脂を任意の基材上に形成した積層体として圧着してもよい。後者の場合、上記基材は圧着後に剥離してもよく、剥離しなくてもよい。また、本工程において上記第二誘電体層形成用樹脂を圧着する方法としては、例えば、ローラーを加熱しながら第二誘電体層形成用樹脂と基板を貼り合わせる熱圧着法等を挙げることができる。
本工程により形成される第二誘電体層の厚みとしては、有機半導体層をパターニングすることが可能な厚さの混合層を形成することができ、パッシベーション層として機能することができる程度に十分な機械的強度を有することができる範囲内であれば特に限定されるものではないが、通常、0.1μm〜1000μmの範囲内であることが好ましく、0.5μm〜200μmの範囲内であることがより好ましく、1μm〜50μmの範囲内であることがさらに好ましい。
また、本工程により形成される第二誘電体層は、上記第一誘電体層の周囲で上記有機半導体層と接触する接触部を有する。ここで、上記接触部は、第二誘電体層側から平面視した場合、図2(a)に例示するように、第二誘電体層5が第一誘電体層4の周囲全体で有機半導体層3と接触する接触部Xであってもよく、図2(b)に例示するように、第二誘電体層5が第一誘電体層4の周囲の一部で有機半導体層3と接触する接触部Xであってもよい。なお、図2は、本態様の有機半導体素子の製造方法における接触部を説明する説明図である。図2において、有機半導体層3を点線で、第一誘電体層4を一点鎖線で、ソース電極1およびドレイン電極2を二点鎖線でそれぞれ示している。
本態様においては、本工程により第二誘電体層を形成することで、上記接触部における上記有機半導体層および上記第二誘電体層の界面に、上記有機半導体層と上記第二誘電体層とが混ざり合った混合層を形成する。上記混合層を形成することにより、混合層が形成された部分の有機半導体層では導電性が低下し、第一誘電体層に保護され、混合層が形成されていない部分の有機半導体層では導電性が維持されるため、有機半導体層の移動度を低下させることなく有機半導体層をパターニングすることができる。混合層が形成されていることは、例えば、本態様により製造された有機半導体素子を第二誘電体層側から顕微鏡で観察したときに、有機半導体層を確認できるかどうかにより、判断することができる。すなわち、混合層が形成されている領域では、第二誘電体層との混合により有機半導体層が溶けているため、透明に見えるのに対して、混合層が形成されていない領域では、有機半導体層が残っているため、色が見える。また、例えば、混合層が形成されている領域では、有機半導体層と混ざり合った第二誘電体層を構成する材料(例えば、有機高分子材料)の結晶片がまばらに分散していることが確認できる。さらに、角度分解型微小領域X線光電子分光装置(Theta Probe:Thermofisher scientific社製)を用い、第二誘電体層と有機半導体層との混合領域にて化学状態測定を行うことで、有機半導体層および第二誘電体層に由来するピークを観測することにより、第二誘電体層と有機半導体層との混合層の形成を確認することができる。
混合層における有機半導体層および第二誘電体層の混合濃度は、傾斜を有するものであってもよく、均一なものであってもよい。また、混合層は、有機半導体層をパターニングする観点から、厚いほど好ましく、混合層が有機半導体層および第二誘電体層の界面から有機半導体層の第二誘電体層が形成されていない側の底面まで形成されていることが特に好ましい。混合層の厚みは、本態様により製造される有機半導体素子の構成等により異なるものであるが、通常、1nm〜1μmの範囲内とされる。
(4)その他の工程
本態様の有機半導体素子の製造方法は、少なくとも、有機半導体層形成工程と、第一誘電体層形成工程と、第二誘電体層形成工程とを有するものであるが、必要に応じて他の工程を有していてもよいものである。本態様に用いられる他の工程は、特に限定されるものではなく、本態様において製造される有機半導体素子の用途等に応じて、任意の工程を用いることができる。本態様においては、上記他の工程として、上記有機半導体層形成工程の前に、基板と、上記基板上に形成されたゲート電極と、上記ゲート電極を覆うように上記基板上に形成されたゲート絶縁層とを有する電極積層体を用い、上記電極積層体の上記ゲート絶縁層上に上記ソース電極および上記ドレイン電極を形成するソース電極およびドレイン電極形成工程を有していてもよい。上記ソース電極およびドレイン電極形成工程を有することにより、ボトムゲート・ボトムコンタクト型の有機半導体素子を形成することができる。
本態様の有機半導体素子の製造方法が、上記ソース電極およびドレイン電極形成工程を有する場合、上述した図1に例示するように、基板11と、基板11上に形成されたゲート電極12と、ゲート電極12を覆うように基板11上に形成されたゲート絶縁層13とを有する電極積層体14を用い(図1(a))、電極積層体14のゲート絶縁層13上にソース電極1およびドレイン電極2を形成し(図1(b)、ソース電極およびドレイン電極形成工程)、ソース電極1およびドレイン電極2を覆うように有機半導体層3を形成し(図1(c)、有機半導体層形成工程)、有機半導体層3上の少なくともソース電極1およびドレイン電極2間のチャネル領域C上に、第一誘電体層4を形成し(図1(d)、第一誘電体層形成工程)、第一誘電体層4を覆うように有機半導体層3上に、第二誘電体層5を形成し(図1(e)、第二誘電体層形成工程)、有機半導体素子10を製造する(図1(e))。ここで、図1(e)に例示するように、第二誘電体層5は、第一誘電体層4の周囲で有機半導体層3と接触する接触部Xを有し、接触部Xにおける有機半導体層3および第二誘電体層5の界面に、有機半導体層3と第二誘電体層5とが混ざり合った混合層6を形成する。
電極積層体に用いられる基板は、本態様により製造される有機半導体素子の用途等に応じて適宜決定することができるものであり、特に限定されるものではない。したがって、上記基板は、可撓性を有するフレキシブル基板であってもよく、可撓性を有しないリジット基板であってもよい。上記基板の具体例としては、例えば、ポリイミド、ポリエチレンナフタレート、ポリエチレンテレフタラート、ポリエーテルスルホン、ポリカーボネート、ポリエーテルイミド、ポリエーテルエーテルケトン、ポリエーテルケトン、ポリフェニレンスルフィド、液晶ポリマー、エポキシ樹脂、シリコーン樹脂、フェノール樹脂等からなるものや、ガラス基板、SUS基板等を挙げることができる。
また、上記基板の厚みは、上記基板の種類等に応じて適宜決定されるものであるが、通常、1mm以下であることが好ましく、中でも、1μm〜700μmの範囲内であることが好ましい。
電極積層体に用いられるゲート電極は、上述した基板上に形成されるものである。上記ゲート電極は、上記基板上に所定のパターン状に形成されるのが通常である。上記ゲート電極としては、所望の導電性を備える導電性材料からなるものであれば特に限定されるものではなく、一般的に有機トランジスタのゲート電極に用いられる導電性材料を用いることができる。このような導電性材料としては、例えば、Ta、Ti、Al、Zr、Cr、Nb、Hf、Mo、Au、Ag、Pt、Mo−Ta合金、ITO、IZO等の無機材料、および、PEDOT/PSS等の導電性を有する有機材料を挙げることができる。
また、上記ゲート電極の厚みは、当該ゲート電極を形成するために用いられる導電性材料の種類等に応じて、所望の導電性を達成できる範囲内で適宜決定されるものであるが、通常、10nm〜1μmの範囲内であることが好ましい。
電極積層体に用いられるゲート絶縁層は、上述したゲート電極を覆うように基板上に形成されるものである。また、本態様により製造される有機半導体素子において、ソース電極およびドレイン電極と、ゲート電極とを絶縁する機能を有するものである。上記ゲート絶縁層を構成する材料としては、所望の絶縁性を有する絶縁性材料であれば特に限定されるものではない。このような絶縁性材料としては、例えば、アクリル系樹脂、フェノール系樹脂、フッ素系樹脂、エポキシ系樹脂、カルド系樹脂、ビニル系樹脂、イミド系樹脂、ノボラック系樹脂、ポリパラキシレン等の有機材料や、SiO、SiN、Al等の無機材料を挙げることができる。なお、上記ゲート絶縁層に用いられる絶縁性材料は、1種類のみであってもよく、2種類以上であってもよい。
また、上記ゲート絶縁層の厚みは、当該ゲート絶縁層を形成するために用いられる絶縁性材料の種類等に応じて、所望の絶縁性を達成できる範囲内で適宜決定されるものであるが、通常、10nm〜5μmの範囲内であることが好ましい。
上記ソース電極およびドレイン電極形成工程において、ソース電極およびドレイン電極を形成する方法としては、所望の導電性材料を用いて予め定められた形状のソース電極およびドレイン電極を形成することができる方法であれば特に限定されるものではない。このような方法としては、例えば、プラズマCVD法、熱CVD法、レーザーCVD法等のCVD法、真空蒸着法、スパッタリング法、イオンプレーティング法等のPVD法、電解メッキ法、浸漬メッキ法、無電解メッキ法、ゾルゲル法、有機金属分解(MOD)法等を挙げることができる。なお、上記ソース電極およびドレイン電極形成工程において、ソース電極およびドレイン電極を形成するために用いられる構成材料については、上記「(1)有機半導体層形成工程」の項において説明したものと同様である。
また、本態様においては、上記他の工程として、上記有機半導体層形成工程の前に、基板を用い、上記基板上に上記ソース電極および上記ドレイン電極を形成するソース電極およびドレイン電極形成工程と、上記第一誘電体層形成工程および上記第二誘電体層形成工程の間に、上記第一誘電体層上にゲート電極を形成するゲート電極形成工程、または、上記第二誘電体層形成工程の後に、上記第二誘電体層上にゲート電極を形成するゲート電極形成工程とを有していてもよい。上記ソース電極およびドレイン電極形成工程と、いずれかのゲート電極形成工程とを有することにより、トップゲート・ボトムコンタクト型の有機半導体素子を形成することができる。
本態様の有機半導体素子の製造方法が、上記ソース電極およびドレイン電極形成工程と、前者のゲート電極形成工程とを有する場合、図3に例示するように、基板11を用い(図3(a))、基板11上にソース電極1およびドレイン電極2を形成し(図3(b)、ソース電極およびドレイン電極形成工程)、ソース電極1およびドレイン電極2を覆うように有機半導体層3を形成し(図3(c)、有機半導体層形成工程)、有機半導体層3上の少なくともソース電極1およびドレイン電極2間のチャネル領域C上に、第一誘電体層4を形成し(図3(d)、第一誘電体層形成工程)、第一誘電体層4上にゲート電極12を形成し(図3(e)、ゲート電極形成工程)、ゲート電極12および第一誘電体層4を覆うように有機半導体層3上に、第二誘電体層5を形成し(図3(f)、第二誘電体層形成工程)、有機半導体素子10を製造する(図3(f))。ここで、図3(f)に例示するように、第二誘電体層5は、第一誘電体層4の周囲で有機半導体層3と接触する接触部Xを有し、接触部Xにおける有機半導体層3および第二誘電体層5の界面に、有機半導体層3と第二誘電体層5とが混ざり合った混合層6を形成する。なお、図3は、本態様の有機半導体素子の製造方法の他の例を示す工程図である。
上記ゲート電極形成工程において、ゲート電極を形成する方法としては、所望の導電性材料を用いて予め定められた形状のゲート電極を形成することができる方法であれば特に限定されるものではない。このような方法としては、例えば、プラズマCVD法、熱CVD法、レーザーCVD法等のCVD法、真空蒸着法、スパッタリング法、イオンプレーティング法等のドライプロセス、電解メッキ法、浸漬メッキ法、無電解メッキ法、ゾルゲル法、有機金属分解(MOD)法、スピンコート法、ダイコート法等のウェットプロセスを挙げることができる。
なお、上記ゲート電極形成工程において、ゲート電極を形成するために用いられる構成材料、および形成されるゲート電極の厚みについては、上述した内容と同様である。
また、上記ソース電極およびドレイン電極形成工程に用いられる基板、ソース電極およびドレイン電極の厚みおよび形成方法については、上述した内容と同様である。
一方、本態様の有機半導体素子の製造方法が、上記ソース電極およびドレイン電極形成工程と、後者のゲート電極形成工程とを有する場合、図4に例示するように、基板11を用い(図4(a))、基板11上にソース電極1およびドレイン電極2を形成し(図4(b)、ソース電極およびドレイン電極形成工程)、ソース電極1およびドレイン電極2を覆うように有機半導体層3を形成し(図4(c)、有機半導体層形成工程)、有機半導体層3上の少なくともソース電極1およびドレイン電極2間のチャネル領域C上に、第一誘電体層4を形成し(図4(d)、第一誘電体層形成工程)、第一誘電体層4を覆うように有機半導体層3上に、第二誘電体層5を形成し(図4(e)、第二誘電体層形成工程)、第二誘電体層5上にゲート電極12を形成し(図4(f)、ゲート電極形成工程)、有機半導体素子10を製造する(図4(f))。ここで、図4(f)に例示するように、第二誘電体層5は、第一誘電体層4の周囲で有機半導体層3と接触する接触部Xを有し、接触部Xにおける有機半導体層3および第二誘電体層5の界面に、有機半導体層3と第二誘電体層5とが混ざり合った混合層6を形成する。なお、図4は、本態様の有機半導体素子の製造方法の他の例を示す工程図である。
上記ゲート電極工程において、ゲート電極を形成する方法としては、所望の導電性材料を用いて予め定められた形状のゲート電極を形成することができる方法であれば特に限定されるものではない。このような方法としては、例えば、プラズマCVD法、熱CVD法、レーザーCVD法等のCVD法、真空蒸着法、スパッタリング法、イオンプレーティング法等のドライプロセス、電解メッキ法、浸漬メッキ法、無電解メッキ法、ゾルゲル法、有機金属分解(MOD)法、スピンコート法、ダイコート法等のウェットプロセスを挙げることができる。
なお、上記ゲート電極形成工程において、ゲート電極を形成するために用いられる構成材料、および形成されるゲート電極の厚みについては、上述した内容と同様である。
また、上記ソース電極およびドレイン電極形成工程については、上述した内容と同様である。
また、本態様の有機半導体素子の製造方法によりトップゲート・ボトムコンタクト型の有機半導体素子を製造する場合、上述したゲート電極形成工程を有する代わりに、本態様における第二誘電体層形成工程が、図5に例示するように、任意の基材21と、基材21上に形成されたゲート電極12と、ゲート電極12を覆うように基材21上に積層された第二誘電体層形成用樹脂5’とを有する積層体22を用い(図5(a))、ゲート電極12が第一誘電体層4上に配置されるように積層体22を圧着させることにより、第一誘電体層4を覆うように有機半導体層3上に、第二誘電体層5を形成する工程(図5(b))、または、図6に例示するように、任意の基材21と、基材21上に積層された第二誘電体層形成用樹脂5’と、第二誘電体層形成用樹脂5’上に形成されたゲート電極12とを有する積層体23を用い(図6(a))、ゲート電極12が第一誘電体層4上に配置されるように積層体23を圧着させることにより、第一誘電体層4を覆うように有機半導体層3上に、第二誘電体層5を形成する工程(図6(b))であってもよい。この場合、第二誘電体層形成工程後に、基材21を剥離してもよく、剥離しなくてもよい。なお、図5および図6は、本態様の有機半導体素子の製造方法における第二誘電体層形成工程の一例を示す工程図であり、説明していない符号については図1と同様であるので、ここでの説明は省略する。
2.第2態様
次に、本発明の第2態様の有機半導体素子の製造方法について説明する。本態様の有機半導体素子の製造方法は、ソース電極およびドレイン電極を覆うように有機半導体層を形成する有機半導体層形成工程と、第二誘電体層形成用樹脂上に第一誘電体層を形成してなる誘電体層積層体を用い、上記第一誘電体層が上記有機半導体層上の少なくとも上記ソース電極および上記ドレイン電極間のチャネル領域上に配置されるように上記誘電体層積層体を圧着させることにより、上記第一誘電体層を覆うように上記有機半導体層上に、第二誘電体層を形成する第一誘電体層および第二誘電体層形成工程と、を有し、上記第二誘電体層は、上記第一誘電体層の周囲で上記有機半導体層と接触する接触部を有し、上記接触部における上記有機半導体層および上記第二誘電体層の界面に、上記有機半導体層と上記第二誘電体層とが混ざり合った混合層を形成することを特徴とするものである。
このような本態様の有機半導体素子の製造方法について、図面を参照しながら説明する。図7は、本発明の第2態様の有機半導体素子の製造方法の一例を示す工程図である。図7に例示するように、本態様の有機半導体素子の製造方法は、基板11と、基板11上に形成されたゲート電極12と、ゲート電極12を覆うように基板11上に形成されたゲート絶縁層13とを有する電極積層体14を用い(図7(a))、電極積層体14のゲート絶縁層13上にソース電極1およびドレイン電極2を形成するソース電極およびドレイン電極形成工程(図7(b))と、ソース電極1およびドレイン電極2を覆うように有機半導体層3を形成する有機半導体層形成工程(図7(c))と、第二誘電体層形成用樹脂5’上に第一誘電体層4を形成してなる誘電体層積層体7を用い(図7(d))、第一誘電体層4が有機半導体層3上の少なくともソース電極1およびドレイン電極2間のチャネル領域C上に配置されるように誘電体層積層体7を圧着させることにより、第一誘電体層4を覆うように有機半導体層3上に、第二誘電体層5を形成する第一誘電体層および第二誘電体層形成工程(図7(e))と、を有することにより、有機半導体素子10を製造するものである(図7(e))。また、本態様の有機半導体素子の製造方法は、図7(e)に例示するように、第二誘電体層5は、第一誘電体層4の周囲で有機半導体層3と接触する接触部Xを有し、接触部Xにおける有機半導体層3および第二誘電体層5の界面に、有機半導体層3と第二誘電体層5とが混ざり合った混合層6を形成することを特徴とするものである。
本態様によれば、有機半導体層および第二誘電体層の界面に混合層を形成することで、混合層が形成された部分の有機半導体層では導電性が低下し、第一誘電体層に保護され、混合層が形成されていない部分の有機半導体層では導電性が維持されるため、有機半導体層の移動度を低下させることなく有機半導体層をパターニングすることができる。また、パッシベーション層に相当する第二誘電体層の形成と、有機半導体層のパターニングとを同時に行うことが可能であり、有機半導体素子の製造工程を簡便なものにすることができる。
本態様の有機半導体素子の製造方法は、少なくとも有機半導体層形成工程と、第一誘電体層および第二誘電体層形成工程とを有するものであり、必要に応じて他の任意の工程を有していてもよいものである。
以下、本態様の有機半導体素子の製造方法における各工程について説明する。
なお、本態様における有機半導体層形成工程については、上記「1.第1態様」の「(1)有機半導体層形成工程」の項において説明した工程と同様であるので、ここでの説明は省略する。
(1)第一誘電体層および第二誘電体層形成工程
まず、本態様における第一誘電体層および第二誘電体層形成工程について説明する。本工程は、第二誘電体層形成用樹脂上に第一誘電体層を形成してなる誘電体層積層体を用い、上記第一誘電体層が上記有機半導体層上の少なくとも上記ソース電極および上記ドレイン電極間のチャネル領域上に配置されるように上記誘電体層積層体を圧着させることにより、上記第一誘電体層を覆うように上記有機半導体層上に、第二誘電体層を形成する工程である。本工程により形成される第二誘電体層は、上記第一誘電体層の周囲で上記有機半導体層と接触する接触部を有する。また、本工程により第二誘電体層を形成することで、上記接触部における有機半導体層および第二誘電体層の界面に、有機半導体層と第二誘電体層とが混ざり合った混合層を形成する。
本工程においては、誘電体層積層体の第二誘電体層形成用樹脂が軟らかい状態である際に、有機半導体層と接することによって有機半導体層中に分散し、上記混合層を形成することができると考えられる。
本工程に用いられる誘電体層積層体は、第二誘電体層形成用樹脂上に第一誘電体層を形成してなるものである。上記誘電体層積層体を形成するために用いられる第一誘電体層の材料、および第二誘電体層形成用樹脂上に形成される第一誘電体層の厚みについては、上記「1.第1態様」の「(2)第一誘電体層形成工程」の項において説明したものと同様である。一方、上記誘電体層積層体を形成するために用いられる第二誘電体層形成用樹脂については、上記「1.第1態様」の「(3)第二誘電体層形成工程」の項において説明したものと同様のものが挙げられ、本工程において上記誘電体層積層体を圧着する方法に応じて、適宜選択して用いることができる。また、第二誘電体層形成用樹脂は、任意の基材上に積層されたものであってもよく、上記基材は圧着後に剥離してもよく、剥離しなくてもよい。第二誘電体層形成用樹脂上に第一誘電体層を形成する方法としては、例えば、フォトリソグラフィー法、インクジェット法、マイクロコンタクトプリント法、フレキソ印刷法、スクリーン印刷法等を挙げることができる。
本工程において、上記誘電体層積層体を圧着させる方法としては、第一誘電体層を有機半導体層上の少なくともソース電極およびドレイン電極間のチャネル領域上に配置することができるものであれば特に限定されるものではなく、加熱圧着であってもよく、常温圧着であってもよい。なお、加熱圧着または常温圧着にそれぞれ用いられる第二誘電体層形成用樹脂、加熱圧着の圧着温度、および具体的な圧着方法については、上記「1.第1態様」の「(3)第二誘電体層形成工程」の項において説明したものと同様であるので、ここでの説明は省略する。
本工程により形成される第二誘電体層の厚み、接触部および混合層の詳細についても、上記「1.第1態様」の「(3)第二誘電体層形成工程」の項において説明したものと同様であるので、ここでの説明は省略する。
(2)その他の工程
本態様の有機半導体素子の製造方法は、少なくとも、有機半導体層形成工程と、第一誘電体層および第二誘電体層形成工程とを有するものであるが、必要に応じて他の工程を有していてもよいものである。本態様に用いられる他の工程は、特に限定されるものではなく、本態様において製造される有機半導体素子の用途等に応じて、任意の工程を用いることができる。本態様においては、上記他の工程として、上記有機半導体層形成工程の前に、基板と、上記基板上に形成されたゲート電極と、上記ゲート電極を覆うように上記基板上に形成されたゲート絶縁層とを有する電極積層体を用い、上記電極積層体の上記ゲート絶縁層上に上記ソース電極および上記ドレイン電極を形成するソース電極およびドレイン電極形成工程を有していてもよい。上記ソース電極およびドレイン電極形成工程を有することにより、ボトムゲート・ボトムコンタクト型の有機半導体素子を形成することができる。
本態様の有機半導体素子の製造方法が、上記ソース電極およびドレイン電極形成工程を有する場合、上述した図7に例示するように、基板11と、基板11上に形成されたゲート電極12と、ゲート電極12を覆うように基板11上に形成されたゲート絶縁層13とを有する電極積層体14を用い(図7(a))、電極積層体14のゲート絶縁層13上にソース電極1およびドレイン電極2を形成し(図7(b)、ソース電極およびドレイン電極形成工程)、ソース電極1およびドレイン電極2を覆うように有機半導体層3を形成し(図7(c)、有機半導体層形成工程)、第二誘電体層形成用樹脂5’上に第一誘電体層4を形成してなる誘電体層積層体7を用い(図7(d))、第一誘電体層4が有機半導体層3上の少なくともソース電極1およびドレイン電極2間のチャネル領域C上に配置されるように誘電体層積層体7を圧着させることにより、第一誘電体層4を覆うように有機半導体層3上に、第二誘電体層5を形成し(図7(e)、第一誘電体層および第二誘電体層形成工程)、有機半導体素子10を製造する(図7(e))。ここで、図7(e)に例示するように、第二誘電体層5は、第一誘電体層4の周囲で有機半導体層3と接触する接触部Xを有し、接触部Xにおける有機半導体層3および第二誘電体層5の界面に、有機半導体層3と第二誘電体層5とが混ざり合った混合層6を形成する。
なお、上記ソース電極およびドレイン電極形成工程については、上記「1.第1態様」の「(4)その他の工程」の項において説明したものと同様であるので、ここでの説明は省略する。
また、本態様においては、上記他の工程として、上記有機半導体層形成工程の前に、基板を用い、上記基板上に上記ソース電極および上記ドレイン電極を形成するソース電極およびドレイン電極形成工程と、上記第一誘電体層および第二誘電体層形成工程の後に、上記第二誘電体層上にゲート電極を形成するゲート電極形成工程とを有していてもよい。上記ソース電極およびドレイン電極形成工程、ならびにゲート電極形成工程を有することにより、トップゲート・ボトムコンタクト型の有機半導体素子を形成することができる。
本態様の有機半導体素子の製造方法が、上記ソース電極およびドレイン電極形成工程とゲート電極形成工程とを有する場合、図8に例示するように、基板11を用い(図8(a))、基板11上にソース電極1およびドレイン電極2を形成し(図8(b)、ソース電極およびドレイン電極形成工程)、ソース電極1およびドレイン電極2を覆うように有機半導体層3を形成し(図8(c)、有機半導体層形成工程)、第二誘電体層形成用樹脂5’上に第一誘電体層4を形成してなる誘電体層積層体7を用い(図8(d))、第一誘電体層4が有機半導体層3上の少なくともソース電極1およびドレイン電極2間のチャネル領域C上に配置されるように誘電体層積層体7を圧着させることにより、第一誘電体層4を覆うように有機半導体層3上に、第二誘電体層5を形成し(図8(e)、第一誘電体層および第二誘電体層形成工程)、第二誘電体層5上にゲート電極12を形成し(図8(f)、ゲート電極形成工程)、有機半導体素子10を製造する(図8(f))。ここで、図8(e)に例示するように、第二誘電体層5は、第一誘電体層4の周囲で有機半導体層3と接触する接触部Xを有し、接触部Xにおける有機半導体層3および第二誘電体層5の界面に、有機半導体層3と第二誘電体層5とが混ざり合った混合層6を形成する。なお、図8は、本態様の有機半導体素子の製造方法の他の例を示す工程図である。
なお、上記ソース電極およびドレイン電極形成工程、ならびに上記ゲート電極形成工程については、上記「1.第1態様」の「(4)その他の工程」の項において説明したものと同様であるので、ここでの説明は省略する。
また、本態様の有機半導体素子の製造方法によりトップゲート・ボトムコンタクト型の有機半導体素子を製造する場合、上述したゲート電極形成工程を有する代わりに、本態様における第一誘電体層および第二誘電体層形成工程が、図9に例示するように、任意の基材21と、基材21上に形成されたゲート電極12と、ゲート電極12を覆うように基材21上に積層された第二誘電体層形成用樹脂5’と、第二誘電体層形成用樹脂5’上に形成された第一誘電体層4とを有する積層体24を用い(図9(a))、第一誘電体層4が有機半導体層3上の少なくともソース電極1およびドレイン電極2間のチャネル領域C上に配置されるように積層体24を圧着させることにより、第一誘電体層4を覆うように有機半導体層3上に、第二誘電体層5を形成する工程(図9(b))、または、図10に例示するように、任意の基材21と、基材21上に積層された第二誘電体層形成用樹脂5’と、第二誘電体層形成用樹脂5’上に形成されたゲート電極12と、ゲート電極12上に形成された第一誘電体層4とを有する積層体25を用い(図10(a))、第一誘電体層4が有機半導体層3上の少なくともソース電極1およびドレイン電極2間のチャネル領域C上に配置されるように積層体25を圧着させることにより、第一誘電体層4を覆うように有機半導体層3上に、第二誘電体層5を形成する工程(図10(b))であってもよい。この場合、第一誘電体層および第二誘電体層形成工程後に、基材21を剥離してもよく、剥離しなくてもよい。なお、図9および図10は、本態様の有機半導体素子の製造方法における第一誘電体層および第二誘電体層形成工程の一例を示す工程図であり、説明していない符号については図7と同様であるので、ここでの説明は省略する。
B.有機半導体素子
次に、本発明の有機半導体素子について説明する。本発明の有機半導体素子は、ソース電極およびドレイン電極と、上記ソース電極および上記ドレイン電極を覆うように形成された有機半導体層と、上記有機半導体層上の少なくとも上記ソース電極および上記ドレイン電極間のチャネル領域上に形成された第一誘電体層と、上記第一誘電体層を覆うように上記有機半導体層上に形成された第二誘電体層と、を有し、上記第二誘電体層は、上記第一誘電体層の周囲で上記有機半導体層と接触する接触部を有し、上記接触部における上記有機半導体層および上記第二誘電体層の界面に、上記有機半導体層と上記第二誘電体層とが混ざり合った混合層が形成されていることを特徴とするものである。
このような本発明の有機半導体素子について、図面を参照しながら説明する。図11は、本発明の有機半導体素子の一例を示す概略断面図である。図11に例示するように、本発明の有機半導体素子10は、基板11、基板11上に形成されたゲート電極12、およびゲート電極12を覆うように基板11上に形成されたゲート絶縁層13を有する電極積層体14と、電極積層体14のゲート絶縁層13上に形成されたソース電極1およびドレイン電極2と、ソース電極1およびドレイン電極2を覆うように形成された有機半導体層3と、有機半導体層3上の少なくともソース電極1およびドレイン電極2間のチャネル領域C上に形成された第一誘電体層4と、第一誘電体層4を覆うように有機半導体層3上に形成された第二誘電体層5とを有するものである。また、図11に例示される本発明の有機半導体素子10においては、第二誘電体層5は、第一誘電体層4の周囲で有機半導体層3と接触する接触部Xを有し、接触部Xにおける有機半導体層3および第二誘電体層5の界面に、有機半導体層3と第二誘電体層が混ざり合った混合層6が形成されていることを特徴とするものである。
本発明によれば、有機半導体層および第二誘電体層の界面に混合層が形成されていることにより、混合層が形成された部分の有機半導体層では導電性が低下し、第一誘電体層に保護され、混合層が形成されていない部分の有機半導体層では導電性が維持されるため、有機半導体層の移動度が低下することなく有機半導体層がパターニングされた有機半導体素子とすることができる。
本発明の有機半導体素子は、少なくとも、ソース電極およびドレイン電極と、有機半導体層と、第一誘電体層と、第二誘電体層と、混合層とを有するものであり、必要に応じて他の構成を有していてもよいものである。
以下、本発明の有機半導体素子における各構成について説明する。
1.有機半導体層
まず、本発明における有機半導体層について説明する。本発明における有機半導体層は、ソース電極およびドレイン電極を覆うように形成されるものである。上記有機半導体層は、通常、有機半導体材料からなるものである。なお、本発明に用いられる有機半導体材料については、上記「A.有機半導体素子の製造方法」の項において説明したものと同様であるので、ここでの説明は省略する。また、上記有機半導体層の厚み等についても、上記「A.有機半導体素子の製造方法」の項において説明したものと同様である。
2.第二誘電体層
次に、本発明における第二誘電体層について説明する。本発明における第二誘電体層は、第一誘電体層を覆うように上記有機半導体層上に形成されるものである。また、上記第二誘電体層は、上記第一誘電体層の周囲で上記有機半導体層と接触する接触部を有するものである。上記第二誘電体層の材料および厚み等、ならびに上記接触部については、上記「A.有機半導体素子の製造方法」の項において説明したものと同様であるので、ここでの説明は省略する。
3.混合層
次に、本発明における混合層について説明する。本発明における混合層は、上記接触部における上記有機半導体層および上記第二誘電体層の界面に、上記有機半導体層と上記第二誘電体層とが混ざり合ったものである。上記混合層が形成されていることを判断する方法、および上記混合層の詳細については、上記「A.有機半導体素子の製造方法」の項において説明したものと同様であるので、ここでの説明は省略する。
4.第一誘電体層
次に、本発明における第一誘電体層について説明する。本発明における第一誘電体層は、上記有機半導体層上の少なくともソース電極およびドレイン電極間のチャネル領域上に形成されるものである。上記第一誘電体層の材料および厚み等については、上記「A.有機半導体素子の製造方法」の項において説明したものと同様であるので、ここでの記載は省略する。
なお、本発明における第一誘電体層は、有機半導体層を侵さないものである。ここで、「第一誘電体層が有機半導体層を侵さない」とは、有機半導体層および第一誘電体層の界面に、有機半導体層と第一誘電体層とが混ざり合った混合層を有さないことをいう。第一誘電体層が有機半導体層との界面に上記混合層を有さないことは、有機半導体層と第二誘電体層とが混ざり合った混合層の判断方法と同様の方法によって判断することができる。
5.ソース電極およびドレイン電極
次に、本発明におけるソース電極およびドレイン電極について説明する。本発明におけるソース電極およびドレイン電極は、互いに一定の間隔をもって対向するように形成されるものである。また、ソース電極およびドレイン電極間に設けられた間隔は、チャネル領域となるものである。上記ソース電極および上記ドレイン電極については、上記「A.有機半導体素子の製造方法」の項において記載したものと同様であるので、ここでの説明は省略する。
6.有機半導体素子
本発明の有機半導体素子は、少なくとも、上記ソース電極および上記ドレイン電極、上記有機半導体層、上記第一誘電体層、上記第二誘電体層、および混合層を有するものであり、必要に応じて他の構成を有していてもよいものである。本発明に用いられる他の構成としては、特に限定されるものではなく、本発明の有機半導体素子の用途や、本発明の有機半導体素子の製造方法等に応じて、所望の機能を有するものを適宜選択して用いることができる。本発明においては、上記他の構成として、通常、基板、ゲート電極、およびゲート絶縁層が用いられる。なお、基板、ゲート電極、およびゲート絶縁層については、上記「A.有機半導体素子の製造方法」の項において説明したものと同様であるので、ここでの説明は省略する。
本発明においては、上記ソース電極および上記ドレイン電極が、基板と、上記基板上に形成されたゲート電極と、上記ゲート電極を覆うように上記基板上に形成されたゲート絶縁層とを有する電極積層体の上記ゲート絶縁層上に形成されていてもよい。本発明の有機半導体素子がこのような構成を有することで、ボトムゲート・ボトムコンタクト型の有機半導体素子とすることができる。上述した図11に例示するように、本発明の有機半導体素子10においては、ソース電極1およびドレイン電極2が、基板11と、基板11上に形成されたゲート電極12と、ゲート電極12を覆うように基板11上に形成されたゲート絶縁層13とを有する電極積層体14のゲート絶縁層13上に形成されていてもよい。
また、本発明においては、上記ソース電極および上記ドレイン電極が基板上に形成され、ゲート電極が第一誘電体層上または第二誘電体層上に形成されていてもよい。本発明の有機半導体素子がこのような構成を有することで、トップゲート・ボトムコンタクト型の有機半導体素子とすることができる。図12に例示するように、本発明の有機半導体素子10においては、ソース電極1およびドレイン電極2が基板11上に形成され、ゲート電極12が第一誘電体層4上に形成されていてもよく、図13に例示するように、本発明の有機半導体素子10においては、ソース電極1およびドレイン電極2が基板11上に形成され、ゲート電極12が第二誘電体層5上に形成されていてもよい。なお、図12および図13は、本発明の有機半導体素子の他の例を示す概略断面図であり、説明していない符号については図11と同様であるので、ここでの説明は省略する。
本発明の有機半導体素子は、例えば、上記「A.有機半導体素子の製造方法」の項において説明した方法により製造することができる。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
以下、実施例を挙げることにより、本発明について具体的に説明する。
[実施例1]
(電極積層体の作製)
<基板、ゲート電極およびゲート絶縁層>
基板としては、厚さ約3000Å(300nm)の酸化ケイ素層が付した厚さ0.6mmのn−ヘビードープシリコンウエハを用いた。これは、n−ヘビードープシリコン部がゲート電極として機能する一方、酸化ケイ素層はゲート絶縁層として働くものであり、その静電容量は約11nF/cm(ナノファラッド/平方センチメートル)であった。
(ソース電極およびドレイン電極形成工程)
上記電極積層体の上記ゲート絶縁層上に、厚さ30nmのAuを、W(幅)=1000μm、L(長さ)=50μmにてシャドウマスクを通して真空蒸着し、ソース電極およびドレイン電極とした。
(有機半導体層形成工程)
上記ソース電極および上記ドレイン電極を覆うように上記ゲート絶縁層上に、有機半導体材料である6,13‐ビス(トリイソプロピルシリルエチニル)ペンタセン(TIPSペンタセン)を1wt%でキシレンに溶解させた有機半導体層形成用塗工液を厚さ40nmとなるように、スピンコート(1000rpm、30秒)し、100℃で1分間乾燥することにより、有機半導体層を形成した。
(第一誘電体層形成工程)
上記有機半導体層上の少なくとも上記ソース電極および上記ドレイン電極間のチャネル領域上に、Teflon AF(三井・デュポンフルオロケミカル株式会社製)を6wt%でフロリナートFC−40(住友スリーエム株式会社製)に溶解させた第一誘電体層形成用塗工液をスクリーン印刷法にて塗布し、100℃で20分間乾燥することにより、厚さ1μmの第一誘電体層を形成した。
(第二誘電体層形成工程)
上記第一誘電体層を覆うように上記有機半導体層上に、ポリメタクリル酸メチル(PMMA)を5wt%でPEGMEAに溶解させた第二誘電体層形成用塗工液をスピンコート法にて塗布し、100℃で10分間乾燥することにより、厚さ0.5μmの第二誘電体層を形成することで、有機半導体素子を作製した。
[比較例1]
上記第二誘電体層形成工程を行わなかったこと以外は、実施例1と同様の方法により、有機半導体素子を作製した。
[実施例2]
上記第一誘電体層形成工程および上記第二誘電体層形成工程の代わりに、下記の第一誘電体層および第二誘電体層形成工程を行ったこと以外は、実施例1と同様の方法により、有機半導体素子を作製した。
(第一誘電体層および第二誘電体層形成工程)
第二誘電体層形成用樹脂である厚さ100μmのパウチフィルム(株式会社明光商会製)上に、Teflon AF(三井・デュポンフルオロケミカル株式会社製)を6wt%でフロリナートFC−40(住友スリーエム株式会社製)に溶解させた第一誘電体層形成用塗工液をスクリーン印刷法にて塗布し、100℃で10分間乾燥することにより、厚さ1μmの第一誘電体層を形成することで、誘電体層積層体を形成した。上記誘電体層積層体を用い、上記第一誘電体層が上記有機半導体層上の少なくとも上記ソース電極および上記ドレイン電極間のチャネル領域上に配置されるように上記誘電体層積層体をラミネータ(GLM350R6:日本GBC株式会社製)にて100℃で加熱圧着させることにより、上記第一誘電体層を覆うように上記有機半導体層上に第二誘電体層を形成することで、有機半導体素子を作製した。
[比較例2]
上記第一誘電体層および第二誘電体層形成工程を行わなかったこと以外は、実施例2と同様の方法により、有機半導体素子を作製した。
[実施例3]
上記第二誘電体層形成工程の代わりに、下記の第二誘電体層形成工程を行ったこと以外は、実施例1と同様の方法により、有機半導体素子を作製した。
(第二誘電体層形成工程)
上記第一誘電体層を覆うように上記有機半導体層上に、第二誘電体層形成用樹脂である厚さ100μmのパウチフィルム(株式会社明光商会製)をラミネータ(GLM350R6:日本GBC株式会社製)にて100℃で加熱圧着させることにより、第二誘電体層を形成することで、有機半導体素子を作製した。
[比較例3]
上記第二誘電体層形成工程を行わなかったこと以外は、実施例3と同様の方法により、有機半導体素子を作製した。
[評価]
(有機半導体素子の観察)
上記実施例および比較例において作製した有機半導体素子について、角度分解型微小領域X線光電子分光装置(Theta Probe:Thermofisherscientific社製)を用いて測定した。測定は、実施例1においては有機半導体素子上面から、実施例2、実施例3においてはパウチフィルムを剥がした後、上面から行った。その結果、実施例1〜3において、第一誘電体層が形成されていない部分で、有機半導体層および第二誘電体層に由来するピークが観測されており、第一誘電体層が形成されていない部分で、有機半導体層と第二誘電体層との混合層が形成されていることが確認された。
(トランジスタ特性評価)
上記実施例および比較例において作製した有機半導体素子について、トランジスタ特性評価した。トランジスタ特性評価は、KEITHLEY製 237HIGH VOLTAGE SOURCE MEASUREMENT UNITで行った。キャリヤ移動度(μ)は、飽和領域(ゲート電圧V<ソース・ドレイン電圧VSD)におけるデータより、下記式に従って計算した。式中、Iは飽和領域におけるドレイン電流であり、WとLはそれぞれ半導体チャネルの幅と長さであり、Ciはゲート電極の単位面積当たりの静電容量であり、VおよびVはそれぞれ、ゲート電圧および閾電圧である。この装置のVは、飽和領域におけるIの平方根と、測定データからI=0を外挿して求めた装置のVとの関係から求めた。
=Ciμ(W/2L)(V−V
評価結果を以下の表1に示す。また、実施例1、比較例1、実施例2、比較例2、実施例3および比較例3で作製された有機半導体素子のトランジスタ特性評価の結果をそれぞれ図14〜図19に示す。なお、下記表1における移動度は5個以上のトランジスタから得られた有機半導体層の移動度の平均値であり、測定条件は大気下、ゲート電圧Vを+30V〜−50V、ソース・ドレイン電圧VSDを−50V印加した。また、図14〜図19におけるFEMは、有機半導体層の移動度を表す。
Figure 0005598410
図14および図15、ならびに表1に示されるように、実施例1では比較例1に比べて、有機半導体層の移動度は同程度であり、OFF電流値が大幅に低下していることが確認された。また、図16および図17、ならびに表1から同様に、実施例2では比較例2に比べて、有機半導体層の移動度が向上するとともにOFF電流値が低下していることが確認された。さらに、図18および図19、ならびに表1から同様に、実施例3では比較例3に比べて、有機半導体層の移動度は変わらず、OFF電流値が低下していることが確認された。以上の結果から、本発明の有機半導体素子の製造方法においては、簡便な工程で、従来のパッシベーション層に相当する第二誘電体層の形成と同時に、有機半導体層の移動度を低下させることなく有機半導体層をパターニングすることができたと考えられる。
1 … ソース電極
2 … ドレイン電極
3 … 有機半導体層
4 … 第一誘電体層
5 … 第二誘電体層
5’ … 第二誘電体層形成用樹脂
6 … 混合層
7 … 誘電体層積層体
10 … 有機半導体素子
11 … 基板
12 … ゲート電極
13 … ゲート絶縁層
14 … 電極積層体
C … チャネル領域
X … 接触部

Claims (7)

  1. ソース電極およびドレイン電極を覆うように有機半導体層を形成する有機半導体層形成工程と、
    前記有機半導体層上の少なくとも前記ソース電極および前記ドレイン電極間のチャネル領域上に、第一誘電体層を形成する第一誘電体層形成工程と、
    前記第一誘電体層を覆うように前記有機半導体層上に、第二誘電体層を形成する第二誘電体層形成工程と、
    を有し、
    前記第二誘電体層は、前記第一誘電体層の周囲で前記有機半導体層と接触する接触部を有し、前記接触部における前記有機半導体層および前記第二誘電体層の界面から前記有機半導体層内に、前記有機半導体層と前記第二誘電体層とが混ざり合った混合層を形成するものであり、
    前記第一誘電体層で保護された前記有機半導体層の部分では、前記有機半導体層および前記第一誘電体層の界面に前記混合層が形成されていないことを特徴とする有機半導体素子の製造方法。
  2. 前記第二誘電体層形成工程において、第二誘電体層形成用塗工液を塗布することにより、前記第二誘電体層を形成することを特徴とする請求項1に記載の有機半導体素子の製造方法。
  3. 前記第二誘電体層形成工程において、第二誘電体層形成用樹脂を圧着させることにより、前記第二誘電体層を形成することを特徴とする請求項1に記載の有機半導体素子の製造方法。
  4. ソース電極およびドレイン電極を覆うように有機半導体層を形成する有機半導体層形成工程と、
    第二誘電体層形成用樹脂上に第一誘電体層を形成してなる誘電体層積層体を用い、前記第一誘電体層が前記有機半導体層上の少なくとも前記ソース電極および前記ドレイン電極間のチャネル領域上に配置されるように前記誘電体層積層体を圧着させることにより、前記第一誘電体層を覆うように前記有機半導体層上に、第二誘電体層を形成する第一誘電体層および第二誘電体層形成工程と、
    を有し、
    前記第二誘電体層は、前記第一誘電体層の周囲で前記有機半導体層と接触する接触部を有し、前記接触部における前記有機半導体層および前記第二誘電体層の界面から前記有機半導体層内に、前記有機半導体層と前記第二誘電体層とが混ざり合った混合層を形成するものであり、
    前記第一誘電体層で保護された前記有機半導体層の部分では、前記有機半導体層および前記第一誘電体層の界面に前記混合層が形成されていないことを特徴とする有機半導体素子の製造方法。
  5. 前記有機半導体層形成工程の前に、基板と、前記基板上に形成されたゲート電極と、前記ゲート電極を覆うように前記基板上に形成されたゲート絶縁層とを有する電極積層体を用い、前記電極積層体の前記ゲート絶縁層上に前記ソース電極および前記ドレイン電極を形成するソース電極およびドレイン電極形成工程を有することを特徴とする請求項1から請求項4までのいずれかの請求項に記載の有機半導体素子の製造方法。
  6. ソース電極およびドレイン電極と、
    前記ソース電極および前記ドレイン電極を覆うように形成された有機半導体層と、
    前記有機半導体層上の少なくとも前記ソース電極および前記ドレイン電極間のチャネル領域上に形成された第一誘電体層と、
    前記第一誘電体層を覆うように前記有機半導体層上に形成された第二誘電体層と、
    を有し、
    前記第二誘電体層は、前記第一誘電体層の周囲で前記有機半導体層と接触する接触部を有し、前記接触部における前記有機半導体層および前記第二誘電体層の界面から前記有機半導体層内に、前記有機半導体層と前記第二誘電体層とが混ざり合った混合層が形成されており、
    前記第一誘電体層で保護された前記有機半導体層の部分では、前記有機半導体層および前記第一誘電体層の界面に前記混合層が形成されていないことを特徴とする有機半導体素子。
  7. 前記ソース電極および前記ドレイン電極が、基板と、前記基板上に形成されたゲート電極と、前記ゲート電極を覆うように前記基板上に形成されたゲート絶縁層とを有する電極積層体の前記ゲート絶縁層上に形成されていることを特徴とする請求項6に記載の有機半導体素子。
JP2011087642A 2011-04-11 2011-04-11 有機半導体素子の製造方法および有機半導体素子 Expired - Fee Related JP5598410B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011087642A JP5598410B2 (ja) 2011-04-11 2011-04-11 有機半導体素子の製造方法および有機半導体素子
PCT/JP2012/059928 WO2012141224A1 (ja) 2011-04-11 2012-04-11 有機半導体素子の製造方法および有機半導体素子
US14/110,643 US8999749B2 (en) 2011-04-11 2012-04-11 Method for manufacturing organic semiconductor element, and organic semiconductor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011087642A JP5598410B2 (ja) 2011-04-11 2011-04-11 有機半導体素子の製造方法および有機半導体素子

Publications (2)

Publication Number Publication Date
JP2012222203A JP2012222203A (ja) 2012-11-12
JP5598410B2 true JP5598410B2 (ja) 2014-10-01

Family

ID=47009391

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011087642A Expired - Fee Related JP5598410B2 (ja) 2011-04-11 2011-04-11 有機半導体素子の製造方法および有機半導体素子

Country Status (3)

Country Link
US (1) US8999749B2 (ja)
JP (1) JP5598410B2 (ja)
WO (1) WO2012141224A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120105740A1 (en) 2000-06-02 2012-05-03 Oakley, Inc. Eyewear with detachable adjustable electronics module
US9526513B2 (en) * 2013-03-13 2016-12-27 Howmedica Osteonics Corp. Void filling joint prosthesis and associated instruments
JP6191235B2 (ja) * 2013-05-20 2017-09-06 富士電機株式会社 有機トランジスタ及びその製造方法
US9302820B2 (en) * 2013-06-13 2016-04-05 Pouch Pac Innovations, Llc Flexible pouch with near field communication
JP2015041642A (ja) * 2013-08-20 2015-03-02 ソニー株式会社 電子デバイス、画像表示装置、及び、画像表示装置を構成する基板
GB2521139B (en) * 2013-12-10 2017-11-08 Flexenable Ltd Reducing undesirable capacitive coupling in transistor devices
JP6273374B2 (ja) * 2014-09-18 2018-01-31 富士フイルム株式会社 トランジスタ、および、トランジスタの製造方法
KR101943232B1 (ko) * 2014-09-25 2019-01-28 후지필름 가부시키가이샤 유기 전계 효과 트랜지스터, 유기 반도체 결정의 제조 방법, 및 유기 반도체 소자
CN104835835A (zh) * 2015-03-18 2015-08-12 南京华印半导体有限公司 一种固态电解质薄膜晶体管及其制备方法
WO2017110495A1 (ja) * 2015-12-22 2017-06-29 Dic株式会社 薄膜トランジスタの製造方法
KR101859222B1 (ko) * 2016-11-28 2018-05-21 주식회사 엔디디 나노 화합물 전계효과 트랜지스터 및 그 제조 방법
US20220045274A1 (en) * 2020-08-06 2022-02-10 Facebook Technologies Llc Ofets having organic semiconductor layer with high carrier mobility and in situ isolation

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5093985B2 (ja) 2004-01-16 2012-12-12 株式会社半導体エネルギー研究所 膜パターンの形成方法
JP4385812B2 (ja) * 2004-03-26 2009-12-16 株式会社日立製作所 薄膜トランジスタおよびその製造方法
JP4678574B2 (ja) * 2004-08-23 2011-04-27 株式会社リコー 積層構造体、積層構造体を用いた電子素子、電子素子アレイ及び表示装置
JP5025110B2 (ja) 2004-08-31 2012-09-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
GB0424342D0 (en) 2004-11-03 2004-12-08 Avecia Ltd Process and device
US20070040165A1 (en) * 2005-08-16 2007-02-22 Klaus Dimmler Method of fabricating organic FETs
CN101415715B (zh) * 2006-03-10 2012-10-10 住友化学株式会社 稠环化合物及其制造方法、聚合物、含有它们的有机薄膜,有机薄膜元件及有机薄膜晶体管
JP5217224B2 (ja) 2007-04-19 2013-06-19 凸版印刷株式会社 薄膜トランジスタの製造方法
JP5657379B2 (ja) 2007-04-25 2015-01-21 メルク パテント ゲゼルシャフト ミット ベシュレンクテル ハフツングMerck Patent Gesellschaft mit beschraenkter Haftung 電子装置の製造方法
JP2008277381A (ja) 2007-04-26 2008-11-13 Konica Minolta Holdings Inc 有機薄膜トランジスタの製造方法、表示デバイスの製造方法及び撮像デバイスの製造方法
CN101904011B (zh) * 2007-12-27 2012-12-26 索尼公司 薄膜半导体装置和场效应晶体管
JP5630036B2 (ja) * 2009-05-07 2014-11-26 セイコーエプソン株式会社 有機トランジスター、有機トランジスターの製造方法、電気光学装置および電子機器

Also Published As

Publication number Publication date
US8999749B2 (en) 2015-04-07
US20140027752A1 (en) 2014-01-30
WO2012141224A1 (ja) 2012-10-18
JP2012222203A (ja) 2012-11-12

Similar Documents

Publication Publication Date Title
JP5598410B2 (ja) 有機半導体素子の製造方法および有機半導体素子
Kim et al. Organic TFT array on a paper substrate
JP5657379B2 (ja) 電子装置の製造方法
Stolz et al. Investigation of solution-processed ultrathin electron injection layers for organic light-emitting diodes
US7754510B2 (en) Phase-separated dielectric structure fabrication process
US8853014B2 (en) Method of fabricating a thin-film transistor
WO2007099690A1 (ja) 有機トランジスタ及びその製造方法
CN107408510B (zh) 薄膜晶体管、薄膜晶体管的制造方法及使用了薄膜晶体管的图像显示装置
US20100140596A1 (en) Organic thin film transistor and method of manufacturing the same
US8552421B2 (en) Organic microelectronic device and fabrication method therefor
JP5807374B2 (ja) 薄膜トランジスタ基板の製造方法およびトップゲート構造薄膜トランジスタ基板
JP5810650B2 (ja) 有機半導体素子の製造方法および有機半導体素子
JP5891625B2 (ja) 有機半導体素子の製造方法および有機半導体素子
JP2013021189A (ja) 有機半導体素子の製造方法および有機半導体素子
JP5630364B2 (ja) 有機半導体素子の製造方法および有機半導体素子
JP2015135837A (ja) 半導体デバイス、表示装置、電子機器、及び、半導体デバイスの製造方法
JP6505857B2 (ja) 有機薄膜トランジスタおよび有機薄膜トランジスタの製造方法
JP5757142B2 (ja) 有機半導体素子の製造方法
JP2006261493A (ja) 薄膜トランジスタおよびその製造方法
JP2020088096A (ja) 薄膜トランジスタ及び画像表示装置
JP2004095874A (ja) 有機半導体素子及びその製造方法
JP5223294B2 (ja) 有機薄膜トランジスタの製造方法
JP2016072272A (ja) ショットキーダイオード
TW200814388A (en) Ambipolar semiconductor active layer of organiic thein film transistor and applications thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140221

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20140320

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140408

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140609

TRDD Decision of grant or rejection written
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20140709

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140715

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140728

R150 Certificate of patent or registration of utility model

Ref document number: 5598410

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees