TWI452681B - 固態成像裝置，固態成像裝置其製造方法，固態成像元件製造方法，及半導體裝置 - Google Patents

固態成像裝置，固態成像裝置其製造方法，固態成像元件製造方法，及半導體裝置 Download PDF

Info

Publication number
TWI452681B
TWI452681B TW099138201A TW99138201A TWI452681B TW I452681 B TWI452681 B TW I452681B TW 099138201 A TW099138201 A TW 099138201A TW 99138201 A TW99138201 A TW 99138201A TW I452681 B TWI452681 B TW I452681B
Authority
TW
Taiwan
Prior art keywords
semiconductor substrate
layer
region
state imaging
solid
Prior art date
Application number
TW099138201A
Other languages
English (en)
Other versions
TW201125112A (en
Inventor
Hiroyuki Kawashima
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of TW201125112A publication Critical patent/TW201125112A/zh
Application granted granted Critical
Publication of TWI452681B publication Critical patent/TWI452681B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

固態成像裝置，固態成像裝置其製造方法，固態成像元件製造方法，及半導體裝置
本發明係關於一種固態成像裝置、一種固態成像裝置之製造方法、一種固態成像元件之製造方法及一種半導體裝置。特定言之，本發明係關於：一種固態成像裝置，其中分層堆疊複數個半導體基板；一種固態成像裝置之製造方法；一種固態成像元件之製造方法，其中分層堆疊複數個半導體基板；及一種半導體裝置。
一般地，在半導體晶片之製造中，在複數個半導體晶片係形成於一晶圓上之後，用一刀片沿圍繞該等半導體晶片而設置之一切割道切割該晶圓，以便將該晶圓分成若干個別半導體晶片。
為抑制在用一刀片切割時出現裂痕，提出一種使得在切割時用於抑制薄膜剝落之發展的一防破裂壁(護環)係形成於定位在切割道中之一佈線層內側的結構。
近年來，已廣泛採用一種三維安裝技術，藉由該技術而使複數個半導體基板彼此黏合。日本未審查專利申請公開案第2008-182142號提出一種背照射型固態成像裝置，其中一半導體基板係黏合至一支撐基板。此外，亦提出一種半導體裝置，其中半導體晶圓係彼此黏合且藉由一穿透電極而彼此連接。
然而，在藉由三維安裝技術而安裝之半導體裝置中，一厚半導體基板(例如2微米至10微米)係內插於一表面(在切割時一刀片撞擊該表面)與支撐基板(其係一基座)之間。因此，該切割不同於一般切割。
因此，如圖20中所示，裂痕C於一半導體基板101與一絕緣薄膜(構成一佈線層之一絕緣薄膜)102(其係該半導體基板101之一上層)之間之一介面處擴散。此外，裂痕C亦在該絕緣薄膜(該佈線層)102(其係該半導體基板101之該上層)之內側擴散。因此，在藉由三維安裝技術而安裝之半導體裝置中，出現特定裂痕，其不會出現在非三維安裝之半導體裝置中。
當裂痕到達半導體晶片區時，發生產品瑕疵且可使良品率不利地降級。此處，在圖20中，元件符號103表示一護環且元件符號104表示一支撐基板。
期望提供一種固態成像裝置、一種固態成像裝置之製造方法、一種固態成像元件之製造方法及一種半導體裝置，即使在採用三維技術之一情況中其等亦可抑制破裂。
根據本發明之一實施例，一種固態成像裝置包含：一半導體基板，其經組態以包含具有一光電轉換區之一固態成像元件及沿該固態成像元件之一周邊而設置之一切割道區；一佈線層，其係經形成以分層堆疊在該半導體基板上；一支撐基板，其係經形成以分層堆疊在該佈線層上；及一凹槽，其係設置於該半導體基板中該切割道區之一刀片區與該固態成像元件之間並穿透該半導體基板。
設置於半導體基板中切割道區之刀片區與固態成像元件之間並穿透半導體基板的凹槽可抑制半導體基板與佈線層之間之一介面處之裂痕擴散。
此外，在佈線層之一區域中提供一護環層可抑制佈線層內側之裂痕擴散。佈線層之該區域對應於半導體基板之一區域，其介於切割道區中之刀片區與固態成像元件之間。
可認為當佈線層內側之裂痕擴散到達護環層時，裂痕改變其擴散方向而朝向一半導體基板側並於半導體基板與佈線層之間之介面處擴散。因此，較佳為護環層係形成於佈線層之區域中，該佈線層區域對應於半導體基板中刀片區與凹槽之間之一區域。
根據本發明之一實施例，一種固態成像裝置之製造方法包含以下步驟：在一半導體基板中形成一固態成像元件，其包含一光電轉換區；在該半導體基板中形成一凹槽，其具有介於一切割道區中之一刀片區與該固態成像元件之一形成區之間之一底部；在該凹槽中填充一預定材料；在該半導體基板之一表面上形成及分層堆疊一佈線層，該表面係位於形成填充有該預定材料之該凹槽之一側；及自該半導體基板之一表面使該半導體基板變薄以便移除該凹槽之該底部，該表面係相對於面向該佈線層之表面。
根據本發明之一實施例，一種固態成像元件之製造方法包含以下步驟：在一半導體基板中形成一固態成像元件，其包含一光電轉換區；在該半導體基板中形成一凹槽，其具有介於一切割道區中之一刀片區與該固態成像元件之一形成區之間之一底部；在該凹槽中填充一預定材料；在該半導體基板之一表面上形成及分層堆疊一佈線層，該表面係位於形成填充有該預定材料之該凹槽之一側；自該半導體基板之一表面使該半導體基板變薄以便移除該凹槽之該底部，該表面係相對於面向該佈線層之表面；及於該刀片區處切割變薄之半導體基板。
具有一底部之凹槽係形成於半導體基板中切割道區之刀片區與一固態成像元件之形成區之間，且接著，自半導體基板之表面(其係相對於面向佈線層之表面)使半導體基板變薄以便移除凹槽之該底部。因此，穿透半導體基板之凹槽可形成於半導體基板中切割道區之刀片區與該固態成像元件之間。凹槽可抑制半導體基板與佈線層之間之介面處之裂痕擴散。
此處，在包含光電轉換區之固態成像元件係形成於半導體基板中之後，具有一底部之凹槽可形成於半導體基板中切割道區之刀片區與固態成像元件之形成區之間，或在具有一底部之凹槽係形成於半導體基板中切割道區之刀片區與固態成像元件之形成區之間後，包含光電轉換區之固態成像元件可形成於半導體基板中。
根據本發明之一實施例，一種半導體裝置包含：一第一半導體基板，其經組態以包含一半導體晶片及沿該半導體晶片之一周邊而設置之一切割道區；一佈線層，其係經形成以分層堆疊在該第一半導體基板上；一第二半導體基板，其係經形成以分層堆疊在該佈線層上；及一凹槽，其係設置於該第一半導體基板中該切割道區之一刀片區與該半導體晶片之間並穿透該第一半導體基板。
設置於第一半導體基板中切割道區之刀片區與半導體晶片之間並穿透第一半導體基板之凹槽可抑制第一半導體基板與佈線層之間之一介面處之裂痕擴散。
在根據本發明之若干實施例之固態成像裝置、固態成像裝置之製造方法、固態成像元件之製造方法及半導體裝置中，可抑制裂痕且因此可實現製造良品率之改良。
下文將按以下順序描述本發明之若干實施例。
1.　實施例 2.　另一實施例 3.　修改 <1.實施例> [固態成像裝置之組態]
圖1示意性繪示應用本發明之一實施例的一固態成像裝置之一實例。在圖1所示之一固態成像裝置1中，形成複數個背照射型固態成像元件(半導體晶片)2且一切割道3係設置於該等固態成像元件2之間之一間隙中。此外，一刀片區4係設置於該切割道3中。
如圖2中所示，該固態成像裝置1包含安裝在一單一半導體基板上之一像素部分12及一周邊電路部分。該周邊電路部分包含一垂直選擇電路13、一取樣保持及相關雙重取樣(S/H及CDS)電路14、一水平選擇電路15、一時序產生器(TG)16、一自動增益控制(AGC)電路17、一A/D轉換電路18及一數位放大器19。
在像素部分12中，多個單位像素(下文將加以描述)係配置成矩陣，逐列設置一位址線及類似物，且逐行設置一信號線及類似物。
垂直選擇電路13依序逐列選擇像素並通過一垂直信號線而將每一像素行中各像素之一信號讀出至S/H及CDS電路14。該S/H及CDS電路14對自各像素行讀出之像素信號執行信號處理，諸如相關雙重取樣(CDS)。
水平選擇電路15依序獲取保持在S/H及CDS電路14中之像素信號並將該像素信號輸出至AGC電路17。該AGC電路17使自該水平選擇電路15接收之信號放大一適當增益並將該信號輸出至A/D轉換電路18。
A/D轉換電路18將自AGC電路17接收之一類比信號轉換為一數位信號並將該數位信號輸出至數位放大器19。該數位放大器19適當放大自該A/D轉換電路18接收之該數位信號並自一墊片(端子)輸出放大信號。
基於自時序產生器16輸出之各種類型之時序信號而分別操作垂直選擇電路13、S/H及CDS電路14、水平選擇電路15、AGC電路17、A/D轉換電路18及數位放大器19。
圖3示意性繪示像素部分12之一單位像素之電路組態之一實例。一單位像素包含一光電二極體21(例如)作為一光電轉換元件，且包含相對於一個光電二極體21作為主動元件之四個電晶體：一轉移電晶體22、一放大電晶體23、一定址電晶體24及一重設電晶體25。
光電二極體21將入射光光電轉換為對應於入射光之量的電荷量(在此情況中為一電子)。轉移電晶體22係連接於該光電二極體21與一浮動擴散區FD之間。當一驅動信號係通過一驅動佈線26而施加於該轉移電晶體22之一閘極(轉移閘極)時，該轉移電晶體22將藉由該光電二極體21之光電轉換而獲得之該電子轉移至該浮動擴散區FD。
放大電晶體23之一閘極係連接至浮動擴散區FD。該放大電晶體23係通過定址電晶體24而耦合至一垂直信號線27，並與像素部分外側之一恆定電流源I一起構成一源極隨耦器。當一位址信號係通過一驅動佈線28而施加於該定址電晶體24之一閘極且接通該定址電晶體24時，該放大電晶體23放大該浮動擴散區FD之一電位以將對應於該電位之一電壓輸出至該垂直信號線27。自各像素輸出之該電壓係通過該垂直信號線27而輸出至S/H及CDS電路14。
重設電晶體25係連接於一電源Vdd與浮動擴散區FD之間。當一重設信號係通過一驅動佈線29而施加於該重設電晶體25之一閘極時，該重設電晶體25將該浮動擴散區FD之一電位重設為一電源電位Vdd。因為轉移電晶體22、定址電晶體24及重設電晶體25之各自閘極係逐列耦合，所以對一列中之各自像素同時執行此等操作。
圖4係示意性繪示應用本發明之實施例之一固態成像裝置之一實例的一截面圖。此處，一背照射型固態成像元件自一表面(其上形成一佈線層38，以下稱為半導體基板之一「表面」)之一相對面(以下稱為一半導體基板之一「背面」)接收光。
圖4中所示之固態成像元件2主要係由一半導體支撐基板31、一半導體基板32、一鈍化薄膜35、一濾色器36及一微透鏡37構成。
半導體基板32係由一n型矽製成。此外，該半導體基板32包含構成一單位像素之複數個光接收部分33及一元件形成層39，其中形成若干主動元件(圖中未顯示)，諸如一MOS電晶體，其將藉由該等光接收部分33之光電轉換而獲得之一信號電荷轉換為一電信號並輸出該電信號。
光接收部分33對應於圖3中所示之光電二極體21且藉由一pn接面而組態於半導體基板32中。
此處，藉由使一矽晶圓變薄而形成半導體基板32，以便能夠自其之一背面接收光。
雖然其取決於固態成像元件之種類，但半導體基板32之厚度在用於可見光之一情況中約為2微米至6微米且在用於近紅外線之一情況中約為6微米至10微米。
以一多層化方式執行相對於主動元件(諸如MOS電晶體)之電佈線的佈線層38係形成於半導體基板32之表面上。用一內插二氧化矽層(圖中未顯示)將半導體支撐基板31黏合至該佈線層38。該佈線層38係由佈線34及覆蓋該佈線34之一絕緣薄膜43構成。
此外，設置半導體支撐基板31以便保證半導體基板32之強度。該半導體支撐基板31係(例如)一矽基板，且其厚度約為(例如)725微米。
濾色器36用(例如)紅(R)、綠(G)及藍(B)三色濾色器(配置成一RGB拜耳配置)執行空間分色。
此處，藉由任意調整濾色器36之一光譜特性而實現有利之色彩再現。
圖5係半導體基板32之像素部分之一主要部分放大圖。
一n型電荷累積區41係形成於半導體基板32之光接收部分33之一區域中。為使累積信號電荷之一區域靠近半導體基板32之一表面側，較佳地形成該電荷累積區41使得雜質濃度朝半導體基板32之該表面側變高。或者，為有效率地吸收入射光，可形成該電荷累積區41使得區域朝半導體基板32之一背面變大。
此外，在半導體基板32中，一p型井42係形成於電荷累積區41之一周邊處。一淺p型電洞累積區44係形成於光接收部分33之區域中以被定位於半導體基板32之表面側處。
由氧化矽製成之一元件隔離絕緣薄膜40係形成於半導體基板32之表面側處。此外，一n型浮動擴散區(FD)45係形成於半導體基板32之表面側處。
一p型區46係形成於浮動擴散區45與電荷累積區41之間，以便使浮動擴散區45與電荷累積區41電隔離。
此處，切割道3(將成為切除固態成像元件2之各者的一區域)係形成於相鄰固態成像元件2之間之一間隙中。一防破裂壁53及一護環54係形成於切割道3中(參考圖4)。
特定言之，在半導體基板32中，防破裂壁53係形成於切割道3中之刀片區4之兩側處。在佈線層38中，護環54係形成於切割道3中之刀片區4之兩側處。
切割道3之寬度係取決於刀片區4之寬度、護環54之寬度及防破裂壁53之寬度且約為50微米至200微米。此處，根據一刀片之刀片寬度及變動而判定刀片區4之寬度，以便被設置為約30微米至80微米。
護環54係在固態成像元件2之佈線層38之一形成過程中同時形成且主要係由與佈線34之材料相同之材料(例如鋁、銅、鎢或類似物)製成。護環54之作用係抑制佈線層38內側之裂痕擴散並抑制一半導體晶片側處之一壁吸濕，且其寬度被設定為約3微米至20微米。
形成防破裂壁53使得以一方式形成一凹槽55以穿透元件形成層39且該凹槽55填充有(例如)一預定材料(例如一絕緣薄膜、一導電薄膜或由一絕緣薄膜及一導電薄膜構成之一分層薄膜)56。或者，該凹槽55之整個內側可為空心(即：該凹槽55不填充任何材料)或該凹槽55之一部分可填充有一預定材料。
當防破裂壁53係經形成以具有約0.1微米至20微米範圍內之寬度時，該防破裂壁53可抑制半導體基板32與佈線層38之間之一介面處之裂痕擴散。
防破裂壁53之特定組態之實例包含以下組態：如圖6中所示，(1)其中一SiN層或一SiO2 層係形成於凹槽55之一壁表面上且凹槽55之內側填充有多晶矽之組態(參考圖6中之A部分)；(2)其中凹槽55填充有SiN之組態(參考圖6中之B部分)；(3)其中凹槽55未填充任何材料之組態(參考圖6中之C部分)；(4)其中一層Ti層、一層TiN層、一層Ta層或一層TaN層係形成於凹槽55之該壁表面上且該凹槽55之內側填充有AL或ALCu之組態(參考圖6中之D部分)；(5)其中一層Ti層、一層TiN層、一層Ta層或一層TaN層係形成於凹槽55之該壁表面上且凹槽55之內側填充有Cu之組態(參考圖6中之E部分)；(6)其中一層Ti層或一層TiN層係形成於該凹槽55之該壁表面上且凹槽55之內側填充有鎢之組態(參考圖6中之F部分)；(7)其中凹槽55填充有SiO2 之組態(參考圖6中之G部分)；及(8)其中凹槽55填充有SiOC，其係具有一低介電常數之一材料之組態(參考圖6中之H部分)。
此處，關於裂痕，當防破裂壁53之一特性(硬度或剛性模量)與其中出現裂痕之一薄膜之特性之間之差異增大時，改良破裂抑制力。此處，即使在其中出現裂痕之該薄膜與一填充材料之間之一介面處之黏著性較弱的一情況中，亦可使裂痕充分遠離一上層。
例如，在一層SiN層係形成於凹槽55之壁表面上且凹槽55之內側填充有多晶矽的一情況中(在圖6之A部分之情況中)，雖然其中出現裂痕之薄膜與填充材料之間之介面處之黏著性較弱，但裂痕會沿介面朝向一上層擴散(參考圖7A)。此外，在一層TiN層係形成於凹槽55之壁表面上且凹槽55之內側填充有鎢的一情況中(在圖6之F部分之情況中)，裂痕之一方向於介面處改變，這是因為填充材料較硬(參考圖7B)。此外，在凹槽55填充有SiOC之一情況中(在圖6之H部分之情況中)，填充材料自身破裂，這是因為填充材料較軟，且裂痕因此朝向該上層擴散(參考圖7C)。
因為防破裂壁53係自半導體基板32之表面曝露，所以防破裂壁53可充當一對準標記。
此處，聚焦於作為一對準標記之一功能而言，當材料間之反射率差異較大時該標記之可見度較高。因此，因為矽之光學透射率較高，所以可認為在上述圖6之A部分、B部分、C部分、G部分及H部分之情況中該標記具有高可見度。
此外，因為金屬之反射率係高於矽之反射率，所以可認為在上述圖6之D部分、E部分及F部分之情況中標記具有高可見度。
此外，在設置材料之一邊緣級差的一情況中，可認為標記具有高可見度。因為圖6之A部分、D部分、E部分及F部分之情況具有一雙層結構，所以可形成一級差，藉此可認為標記具有高可見度。
關於防破裂壁53，凹槽55可不填充材料，但當使凹槽55保持敞開時，護環可因吸濕而受侵蝕。因此，較佳為凹槽55填充有某種材料。
[固態成像元件之操作]
以下描述如上所述而組態之固態成像元件之一操作。
首先，在一電荷累積期，藉由光接收部分33光電轉換自半導體基板32之背面入射之光，且產生對應於入射光之量的信號電荷。藉由光電轉換產生之該信號電荷於電荷累積區41中漂移並累積於該電荷累積區41中之電洞累積區44附近。
此處，在電荷累積期，將一負電壓施加於轉移電晶體22之一閘極電極且轉移電晶體22係處於一斷開狀態。
接著，在讀出時，將一正電壓施加於轉移電晶體22之閘極電極且使轉移電晶體22轉向處於一接通狀態。因此，累積在光接收部分33中之信號電荷被轉移至浮動擴散區45。
此處，浮動擴散區45之一電位根據轉移至浮動擴散區45之信號電荷量而改變。接著，藉由放大電晶體23而放大浮動擴散區45之該電位且將對應於該電位之一電壓輸出至垂直信號線27。
接著，在重設時，將一正電壓施加於重設電晶體25之一閘極電極，且浮動擴散區45係經重設以具有電源Vdd之一電壓。此時，藉由將一負電壓施加於轉移電晶體22之閘極電極而使轉移電晶體22轉向以處於斷開狀態。
重複執行上述電荷累積期、讀出操作及重設操作。
[製造方法]
以下描述如上所述而組態之固態成像裝置之製造方法。即：描述應用本發明之實施例的固態成像裝置之製造方法之一實例。同時，亦描述應用本發明之實施例的固態成像元件之製造方法之一實例。
在應用本發明之實施例的固態成像裝置之製造方法之實例中，如圖8A中所示，首先藉由一表面氧化法形成一絕緣薄膜57以分層堆疊在半導體基板(n型矽基板)32上。
接著，形成一層氮化矽層58(例如其充當一硬遮罩層)以分層堆疊在絕緣薄膜57上，且進一步形成一抗蝕薄膜59以分層堆疊在該層氮化矽層58上(參考圖8B)。
隨後，藉由採用通用光微影蝕刻技術而於抗蝕薄膜59上形成一圖案(參考圖8C)。
接著，藉由將抗蝕薄膜59用作為一蝕刻遮罩而處理氮化矽層58以便形成一凹槽圖案(如圖8D中所示)，且接著移除該抗蝕薄膜59。
隨後，如圖9E中所示，藉由將氮化矽層58(其上形成凹槽圖案)用作為一蝕刻遮罩而移除處理絕緣薄膜57及半導體基板32，以便在半導體基板32中形成具有一底部之凹槽55。
此處，凹槽55係經形成以具有大於稍後描述的過程中形成的像素部分12之厚度及保留在像素部分12上的半導體基板32之厚度之總厚度或大於其中形成像素部分12之元件形成層39之厚度的深度。
雖然於實施例之實例之稍後描述時間移除氮化矽層58，但可在具有一底部之凹槽55係形成於半導體基板32中之後立即移除氮化矽層58。
接著，如圖9F中所述，一絕緣薄膜60係形成於氮化矽層58上以便用該絕緣薄膜60填充凹槽55。
此處，絕緣薄膜60之一材料係預定材料56之一實例。
隨後，使用化學機械平面化(CMP)或類似方法來執行移除處理，以便移除氮化矽層58上之絕緣薄膜60(參考圖9G)。
此處，即使藉由移除處理亦不能移除保留在凹槽55中的凹槽55內側之絕緣薄膜60，且因此可形成防破裂壁53。
接著，如圖9H中所示，藉由濕式蝕刻處理而移除氮化矽層58及絕緣薄膜57。
藉由移除氮化矽層58及絕緣薄膜57，絕緣薄膜60自半導體基板32之表面凸出。
隨後，如圖10I中所示，藉由一通用像素部分形成技術而形成像素部分12(其包含光接收部分33，其係一光電轉換部分)。此處，光接收部分33係經形成為淺於防破裂壁53。
舉像素部分12之一形成方法之一實例，首先藉由一淺渠溝隔離(STI)技術形成元件隔離絕緣薄膜40。隨後，藉由一離子植入法形成n型電荷累積區41、p型井42、p型電洞累積區44、浮動擴散區45及p型區46。此等區之形成順序無特定限制。
接著，如圖10J中所示，在半導體基板32之表面上重複執行絕緣薄膜43之形成及佈線34之形成，以便形成佈線層38。另外，護環54係與佈線層38同時形成。
隨後，用一內插二氧化矽層(圖中未顯示)將由矽製成之半導體支撐基板31黏合至佈線層38(參見圖10K)。
接著，如圖11L中所示，使與半導體支撐基板31黏合之半導體基板32倒置以便將半導體基板32(其係一拋光物)定位於上表面側。
接著，如圖11M中所示，藉由研磨及拋光半導體基板32執行移除處理，直至曝露防破裂壁53。最後，藉由化學機械拋光處理半導體基板32之表面以使其變光滑及平坦。
此處，在實施例之移除處理中，當進行半導體基板32之移除時，曝露防破裂壁53。防破裂壁53之曝露使得能夠偵測背面研磨之一端點。
此外，因為在上述過程中形成淺於防破裂壁53之光接收部分33(在此情況中，因為半導體基板32被倒置，所以形成更短之光接收部分33)，所以移除處理不會影響光接收部分33。
接著，一光阻薄膜(圖中未顯示)係形成於半導體基板32之背面上，且執行圖案處理以便在對應於光接收部分33之一區域中形成一可見光導入口。此外，藉由CVD法而於該光阻薄膜上形成具有一光透射性之鈍化薄膜35，且形成濾色器36及微透鏡37。因此，可獲得圖11N中所示之固態成像裝置。
於切割道3處切割一晶圓級之半導體基板32以被分成若干個別晶片，且分別安裝、黏合及囊封此等晶片，由此被組態為若干個別固態成像元件。
因為防破裂壁53係形成於應用本發明之實施例的固態成像裝置中，所以在用一刀片切割時可防止裂痕到達固態成像元件，且因此可抑制切割之良品率降級。
即：如圖17A中所示，當半導體基板32與佈線層38之間之一介面處之裂痕C擴散到達防破裂壁53時，擴散方向改變，即可使裂痕C遠離一上層。因此，可防止裂痕C到達固態成像元件。
此外，在應用本發明之實施例的固態成像裝置中，護環54係經定位而比防破裂壁53更靠近刀片區，使得可預期佈線層38內側之裂痕擴散被極有效率抑制。
即：如圖17B中所示，可認為到達護環54之裂痕C改變其擴散方向而朝向半導體基板32側並於半導體基板32與佈線層38之間之介面處擴散。因此，藉由定位護環54使其比防破裂壁53更靠近刀片區，亦可於防破裂壁53處抑制改變其擴散方向後之裂痕C。
<2.另一實施例> [半導體裝置之組態]
圖12係示意性繪示應用本發明之另一實施例之一半導體裝置之一實例的一截面圖。在圖12所示之一半導體裝置66中，形成複數個半導體元件(半導體晶片)63且切割道3係設置於該等半導體元件63之間之一間隙處。此外，刀片區4係設置於切割道3中。
半導體元件63主要係由一半導體支撐基板61、一半導體基板62及一佈線層67構成。該佈線層67係由一佈線層67A及一佈線層67B構成。
半導體支撐基板61係由n型矽製成。該半導體支撐基板61包含一元件形成層，其中形成若干裝置，諸如一邏輯元件、一主動元件及一被動元件(例如金屬氧化物半導體場效電晶體(MOSFET))。
佈線層67A(其以一多層模式執行相對於若干裝置之電佈線)係形成於半導體支撐基板61之一表面上。
以一類似方式，半導體基板62亦係由n型矽製成。此外，半導體基板62亦包含一元件形成層，其中形成若干裝置，諸如一邏輯元件、一主動元件及一光接收元件(例如金屬氧化物半導體場效電晶體(MOSFET))。
此外，佈線層67B(其以一多層模式執行相對於若干裝置之電佈線)係形成於半導體基板62之一表面上。
用一黏著劑(圖中未顯示)來使佈線層67A與佈線層67B彼此黏合。
此處，在半導體基板62之彼此相鄰半導體元件63之間之一間隙中，形成切割道3(其將成為用於切除半導體元件63之各者的一區域)且防破裂壁53及護環54係形成於切割道3中(參考圖12)。
特定言之，在半導體基板62中，防破裂壁53係形成於切割道3中之刀片區4之兩側處。此外，在佈線層67B中，護環54係形成於切割道3中之刀片區4之兩側處。
此外，在佈線層67A中，護環54亦係形成於切割道3中之刀片區4之兩側處。
切割道3之寬度係取決於刀片區4之寬度、護環54之寬度及防破裂壁53之寬闊且約為50微米至200微米。根據一刀片之刀片寬度及變動而判定刀片區4之寬度，以便被設定為約30微米至80微米。
護環54在半導體元件63之佈線層67A及67B之一形成過程程中同時形成且主要係由與佈線之材料相同之材料(例如鋁、銅、鎢及類似物)製成。護環54之作用係抑制佈線層67A及67B內側之裂痕擴散並抑制半導體晶片側之一壁吸濕，且其寬度被設定為約3微米至20微米。
形成防破裂壁53使得以一方式形成一凹槽以穿透元件形成層且該凹槽填充有(例如)一預定材料(例如一絕緣薄膜、一導電薄膜或由一絕緣薄膜及一導電薄膜構成之一分層薄膜)。或者，該凹槽之整個內側可為空心(即：該凹槽不填充任何材料)或該凹槽之一部分可填充有一預定材料，如同早先所述之實施例。
[製造方法]
以下描述如上所述而組態之半導體裝置之製造方法。
即：描述應用本發明之另一實施例的半導體裝置製造方法之一實例。
在應用本發明之另一實施例的半導體裝置之製造方法之實例中，如圖13A中所示，首先藉由表面氧化法形成絕緣薄膜57以分層堆疊在半導體基板(n型矽基板)62上。
接著，形成(例如)氮化矽層58(其充當一硬遮罩層)以分層堆疊在絕緣薄膜57上，且進一步形成抗蝕薄膜59以分層堆疊在氮化矽層58上(參考圖13B)。
隨後，藉由採用通用光微影蝕刻技術而於抗蝕薄膜59上形成一圖案(參考圖13C)。
接著，藉由將抗蝕薄膜59用作為一蝕刻遮罩而處理氮化矽層58以便形成一凹槽圖案，如圖13D中所示，且接著移除該抗蝕薄膜59。
隨後，如圖14E中所示，藉由將氮化矽層58(其上形成凹槽之圖案)用作為一蝕刻遮罩而移除處理絕緣薄膜57及半導體基板62，以便在該半導體基板62中形成具有一底部之凹槽55。
此處，凹槽55係經形成以具有與變薄後之半導體基板62之厚度相同之深度。
雖然於另一實施例之實例之稍後描述時間移除氮化矽層58，但可在具有一底部之凹槽55係形成於半導體基板62中之後立即移除該氮化矽層58。
接著，如圖14F中所示，絕緣薄膜60係形成於氮化矽層58上以便用絕緣薄膜60填充凹槽55。
隨後，使用化學機械平面化(CMP)或類似方法來執行移除處理，以便移除氮化矽層58上之絕緣薄膜60(參考圖14G)。
此處，即使藉由移除處理亦不能移除保留在凹槽55中的凹槽55內側之絕緣薄膜60，且因此可形成防破裂壁53。
接著，如圖14H中所示，藉由濕式蝕刻處理而移除氮化矽層58及絕緣薄膜57。
藉由移除氮化矽層58及絕緣薄膜57，絕緣薄膜60自半導體基板62之表面凸出。
隨後，一元件隔離區71係形成於半導體基板62之表面上。特定言之，一隔離凹槽係形成於半導體基板62之表面上，且接著該隔離凹槽填充有由(例如)氧化矽製成之一絕緣薄膜，以便形成該元件隔離區71。藉由此元件隔離區71而界定半導體基板62之表面上之一主動區。
接著，(例如)一MOSFET 72係形成於由元件隔離區71包圍之主動區中。該MOSFET 72係由一源極/汲極區73、一閘極絕緣薄膜74及一閘極電極75構成。
此處，藉由在半導體基板62中離子植入一所需雜質(例如當MOSFET 72係一n通道型MOSFET時為磷(P)或砷(As)，或當MOSFET 72係一p通道型MOSFET時為硼(B))而形成源極/汲極區73。閘極絕緣薄膜74係由(例如)氧化矽製成且係形成於半導體基板62之表面上。另外，閘極電極75係由(例如)具有低電阻之多晶矽製成且係形成於該閘極絕緣薄膜74上。
隨後，在半導體基板62之表面上重複執行一絕緣薄膜之形成及一佈線之形成，以便形成佈線層67B。護環54係與佈線層67B同時形成(參考圖15I)。
在下文中，如上所獲得之一基板被稱為一黏合基板76。即：為便於描述，半導體基板62(其上形成佈線層67B)被稱為該黏合基板76。
隨後，如圖15J中所示，在黏合基板76上藉由研磨及拋光半導體基板62而執行移除處理，直至曝露防破裂壁53。最後，藉由化學機械拋光處理半導體基板62之表面以使其變光滑及平坦。
防破裂壁53之曝露能夠偵測背面研磨之一端點，如同早先所述之實施例。
接著，藉由與黏合基板76之製造過程相同之過程而製造圖16K中所示之一黏合支撐基板77。然而，該黏合支撐基板77之製造不包含防破裂壁53之形成過程。
此後，加熱黏合基板76及黏合支撐基板77並用(例如)一黏著劑(圖中未顯示)來將其等黏合，如圖16L中所示。因此，可獲得圖12中所示之一半導體裝置。
黏著劑之一材料之實例包含環氧樹脂、一乾燥薄膜、苯并環丁烯(BCB)、聚醯亞胺、UV固化樹脂及類似物。
於切割道3處切割一晶圓級之半導體基板62以被分成若干個別晶片，且分別安裝、黏合及囊封此等晶片，由此被組態為若干個別固態成像元件。
因為防破裂壁53係形成於應用本發明之另一實施例的固態成像裝置中，所以在用一刀片切割時可防止裂痕到達固態成像元件，且因此可抑制切割之良品率降級。
即：當半導體基板62與佈線層67B之間之一介面處之裂痕C擴散到達防破裂壁53時，擴散方向改變，即：可使裂痕C遠離一上層。因此，可防止裂痕C到達固態成像元件(參考圖17A)。
此外，在應用本發明之另一實施例的固態成像裝置中，護環54係經定位而比防破裂壁53更靠近刀片區，使得可預期佈線層67A及67B內側之裂痕擴散被極有效率抑制。
即：可認為到達護環54之裂痕C改變其擴散方向而朝向半導體基板62側並於半導體基板62與佈線層67B之間之介面處擴散。因此，藉由定位護環54使其比防破裂壁53更靠近刀片區，亦可於防破裂壁53處抑制改變其擴散方向後之裂痕C(參考圖17B)。
<3.修改> [關於護環]
在上述實施例之實例中，不僅形成防破裂壁53，且形成護環54。
然而，若防破裂壁53可藉由抑制半導體基板與佈線層之間之一介面處之裂痕而充分實現切割良品率之改良，則未必需要形成護環54。
然而，可認為護環54之形成能夠抑制佈線層內側之裂痕擴散且可進一步實現切割良品率之改良。因此，較佳地亦形成護環54。
[關於防破裂壁與護環之間之位置關係]
在上述實施例之實例中，護環54係形成於刀片區4之兩側處，且防破裂壁53係形成於護環54之外側處。
然而，只要可抑制裂痕擴散至固態成像元件及半導體元件，就可用任何位置關係。防破裂壁53可形成於刀片區4之兩側處，且護環54可形成於防破裂壁53之外側處。
然而，亦較佳為上述位置關係以便有效率地抑制到達護環54、改變其擴散方向及於半導體基板與佈線層之間之介面處擴散之裂痕。即：較佳為護環54係形成於刀片區4之兩側處，且防破裂壁53係形成於護環54之外側處。
[關於防破裂壁及護環之數目]
在上述實施例之實例中，一單一防破裂壁53係形成於刀片區4與半導體晶片之間。然而，當形成複數個防破裂壁及護環時，可改良裂痕抑制效果。
另一方面，當增加成形防破裂壁及護環之數目時，可不利地無必要地擴大切割道3。
因此，雖然防破裂壁53及護環54之數目沒有特定限制，但數目應取決於切割道3之一區域而決定。
[關於護環之形成區]
在首先所述實施例之實例中，護環係形成於佈線層之幾乎整個區域中。另一方面，在其次所述實施例之實例中，護環未形成於佈線層67A中之半導體支撐基板側處的區域之一部分中且未形成於佈線層67B中之半導體基板側處的區域之一部分中。
此處，護環較佳係形成於佈線層之幾乎整個區域中(自抑制裂痕之觀點)，但護環未必需要形成於佈線層之整個區域中。
[關於濾色器]
在首先所述實施例之實例中，使用具有RGB拜耳配置之濾色器36。然而，可使用一有機光電轉換薄膜以便改良色彩再現能力並實現具有高精度之固態成像元件2。
圖18示意性繪示首先所述實施例之一修改。在圖18所示之固態成像元件2中，形成有機光電轉換薄膜82以分層堆疊在鈍化薄膜35上，且利用一內插隔離層83而於有機光電轉換薄膜82上進一步形成有機濾色層84。
形成有機濾色層84以對應於光接收部分33。例如，為獲取藍光(B)及紅光(R)，形成有機濾色層84使得青光有機濾色層84C及黃光有機濾色層84Y係以方格方式配置。此外，將入射光聚焦於光接收部分33之各者上的微透鏡37係形成於有機濾色層84之各者上。
有機光電轉換薄膜82之綠(G)色素之實例包含若丹明色素、酞菁衍生物、喹吖啶酮、曙紅Y及以部花青及其等衍生物表示之次甲基染料。
修改之固態成像裝置1自有機光電轉換薄膜82獲取一綠光(G)信號，且自青光與黃光有機濾色層84之一組合獲取藍光(B)及紅光(R)。
以下參考圖19A及圖19B而描述有機光電轉換薄膜82之一平面配置(編碼)及有機濾色層84之一平面配置的一實例。
如圖19A中所示，用於獲取綠光(G)之有機光電轉換薄膜82係配置於所有像素中。如圖19B中所示，青光及黃光有機濾色層84係以方格方式配置。藉由以下原理而實現將光分成藍光(B)成分與紅光(R)成分。
即：在獲取藍光(B)時，藉由青光有機濾色層84C之吸收而移除一紅光(R)成分，隨後藉由綠光(G)有機光電轉換薄膜82之吸收而移除一綠光(G)成分，且因此可藉由留下之一藍光(B)成分而獲取藍光(B)。
另一方面，在獲取紅光(R)時，藉由黃光有機濾色層84Y之吸收而移除一藍光(B)成分，隨後藉由綠光(G)有機濾色光電轉換薄膜82之吸收而移除一綠光(G)成分，且因此藉由留下之一紅光(R)成分而獲取紅光(R)。
藉由上述組態，可輸出綠(G)、藍(B)及紅(R)之單色信號。
此處，青光有機濾色層84C及黃光有機濾色層84Y係配置成一所謂之方格圖案配置，使得空間亮度及色度解析度被稍微降級。然而，可極大改良色彩再現能力。
本申請案含有與2009年11月30日於日本專利局申請之日本優先專利申請案JP2009-271280中所揭示標的有關之標的，該案之全文以引用方式併入本文中。
熟習此項技術者應瞭解，可根據設計要求及其他因素而進行各種修改、組合、子組合及變更，只要其等係在隨附請求項或其等之等效物範圍內。
1．．．固態成像裝置
2．．．固態成像元件
3．．．切割道
4．．．刀片區
12．．．像素部分
13．．．垂直選擇電路
14．．．取樣保持及相關雙重取樣(S/H及CDS)電路
15．．．水平選擇電路
16．．．時序產生器(TG)
17．．．自動增益控制(AGC)電路
18．．．A/D轉換電路
19．．．數位放大器
21．．．光電二極體
22．．．轉移電晶體
23．．．放大電晶體
24．．．定址電晶體
25．．．重設電晶體
26．．．驅動佈線
27．．．垂直信號線
28．．．驅動佈線
29．．．驅動佈線
31．．．半導體支撐基板
32．．．半導體基板
33．．．光接收部分
34．．．佈線
35．．．鈍化薄膜
36．．．濾色器
37．．．微透鏡
38．．．佈線層
39．．．元件形成層
40．．．元件隔離絕緣薄膜
41．．．電荷累積區
42．．．p型井
43．．．絕緣薄膜
44．．．p型電洞累積區
45．．．n型浮動區(FD)
46．．．p型區
53．．．防破裂壁
54．．．護環
55．．．凹槽
57．．．絕緣薄膜
58．．．氮化矽層
59．．．抗蝕薄膜
60．．．絕緣薄膜
61．．．半導體支撐基板
62．．．半導體基板
63．．．半導體元件
66．．．半導體裝置
67．．．佈線層
67A．．．佈線層
67B．．．佈線層
71．．．元件隔離區
72．．．金屬氧化物半導體場效電晶體(MOSFET)
73．．．源極/汲極區
74．．．閘極絕緣薄膜
75．．．閘極電極
76．．．黏合基板
77．．．黏合支撐基板
82．．．有機光電轉換薄膜
83．．．隔離層
84．．．有機濾色層
84C．．．青光有機濾色層
84Y．．．黃光有機濾色層
101．．．半導體基板
102．．．絕緣薄膜
103．．．護環
104．．．支撐基板
C．．．裂痕
圖1示意性繪示應用本發明之一實施例的一固態成像裝置之一實例；
圖2示意性繪示該固態成像裝置；
圖3示意性繪示一像素部分之一單位像素之電路組態之一實例；
圖4係示意性繪示應用本發明之實施例之固態成像裝置之一實例的一截面圖；
圖5係一半導體基板之像素部分之一主要部分放大圖；
圖6示意性繪示一防破裂壁之組態；
圖7A至圖7C示意性繪示藉由防破裂壁而抑制裂痕；
圖8A至圖8D示意性繪示應用本發明之實施例的固態成像裝置之製造方法之一實例(1)；
圖9E至圖9H示意性繪示應用本發明之實施例的固態成像裝置之製造方法之實例(2)；
圖10I至圖10K示意性繪示應用本發明之實施例的固態成像裝置之製造方法之實例(3)；
圖11L至圖11N示意性繪示應用本發明之實施例的固態成像裝置之製造方法之實例(4)；
圖12係示意性繪示應用本發明之另一實施例之一半導體裝置之一實例的一截面圖；
圖13A至圖13D示意性繪示應用本發明之另一實施例的半導體裝置之製造方法之一實例(1)；
圖14E至圖14H示意性繪示應用本發明之另一實施例的半導體裝置之製造方法之實例(2)；
圖15I及圖15J示意性繪示應用本發明之另一實施例的半導體裝置之製造方法之實例(3)；
圖16K及圖16L示意性繪示應用本發明之另一實施例的半導體裝置之製造方法之實例(4)；
圖17A及圖17B示意性繪示本發明之若干實施例之一有利效果；
圖18示意性繪示首先所述實施例之一修改；
圖19A及圖19B示意性繪示有機光電轉換薄膜之一平面配置(編碼)及有機濾色層之一平面配置的一實例；及
圖20示意性繪示裂痕擴散。
1．．．固態成像裝置
2．．．固態成像元件
3．．．切割道
4．．．刀片區
12．．．像素部分
31．．．半導體支撐基板
32．．．半導體基板
33．．．光接收部分
34．．．佈線
35．．．鈍化薄膜
36．．．濾色器
37．．．微透鏡
38．．．佈線層
39．．．元件形成層
43．．．絕緣薄膜
53．．．防破裂壁
54．．．護環

Claims (7)

  1. 一種固態成像裝置，其包含：一半導體基板，其經組態以包括具有一光電轉換區之一固態成像元件及沿該固態成像元件之一周邊而設置之一切割道區；一佈線層，其係經形成以分層堆疊在該半導體基板上，其中該佈線層包括在一區域中之一護環層，該區域對應於該半導體基板中定位於該切割道區中之一刀片區與該固態成像元件之間的區域，且其中該佈線層及該護環層包括該相同材料；一支撐基板，其係經形成以分層堆疊在該佈線層上；及一凹槽，其係設置於該半導體基板中該切割道區之該刀片區與該固態成像元件之間，其中該凹槽穿透該半導體基板且其中該凹槽之一深度與該半導體基板之一深度相等。
  2. 如請求項1之固態成像裝置，其中該護環層係設置於一區域中，該區域對應於該半導體基板中定位於該刀片區與該凹槽之間的區域。
  3. 如請求項1之固態成像裝置，其中該凹槽之至少一部分填充有一預定材料。
  4. 如請求項1之固態成像裝置，其中整個該凹槽填充有一預定材料。
  5. 一種半導體裝置，其包含： 一第一半導體基板，其經組態以包括一半導體晶片及沿該半導體晶片之一周邊而設置之一切割道區；一佈線層，其係經形成以分層堆疊在該第一半導體基板上，其中該佈線層包括在一區域中之一護環層，該區域對應於該半導體基板中定位於該切割道區中之一刀片區與該半導體晶片之間的區域，且其中該佈線層級該護環層包括該相同材料；一第二半導體基板，其係經形成以分層堆疊在該佈線層上；及一凹槽，其係設置於該第一半導體基板中該切割道區之該刀片區與該半導體晶片之間且其中該凹槽穿透該第一半導體基板，且其中該凹槽之一深度與該半導體基板之一深度相等。
  6. 如請求項5之半導體裝置，其進一步包含：形成在該凹槽中之一防破裂壁，其中該防破裂壁包括以下至少一者：在該凹槽之一壁表面上之一SiN層及一SiO2 層；填充該凹槽之SiN；在該凹槽之一壁表面上之一Ti層、一TiN層、一Ta層及一TaN層之至少一者及填充該凹槽之一內側之AL或ALCu之至少一者；一Ti層、一TiN層、一Ta層及一TaN層之至少一者形成在該凹槽之一壁表面上，且Cu填充該凹槽之一內側；形成在該凹槽之一壁表面上之一Ti層或一TiN層之至 少一者，且鎢填充該凹槽之一內側；填充該凹槽之SiO2 ；及填充該凹槽之SiOC。
  7. 一種固態成像裝置，其包含：一半導體基板，其經組態以包括具有一光電轉換區之一固態成像元件及沿該固態成像元件之一周邊而設置之一切割道區；一佈線層，其係經形成以分層堆疊在該半導體基板上，其中該佈線層包括在一區域中之一護環層，該區域對應於該半導體基板中定位於該切割道區中之一刀片區與該固態成像元件之間的區域，且其中該佈線層及該護環層包括該相同材料；一支撐基板，其係經形成以分層堆疊在該佈線層上；及一凹槽，其係設置於該半導體基板中該切割道區之該刀片區與該固態成像元件之間，其中該溝槽穿透該半導體基板；形成在該凹槽中之一防破裂壁，其中該防破裂壁包括填充該凹槽之一內側之多晶矽，且其中一SiN層及一SiO2 層之至少一者形成在該凹槽之一壁表面上。
TW099138201A 2009-11-30 2010-11-05 固態成像裝置，固態成像裝置其製造方法，固態成像元件製造方法，及半導體裝置 TWI452681B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009271280A JP5532867B2 (ja) 2009-11-30 2009-11-30 固体撮像装置及びその製造方法、並びに固体撮像素子の製造方法及び半導体装置

Publications (2)

Publication Number Publication Date
TW201125112A TW201125112A (en) 2011-07-16
TWI452681B true TWI452681B (zh) 2014-09-11

Family

ID=44068220

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099138201A TWI452681B (zh) 2009-11-30 2010-11-05 固態成像裝置，固態成像裝置其製造方法，固態成像元件製造方法，及半導體裝置

Country Status (5)

Country Link
US (2) US8786055B2 (zh)
JP (1) JP5532867B2 (zh)
KR (1) KR101760945B1 (zh)
CN (1) CN102110696B (zh)
TW (1) TWI452681B (zh)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012033894A (ja) 2010-06-30 2012-02-16 Canon Inc 固体撮像装置
KR101712630B1 (ko) * 2010-12-20 2017-03-07 삼성전자 주식회사 반도체 소자의 형성 방법
JP6053256B2 (ja) 2011-03-25 2016-12-27 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体チップ及びその製造方法、並びに半導体装置
JP5826511B2 (ja) * 2011-04-26 2015-12-02 株式会社東芝 固体撮像装置及びその製造方法
US8828846B2 (en) * 2011-07-26 2014-09-09 Atmel Corporation Method of computing a width of a scribe region based on a bonding structure that extends into the scribe reigon in a wafer-level chip scale (WLCSP) packaging
JP2013062382A (ja) * 2011-09-13 2013-04-04 Toshiba Corp 半導体装置およびその製造方法
JP2013123000A (ja) * 2011-12-12 2013-06-20 Sony Corp 固体撮像装置およびその製造方法
JP2013172014A (ja) * 2012-02-21 2013-09-02 Sony Corp 固体撮像装置およびその製造方法、並びにカメラシステム
JP2013197113A (ja) * 2012-03-15 2013-09-30 Sony Corp 固体撮像装置およびカメラシステム
KR20130106619A (ko) * 2012-03-20 2013-09-30 삼성전자주식회사 이미지 센서 및 그 제조 방법
JP5995508B2 (ja) * 2012-04-27 2016-09-21 キヤノン株式会社 半導体装置および半導体装置の製造方法
JP6132525B2 (ja) 2012-11-30 2017-05-24 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8970008B2 (en) * 2013-03-14 2015-03-03 Infineon Technologies Ag Wafer and integrated circuit chip having a crack stop structure
TWI612649B (zh) * 2013-03-18 2018-01-21 Sony Corp 半導體裝置及電子機器
JP6120094B2 (ja) 2013-07-05 2017-04-26 ソニー株式会社 固体撮像装置およびその製造方法、並びに電子機器
US20150076665A1 (en) * 2013-09-18 2015-03-19 United Microelectronics Corp. Alignment mark structure
US9806119B2 (en) 2014-01-09 2017-10-31 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC seal ring structure and methods of forming same
JP2015192006A (ja) * 2014-03-28 2015-11-02 セイコーエプソン株式会社 半導体ウェハー、受光センサー製造方法及び受光センサー
JP2015213134A (ja) * 2014-05-07 2015-11-26 ソニー株式会社 半導体基板、半導体装置、半導体基板の製造方法、及び、半導体装置の製造方法
GB2532728A (en) * 2014-11-25 2016-06-01 Nokia Technologies Oy A semiconductor chip, a method, an apparatus and a computer program product for image capturing
JP6412169B2 (ja) * 2015-01-23 2018-10-24 オリンパス株式会社 撮像装置および内視鏡
US9536810B1 (en) * 2015-06-12 2017-01-03 Taiwan Semiconductor Manufacturing Co., Ltd. Flat pad structure for integrating complementary metal-oxide-semiconductor (CMOS) image sensor processes
WO2017018216A1 (ja) * 2015-07-27 2017-02-02 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及びその製造方法、並びに電子機器
US9484373B1 (en) * 2015-11-18 2016-11-01 Omnivision Technologies, Inc. Hard mask as contact etch stop layer in image sensors
KR102541563B1 (ko) 2016-04-27 2023-06-08 삼성전자주식회사 반도체 장치, 반도체 칩 및 반도체 장치의 제조 방법
KR102646901B1 (ko) * 2016-12-23 2024-03-12 삼성전자주식회사 이미지 센서 및 그 제조 방법
CN107634074B (zh) * 2017-08-16 2020-02-21 上海微阱电子科技有限公司 防止划片损伤的cmos图像传感器结构及其制作方法
CN107482026B (zh) * 2017-08-16 2020-05-15 上海微阱电子科技有限公司 防止划片损伤的cmos图像传感器结构及其制作方法
JP2019153675A (ja) 2018-03-02 2019-09-12 ルネサスエレクトロニクス株式会社 固体撮像装置およびその製造方法
CN112313799A (zh) * 2018-06-29 2021-02-02 索尼半导体解决方案公司 固态成像装置、电子设备和制造固态成像装置的方法
CN110838515B (zh) 2018-08-17 2023-10-20 铠侠股份有限公司 半导体晶片及半导体装置
JP2020061476A (ja) * 2018-10-11 2020-04-16 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
JP7273488B2 (ja) * 2018-12-04 2023-05-15 ソニーセミコンダクタソリューションズ株式会社 半導体装置、及び電子機器
CN112151439A (zh) * 2019-06-28 2020-12-29 长鑫存储技术有限公司 晶圆及其制作方法、半导体器件
US11348881B2 (en) 2019-10-01 2022-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Device crack-stop structure to prevent damage due to dicing crack
CN110690160A (zh) * 2019-10-16 2020-01-14 上海先方半导体有限公司 一种芯片保护结构及其制造方法
CN111081681B (zh) * 2019-12-31 2021-07-20 长江存储科技有限责任公司 电迁移测试结构及其形成方法
WO2024101014A1 (ja) * 2022-11-11 2024-05-16 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200633132A (en) * 2004-11-15 2006-09-16 Renesas Tech Corp Semiconductor device
TW200822248A (en) * 2006-11-09 2008-05-16 United Microelectronics Corp Intergrated circuit device, chip, and method of fabricating the same
JP2008182142A (ja) * 2007-01-26 2008-08-07 Sony Corp 固体撮像装置およびその製造方法、および撮像装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3534269B2 (ja) * 1994-05-16 2004-06-07 松下電器産業株式会社 半導体装置及びその製造方法
US5994762A (en) * 1996-07-26 1999-11-30 Hitachi, Ltd. Semiconductor integrated circuit device including boron-doped phospho silicate glass layer and manufacturing method thereof
US6790709B2 (en) * 2001-11-30 2004-09-14 Intel Corporation Backside metallization on microelectronic dice having beveled sides for effective thermal contact with heat dissipation devices
KR100476691B1 (ko) * 2002-04-18 2005-03-18 삼성전자주식회사 셸로우 트렌치 소자분리 방법 및 이를 이용한 불휘발성메모리 장치의 제조방법
JP4046069B2 (ja) * 2003-11-17 2008-02-13 ソニー株式会社 固体撮像素子及び固体撮像素子の製造方法
JP4307284B2 (ja) * 2004-02-17 2009-08-05 三洋電機株式会社 半導体装置の製造方法
WO2005117120A1 (ja) * 2004-05-28 2005-12-08 Fujitsu Limited 半導体装置及びその製造方法
JP4547247B2 (ja) * 2004-12-17 2010-09-22 ルネサスエレクトロニクス株式会社 半導体装置
JP4750727B2 (ja) * 2006-03-28 2011-08-17 キヤノン株式会社 有機発光装置及びその製造方法
JP5583320B2 (ja) * 2007-12-05 2014-09-03 ピーエスフォー ルクスコ エスエイアールエル 半導体ウエハ及びその製造方法
US7816229B2 (en) * 2008-09-30 2010-10-19 Infineon Technologies Austria Ag Semiconductor device with channel stop trench and method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200633132A (en) * 2004-11-15 2006-09-16 Renesas Tech Corp Semiconductor device
TW200822248A (en) * 2006-11-09 2008-05-16 United Microelectronics Corp Intergrated circuit device, chip, and method of fabricating the same
JP2008182142A (ja) * 2007-01-26 2008-08-07 Sony Corp 固体撮像装置およびその製造方法、および撮像装置

Also Published As

Publication number Publication date
US20110127631A1 (en) 2011-06-02
JP2011114261A (ja) 2011-06-09
KR20110060809A (ko) 2011-06-08
CN102110696B (zh) 2013-11-06
TW201125112A (en) 2011-07-16
KR101760945B1 (ko) 2017-07-24
US20140284670A1 (en) 2014-09-25
CN102110696A (zh) 2011-06-29
US8786055B2 (en) 2014-07-22
US9484368B2 (en) 2016-11-01
JP5532867B2 (ja) 2014-06-25

Similar Documents

Publication Publication Date Title
TWI452681B (zh) 固態成像裝置，固態成像裝置其製造方法，固態成像元件製造方法，及半導體裝置
US11735619B2 (en) Semiconductor image sensor device having back side illuminated image sensors with embedded color filters
US20200365641A1 (en) Semiconductor device, manufacturing method thereof, and electronic apparatus
KR101773199B1 (ko) 고체 촬상 장치, 및, 그 제조 방법, 전자 기기, 반도체 장치
US9177981B2 (en) Solid-state imaging device having a metallic pad periphery guard ring
US9472472B2 (en) Semiconductor device and method of manufacturing semiconductor device
USRE46123E1 (en) Solid-state image sensor and method of manufacturing the same
US10985199B2 (en) Image sensor having stress releasing structure and method of forming same
CN112310134A (zh) 形成半导体器件的方法
JP2008047667A (ja) 固体撮像素子及びその製造方法並びに固体撮像素子用半導体ウェハ
JP5229354B2 (ja) 固体撮像装置
JP2016046420A (ja) 半導体装置およびその製造方法
US11791362B2 (en) Image sensor and method of fabricating the same

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees