TWI450275B - 可提升寫入保護之記憶體系統及相關方法 - Google Patents

可提升寫入保護之記憶體系統及相關方法 Download PDF

Info

Publication number
TWI450275B
TWI450275B TW099115910A TW99115910A TWI450275B TW I450275 B TWI450275 B TW I450275B TW 099115910 A TW099115910 A TW 099115910A TW 99115910 A TW99115910 A TW 99115910A TW I450275 B TWI450275 B TW I450275B
Authority
TW
Taiwan
Prior art keywords
period
writing
data
memory
write
Prior art date
Application number
TW099115910A
Other languages
English (en)
Other versions
TW201142872A (en
Inventor
Hsu Ming Lee
Original Assignee
Wistron Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wistron Corp filed Critical Wistron Corp
Priority to TW099115910A priority Critical patent/TWI450275B/zh
Priority to US12/900,489 priority patent/US8650366B2/en
Publication of TW201142872A publication Critical patent/TW201142872A/zh
Application granted granted Critical
Publication of TWI450275B publication Critical patent/TWI450275B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
    • G06F12/1433—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a module or a part of a module
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20—Employing a main memory using a specific memory technology
    • G06F2212/202—Non-volatile memory
    • G06F2212/2022—Flash memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Storage Device Security (AREA)

Description

可提升寫入保護之記憶體系統及相關方法
本發明係指一種可提升寫入保護之記憶體系統及相關方法，尤指一種可有效降低記憶體裝置被誤寫的風險進而提升寫入保護的記憶體系統及相關方法。
記憶體裝置是電子產品中不可或缺的組成部分，主要用來提供儲存數位資料及程式，以提供處理器存取執行。隨著現今電子產品漸漸走向資訊化、多媒體化、網路化與行動化的同時，對於記憶體裝置的需求亦產生了極大的變化。一般來說，記憶體裝置可分為一次寫入型與可重複讀寫型記憶體。一次寫入型的記憶體，例如唯讀記憶體(Read Only Memory，ROM)，被寫入資料後即無法更改，只允許讀取而無法再寫入其他資料。具重複讀寫特性的記憶體，例如快閃記憶體(Flash Memory)，可以抹除原來儲存的資料，再寫入新的資料，如此反覆地更新儲存資料。
然而，可重複讀寫的記憶體雖可提供優異的使用便利性，相對地，卻也因而帶來了許多可能發生錯誤的風險，例如當供應電源開啟或關閉瞬間、電源不穩定時或是控制訊號不穩定時，都有可能造成記憶體中所儲存的資料遭到破壞，也就是說，發生了誤寫或誤抹除到記憶體中部份或全部資料的情況，進而使所儲存的資料變得不正確或不完整，造成無法預期的結果。甚至，若是記憶體中所儲存的資料是與電腦系統運作相關的系統資料，例如，一基本輸出入系統碼(BIOS code)或是一嵌入式控制器碼(EC code)，則將因所誤寫或遺失的資料為永久性的損害，而且亦無法利用重新開機的方式予以挽救，最終造成整個電腦系統無法正常運作。
因此，為了防止記憶體裝置內所儲存的資料無由地被任意刪除或是寫入非預期的資料，習知技術通常會運用軟體或是硬體設計來提供記憶體裝置一寫入保護(write protection)的措施，以降低資料遭到破壞的機會。舉例來說，透過軟體的設定來對記憶體裝置設定一寫入保護期間，並利用指令操作來控制記憶體裝置於該寫入保護期間無法被寫入任何資料或是進行任何資料區塊的抹除動作，如此一來，將可避免記憶體裝置中所儲存的資料於該寫入保護期間不會因前述的外在因素所造成的影響而有任何非預期的變動。除此之外，在習知技術中，亦可透過其他的硬體設計來提供前述的寫入保護機制，例如利用嵌入式控制器經由控制通用輸入輸出(GPIO)接腳，來直接對記憶體裝置進行寫入程序的限制，使記憶體裝置在寫入保護期間可以避免被誤寫入或抹除資料。然而，習知以軟體或硬體所設計的寫入保護機制，僅消極的提供記憶體裝置於不需進行資料寫入動作的時機(寫入保護期間)不會被誤寫，但是卻未針對不同資料的寫入情況，可能會需要不同的工作時間來做寫入時間的規範，而造成在允許資料寫入的期間，記憶體裝置可能會於正常資料寫入程序完成後，被誤寫入非預期的資料。舉例來說，請參考第1圖，第1圖為習知一資料寫入之示意圖。假設X期間(時間點A至時間B)以及Z期間(時間點C至時間D)分別為一寫入保護期間，而Y期間(時間點B至時間C)為一資料寫入期間，也就是說，記憶體裝置於Y期間可以進行寫入或抹除資料程序。由於習知技術中Y期間通常為一固定大小的時間間隔，但是記憶體裝置每次於Y期間所寫入的資料數量及類型並非一定，因此所需的寫入時間可能會小於Y期間。如第1圖所示，假設記憶體裝置在時間B點開始進行資料寫入程序，而於時間點C’即已完成所有的資料寫入程序，因此，在時間點C’至時間點C的這段空白期間，並沒有被用來進行正常的寫入程序，此時，若是發生前述非預期的外在事件(例如電源不穩定造成訊號的變異，使記憶體裝置誤認為一正常資料訊號)，將造成額外不想要的資料會被寫入記憶體裝置中而發生誤寫的狀況。換言之，對於記憶體裝置來說，在資料寫入期間中仍可能會存在有多餘的空白時間，而習知技術卻無任何解決的方案，將徒增記憶體裝置可能被誤寫的機會。
因此，本發明主要在於提供一種可提升寫入保護之記憶體系統及相關方法。
本發明揭露一種記憶體系統，該記憶體系統包含有一記提升寫入保護憶體裝置，用來儲存資料；一第一控制單元，耦接於該記憶體裝置，用來於一寫入保護期間，禁止對該記憶體裝置進行一資料寫入程序；以及一第二控制單元，耦接於該記憶體裝置，用來於該寫入保護期間結束時，依據一寫入期間，控制對該記憶體裝置進行該資料寫入程序，其中，該寫入時間係相關於該資料寫入程序。
本發明另揭露一種可提升一記憶體裝置之寫入保護之方法，該方法包含有於一寫入保護期間，禁止對該記憶體裝置進行一資料寫入程序；以及於該寫入保護期間結束時，根據一寫入期間，控制對該記憶體進行該資料寫入程序，其中，該寫入期間係相關於該資料寫入程序。
請參考第2圖，第2圖為本發明實施例一記憶體系統20之示意圖。記憶體體系統20包含有一記憶體裝置202、一第一控制單元204以及一第二控制單元206。記憶體裝置202主要用來儲存資料及程式，以提供一處理器存取執行。較佳地，記憶體裝置202為一快閃記憶體，但不以此為限。第一控制單元204耦接於記憶體裝置202，用來於一寫入保護期間TWR ，禁止對記憶體裝置202進行一資料寫入程序。第二控制單元206耦接於記憶體裝置202，用來於寫入保護期間TWR 結束時，依據一寫入期間TW ，控制對記憶體裝置202進行資料寫入程序。要注意的是，寫入時間TW 係相關於資料寫入程序。舉例來說，寫入時間TW 之時間長度係依據資料寫入程序之工作時間而定。此外，寫入期間TW 係始於寫入保護期間TWR 結束時，並於下一寫入保護期間TWR 開始前即結束。換言之，寫入期間TW 通常係落於兩個寫入保護期間TWR 之間的時間間隔中。
詳細來說，第一控制單元204會依據系統需求而對記憶體裝置202進行寫入保護的措施，而於寫入保護期間TWR ，對記憶體裝置202進行限制，使記憶體裝置202在寫入保護期間TWR 不會進行任何的資料寫入程序，如此一來，將可確保寫入保護期間TWR 不會有任何的資料寫入記憶體裝置202或是自記憶體裝置202中刪除。一般來說，對於記憶體裝置202而言，兩個寫入保護期間TWR 之間的時間間隔通常為允許資料寫入或是資料抹除的期間，在本實施例中，假設寫入期間TW 的開始點即為前一個寫入保護期間TWR 結束時的時間點。第二控制單元206可於每一寫入期間TW 開始時，控制記憶體裝置202開始進行相關的資料寫入程序，並於每一寫入期間TW 結束時，控制記憶體裝置202停止任何資料寫入程序。其中寫入期間TW 可隨著每次要進行之資料寫入程序的不同而有不同長度，舉例來說，可依欲進行資料寫入程序所需的工作時間長短來設定相應的寫入期間TW ，使得記憶體裝置202可於寫入期間TW 可完整地實現相應的資料寫入程序。因此，當每一個寫入期間TW 結束時，透過第二控制單元206的控制，將使記憶體裝置202可以提早進入寫入保護的狀態，而不必如習知技術必須等到下一個寫入保護期間TWR 開始的時候才可進入寫入保護的狀態，如此一來，本發明將可有效避免記憶體裝置202於兩個寫入保護期間TWR 之間(可能存在的空白期間)，受到誤寫入或是誤抹除的風險。
由上可知，本發明可因應每次資料寫入的狀況，配合相對應的寫入期間TW ，使得記憶體裝置202在每次進行資料寫入程序後，立即進入寫入保護狀態，而不會發生記憶體裝置202會於完成資料寫入程序，並等待下一寫入保護期間TWR 來臨前，因為發生其他非預期的事件，造成的資料誤寫或是誤抹除的狀況。
進一步說明，第二控制單元206另包含有一寫入計時器208，寫入計時器208可以用來計數寫入期間TW 。當前一個寫入保護期間TWR 結束後，寫入計時器208便開始計時，在此同時，第二控制單元206會通知記憶體裝置202可以開始進行資料寫入程序。寫入計時器208可配合寫入程序所需的工作時間來計數寫入期間TW 的長短。於寫入計時器208停止計數時，第二控制單元206會控制202停止任何的資料寫入程序，使記憶體裝置202進入寫入保護狀態。因此，每當寫入保護期間TWR 結束後，記憶體裝置202不再受到第一控制單元204的規制而可以寫入資料時，透過第二控制單元206依據寫入期間TW 來控制記憶體裝置202的寫入資料程序，並彈性地提早進入寫入保護狀態，將可有效降低記憶體裝置202發生額外的誤寫或誤抹除的事件。
要注意的是，第2圖所示之記憶體系統20係為本發明之一實施例，本領域具通常知識者當可據以做不同之變化或修飾，而不限於此。舉例來說，記憶體裝置可以是任何可以進行重複讀寫之記憶體類型。第一控制單元204可以軟體或是硬體設計的方式來實現，第二控制單元206可以是一記憶體控制器或是一嵌入式控制器或是任何外部之控制裝置。此外，前述所提及之資料寫入程序並非僅止於記憶體裝置202中進行的資料寫入程序，尚包含於記憶體裝置202資料區塊所進行的資料抹除程序，更詳細的說，前述之資料寫入程序包含所有攸關記憶體裝置202中資料變動的操作程序。
關於記憶體系統20之的運作方式，以下進一步以運用於一電腦系統中儲存一BIOS碼的記憶體裝置為例來說明，請參考第3圖，第3圖為本發明實施例之一資料寫入程序與寫入保護程序運作之示意圖。假設記憶體裝置202為一串列週邊介面快閃記憶體(SPI Flash ROM)用來儲存該電腦系統的BIOS碼以及嵌入式控制器所需的嵌入控制碼。如第3圖所示，於記憶體裝置202不需要進行資料寫入程序的時段，如寫入保護期間TWR1 與TWR2 ，第一控制單元204會提供記憶體裝置202寫入保護的機制。換句話說，於寫入保護期間TWR1 與TWR2 中，透過第一控制單元204之控制，記憶體裝置202將不作任何寫入程序。於寫入保護期間TWR1 結束時(於時間點B之後)，寫入計時器208會開始計時，第二控制單元206開始控制記憶體裝置202進行相應之資料寫入動作。假設此次記憶體裝置202實際進行寫入程序所需的時間長度等於寫入期間TW (時間點B至時間點C’)，因此，到了時間點C’，寫入計時器208會停止計時，第二控制單元206亦控制記憶體裝置202停止進行資料寫入之相關動作(當然，記憶體裝置202實際上應進行的寫入程序也已好完成)，也就是提早進入寫入保護的狀態，而毋需等到時間點C時才進入寫入保護的狀態，如此一來，記憶體裝置202將可避免時間點C’至時間點C之時間間隔中，所發生之任何可能導致誤寫的事件。
因此，針對記憶體系統20的詳細操作方式，可歸納為一流程40，請繼續參考以下說明。第4圖為本發明一實施例之一流程40之示意圖。流程40用來加強記憶體裝置20的寫入保護機制，降低發生誤寫的情況，如第4圖所示。流程40包含以下步驟：步驟400：開始。
步驟402：於寫入保護期間TWR ，利用第一控制單元204來禁止對記憶體裝置202進行一資料寫入程序。
步驟404：於寫入保護期間TWR 結束時，利用第二控制單元206根據寫入期間TW ，控制記憶體202之資料寫入程序，其中，寫入期間TW 係相關於該資料寫入程序。
步驟406：結束。
流程40之詳細說明可參考前述，在此不贅述。
綜上所述，本發明可因應每次資料寫入的狀況，配合相對應的寫入期間TW ，使得記憶體裝置202在每次完成資料寫入程序後，立即進入寫入保護狀態，將可避免於完成資料寫入程序，並等待下一寫入保護期間來臨前所發生之任何可能導致誤寫的事件。如此一來，本發明可可有效降低額外的誤寫或誤抹除的事件，進而大幅提升寫入保護的效果。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
202．．．記憶體裝置
204．．．第一控制單元
206．．．第二控制單元
208．．．寫入計時器
30．．．流程
300、302、304、306．．．步驟
第1圖為習知一資料寫入之示意圖。
第2圖為本發明實施例一記憶體系統之示意圖。
第3圖為本發明實施例之資料寫入程序與寫入保護程序運作之示意圖。
第4圖為本發明一實施例之一流程之示意圖。
202．．．記憶體裝置
204．．．第一控制單元
206．．．第二控制單元
208．．．寫入計時器

Claims (17)

  1. 一種記憶體系統，包含有：一記憶體裝置，用來儲存資料；一第一控制單元，耦接於該記憶體裝置，用來於一寫入保護期間，禁止對該記憶體裝置進行一資料寫入程序；以及一第二控制單元，耦接於該記憶體裝置，用來於一寫入期間控制對該記憶體裝置進行該資料寫入程序，並於該寫入期間之結束點與下一寫入保護期間之開始點之間的期間，停止對該記憶體進行該資料寫入程序，其中該寫入期間之結束點係早於下一寫入保護期間之開始點，該寫入期間的長度係等於該資料寫入程序所需的時間長度。
  2. 如請求項1所述之記憶體系統，其中該寫入期間係始於該寫入保護期間結束時，並於下一該寫入保護期間開始前結束。
  3. 如請求項1所述之記憶體系統，其中該寫入期間之長短係隨該資料寫入程序之一工作時間而定。
  4. 如請求項1所述之記憶體系統，其中該第二控制單元係於該寫入期間開始時，啟動對該記憶體進行該資料寫入程序，並於該寫入期間結束時，停止對該記憶體進行該資料寫入程序。
  5. 如請求項1所述之記憶體系統，其中該第二控制單元另包含一寫入計時器，用來根據該資料寫入程序之一工作時間，計數該寫入期間。
  6. 如請求項5所述之記憶體系統，其中於該寫入保護期間結束時，該寫入計時器開始計數該寫入期間，使該第二控制單元據以啟動該資料寫入程序，且該第二控制單元於該寫入計時器停止計數該寫入期間後，停止對該記憶體進行該資料寫入程序。
  7. 如請求項5所述之記憶體系統，其中該寫入計時器係於下一該寫入保護期間開始前，停止計數該寫入期間，且該第二控制單元據以停止對該記憶體進行該資料寫入程序。
  8. 如請求項1所述之記憶體系統，其中該資料寫入程序另包含有一資料抹除程序。
  9. 如請求項1所述之記憶體系統，其中該記憶體裝置係為一快閃記憶體裝置。
  10. 一種可提升一記憶體裝置之寫入保護之方法，包含有：於一寫入保護期間，禁止對該記憶體裝置進行一資料寫入程序；以及於一寫入期間控制對該記憶體裝置進行該資料寫入程序，並於該 寫入期間之結束點與下一寫入保護期間之開始點之間的期間，停止對該記憶體進行該資料寫入程序，其中該寫入期間之結束點係早於下一寫入保護期間之開始點，該寫入期間的長度係等於該資料寫入程序所需的時間長度。
  11. 如請求項10所述之方法，其中該寫入期間係始於該寫入保護期間結束時，並於下一該寫入保護期間開始前結束。
  12. 如請求項10所述之方法，其中該寫入期間之長短係隨該資料寫入程序之一工作時間而定。
  13. 如請求項10所述之方法，其中於該寫入期間控制對該記憶體進行該資料寫入程序之步驟係於該寫入保護期間結束且該寫入期間開始時，啟動對該記憶體進行該資料寫入程序，並於該寫入期間結束時，停止對該記憶體進行該資料寫入程序。
  14. 如請求項10所述之方法，其中於該寫入期間控制對該記憶體進行該資料寫入程序之步驟係於該寫入保護期間結束時，開始計數該寫入期間，並據以啟動對該記憶體進行該資料寫入程序，且於停止計數該寫入期間後，停止對該記憶體進行該資料寫入程序。
  15. 如請求項14所述之方法，其中於停止計數該寫入期間後，停止對該記憶體進行該資料寫入程序之步驟係於下一該寫入保護期 間開始前，停止計數該寫入期間，並據以停止對該記憶體進行該資料寫入程序。
  16. 如請求項10所述之方法，其中該記憶體裝置係為一快閃記憶體裝置。
  17. 如請求項10所述之方法，其中該資料寫入程序另包含有一資料抹除程序。
TW099115910A 2010-05-19 2010-05-19 可提升寫入保護之記憶體系統及相關方法 TWI450275B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW099115910A TWI450275B (zh) 2010-05-19 2010-05-19 可提升寫入保護之記憶體系統及相關方法
US12/900,489 US8650366B2 (en) 2010-05-19 2010-10-08 Memory system capable of enhancing writing protection and related method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099115910A TWI450275B (zh) 2010-05-19 2010-05-19 可提升寫入保護之記憶體系統及相關方法

Publications (2)

Publication Number Publication Date
TW201142872A TW201142872A (en) 2011-12-01
TWI450275B true TWI450275B (zh) 2014-08-21

Family

ID=44973426

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099115910A TWI450275B (zh) 2010-05-19 2010-05-19 可提升寫入保護之記憶體系統及相關方法

Country Status (2)

Country Link
US (1) US8650366B2 (zh)
TW (1) TWI450275B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016068981A1 (en) * 2014-10-31 2016-05-06 Hewlett Packard Enterprise Development Lp Systems and methods for restricting write access to non-volatile memory

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5721869A (en) * 1992-11-27 1998-02-24 Fujitsu Limited Data processing apparatus with function of effecting hang-up processing
TW559707B (en) * 2000-10-23 2003-11-01 Hitachi Ltd Non-volatile memory circuit and semiconductor integrated circuit
US20070135642A1 (en) * 2005-11-18 2007-06-14 Petr Benovsky Process for making montelukast and intermediates therefor
US7243199B2 (en) * 2002-07-03 2007-07-10 Kabushiki Kaisha Toshiba Memory data protection system
TW200844794A (en) * 2007-04-30 2008-11-16 Hewlett Packard Development Co System and method of tamper-resistant control
US20090240870A1 (en) * 2008-03-21 2009-09-24 Kabushiki Kaisha Toshiba Storage apparatus with a plurality of nonvolatile memory devices

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10134008A (ja) * 1996-11-05 1998-05-22 Mitsubishi Electric Corp 半導体装置およびコンピュータシステム
JPH10340575A (ja) 1997-06-04 1998-12-22 Sony Corp 外部記憶装置及びその制御装置、データ送受信装置
US6389519B1 (en) * 1999-07-19 2002-05-14 Ati International Srl Method and apparatus for providing probe based bus locking and address locking
CN101576859A (zh) 2008-05-06 2009-11-11 群联电子股份有限公司 非易失性存储器数据写入方法、存储***及其控制器
CN101645047B (zh) 2009-09-02 2011-03-16 深圳市共进电子有限公司 一种基于嵌入式***的保护闪存数据安全性和完整性的方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5721869A (en) * 1992-11-27 1998-02-24 Fujitsu Limited Data processing apparatus with function of effecting hang-up processing
TW559707B (en) * 2000-10-23 2003-11-01 Hitachi Ltd Non-volatile memory circuit and semiconductor integrated circuit
US7243199B2 (en) * 2002-07-03 2007-07-10 Kabushiki Kaisha Toshiba Memory data protection system
US20070135642A1 (en) * 2005-11-18 2007-06-14 Petr Benovsky Process for making montelukast and intermediates therefor
TW200844794A (en) * 2007-04-30 2008-11-16 Hewlett Packard Development Co System and method of tamper-resistant control
US20090240870A1 (en) * 2008-03-21 2009-09-24 Kabushiki Kaisha Toshiba Storage apparatus with a plurality of nonvolatile memory devices

Also Published As

Publication number Publication date
TW201142872A (en) 2011-12-01
US8650366B2 (en) 2014-02-11
US20110289259A1 (en) 2011-11-24

Similar Documents

Publication Publication Date Title
TWI515660B (zh) 韌體變量更新方法
TWI467376B (zh) 資料保護方法、記憶體控制器與記憶體儲存裝置
JP4536742B2 (ja) 優先順位によるフラッシュメモリの演算処理装置及び方法
US11422825B2 (en) Determination of power-off duration of NVMe SSD
US8897092B2 (en) Memory storage device, memory controller and controlling method
JPH09244961A (ja) フラッシュａｔａ−ｐｃカード
US20020129195A1 (en) Microcomputer with built-in programmable nonvolatile memory
JP4028301B2 (ja) 不揮発性半導体記憶装置及びその消去方法
US9424177B2 (en) Clock switching method, memory controller and memory storage apparatus
JP5986607B2 (ja) データ記憶装置、および、データメンテナンス方法
JP2008009721A (ja) 評価システム及びその評価方法
JP5981906B2 (ja) 画像形成装置
JP2010067098A (ja) 情報処理装置、情報処理方法および情報処理プログラム
TWI530954B (zh) 保護非揮發性記憶體中儲存之程式碼的裝置
TWI450275B (zh) 可提升寫入保護之記憶體系統及相關方法
TWI442406B (zh) 針對一快閃記憶體的控制器之錯誤管理機制來提升驗證效率之方法以及相關之記憶裝置及其控制器
JP2008251154A (ja) 不揮発性半導体記憶装置
JP3924568B2 (ja) フラッシュメモリにおけるデータアクセス制御方法、データアクセス制御プログラム
TWI436367B (zh) 具有寫入保護機制之非揮發性快閃記憶體運作方法
JP4452158B2 (ja) 不揮発性メモリシステム
TWI446351B (zh) 資料寫入方法與電腦系統
CN114003245A (zh) 一种存储装置的升级方法和***
US20150193291A1 (en) Error handling method, memory storage device and memory controlling circuit unit
TWI747270B (zh) 用來進行組態管理之方法以及資料儲存裝置及其控制器
JP2005078489A (ja) マイクロコントローラ装置及びその制御方法