TWI449019B - 液晶顯示面板及其驅動方法 - Google Patents

液晶顯示面板及其驅動方法 Download PDF

Info

Publication number
TWI449019B
TWI449019B TW098136688A TW98136688A TWI449019B TW I449019 B TWI449019 B TW I449019B TW 098136688 A TW098136688 A TW 098136688A TW 98136688 A TW98136688 A TW 98136688A TW I449019 B TWI449019 B TW I449019B
Authority
TW
Taiwan
Prior art keywords
liquid crystal
display panel
crystal display
lines
scan
Prior art date
Application number
TW098136688A
Other languages
English (en)
Other versions
TW201115551A (en
Inventor
Yung Shun Yang
Bing Seng Wu
Original Assignee
Innolux Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innolux Corp filed Critical Innolux Corp
Priority to TW098136688A priority Critical patent/TWI449019B/zh
Publication of TW201115551A publication Critical patent/TW201115551A/zh
Application granted granted Critical
Publication of TWI449019B publication Critical patent/TWI449019B/zh

Links

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

液晶顯示面板及其驅動方法
本發明是有關於一種像素準位多工(Pixel Level Multiplexing,PLM)架構的液晶顯示面板，且特別是有關於一種可減少所需的閘極驅動器(gate driver)和源極驅動器(source driver)數目的液晶顯示面板。
目前的平面顯示器(FPD)種類繁多，如液晶顯示器(LCD)、有機電激發光顯示器(OLED)以及電漿顯示器(PDP)等。然而，不論是何種平面顯示器，其顯示面板的架構均相似，即在基板(substrate)上配置有縱橫交錯的掃描線路(scan line)與資料線路(data line)，且每一個掃描線路與資料線路交叉處即配置一像素(pixel)。像素經由掃描線路接收掃描訊號以決定是否被致能或導通，並在其被導通時經由資料線路接收資料訊號以顯示影像。
液晶顯示面板的解析度越高，其所需的閘極驅動晶片和源極驅動晶片就要越多，且每一條掃描線和資料線均需要設置對應的焊墊(pad)以連接至閘極驅動晶片和源極驅動晶片，這不僅需要相當多的佈局面積，同時也會增加額外的製造成本。因此，如何在維持相同解析度的情況下減少所需的閘極驅動晶片和源極驅動晶片的元件數目和接腳數，便是目前液晶顯示面板驅動技術的重要發展方向之 一。因此有人提出一種PLM(像素準位多工，Pixel Level Multiplexing)的架構，利用較少的掃描線和資料線數目驅動液晶顯示面板的像素。
圖1即為根據習知技術之液晶顯示面板之局部電路示意圖。液晶顯示面板100包括複數條資料線(如DL1、DL2)以及N條掃描線(如S1、S2、S3、S4)，其中掃描線S1對應於畫素列L1，掃描線S2對應於畫素列L2，並且畫素列L1及L2分別包括複數個畫素單元(如P11、P12、P21以及P22)，每一畫素單元中會包括電晶體、液晶電容以及儲存電容等元件，畫素單元可採用習知的畫素結構，圖1中之畫素單元(如P11、P12、P21以及P22)僅為示意。此外，掃描線S1及S3為用以說明其畫素列L1所接收的驅動信號一致，而非指實體上一定為直接連接的關係。
以畫素P11及P21為例，畫素P21耦接於掃描線S2，而畫素列P11則耦接電晶體M1的一端以接收掃描線S1的驅動信號，而電晶體M1的另一端則耦接於掃描線S4，且電晶體M1的閘極耦接於掃描線S2。而畫素列L1上所有的畫素的結構會與畫素P11相同，而畫素列L2上所有的畫素的結構會與畫素P21相同。當掃描線S2與S4均致能時(即邏輯高電位時)，畫素列L1與L2均會開啟以便資料線(如DL1、DL2)寫入畫素資料至對應的畫素單元(如P11、P12)中。然後，當只有掃描線S2致能時，則畫素列L1關閉而剩下畫素列L2開啟以便資料線(如DL1、DL2)寫入畫素資料至畫素列L2的畫素單元(如P21、P22)中以更新畫素 列L2中的畫素電壓。其餘掃描線與對應的畫素單元的電路結構則以對偶方式類推，在此不加贅述。
掃描線S2與掃描線S4所接收的掃描信號(即閘極驅動器所須輸出的掃描信號)的波形則如圖2所示，圖2為根據圖1之掃描信號波形圖，其中在第二期間T2的前半週期中，掃描線S2與S4均致能，此時，畫素列L1與畫素列L2均會開啟。然後，在第二期間T2的後半週期中，掃描線S2維持致能，而掃描線S4則失能。此時，僅剩畫素列L2開啟，利用上述時序，便能依序更新畫素列L1與L2中的畫素資料。
接著，掃描線S4在第三期間T3中致能以便更新所對應的畫素列L3、L4，而在第一期間T1中，掃描線S2則是配合上一條偶數的掃描線的掃描信號，在第一期間T1的前半週期中致能以便更新對應上一條奇數的掃描線的畫素列(如同掃描線S4在第二期間T2的前半週期配合掃描線S2而致能一般)。值得注意的是，上述第一期間T1、第二期間T2以及第三期間T3的週期相同，其餘掃描線的掃描信號則依此類推以更新整個面板的畫素。利用圖1之面板架構，僅需半數的掃描信號和資料線路來驅動所有的畫素單元即可，也就可以減少閘極驅動晶片和源極驅動晶片的使用數目。
在驅動的過程中，畫素單元會因掃描信號的電位變化而受影響，也就是所謂的饋通效應(feed through effect)。因此在第二期間T2中，畫素列L2僅會受到掃描線S2的下 降緣201所產生饋通效應的影響，而畫素列L1則會受到掃描線S2的掃描信號的下降緣201與下一條偶數掃描線S4的掃描信號的下降緣202所產生饋通效應的影響。因此，在驅動過程中，畫素列L1所受到的饋通效應會大於畫素列L2。若整個畫面給予相同灰階，則因為上述饋通效應的不同將造成畫面品質不均。
圖3為根據圖1之液晶顯示面板100之局部等效電路圖。其中畫素單元P11包括電晶體M111、液晶電容Clc2以及儲存電容Cst2，而電容Cgs2則是用來表示電晶體M111的閘極-源極間的等效寄生電容，而電容Cgsf則是用來表示電晶體M1的閘極-源極間的等效寄生電容。畫素單元P21的電路結構與畫素單元P11相同，在此不加累述。配合圖3中的等效電容與圖2之信號波形圖，可以計算出掃描信號的電壓變化(由高電壓Vgh至低電壓Vgl)對畫素單元P11與P21的畫素電壓(即液晶電容Clc2與Clc1上所儲存的畫素電壓)的影響。
在第二期間T2中，畫素單元P21上的畫素電壓僅會受到掃描線S2的下降緣201(請參照圖2)的影響，也就是經由電容Cgs1所造成的電壓下降，其饋通電壓(feedthrough voltage)△V1可以表示如下： 其中上式(1)中之Cgs1、Clc以及Cst1即表示相對應之等效電容值。
畫素單元P11則會受到掃描線S2的掃描信號的下降緣 201與S4的掃描信號的下降緣202的影響，其饋通電壓(feed through voltage)△V2可以表示如下： 其中，在上式(2)中，CX表示Cgs2與(Clc2+Cst2)串聯的值。
由上述公式(1)與(2)可知，畫素單元P11因掃描信號所造成的饋通電壓△V2會大於畫素單元P21因掃描信號所造成的饋通電壓△V1。因此，在驅動過程中，畫素單元P11與畫素單元P21上的畫素電壓會因掃描信號而有不同的電壓變化，這會影響顯示的品質與穩定性。
此外，當掃描線S2失能時，掃描線S1會處於浮接(floating)的狀態，因為電晶體M111的閘極附近有許多電路線或電容等，會導致電晶體M111的閘極電壓受到這些電性耦合作用而飄移至共同電壓Vcom而影響液晶電容Clc2上的畫素電壓。
本發明提供一種液晶顯示面板，將面板分為複數個顯示區域，並配合掃描信號及控制線來驅動面板中的掃描線，藉此減少液晶顯示面板所需的閘極驅動器(接腳)數目，並且調整控制線與掃描線的致能電壓大小來降低控制線及掃描線上的信號對畫素的饋通影響。
本發明另提供一種液晶顯示面板，利用閘極信號線與控制線以間接的方式來驅動掃描線，藉此降低各別掃描線所受到的饋通效應的差異，使每一畫素單元的饋通效應相 同，以增加液晶顯示面板的顯示品質。
本發明提供一種液晶顯示面板的驅動方法，在每個顯示區域中，第二掃描線搭配控制線來驅動面板中的掃描線，藉此減少閘極驅動器所需提供的信號的數目。
本發明亦提供一種液晶顯示面板的驅動方法，利用閘極信號線與控制線相互配合以驅動掃描線。
本發明提出一種液晶顯示面板，此液晶顯示面板包括複數個顯示區域及X條控制線，其中X為正整數。每一個顯示區域皆包括X個電晶體、X條第一掃描線及1條第二掃描線。每一條控制線分別對應於每一個顯示區域中所有第一掃描線的其中之一。其中，在每一個顯示區域中，這些電晶體會分別對應耦接於這些第一掃描線與這些控制線，其中在這些電晶體中的第i電晶體的汲極及源極分別耦接於這些第一掃描線中的第i掃描線及這些控制線中的第i控制線之間，且這些電晶體的閘極皆耦接第二掃描線，i為正整數且小於等於X。並且，各控制線係提供第一致能電壓，而各第二掃描線係提供第二致能電壓，其中第一致能電壓小於等於第二致能電壓。
本發明又提出一種液晶顯示面板，此液晶顯示面板包括複數個顯示區域及X條控制線。每一個顯示區域皆包括X個邏輯運算單元、X條第一掃描線及1條第二掃描線。每個邏輯運算單元皆具有第一輸入端、第二輸入端以及輸出端，且當第一輸入端與第二輸入端皆為邏輯高電位時，輸出端為邏輯高電位。每一條控制線分別對應於每一個顯 示區域中所有第一掃描線的其中之一。在每一個顯示區域中，這些邏輯運算單元會分別對應耦接於這些第一掃描線與這些控制線，其中在這些邏輯運算單元中的第i邏輯運算單元的輸出端及第一輸入端分別耦接於這些第一掃描線中的第i掃描線及這些控制線中的第i控制線之間，且這些邏輯運算單元的第二輸入端皆耦接第二掃描線，i為正整數且小於等於X。並且，各控制線係提供第一致能電壓，而各第二掃描線係提供第二致能電壓，其中第一致能電壓小於等於第二致能電壓。
在本發明之一實施例中，上述之第二掃描線在第一期間中呈現致能，而這些控制線會在第一期間中依序致能，且這些控制線致能的時間為第一期間的1/(X+1)。
在本發明之一實施例中，上述之第一致能電壓為14伏特，且第二致能電壓為25伏特。
在本發明之一實施例中，上述之液晶顯示面板上所有的第一掃描線和所有的第二掃描線的總數為N，且X小於 等於。
在本發明之一實施例中，上述之每一條第一掃描線及第二掃描線分別對應於一畫素列，且畫素列具有複數個畫素單元。
在本發明之一實施例中，上述之液晶顯示面板更具有至少一閘極驅動器，這些閘極驅動器皆具有複數條訊號線，其中各訊號線係分別耦接各第二掃描線，並輸出第二致能電壓至各第二掃描線。
本發明另提出一種液晶顯示面板，此液晶顯示面板包括複數個顯示區域及Y條控制線。每一個顯示區域包括Y個電晶體、Y條掃描線及閘極信號線，Y為一正整數。這些控制線分別對應於每一個顯示區域中所有掃描線的其中之一。其中，每一個顯示區域中，這些電晶體分別對應耦接於這些掃描線與這些控制線之間，其中這些電晶體中的第j電晶體的汲極及源極分別耦接於第j掃描線及第j控制線，這些電晶體的閘極皆耦接閘極信號線，j為正整數且小於等於Y。並且，各控制線係提供第一致能電壓，各閘極信號線係提供第二致能電壓。
本發明再提出一種液晶顯示面板，此液晶顯示面板包括複數個顯示區域及Y條控制線。每一個顯示區域包括Y個邏輯運算單元、Y條掃描線及閘極信號線，Y為一正整數。每個邏輯運算單元皆具有第一輸入端、第二輸入端以及輸出端，且當第一輸入端與第二輸入端皆為邏輯高電位時，輸出端為邏輯高電位。這些控制線分別對應於每一個顯示區域中所有掃描線的其中之一。其中，每一個顯示區域中，這些邏輯運算單元分別對應耦接於這些掃描線與這些控制線之間，其中這些邏輯運算單元中的第j邏輯運算單元的輸出端及第一輸入端分別耦接於第j掃描線及第j控制線，這些邏輯運算單元的第二輸入端皆耦接閘極信號線，j為正整數且小於等於Y。
在本發明之一實施例中，上述之閘極信號線在第一期間呈現致能，且這些控制線在第一期間中依序致能，且這 些控制線致能的時間等於第一期間的1/Y。
在本發明之一實施例中，上述之液晶顯示面板上所有的第一掃描線和所有的第二掃描線的總數為N，且Y小於等於。
在本發明之一實施例中，上述之每一條掃描線分別對應於一畫素列，且畫素列具有複數個畫素單元。
在本發明之一實施例中，上述每一電晶體係形成於扇出區，且每一電晶體皆為薄膜電晶體。
在本發明之一實施例中，上述之液晶顯示面板更具有至少一閘極驅動器，這些閘極驅動器皆具有複數條訊號線，其中各訊號線係分別耦接各閘極信號線，並輸出第二致能電壓至各閘極信號線。
在本發明之一實施例中，上述之邏輯運算單元包括一及閘。
本發明提出一種液晶顯示面板的驅動方法，其中此液晶顯示面板包括多個顯示區域及多條控制線，而每一顯示區域包括至少一第一掃描線及第二掃描線，並且這些第一掃描線分別對應這些控制線。此驅動方法包括下列步驟。首先，輸出第二致能電壓至第二掃描線，以開啟第二掃描線。接著，依序提供第一致能電壓至這些控制線。最後，在這些控制線的其中之一接收到第一致能電壓時，則開啟對應控制線的第一掃描線。
在本發明之一實施例中，上述之每條第一掃描線開啟的時間等於第二掃描線開啟的時間的1/(X+1)。
本發明亦提出一種液晶顯示面板的驅動方法，其中此液晶顯示面板包括多個顯示區域及多條控制線，而每一顯示區域包括至多條掃描線及閘極信號線，並且這些掃描線分別對應這些控制線。此驅動方法包括下列步驟。首先，輸出第二致能電壓至閘極信號線。接著，依序提供第一致能電壓至這些控制線。最後，在這些控制線的其中之一接收到第一致能電壓時，則開啟對應控制線的掃描線。
在本發明之一實施例中，上述之每條掃描線開啟的時間等於第二致能電壓維持的時間的1/Y。
本發明之液晶顯示面板，透過掃描線與控制線(或閘極信號線)相互搭配以驅動畫素單元以減少面板所需的閘極驅動器(接腳)數目，並且藉由調整控制線與掃描線的致能電壓大小來降低各別畫素所受到的饋通效應差異，使每一畫素單元的饋通效應相同，以增加液晶顯示面板的顯示品質。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式，作詳細說明如下。
有鑑於此，為了改善畫素列饋通電壓不一致而導致畫面不均勻的問題，本發明於是提出一種液晶顯示面板。為了使本發明之內容更為明瞭，以下特舉實施例作為本發明確實能夠據以實施的範例。
第一實施例
圖4A為根據本發明第一實施例所述之液晶顯示面板之局部電路示意圖。請參照圖4A，在本實施方例中，液晶顯示面板400包括控制線SC1及多個顯示區域(如410、420)。每一顯示區域包括兩條掃描線，以顯示區域410為例，其包括第一掃描線S1、第二掃描線S2及電晶體M41，顯示區域420則包括第一掃描線S3、第二掃描線S4及電晶體M42。在顯示區域410中，掃描線S1對應掃描畫素列L1，掃描線S2對應掃描畫素列L2，電晶體M41的汲極與源極分別耦接於掃描線S1與控制線SC1，其閘極則耦接於掃描線S2。在顯示區域420中，電晶體M42的汲極與源極則分別耦接於掃描線S3與控制線SC1，其閘極則耦接掃描線S4，其餘顯示區域(未繪示)中的電路結構則類推，不再贅述。此外，電晶體M41、M42則可形成於扇出區或非可視區，藉此增加顯示區域可以利用的範圍。當然也可如圖1所示，將多個電晶體M41、M42...設置於各畫素中，惟此液晶顯示面板的顯示區開口率將相對較低。
在驅動的過程中，由於控制線SC1會經由對應的電晶體耦接至個別顯示區域中的第一條掃描線，因此當顯示區域中的第二條掃描線與控制線SC1皆致能時，其對應的第一條掃描線便會開啟以便寫入對應的畫素電壓。然後，控制線SC1會失能，此時僅保留第二條掃描線致能以便更新第二條掃描線中的畫素資料。
接下來，請參照圖4A及圖4B，圖4B為根據圖4A之掃描線與控制線的驅動波形圖。如圖4B所示，控制線SC1 會在掃描線S2的致能期間T4的前半週期T41中致能，此時掃描線S1會被開啟以便寫入畫素資料(畫素電壓)至畫素列L1中。然後，控制線SC1會在掃描線S2的致能期間的後半週期T41中失能，此時僅剩掃描線S2維持開啟狀態以便更新畫素列L2中的畫素資料。也就是說，掃描線S2的致能期間T4會被分為兩個週期，分別用來更新畫素列L1與L2中的畫素資料。其餘顯示區域中的掃描方式則類推，控制線SC1會與對應的掃描線相互配合以寫入畫素資料至所有畫素列。
經由上述驅動方式可以推知，液晶顯示面板400在驅動的過程中，閘極驅動器僅需提供半數的掃描信號(僅需驅動個別顯示區域中的第二掃描線)，而另一半的掃描線則配合控制線SC1來驅動。再者，由於控制線SC1的致能電壓(亦即第一致能電壓)可分別控制，不需與第二掃描線的致能電壓(亦即第二致能電壓)相同，因此可藉由其控制線SC1的致能電壓大小來調整不同畫素列(如L1與L2)的饋通效應差異。
請同時參照圖1至圖4A及圖4B，由電路結構上比較可以得知，本實施例的部份等效電路會等同於圖3所示電路，其主要差異在於圖1的電晶體M1耦接下一條偶數掃描線，本實施的電晶體M41則耦接控制線SC1。因此，可以由圖3推導出本實施例各畫素單元的饋通效應(feed through effect)，並引用圖3中的標號以作說明，以畫素列L2上的畫素單元P21而言，其饋通電壓(feed through voltage)△V3可以表示如下： 其中上式(3)中之Cgs1、Clc1以及Cst1即表示相對應之等效電容值。
由於本實施例的控制線SC1所接收的信號並非來自閘極驅動器的掃描信號，所以控制線上的電壓準位(致能時的高電壓準位Vghs與失能時的低電壓準位Vgls)與掃描信號的不同，以畫素列L1上的畫素單元P11而言，其饋通電壓△V4可以表示如下：
其中，n表示本實施例畫素列L2中的畫素單元的數目，若是任二畫素(例如是P11和P21)皆配置一電晶體(例如是M41)，如圖1所示，則n=1；CX則表示Cgs2與(Clc2+Cst2)串聯的值。
由公式(1)~(4)進行比較可得知，當電壓值Vghs-Vgls低於Vgh-Vgl時，饋通電壓△V4與△V3的差值會小於習知的饋通電壓△V1與△V2的差值。並且，可藉由公式(3)及(4)對Vghs、Vgls與Vgh、Vgl這兩組電壓作饋通電壓最佳化的運算，可以得知，當Vghs=14V,Vgls=-7V,Vgh=25V,Vgl=-7V時，饋通電壓△V3與△V4會幾乎相同。因此，本實施例藉由調整Vghs與Vgls兩個電壓值即可降低不同掃描線所受到的饋通效應差異，避免影響畫面顯示品質。
同樣地，當顯示區域為三條掃描線時，亦可套用上述實施例的驅動方式來完成，以下再對此加以說明。圖5A為根據本發明第一實施例所述之液晶顯示面板之局部電路示意圖。請參照圖4A及圖5A，其主要差異在於液晶顯示面板500的控制線SC2，以及顯示區域中的掃描線數目，以顯示區域510為例，其包括第一掃描線S1、S2、第二掃描線S3與電晶體M51、M52。第一掃描線S1、S2分別經由電晶體M51、M52耦接至控制線SC1、SC2。同樣的，顯示區域520中的第一掃描線S4、S5則分別經由電晶體M53、M54耦接至控制線SC1、SC2。其餘顯示區域(未繪示)中的電路結構則類推，不再贅述。
在驅動方法上則與上述圖4B相似，主要是將顯示區域中最後一條掃描線(如顯示區域510中的第二掃描線S3)的致能期間分為三個週期，在前兩個週期中分別開啟對應的前兩條畫素列(如L1、L2)以寫入畫素資料，然後在第三週期中則用來更新最後一個畫素列(如L3)。如圖5B所示，圖5B為根據圖5A之掃描線及控制線的驅動波形圖。掃描線S3的致能期間T5會被分為三個週期T51、T52以及T53，然後控制線SC1會在週期T51中致能，而控制線SC2會在週期T52中致能。因此，在週期T51中，畫素列L1開啟以便寫入畫素資料，在週期T52中，畫素列L2開啟以便寫入畫素資料。值得注意的是，畫素列L3會在整個致能週期T5開啟，因此在週期T53中，控制線SC1、SC2均會失能(表示畫素列L1與L2關閉)以便更新畫素列L3中的畫 素資料。
由於本實施例可以由圖4的實施例演化而來，所以本實施例的電壓Vgh及Vgl與Vghs及Vgls同樣可以套用上述實施例計算出的最佳值，以使本實施例中的畫素單元P11及P21上的饋通電壓△V4與畫素單元P31上的饋通電壓△V3幾乎相同。
至此，可經由液晶顯示面板400及500的比較得知，當液晶顯示面板增加一條控制線時(如液晶顯示面板500中的控制線SC2)，顯示區域(如液晶顯示面板500中的顯示區域510)中最後一條掃描線(如液晶顯示面板500中的第二掃描線S3)則可以配合此控制線，再多驅動一條掃描線。藉此，閘極驅動器提供的掃描信號僅只需為掃描線數的三分之一，而同樣可以驅動液晶顯示面板中的所有掃描線。
而從上述實施例可以發現，液晶顯示面板中顯示區域的掃描線可以增加至具有X條第一掃描線，請參照圖6A。圖6A為根據本發明第一實施例所述之液晶顯示面板之局部電路示意圖。請參照圖6A，在本實施例中，液晶顯示面板600包括N條掃描線(如S1~SX、SX+1...SN，其中N為正整數)、多個顯示區域(如610及620)及X條控制線(如SC1~SCX，其中X為正整數)。並且，每一個顯示區域皆包括X個電晶體(如M61~M6X)、X條第一掃描線(如S1~SX及SX+2~S2X+1)及1條第二掃描線(如SX+1及S2X+2)，且每一顯示區域中的X條第一掃描線會分別經由對應的X個電 晶體耦接至X條控制線。以顯示區域610而言，其第一掃描線S1~SX會分別經由電晶體M61~M6X耦接至控制線SC1~SCX。圖6A中的其餘顯示區域的電路結構可由上述說明類推，亦即第一掃描線SX+2~S2X+1可參照第一掃描線S1~SX的說明，第二掃描線S2X+2可參照第二掃描線SX+1的說明。並且，液晶顯示面板上所有畫素單元的饋通電壓同樣可由上述公式(3)、(4)得知，故不在此多作贅述。
在驅動方法上，本實施例則與上述實施例類似，同樣將顯示區域中第二掃描線(如顯示區域610中的掃描線SX+1)的致能期間分為X+1個週期，在前X個週期中分別開啟對應的前X條畫素列(如L1~LX)以寫入畫素資料，然後在第X+1週期中則用來更新最後一個畫素列(如LX+1)。如圖6B所示，圖6B為根據圖6A之掃描線及控制線的驅動波形圖。第二掃描線SX+1的致能期間T6會被分為X+1個週期T61~T6(X+1)，然後控制線SC1~SCX會分別在週期T61~T6X中依序致能，致使畫素列L1~LX依序開啟以便寫入畫素資料。值得注意的是，畫素列LX+1會在整個致能期間T6開啟，因此在週期T6(X+1)中，控制線SC1~SCX均會失能(表示畫素列L1~LX關閉)以便更新畫素列LX+1中的畫素資料。
藉此，本實施例可利用增加控制線的條數，來減少閘極驅動器提供的掃描信號，並且可透過對掃描線及控制線作最佳化的運算，以求得接收掃描信號的掃描線條數及控制線條數的最小總和，使液晶顯示面板可以用最少的信號 源(包括掃描信號及控制線的信號)來驅動所有的掃描線。以具有N條掃描線液晶顯示面板為例，假設其控制線為X條，此液晶顯示面板所需的信號總數(閘極驅動器的接腳總數)可等於下式：
在本實施例中，可利用一次微分求取信號總數的最小解，推演過程如下：
以640×480的液晶顯示面板來說，對640作開根號可求得25.3，可得到X最小值為24，代表每一顯示區域的掃描線數則為24+1，所以此液晶顯示面板會分為25個完整的顯示區域，並將剩下15條掃描線歸為1個顯示區域。至此，可以得到此液晶顯示面板所需的最小信號總數為25+24+1=50。此外，可取掃描線總數的因數，用以代表每一顯示區域的掃描線數，藉此以提升液晶顯示面板解析度。同樣以640×480的液晶顯示面板來說，以其掃描線總數的因數32為例，以此代表每一顯示區域的掃描線數，致使顯示區域數會為20，則信號總數為32-1+20=51。而此液晶顯示面板掃描線總數的其餘因數可由上述說明推演，故不再贅述。
此外，上述實施例中的電晶體的功能可利用邏輯運算單元來完成，下述依此再作說明。圖6C為根據本發明第一實施例所述之液晶顯示面板之局部電路示意圖。請參照 圖6A及圖6C，其最大的不同之處在於及閘A61~A6X(亦即邏輯運算單元)，並且參照圖6D來作說明。圖6D為圖6C的及閘A61的真值表示意圖。在此看到及閘A61，由真值表可以得知，當控制線SC1及第二掃描線SX+1的驅動信號皆為”1”(亦即致能)時，及閘A61的輸出端(亦即掃描線S1)的電壓準位會為”1”(亦即致能，例如為輸出邏輯高電壓準位)，使得畫素列L1上所有的畫素皆會被開啟。而及閘A62~A6X的運作方式會與及閘A61相同，故不再贅述。藉此，各顯示區域內的各畫素列同樣會依據第二掃描線及控制線的驅動信號而依序開啟，以寫入對應的畫素資料。
此外，可由上述實施例彙整為一種液晶顯示面板的驅動方法。圖6E為根據本發明第一實施例所述之液晶顯示面板的驅動方法的流程圖。請參照圖6E，首先，在步驟S601中，會輸出第二致能電壓至第二掃描線，以開啟第二掃描線。接著，在步驟S602中，依序輸出第一致能電壓至這些控制線。最後，在步驟S603中，在這些控制線的其中之一接收到第一致能電壓時，則開啟對應此控制線的第一掃描線。並且，步驟S604會判斷是否為還有控制線未接收過第一致能電壓。若步驟S604判斷結果為「是」，亦即有控制線未接收過第一致能電壓，則會再執行步驟S602及S603，以開啟另一條第一掃描線。若步驟S604判斷結果為「否」，亦即所有控制線皆接收過第一致能電壓，則結束此驅動方法。
由上述實施例的說明，可得知本實施例掃描線的驅動 方法。在每一顯示區域中，最後一條掃描線(亦即第二掃描線)會接收掃描信號，而所有的畫素例則會依據掃描信號的致能期間與對應的控制線的致能期間而依序開啟，以便分別寫入畫素資料，並藉由第二掃描線及控制線致能電壓的調整，以減少畫素單元間饋通電壓的差異。
而不同的顯示區域中，其第二掃描線所接收掃描信號的來源及致能的時間會不一樣，並同時配合控制線的致能與否，使這些顯示區域中的畫素列都能寫入對應的畫素資料。當所有的顯示區域中的所有畫素列都寫入對應的畫素資料後，此液晶顯示面板就能提供使用者所需的影像。藉此，可減少面板所需的閘極驅動器(接腳)數目，並可增加液晶顯示面板的顯示品質。
第二實施例
圖7A為根據本發明第二實施例所述之液晶顯示面板之局部電路示意圖。請參照圖7A，在本實施例中，液晶顯示面板700包括控制線SC1、SC2及SC3，而每一顯示區域包括一條閘極信號線及三條掃描線。以顯示區域710為例，其包括閘極信號線SD1、掃描線S1、S2、S3及電晶體M71、M72、M73，顯示區域720則包括掃描線S4、S5、S6及電晶體M74、M75、M76。在顯示區域710中，掃描線S1對應掃描畫素列L1，掃描線S2對應掃描畫素列L2，掃描線S3對應掃描畫素列L3。電晶體M71的汲極與源極分別耦接於掃描線S1與控制線SC1，其閘極耦接閘極信號線SD1。電晶體M72的汲極與源極分別耦接於掃描線S2與控制線 SC2，其閘極耦接閘極信號線SD1。電晶體M73的汲極與源極分別耦接於掃描線S3與控制線SC3，其閘極耦接閘極信號線SD1。在顯示區域720中，掃描線S4、S5、S6分別經由電晶體M74、M75、M76耦接至控制線SC1、SC2及SC3，其餘顯示區域(未繪示)中的電路結構則類推，不再贅述。
在驅動的過程中，由於控制線SC1~SC3會經由對應的電晶體耦接至個別顯示區域中的第一條至第三條掃描線，因此當顯示區域中的閘極信號線SD1與控制線SC1皆致能時，其對應的第一條掃描線便會開啟以便寫入對應的畫素電壓。同樣地，當顯示區域中的閘極信號線SD1與控制線SC2皆致能時，其對應的第二條掃描線便會開啟以便寫入對應的畫素電壓。然後，當顯示區域中的閘極信號線SD1與控制線SC3皆致能時，其對應的第三條掃描線便會開啟以便寫入對應的畫素電壓。其中，控制線SC1、SC2及SC3會依序致能，以致在同一顯示區域中，最多只有一條掃描線會被開啟。
接下來，請參照圖7A及圖7B，圖7B為根據圖7A之閘極信號線與控制線的驅動波形圖。如圖7B所示，在顯示區域710中，控制線SC1會在閘極信號線SD1的致能期間T7的前1/3週期T71中致能，此時掃描線S1會被開啟以便寫入畫素資料(畫素電壓)至畫素列L1中。接著，控制線SC2會在閘極信號線SD1的致能期間T7的中間1/3週期T72中致能，此時掃描線S2會被開啟以便寫入畫素資料至畫素列L2中。最後，控制線SC3會在閘極信號線SD1的致 能期間T7的最後1/3週期T73中致能，此時掃描線S3會被開啟以便寫入畫素資料(畫素電壓)至畫素列L3中。也就是說，閘極信號線SD1的致能期間T7會被分為三個週期，分別用來更新畫素列L1~L3中的畫素資料。接著，在顯示區域720中，控制線SC1~SC3會在閘極信號線SD2的致能期間T7的中依序致能，以依序開啟掃描線S4~S6。接下來，其餘顯示區域中的掃描方式則參照上述說明類推，控制線SC1~SC3會與對應的掃描線相互配合以寫入畫素資料至所有畫素列。其中，致能期間T7為用以說明時間的長度，而非指特定時間區塊。
經由上述驅動方式可以推知，液晶顯示面板700在驅動的過程中，閘極驅動器僅需提供掃描線數三分之一的閘極信號(僅需驅動個別顯示區域中的閘極信號線，閘極信號亦即習知之掃描信號)，而顯示區域中的掃描線則配合控制線SC1~SC3來個別驅動。再者，由於每一條掃描線的驅動方式相同，亦即同時依據閘極信號線及控制線致能時的致能電壓來驅動，因此可使每一個畫素列(如L1~L3)的饋通效應相同，其中控制線提供第一致能電壓，閘極信號線線提供第二致能電壓。
請同時參照圖4及圖7，由電路結構上比較可以得知，本實施例的每一顯示區域中所有掃描線所對應的畫素列(如L1~L3)，其饋通效應(feed through effect)皆會等同圖4實施例的畫素列L1，故每一畫素列的的饋通效應會如公式(4)所示。由於本實施例中的畫素列的饋通效應皆相 同，所以液晶顯示面板700中所有畫素單元的饋通電壓都會相同。
除此之外，顯示區域亦可延伸為Y條，以下再以此來作說明。圖8A為根據本發明第二實施例所述之液晶顯示面板之局部電路示意圖。請參照圖8A，在本實施例中，液晶顯示面板800包括N條掃描線(如S1~SY...SN，其中N為正整數)、多個顯示區域(如810及820)及Y條控制線(如SC1~SCY，其中Y為正整數)。並且，每一個顯示區域皆包括閘極信號線(如SD1、SD2...)、Y個電晶體(如M81~M8Y)及Y條掃描線(如S1~SY)，且每一顯示區域中所有的掃描線(如S1~SY)會分別經由對應的電晶體(如M81~M8Y)耦接至控制線SC1~SCY。以顯示區域810而言，其掃描線S1~SY會分別經由電晶體M81~M8Y耦接至控制線SC1~SCY。而圖8A中的其餘顯示區域的電路結構可由上述說明類推，且液晶顯示面板800上所有畫素列的饋通效應則參照圖7實施例所述，故不在此多作贅述。
在驅動方法上，本實施例則與上述實施例類似，同樣將顯示區域中閘極信號線(如顯示區域810中的閘極信號線SD1及顯示區域820中的閘極信號線SD2)的致能期間分為Y個週期，以分別開啟對應的Y條畫素列(如L1~LY)以寫入畫素資料。如圖8B所示，圖8B為根據圖8A之閘極信號線及控制線的驅動波形圖。在顯示區域810中，閘極信號線SD1的致能期間T8會被分為Y個週期T81~T8Y，然後控制線SC1~SCY會分別在週期T81~T8Y中依序致能， 致使畫素列L1~LY會依序開啟(亦即掃描線S1~SY依序致能)以便寫入畫素資料。接著，在顯示區域820中，閘極信號線SD2的致能期間T8同樣會被分為Y個週期T81~T8Y，然後控制線SC1~SCY一樣會分別在週期T81~T8Y中依序致能，以使掃描線SY+1~S2Y依序致能。而其餘顯示區域會在對應的閘極信號線致能時，才依序開啟顯示區域內的畫素列。其中，致能期間T8為用以說明時間的長度，而非指特定時間區塊。
藉此，本實施例可利用增加控制線的條數，來減少閘極驅動器提供的閘極信號，並且可透過對掃描線及控制線作最佳化的運算，以求得閘極信號線條數及控制線條數的最小總和，使液晶顯示面板可以用最少的信號源(包括閘極信號及控制線的信號)來驅動所有的掃描線。以具有N條掃描線液晶顯示面板為例，假設其控制線為Y條，此液晶顯示面板所需的信號總數(閘極驅動器的接腳總數)可等於下式：
在本實施例中，可利用一次微分求取信號總數的最小解，推演過程如下：
以640×480的液晶顯示面板來說，對640作開根號可求得25.3，可得到Y的最小值為25，則每一顯示區域的掃描線數則為25，所以此液晶顯示面板會分為25個完整的 顯示區域，並將剩下15條掃描線歸為1個顯示區域。至此，可以得到此液面板所需的最小信號總數為25+25+1=51。此外，可對掃描線總數取其因數，用以代表每一顯示區域的掃描線數，藉此以提升液晶顯示面板解析度。同樣以640×480的液晶顯示面板來說，以其掃描線總數的因數32為例，以此代表每一顯示區域的掃描線數，致使顯示區域數會為20，則信號總數為32+20=52。而此液晶顯示面板掃描線總數的其餘因數可由上述說明推演，故不再贅述。
此外，上述實施例中的電晶體的功能可利用邏輯運算單元來完成，下述依此再作說明。圖8C為根據本發明第二實施例所述之液晶顯示面板之局部電路示意圖。請參照圖8A及圖8C，其最大的不同之處在於及閘A81~A8Y(亦即邏輯運算單元)，並且參照圖8D來作說明。圖8D為圖8C的及閘A81的真值表示意圖。在此看到及閘A81，由真值表可以得知，當控制線SC1及閘極信號線SD1的驅動信號皆為”1”(亦即致能)時，及閘A81的輸出端(亦即掃描線S1)的電壓準位會為”1”(亦即致能，例如為輸出邏輯高電壓準位)，使得畫素列L1上所有的畫素皆會被開啟。而及閘A82~A8Y的運作方式會與及閘A81相同，故不再贅述。藉此，各顯示區域內的各畫素列同樣會依據閘極信號掃描線及控制線的驅動信號而依序開啟，以寫入對應的畫素資料。
此外，可由上述實施例彙整為一種液晶顯示面板的驅動方法。圖8E為根據本發明第二實施例所述之液晶顯示面板的驅動方法的流程圖。請參照圖8E，首先，在步驟 S801中，會輸出第二致能電壓至閘極信號線。接著，在步驟S802中，依序輸出第一致能電壓至這些控制線。最後，在步驟S803中，在這些控制線的其中之一接收到第一致能電壓時，則開啟對應此控制線的掃描線。並且，步驟S804會判斷是否為還有控制線未接收過第一致能電壓。若步驟S804判斷結果為「是」，亦即有控制線未接收過第一致能電壓，則會再執行步驟S802及S803，以開啟另一條掃描線。若步驟S804判斷結果為「否」，亦即所有控制線皆接收過第一致能電壓，則結束此驅動方法。由上述實施例的說明，可清楚了解本實施例的驅動方式。在顯示區域中，閘極信號線會接收來自閘極驅動器的閘極信號，以使掃描線配合閘極信號線及控制線的致能而依序開啟，以分別寫入畫素資料至對應的畫素單元。並且，藉由電路結構上的調整，可消除畫素單元間饋通電壓的差異。
而不同的顯示區域中，其閘極信號線所接收閘極信號的來源及致能的時間會不一樣，並同時配合控制線的致能與否，使這些顯示區域中的畫素列能寫入對應的畫素資料。當所有的顯示區域中的畫素列都寫入對應的畫素資料後，此液晶顯示面板就能提供影像。藉此，可減少面板所需的閘極驅動器(接腳)數目，並可增加液晶顯示面板的顯示品質。
綜上所述，本發明實施例之液晶顯示面板，根據饋通效應的原理，分別利用以調整掃描信號及控制線的致能電壓，以及調整其驅動電路，來降低畫素列間的饋通電壓的 差異，藉以改善畫面品質不均的問題以及消除掃描信號間的電位變化對畫素電壓的影響。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、400、500、600、700、800‧‧‧液晶顯示面板
410、420、510、520、610、620、710、720、810、820‧‧‧顯示區域
L1、L2、L3、LX+1、LX、LY‧‧‧畫素列
P11、P12、P21、P22、P31、P32、PX1、PX2、P(X+1)1、P(X+1)2、PY1、PY2‧‧‧畫素單元
201、202‧‧‧下降緣
A61、A62、A6X、A81、A82、A8Y‧‧‧及閘
DL1、DL2‧‧‧資料線
S1~S6、SX、SX+1、SY、SY+1、SY+2、S2Y‧‧‧掃描線
SC1、SC2、SC3、SCY、SCX‧‧‧控制線
SD1、SD2‧‧‧閘極信號線
M111、M121、M1、M2、M41、M42、M51、M52、M53、M54、M61、M62、M6X、M71、M72、M73、M74、M75、M76、M81、M82、M8Y‧‧‧電晶體
T1、T2、T3、T4、T5、T6、T7、T8‧‧‧期間
T41、T42、T51、T52、T53、T61、T62、T6(X+1)、T6X、T71、T72、T73、T81、T82、T8Y‧‧‧週期
Clc1、Clc2‧‧‧液晶電容
Cst1、Cst2‧‧‧儲存電容
Cgs2‧‧‧電晶體M111的閘極-源極間的等效電容
Cgs1‧‧‧電晶體M121的閘極-源極間的等效電容
Cgsf‧‧‧電晶體M1的閘極-源極間的等效電容
Vgh‧‧‧掃描信號及閘極信號的致能電壓值
Vgl‧‧‧掃描線及閘極信號線失能時的電壓值
Vghs‧‧‧控制線的致能電壓值
Vgls‧‧‧控制線失能時的電壓值
S601~S604‧‧‧根據本發明第一實施例所述之液晶顯示面板的驅動方法的步驟
S801~S804‧‧‧根據本發明第二實施例所述之液晶顯示面板的驅動方法的步驟
圖1即為根據習知技術之液晶顯示面板之局部電路示意圖。
圖2為根據圖1之掃描信號波形圖。
圖3為根據圖1之液晶顯示面板之局部等效電路圖。
圖4A為根據本發明第一實施例所述之液晶顯示面板之局部電路示意圖。
圖4B為根據圖4A之掃描線與控制線的驅動波形圖。
圖5A為根據本發明第一實施例所述之液晶顯示面板之局部電路示意圖。
圖5B為根據圖5A之掃描線與控制線的驅動波形圖。
圖6A為根據本發明第一實施例所述之液晶顯示面板之局部電路示意圖。
圖6B為根據圖6A之掃描線與控制線的驅動波形圖。
圖6C為根據本發明第一實施例所述之液晶顯示面板之局部電路示意圖。
圖6D為圖6C的及閘A61的真值表示意圖。
圖6E為根據本發明第一實施例所述之液晶顯示面板的驅動方法的流程圖。
圖7A為根據本發明第二實施例所述之液晶顯示面板之局部電路示意圖。
圖7B為根據圖7A之閘極信號線與控制線的驅動波形圖。
圖8A為根據本發明第二實施例所述之液晶顯示面板之局部電路示意圖。
圖8B為根據圖8A之閘極信號線與控制線的驅動波形圖。
圖8C為根據本發明第二實施例所述之液晶顯示面板之局部電路示意圖。
圖8D為圖8C的及閘A81的真值表示意圖。
圖8E為根據本發明第二實施例所述之液晶顯示面板的驅動方法的流程圖。
600‧‧‧液晶顯示面板
610、620‧‧‧顯示區域
L1、L2、LX、LX+1‧‧‧畫素列
P11、P12、P21、P22、PX1、PX2、P(X+1)1、P(X+1)2‧‧‧畫素單元
DL1、DL2‧‧‧資料線
S1、S2、SX、SX+1‧‧‧掃描線
SC1、SC2、SCX‧‧‧控制線
M61、M62、M6X‧‧‧電晶體

Claims (40)

  1. 一種液晶顯示面板，該液晶顯示面板包括：複數個顯示區域，每一該些顯示區域包括：X個電晶體，X為一正整數；X條第一掃描線；以及一第二掃描線；以及X條控制線，分別對應於每一該些顯示區域中之該些第一掃描線；其中，在每一該些顯示區域中，該些電晶體分別對應耦接於該些第一掃描線與該些控制線之間，其中該些電晶體中的一第i電晶體的一汲極與一源極分別耦接於該些第一掃描線中的一第i掃描線及該些控制線中的一第i控制線，且各該電晶體的一閘極耦接該第二掃描線，i為一正整數且小於等於X；其中，各該控制線係提供一第一致能電壓，各該第二掃描線係提供一第二致能電壓，且該第一致能電壓小於等於該第二致能電壓。
  2. 如申請專利範圍第1項所述之液晶顯示面板，其中該第二掃描線在一第一期間致能，而該些控制線在該第一期間中依序致能。
  3. 如申請專利範圍第2項所述之液晶顯示面板，其中每一該些控制線致能的時間為該第一期間的1/(X+1)。
  4. 如申請專利範圍第1項所述之液晶顯示面板，其中該第一致能電壓為14伏特，且該第二致能電壓為25伏特。
  5. 如申請專利範圍第1項所述之液晶顯示面板，其中該液晶顯示面板上該些第一掃描線和該些第二掃描線的總數為N，且X小於等於。
  6. 如申請專利範圍第1項所述之液晶顯示面板，其中每一該些第一掃描線及每一該些第二掃描線分別對應於一畫素列，且該畫素列具有複數個畫素單元。
  7. 如申請專利範圍第1項所述之液晶顯示面板，其中該些電晶體係形成於一扇出區。
  8. 如申請專利範圍第1項所述之液晶顯示面板，其中該些電晶體皆為一薄膜電晶體。
  9. 如申請專利範圍第1項所述之液晶顯示面板，其中該液晶顯示面板更具有至少一閘極驅動器，該些閘極驅動器具有複數條訊號線，其中各該些訊號線係分別耦接各該第二掃描線，並輸出該第二致能電壓至各該第二掃描線。
  10. 一種液晶顯示面板，該液晶顯示面板包括：複數個顯示區域，每一該些顯示區域包括：Y個電晶體，Y為一正整數；Y條掃描線；以及一閘極信號線；以及Y條控制線，分別對應於每一該些顯示區域中之該些掃描線；其中，在每一該些顯示區域中，該些電晶體分別對應耦接於該些掃描線與該些控制線之間，其中該些電晶體中的第j個電晶體的一汲極與一源極分別耦接於一第j條掃 描線及一第j條控制線，各該電晶體的一閘極耦接該閘極信號線，j為一正整數且小於等於Y；其中，各該控制線係提供一第一致能電壓，各該閘極信號線係提供一第二致能電壓。
  11. 如申請專利範圍第10項所述之液晶顯示面板，其中該閘極信號線在一第一期間中致能，且該些控制線在該第一期間中依序致能。
  12. 如申請專利範圍第11項所述之液晶顯示面板，其中每一該些控制線致能的時間等於該第一期間的1/Y。
  13. 如申請專利範圍第10項所述之液晶顯示面板，其中該液晶顯示面板上該些掃描線的總數為N，且Y小於等於。
  14. 如申請專利範圍第10項所述之液晶顯示面板，其中每一該些掃描線分別對應於一畫素列，且該畫素列具有複數個畫素單元。
  15. 如申請專利範圍第10項所述之液晶顯示面板，其中該些電晶體係形成於一扇出區。
  16. 如申請專利範圍第10項所述之液晶顯示面板，其中該些電晶體皆為一薄膜電晶體。
  17. 如申請專利範圍第10項所述之液晶顯示面板，其中該液晶顯示面板更具有至少一閘極驅動器，該些閘極驅動器具有複數條訊號線，其中各該些訊號線係分別耦接各該閘極信號線，並輸出該第二致能電壓至各該閘極信號線。
  18. 一種液晶顯示面板，該液晶顯示面板包括： 複數個顯示區域，每一該些顯示區域包括：X個邏輯運算單元，其中各該邏輯運算單元具有一第一輸入端、一第二輸入端以及一輸出端，且當該第一輸入端與第二輸入端皆為邏輯高電位時，該輸出端為邏輯高電位，X為一正整數；X條第一掃描線；以及一第二掃描線；以及X條控制線，分別對應於每一該些顯示區域中之該些第一掃描線；其中，在每一該些顯示區域中，該些邏輯運算單元分別對應耦接於該些第一掃描線與該些控制線之間，其中該些邏輯運算單元中的一第i邏輯運算單元的該輸出端與該第一輸入端分別耦接於該些第一掃描線中的一第i掃描線及該些控制線中的一第i控制線，且各該邏輯運算單元的該第二輸入端耦接一第二掃描線，i為一正整數且小於等於X；其中，各該控制線係提供一第一致能電壓，各該第二掃描線係提供一第二致能電壓，且該第一致能電壓小於等於該第二致能電壓。
  19. 如申請專利範圍第18項所述之液晶顯示面板，其中該第X掃描線在一第一期間致能，而該些控制線在該第一期間中依序致能。
  20. 如申請專利範圍第19項所述之液晶顯示面板，其中每一該些控制線致能的時間為該第一期間的1/(X+1)。
  21. 如申請專利範圍第18項所述之液晶顯示面板，其中該第一致能電壓為14伏特，且該第二致能電壓為25伏特。
  22. 如申請專利範圍第18項所述之液晶顯示面板，其中該液晶顯示面板上該些第一掃描線和該些第二掃描線的總數為N，且X小於等於。
  23. 如申請專利範圍第18項所述之液晶顯示面板，其中每一該些第一掃描線及該第二掃描線分別對應於一畫素列，且該畫素列具有複數個畫素單元。
  24. 如申請專利範圍第18項所述之液晶顯示面板，其中該些電晶體係形成於一扇出區。
  25. 如申請專利範圍第18項所述之液晶顯示面板，其中該些電晶體皆為一薄膜電晶體。
  26. 如申請專利範圍第18項所述之液晶顯示面板，其中該液晶顯示面板更具有至少一閘極驅動器，該些閘極驅動器具有複數條訊號線，其中各該些訊號線係分別耦接各該第二掃描線，並輸出該第二致能電壓至各該第二掃描線。
  27. 如申請專利範圍第18項所述之液晶顯示面板，其中該邏輯運算單元包括一及閘。
  28. 一種液晶顯示面板，該液晶顯示面板包括：複數個顯示區域，每一該些顯示區域包括：Y個邏輯運算單元，其中各該邏輯運算單元具有一第一輸入端、一第二輸入端以及一輸出端，且當該第一輸入端與第二輸入端皆為邏輯高電位時，該輸出端為邏輯 高電位，Y為一正整數；Y條掃描線；以及一閘極信號線；以及Y條控制線，分別對應於每一該些顯示區域中之該些掃描線；其中，在每一該些顯示區域中，該些邏輯運算單元分別對應耦接於該些掃描線與該些控制線之間，其中該些邏輯運算單元中的第j個邏輯運算單元的該輸出端與該第一輸入端分別耦接於一第j條掃描線及一第j條控制線，各該邏輯運算單元的該第二輸入端耦接該閘極信號線，j為一正整數且小於等於Y；其中，各該控制線係提供一第一致能電壓，各該閘極信號線係提供一第二致能電壓。
  29. 如申請專利範圍第28項所述之液晶顯示面板，其中該閘極信號線在一第一期間中致能，且該些控制線在該第一期間中依序致能。
  30. 如申請專利範圍第29項所述之液晶顯示面板，其中每一該些控制線致能的時間等於該第一期間的1/Y。
  31. 如申請專利範圍第28項所述之液晶顯示面板，其中該液晶顯示面板上該些掃描線的總數為N，且Y小於等於。
  32. 如申請專利範圍第28項所述之液晶顯示面板，其中每一該些掃描線分別對應於一畫素列，且該畫素列具有複數個畫素單元。
  33. 如申請專利範圍第28項所述之液晶顯示面板，其中該些電晶體係形成於一扇出區。
  34. 如申請專利範圍第28項所述之液晶顯示面板，其中該些電晶體皆為一薄膜電晶體。
  35. 如申請專利範圍第28項所述之液晶顯示面板，其中該液晶顯示面板更具有至少一閘極驅動器，該些閘極驅動器具有複數條訊號線，其中各該些訊號線係分別耦接各該閘極信號線，並輸出該第二致能電壓至各該閘極信號線。
  36. 如申請專利範圍第28項所述之液晶顯示面板，其中該邏輯運算單元包括一及閘。
  37. 一種液晶顯示面板的驅動方法，其中該液晶顯示面板包括多個顯示區域及X條控制線，而每一該些顯示區域包括至少一第一掃描線及一第二掃描線，並且該些第一掃描線分別對應該些控制線，該驅動方法包括：輸出一第二致能電壓至該第二掃描線，以開啟該第二掃描線；依序輸出一第一致能電壓至該些控制線；以及在該些控制線的其中之一接收到該第一致能電壓時，則開啟對應該控制線的第一掃描線。
  38. 如申請專利範圍第37項所述之液晶顯示面板的驅動方法，其中每一該些第一掃描線開啟的時間等於該第二掃描線開啟的時間的1/(X+1)。
  39. 一種液晶顯示面板的驅動方法，其中該液晶顯示面板包括多個顯示區域及多條控制線，而每一該些顯示區域 包括Y條掃描線及一閘極信號線，並且該些掃描線分別對應該些控制線，該驅動方法包括：輸出一第二致能電壓至該閘極信號線；依序輸出一第一致能電壓至該些控制線；以及在該些控制線的其中之一接收到該第一致能電壓時，則開啟對應該控制線的掃描線。
  40. 如申請專利範圍第39項所述之液晶顯示面板的驅動方法，其中每一該些掃描線開啟的時間等於該第二致能電壓維持的時間的1/Y。
TW098136688A 2009-10-29 2009-10-29 液晶顯示面板及其驅動方法 TWI449019B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW098136688A TWI449019B (zh) 2009-10-29 2009-10-29 液晶顯示面板及其驅動方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098136688A TWI449019B (zh) 2009-10-29 2009-10-29 液晶顯示面板及其驅動方法

Publications (2)

Publication Number Publication Date
TW201115551A TW201115551A (en) 2011-05-01
TWI449019B true TWI449019B (zh) 2014-08-11

Family

ID=44934524

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098136688A TWI449019B (zh) 2009-10-29 2009-10-29 液晶顯示面板及其驅動方法

Country Status (1)

Country Link
TW (1) TWI449019B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5365284A (en) * 1989-02-10 1994-11-15 Sharp Kabushiki Kaisha Liquid crystal display device and driving method thereof
EP0911795A2 (en) * 1997-10-23 1999-04-28 Canon Kabushiki Kaisha Liquid crystal display panel driving device and method
EP0949605A1 (en) * 1998-04-10 1999-10-13 Masaya Okita High-speed driving method of a liquid crystal display panel
US7528815B2 (en) * 2003-02-24 2009-05-05 Hannstar Display Corporation Driving circuit and method for liquid crystal display panel
TW200942933A (en) * 2008-04-09 2009-10-16 Chi Mei Optoelectronics Corp Liquid crystal display apparatus, liquid crystal display panel and thin film transistor substrate

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5365284A (en) * 1989-02-10 1994-11-15 Sharp Kabushiki Kaisha Liquid crystal display device and driving method thereof
EP0911795A2 (en) * 1997-10-23 1999-04-28 Canon Kabushiki Kaisha Liquid crystal display panel driving device and method
EP0949605A1 (en) * 1998-04-10 1999-10-13 Masaya Okita High-speed driving method of a liquid crystal display panel
US7528815B2 (en) * 2003-02-24 2009-05-05 Hannstar Display Corporation Driving circuit and method for liquid crystal display panel
TW200942933A (en) * 2008-04-09 2009-10-16 Chi Mei Optoelectronics Corp Liquid crystal display apparatus, liquid crystal display panel and thin film transistor substrate

Also Published As

Publication number Publication date
TW201115551A (en) 2011-05-01

Similar Documents

Publication Publication Date Title
US10276121B2 (en) Gate driver with reduced number of thin film transistors and display device including the same
TWI716757B (zh) 有機發光二極體顯示面板及包含該顯示面板的有機發光二極體顯示裝置
TWI437531B (zh) 顯示裝置
US9818362B2 (en) Charging scan and charge sharing scan double output GOA circuit
US20150243238A1 (en) Display device
US9190006B2 (en) Display device having a gate circuit which performs bidirectional scanning
US20100259512A1 (en) Pixel array structure, flat display panel and method for driving flat display panel thereof
JP4407464B2 (ja) 電気光学装置及び電子機器
JP2007034305A (ja) 表示装置
US9007359B2 (en) Display device having increased aperture ratio
CN113393790B (zh) 显示面板的驱动方法、装置及显示装置
JP2010020257A (ja) 液晶表示装置
TWI385454B (zh) 液晶面板
US8723852B2 (en) Method of driving a display panel, and display device for performing the method
JP5465916B2 (ja) 表示装置
KR102050317B1 (ko) 게이트 구동회로 및 이를 포함하는 액정표시장치
JP2010096793A (ja) 液晶表示装置
KR102180914B1 (ko) 표시장치
TWI449019B (zh) 液晶顯示面板及其驅動方法
KR101182479B1 (ko) 액정 표시 장치 및 그 구동 방법
CN113393788A (zh) 显示面板的驱动方法、装置及显示装置
TW202107164A (zh) 抑制顯示面板閃爍之驅動方法及其驅動電路
TWI396918B (zh) 畫素陣列
WO2013008528A1 (ja) 画素回路及び表示装置
US20190019468A1 (en) Array substrates and display panels

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees