TWI445477B - 配線方法、表面設有配線之構造物、半導體裝置、配線基板、記憶卡、電氣元件、模組及多層電路基板 - Google Patents

配線方法、表面設有配線之構造物、半導體裝置、配線基板、記憶卡、電氣元件、模組及多層電路基板 Download PDF

Info

Publication number
TWI445477B
TWI445477B TW100116399A TW100116399A TWI445477B TW I445477 B TWI445477 B TW I445477B TW 100116399 A TW100116399 A TW 100116399A TW 100116399 A TW100116399 A TW 100116399A TW I445477 B TWI445477 B TW I445477B
Authority
TW
Taiwan
Prior art keywords
wiring
insulating layer
connection terminal
resin
coating film
Prior art date
Application number
TW100116399A
Other languages
English (en)
Other versions
TW201221000A (en
Inventor
Shingo Yoshioka
Hiroaki Fujiwara
Hiromitsu Takashita
Tsuyoshi Takeda
Yuko Konno
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Publication of TW201221000A publication Critical patent/TW201221000A/zh
Application granted granted Critical
Publication of TWI445477B publication Critical patent/TWI445477B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/184—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1603—Process or apparatus coating on selected surface areas
    • C23C18/1607—Process or apparatus coating on selected surface areas by direct patterning
    • C23C18/1608—Process or apparatus coating on selected surface areas by direct patterning from pretreatment step, i.e. selective pre-treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1646—Characteristics of the product obtained
    • C23C18/165—Multilayered product
    • C23C18/1653—Two or more layers with at least one layer obtained by electroless plating and one layer obtained by electroplating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/1851—Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material
    • C23C18/1872—Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material by chemical pretreatment
    • C23C18/1886—Multistep pretreatment
    • C23C18/1893—Multistep pretreatment with use of organic or inorganic compounds other than metals, first
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/06—Wires; Strips; Foils
    • C25D7/0607—Wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/24146—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the HDI interconnect connecting to the same level of the lower semiconductor or solid-state body at which the upper semiconductor or solid-state body is mounted
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2499—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
    • H01L2224/24996—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/24998—Reinforcing structures, e.g. ramp-like support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0264—Peeling insulating layer, e.g. foil, or separating mask
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/072—Electroless plating, e.g. finish plating or initial plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0756—Uses of liquids, e.g. rinsing, coating, dissolving
    • H05K2203/0769—Dissolving insulating materials, e.g. coatings, not used for developing resist after exposure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1407—Applying catalyst before applying plating resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electrochemistry (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Combinations Of Printed Boards (AREA)
  • Chemically Coating (AREA)

Description

配線方法、表面設有配線之構造物、半導體裝置、配線基板、記憶卡、電氣元件、模組及多層電路基板
本發明係關於配線方法，更詳細而言，係關於用在以配線將露出於構造物表面之多數被連接部互相連接之配線方法，與利用此配線方法的表面設有配線之構造物、半導體裝置、配線基板、記憶卡、電氣元件、模組及多層電路基板。
近年，配線寬度的微縮化及配線間隔的窄化隨著電機、電子領域之中配線電路之高密度化而逐漸演進。但是，配線間隔變窄則容易在相鄰配線間引起短路或躍遷。
就此種問題之對策技術而言，專利文獻1中記載有將膨潤性樹脂皮膜形成於絕緣基材表面，並從該膨潤性樹脂皮膜之外表面形成深度在皮膜厚度以上的槽，並使觸媒金屬包覆於該槽之表面及膨潤性樹脂皮膜之表面，使膨潤性樹脂皮膜膨潤而從絕緣基材表面剝離後，無電解電鍍膜僅形成於觸媒金屬所殘留的部分。
依據此技術，能夠以高精度維持電路圖案之輪廓，抑制短路或躍遷發生。但是，使用專利文獻1中記載的技術以配線將露出於構造物表面之多數被連接部互相連接時，有些情況下妨礙配線電路的高密度化。
又，非專利文獻1中記載有利用封裝樹脂將經由金線等材料打線接合的半導體裝置予以封裝。
[習知技術文獻] [專利文獻]
[專利文獻1]日本特開2010-50435號公報(段落0014)
[非專利文獻]
[非專利文獻1]2010年5月12～14日於日本札幌舉辦之「ICEP 2010」中2010年5月12日發表之演講「Advanced QFN Package for Low Cost and High Performance Solution/Andy Tseng,Bernd Appelt,Yi-Shao Lai,Mark Lin,Bruce Hu,JW Chen,Sunny Lee」之參考發表物
本發明之目的在於以配線將露出於構造物表面之多數被連接部互相連接時不阻礙配線電路之高密度化。
又，本發明目的在於利用封裝樹脂封裝構造物時，抑制由封裝樹脂之壓力所致配線短路、裁斷、和損傷。
本發明的一態樣係一種配線方法，用在以配線將露出於構造物表面之多數被連接部互相連接，其特徵在於包含以下步驟：絕緣層形成步驟，在有多數被連接部露出的構造物表面形成絕緣層；以及配線形成步驟，設置具有本體部與分歧部的配線，該本體部位於絕緣層表面，該分歧部從該本體部分歧延伸至絕緣層內部並到達連接對象之被連接部。
本發明的另一態樣係一種表面設有配線之構造物，其特徵在於，在有多數被連接部露出的構造物表面形成有絕緣層，該絕緣層表面設有配線本體部，從該配線本體部分歧出配線分歧部，該配線分歧部延伸至絕緣層內部並到達連接對象之被連接部。
本發明又一態樣係一種半導體裝置，其特徵在於，絕緣基材上搭載有半導體晶片，且在設於絕緣基材之連接端子及設於半導體晶片之連接端子露出的構造物表面形成有絕緣層，該絕緣層表面設有配線本體部，從該配線本體部分歧出配線分歧部，該配線分歧部延伸至絕緣層內部並到達絕緣基材之連接端子及/或半導體晶片之連接端子。
本發明另一態樣係一種配線基板，其特徵在於，印刷配線板上安裝有半導體裝置，且在設於印刷配線板之連接端子及設於半導體裝置之連接端子露出的構造物表面形成有絕緣層，該絕緣層表面設有配線本體部，從該配線本體部分歧出配線分歧部，該配線分歧部延伸至絕緣層內部並到達印刷配線板之連接端子及/或半導體裝置之連接端子。
本發明另一態樣係一種記憶卡，其特徵在於，在支持體上安裝有記憶體封裝體，且在設於支持體之連接端子及設於記憶體封裝體之連接端子露出的構造物表面形成有絕緣層，該絕緣層表面設有配線本體部，從該配線本體部分歧出配線分歧部，該配線分歧部延伸至絕緣層內部並到達支持體之連接端子及/或記憶體封裝體之連接端子。
本發明另一態樣係一種電氣元件，其特徵在於，絕緣基材上搭載有被動元件，且在設於絕緣基材之連接端子及設於被動元件之連接端子露出的構造物表面形成有絕緣層，該絕緣層表面設有配線本體部，從該配線本體部分歧出配線分歧部，該配線分歧部延伸至絕緣層內部並到達絕緣基材之連接端子及/或被動元件之連接端子。
本發明另一態樣係一種模組，其特徵在於，支持體上安裝有電氣元件，且在設於支持體之連接端子及設於電氣元件之連接端子露出的構造物表面形成有絕緣層，該絕緣層表面設有配線本體部，從該配線本體部分歧出配線分歧部，該配線分歧部延伸至絕緣層內部並到達支持體之連接端子及/或電氣元件之連接端子。
本發明另一態樣係一種多層電路基板，其特徵在於，多數電路基板結合成多段重疊狀態，且在設於電路基板之連接端子露出的構造物表面形成有絕緣層，該絕緣層表面設有配線本體部，從該配線本體部分歧出配線分歧部，該配線分歧部延伸至絕緣層內部並到達不同電路基板之連接端子，該電路基板之連接端子係電路基板內部電路端部。
本發明另一態樣係一種半導體裝置，其特徵在於，絕緣基材上搭載有多段重疊狀態的多數半導體晶片，且在設於半導體晶片之連接端子露出的構造物表面形成有絕緣層，該絕緣層表面設有配線本體部，從該配線本體部分歧出配線分歧部，該配線分歧部延伸至絕緣層內部並到達不同半導體晶片之連接端子。
藉由以下的詳細記載與附加圖式使得前述及以外的本發明目的、特徵、態樣及優點更為清楚。
使用專利文獻1記載之技術來以配線將露出於構造物表面之多數被連接部互相連接時可能引起下述不良。圖15之中，元件符號a係在絕緣基材b上搭載有半導體晶片c的半導體裝置，元件符號d係設於半導體晶片c之連接端子，元件符號e係設於絕緣基材b之連接端子，元件符號f係將半導體晶片c之連接端子d之間予以連接的配線或將半導體晶片c之連接端子d與絕緣基材b之連接端子e予以連接的配線。
使用專利文獻1記載之技術時，配線f設於絕緣基材b之表面及半導體晶片c之表面。但是，絕緣基材b之表面有連接端子e露出，半導體晶片c之表有連接端子d露出。因此，打算互相連接的連接對象之連接端子d、d間上或d、e間上有其他連接端子d、e時，則必須如元件符號x、y所示，使配線f迂迴而不接觸其他連接端子d、e。此狀況造成配線面積增大，妨礙配線電路的高密度化。本發明完成之目的在於以配線將露出於構造物表面的多數被連接部互相連接時不妨礙配線電路的高密度化。
又，以封裝樹脂封裝利用金線等材料打線接合的半導體裝置時，金線承受封裝樹脂的壓力，金線上有龐大的負載產生作用。結果，引起金線短路、裁斷和損傷，降低半導體裝置的生產性及可靠度。本發明完成之目的在於以封裝樹脂來封裝構造物時，抑制由封裝樹脂之壓力所致配線短路、裁斷和損傷。
只要沒有特別排除，本說明書中的「連接端子」即意指因應於所設置構件之電氣連接用電極、接點、凸塊、插腳、信號輸入端子、信號輸出端子、信號輸入輸出端子、萃取電極等。
以下說明本發明之實施形態。但是本發明並不限定於此實施形態。
＜第1實施形態＞
現參照圖1及圖2說明本發明第1實施形態之配線方法。圖中，元件符號1係產生多數被連接部露出的構造物，元件符號10係半導體裝置，元件符號100係以封裝樹脂封裝的半導體裝置，元件符號101係絕緣基材，元件符號101a係絕緣基材之連接端子(被連接部)，元件符號102係半導體晶片，元件符號102a係半導體晶片之連接端子(被連接部)，元件符號103係絕緣層，元件符號104係樹脂包覆膜，元件符號105係槽，元件符號106、107係連通孔，元件符號108係配線，元件符號108a係配線本體部，元件符號108b係配線分歧部，元件符號108x係電鍍觸媒，元件符號109係封裝樹脂。
以下分成步驟說明與材料說明來進行。
[步驟說明]
第1實施形態之配線方法中，首先準備如圖1(A)所示的構造物1，在絕緣基材101搭載有半導體晶片102。就半導體晶片102而言，例如有IC、LSI、VLSI、LED晶片等。絕緣基材101之表面設有多數連接端子101a，半導體晶片102之表面設有多數連接端子102a。這些連接端子101a、102a露出於構造物1之表面。
其次如圖1(B)所示，在有多數連接端子101a、102a露出的構造物1之表面形成絕緣層103(絕緣層形成步驟)。
其次如圖1(C)所示，在絕緣層103之表面形成樹脂包覆膜104(樹脂包覆膜形成步驟)。
其次，如圖1(D)或圖2(D)所示，從樹脂包覆膜104之表面側以經過連接對象之連接端子101a、102a附近的方式形成深度與樹脂包覆膜104厚度相同或超過其厚度的槽(圖例係深度與樹脂包覆膜104厚度相同的槽)105，並形成從該附近經過部分到達連接對象之連接端子102a、101a的連通孔106、107(槽孔形成步驟)。這些槽105及連通孔106、107之形成藉由例如雷射加工等方式進行。
其次如圖2(D1 )所示，使電鍍觸媒108x或電鍍觸媒前驅物包覆於槽105及連通孔106、107之表面(觸媒包覆步驟)。
黏接如圖2(D2 )所示，使樹脂包覆膜104溶解或膨潤進而去除(樹脂包覆膜去除步驟)。
其次如圖2(E)或圖1(E)所示，進行無電解電鍍藉而使電鍍膜僅形成於由電鍍觸媒108x或電鍍觸媒前驅物形成的電鍍觸媒所殘留的部分(電鍍處理步驟)。藉此設置具備本體部108a與分歧部108b的配線108，本體部108a位於絕緣層103之表面，分歧部108b從該本體部108a分歧延伸至絕緣層103內部並到達連接對象之連接端子102a、101a(配線形成步驟)。
依據此種包含樹脂包覆膜形成步驟、槽孔形成步驟、觸媒包覆步驟、樹脂包覆膜去除步驟及電鍍處理步驟的配線形成步驟，能將配線108尤其是配線本體部108a的輪廓維持在高精度，抑制短路和躍遷的發生。
在此獲得半導體裝置(表面設有配線之構造物)10，其在絕緣基材101上搭載有半導體晶片102且絕緣基材101之連接端子101a與半導體晶片102之連接端子102a以配線108互相連接。
此半導體裝置10中，有絕緣基材101之連接端子101a及半導體晶片102之連接端子102a露出的構造物1之表面上形成有絕緣層103，此絕緣層103之表面設有配線108之本體部108a，配線108之分歧部108b從該配線本體部108a分歧，該配線分歧部108b延伸至絕緣層103內部並到達絕緣基材101之連接端子101a及半導體晶片102之連接端子102a。
因為連接端子101a、102a受到絕緣層103被覆，且絕緣層103之表面設有配線108之本體部108a，所以即使在打算互相連接的連接對象之連接端子101a、102a其間之上有其他連接端子101a、102a，也無須使配線108以迂迴方式避免接觸其他連接端子101a、102a。配線108能跨越非連接對象之其他連接端子101a、102a並覆蓋(overlap)經過其上。其結果，抑制對於配線電路高密度化之阻礙。
其次如圖1(F)所示，以封裝樹脂109來封裝半導體裝置10。此時獲得利用封裝樹脂109封裝的半導體裝置100。
配線108形成漫佈於絕緣層103的表面。所以，將表面設有配線108的構造物(半導體裝置10)***模具內並以封裝樹脂109來封裝時，能避免配線108承受封裝樹脂109之壓力而使得龐大的負載作用於配線108。結果，相較於以金線等材料打線接合的半導體裝置而言，抑制配線108的短路、裁斷或損傷，提升半導體裝置的生產性及可靠度。
另，宜因應於狀況，在電鍍處理步驟之後、利用封裝樹脂109封裝半導體裝置10之前，進行電解電鍍藉而使電鍍膜厚膜化(電解電鍍步驟)。此可獲得達成使電鍍膜厚膜化時所須時間縮短之優點。具體而言，例如在電解電鍍槽中，使陽極側與電鍍處理步驟形成的無電解電鍍膜導通，並將其與陰極側電極之間通入電流，使無電解電鍍膜厚膜化。
電鍍膜的膜厚並無特別限定。具體而言宜為例如0.1～10μm，較佳者為1～5μm左右。
又，宜因應於狀況，使樹脂包覆膜104含有螢光性物質，在樹脂包覆膜去除步驟之後、電鍍處理步驟之前，利用來自螢光性物質的發光以檢查樹脂包覆膜104的去除不良(檢査步驟)。相鄰配線108間殘留著包覆有電鍍觸媒108x或電鍍觸媒前驅物的樹脂包覆膜104時，該殘留部分將會有電鍍膜形成，而成為會短路的原因。所以藉由將偵測到發光的部分去除，抑制該部分形成電鍍膜，能獲得將短路發生防範於未然之優點。
可使樹脂包覆膜104含有的螢光性物質，只要是能藉由既定光源來照射光而能顯示發光特性者即可，並無特別限定。具體而言，舉例有螢光素(Fluoresceine)、曙紅(Eosine)、派若寧G(Pyronine G)等。
[材料說明]
(絕緣基材)
就絕緣基材101而言，可使用習知半導體晶片安裝所用的各種有機基材和無機基材而無特別限定。就有機基材之具體例而言有由環氧樹脂、丙烯基樹脂、聚碳酸酯樹脂、聚亞醯胺樹脂、聚硫化亞苯樹脂、聚苯醚樹脂、氰酸鹽樹脂、苯並惡嗪(benzoxazine)樹脂、雙馬來亞醯胺樹脂等構成的基材。
就環氧樹脂而言，例如只要是能用於電路基板製造之構成各種有機基板的環氧樹脂即可，並無特別限定。具體而言，具例如有雙酚A型環氧樹脂，雙酚F型環氧樹脂，雙酚S型環氧樹脂，芳烷基環氧樹脂，酚醛清漆型環氧樹脂，烷基酚醛清漆型環氧樹脂，雙酚型環氧樹脂，萘型環氧樹脂，雙環戊二烯型環氧樹脂，酚類與具有酚性氫氧基的芳香醛之間的縮合物之環氧化物，異氰尿酸三縮水甘油酯、脂環式環氧樹脂等。再者，為了添加難燃性，舉例亦可為溴化或磷變性的環氧樹脂、含氮樹脂、含矽酮樹脂等。這些樹脂可單獨使用或組合2種以上來使用。
以這些樹脂來構成絕緣基材101時，一般利用硬化劑以使樹脂硬化。就硬化劑而言並無特別限定，但具體而言，舉例如有二氰酸二醯胺、酚系硬化劑、酸氧化物系硬化劑、胺基三氮雜苯酚醛清漆系硬化劑、氰酸鹽樹脂等。
就酚系硬化劑而言，舉例如有酚醛清漆型、芳烷基型、萜烯型等。再者，為了添加難燃性，舉例亦可為磷變性酚樹脂、磷變性氰酸鹽樹脂等。這些硬化劑可單獨使用或組合2種以上來使用。
絕緣基材101之表面在槽孔形成步驟中，例如藉由雷射加工等方式形成有連通孔106、107(槽105的深度超過樹脂包覆膜104厚度時，槽105的一部分也形成於絕緣基材101之表面)，所以就絕緣基材101的材料而言，宜使用在100nm～400nm的波段下雷射光吸收率(UV吸收率)優異的樹脂等。具體而言舉例如有聚亞醯胺樹脂等。
亦可使絕緣基材101含有填充料。就填充料而言，可係無機微粒子也可係有機微粒子，並無特別限定。藉由使其含有填充料，雷射加工過的部分露出填充料，能藉由填充料的凹凸致使絕緣基材101與電鍍膜之密合性提升。
就構成無機微粒子的材料而言，具體上舉例如有氧化鋁(Al2 O3 )、氧化鎂(MgO)、氮化硼(BN)，氮化鋁(AlN)，矽化物(SiO2 )，氧化鈦鋇(BaTiO3 )，氧化鈦(TiO2 )等高介電系數(permittivity)充填材料；硬鐵氧體(hard ferrite)等磁性充填材料；氫氧化鎂(Mg(OH)2 )、氫氧化鋁(Al(OH)2 )、三氧化銻(Sb2 O3 )、五氧化銻(Sb2 O5 )、胍(Guanidine)鹽、硼酸鋅、鉬化合物、錫酸鋅等無機系難燃劑；滑石(Mg3 (Si4 O10 )(OH)2 )、硫酸鋇(BaSO4 )、碳酸鈣(CaCO3 )、雲母等。這些無機微粒子可單獨使用或組合2種以上來使用。
這些無機微粒子因為熱傳導性、介電常數(dielectric constant)、難燃性、粒度分布、色調自由度等方面較高，所以在選擇性使其發揮期望功能時，能進行適當的配合及粒度設計而輕鬆地進行高充填化。
填充料的平均粒徑並無特別限定，但宜為例如0.01μm～10μm，較佳者為0.05μm～5μm。
無機微粒子亦可利用矽烷耦合劑進行表面處理，以提高在絕緣基材101中的分散性。又，絕緣基材101亦可含有矽烷耦合劑，以提高無機微粒子在絕緣基材101中的分散性。就矽烷耦合劑而言，並無特別限定。具體而言，舉例如有環氧矽烷系、氫硫基矽烷系、胺基矽烷系、乙烯基矽烷系、苯乙烯基矽烷系、甲基丙烯醯矽烷系、丙烯醯矽烷系、鈦酸系等矽烷耦合劑等。這些矽烷耦合劑可以單獨使用或組合2種以上來使用。
又，絕緣基材101亦可含有分散劑，以提高無機微粒子在絕緣基材101中的分散性。就分散劑而言，並無特別限定。具體而言，舉例如有烷基醚系、脫水山梨糖醇酯系、烷基聚醚胺系、高分子系等分散劑等。這些分散劑可單獨使用或組合2種以上來使用。
就可用作為填充料的有機微粒子之具體例而言，舉例如有橡膠微粒子等。
絕緣基材101之形態並無特別限定。具體而言，舉例如有薄板、薄膜、預浸材料、三次元形狀之成形體等。絕緣基材101之厚度亦無特別限定。例如，在薄板、薄膜、預浸材料等宜為10～500μm，較佳者為10～200μm，更佳者為20～200μm，再佳者為20～100μm。
絕緣基材101例如亦可藉由使用模具及框形等並放入作為絕緣基材的材料加壓使其硬化而形成三次元形狀之成形體等，或使薄板、薄膜、預浸材料衝壓、衝孔之物硬化，或者藉由加熱加壓使其硬化來形成三次元形狀之成形體等。
(絕緣層)
就絕緣層103而言，舉例如有樹脂等絕緣性有機材料或以矽化物(SiO2 )等為首的陶瓷材料等絕緣性無機材料等。此外，亦可與構成絕緣基材101之材料為相同材料。
絕緣層103之形成方法只要是如圖1(B)所示，至少在絕緣基材101之表面及半導體晶片102之表面形成有絕緣層103的方法即可，並無特別限定。具體而言，舉例如有在構造物1之表面塗佈可形成絕緣層103的液狀材料後使其乾燥的方法，和將預先在支持基材塗佈前述液狀材料而後乾燥所形成的包覆膜轉印到構造物1之表面的方法，或者用貼合的方法等。另，就塗佈液狀材料的方法而言，並無特別限定。具體而言，舉例如有習知的旋轉塗佈法、刮棒塗佈法(bar coater)、沉浸法(dipping)或噴塗法(spray)等。
(樹脂包覆膜)
樹脂包覆膜104的形成方法只要是如圖1(C)所示，至少在絕緣層103之表面形成有樹脂包覆膜104的方法即可，並無特別限定。具體而言，舉例如有在絕緣層103之整面塗佈可形成樹脂包覆膜104的液狀材料後使其乾燥的方法、和將預先在支持基材塗佈前述液狀材料而後乾燥所形成的包覆膜轉印到絕緣層103之表面的方法，或者是用貼合的方法等。另，就塗佈液狀材料的方法而言，並無特別限定。具體而言，舉例如有習知的旋轉塗佈法、刮棒塗佈法、沉浸法或噴塗法等。
就樹脂包覆膜104之厚度而言，宜在10μm以下，較佳者為5μm以下，並宜在0.1μm以上，較佳者為1μm以上。若厚度過厚，則利用雷射加工部分性去除樹脂包覆膜104時會有尺寸精度降低之傾向。又，若厚度過薄，則有難以形成均勻膜厚包覆膜之傾向。
就用來形成樹脂包覆膜104的材料而言，只要是能在樹脂包覆膜去除步驟中溶解去除或者膨潤去除的樹脂材料即可使用，並無特別限定。具體而言，例如使用光阻劑領域中所用的阻蝕劑樹脂，或對於既定液體之膨潤度高、能藉由膨潤而剝離的樹脂。
就阻蝕劑樹脂樹脂之具體例而言，具例如有光硬化性環氧樹脂、阻蝕劑樹脂、聚酯系樹脂、松脂系樹脂。
又，就膨潤性樹脂而言，宜為對於既定液體之膨潤度在50%以上之膨潤性樹脂，較佳者為100%以上，更佳者為500%以上。就此種樹脂的具體例而言，舉例如有藉由調整架橋度或凝膠化度等而調整成期望膨潤度的苯乙烯-丁二烯系共聚物等二烯系彈性體、丙烯酸酯系共聚物等丙烯基系彈性體、及聚酯系彈性體等。
以下詳細重複追加說明樹脂包覆膜104。
就樹脂包覆膜104而言，只要是能在樹脂包覆膜去除步驟去除者即可，並無特別限定。樹脂包覆膜104宜為可藉由既定液體溶解或膨潤而能輕鬆地從絕緣層103之表面溶解去除或剝離去除之樹脂包覆膜。具體而言，舉例如有由能藉由有機溶劑或鹼性溶液而輕鬆地溶解之可溶型樹脂所構成的包覆膜，和由可利用既定液體(膨潤液)膨潤之膨潤性樹脂所構成的包覆膜等。另，膨潤性樹脂包覆膜不只有實質上不溶解於既定液體且能藉由膨潤而輕鬆地從絕緣層103之表面剝離之樹脂包覆膜，還包含對於既定液體膨潤且還至少有一部分溶解並藉由該膨潤和溶解而輕鬆地從絕緣層103之表面剝離的樹脂包覆膜，以及對於既定液體溶解並藉由該溶解而輕鬆地從絕緣層103之表面剝離的樹脂包覆膜。藉由使用此種樹脂包覆膜，能容易且良好地從絕緣層103之表面去除樹脂包覆膜104。去除樹脂包覆膜104時若使樹脂包覆膜104崩壞，則有以下問題：包覆在該樹脂包覆膜104的電鍍觸媒108x飛散，飛散的電鍍觸媒108x再度包覆於絕緣層103而在該部分形成不需要的電鍍。本實施形態中，因為能容易且良好地從絕緣層103之表面去除樹脂包覆膜104，所以能將此種問題防範於未然。
就用以形成樹脂包覆膜104之材料而言，只要是能藉由既定的液體來溶解或膨潤而能輕鬆地從絕緣層103之表面溶解去除或剝離去除的樹脂即可使用，並無特別限定。宜使用對於既定液體之膨潤度在50%以上者，較佳者為100%以上者，更佳者為500%以上之膨潤度的樹脂。另，膨潤度過低時，樹脂包覆膜有變得難以剝離之傾向。
另，樹脂包覆膜之膨潤度(SW)，係從膨潤前重量m(b)及膨潤後重量m(a)之中利用「膨潤度SW={(m(a)-m(b))/m(b)}×100(%)」之公式求出。
此種樹脂包覆膜104可藉由在絕緣層103之表面塗布彈性體的懸浮液或乳化液而後乾燥的方法，和將在支持基材塗布彈性體的懸浮液或乳化液而後乾燥形成的包覆膜轉印到絕緣層103之表面的方法等而輕鬆地形成。
就彈性體之具體例而言，舉例如有苯乙烯-丁二烯系共聚物等二烯系彈性體、丙烯酸酯系共聚物等丙烯基系彈性體、及聚酯系彈性體等。依據此種彈性體，能藉由調整分散作為懸浮液或乳化液的彈性體樹脂粒子之架橋度或凝膠化度等而輕鬆地形成所期望膨潤度的樹脂包覆膜。
另，就此種樹脂包覆膜104而言，尤其宜為膨潤度依據膨潤液之pH來變化的包覆膜。如此，使用包覆膜時，可以藉由使觸媒包覆步驟之中的液性條件，與樹脂包覆膜去除步驟之中的液性條件不同，能在觸媒包覆步驟之中的pH下，樹脂包覆膜104維持對於絕緣層103的高密著力，而在樹脂包覆膜去除步驟之中的pH下能將樹脂包覆膜104輕鬆地從絕緣層103剝離去除。
更具體而言，例如，觸媒包覆步驟具有例如在pH1～3範圍之酸性觸媒金屬膠質溶液中進行處理的步驟，樹脂包覆膜去除步驟具有例如在pH12～14範圍之鹼性溶液中使樹脂包覆膜膨潤的步驟時，樹脂包覆膜104對於酸性觸媒金屬膠質溶液的膨潤度宜為60%以下，較佳者為40%以下，對於鹼性溶液之膨潤度宜為50%以上，較佳者為100%以上，更佳者為500%以上的樹脂包覆膜。
就此種樹脂包覆膜104之例而言，舉例如有：由具有既定量羧基的彈性體所形成的薄板、將印刷配線板的圖案化用乾膜阻蝕劑樹脂(以下有時記為「DFR」)等採用的光硬化性鹼性顯像型阻蝕劑樹脂予以整面硬化所得的薄板、和熱硬化性或鹼性顯像型之薄板等。
就具有羧基的彈性體之具體例而言，舉例如有藉由含有具有羧基的單分子單位作為共聚成分而使分子中具有羧基的苯乙烯-丁二烯系共聚物等二烯系彈性體、丙烯酸酯系共聚物等丙烯基系彈性體、或聚酯系彈性體等。依據此種彈性體，可藉由調整分散作為懸浮液或乳化液的彈性體之酸當量、架橋度或凝膠化度等，形成具有所希望的鹼性膨潤度之樹脂包覆膜。又，能使對於樹脂包覆膜去除步驟之中使用的既定液體之膨潤度更大，也能輕鬆地形成相溶於前述液體的樹脂包覆膜。彈性體中的羧基對於鹼性水溶液發揮使樹脂包覆膜膨潤而從絕緣層103之表面剝離樹脂包覆膜104的作用。又，酸當量相當於1個羧基的聚合物分子量。
就具有羧基的單分子單位之具體例而言，舉例如有(甲基)丙烯酸、富馬酸，肉桂酸、巴豆酸、亞甲琥珀酸、及馬來酸氧化物等。
就此種具有羧基的彈性體中的羧基含有比例而言，酸當量宜為100～2000，較佳者為100～800。酸當量過小時(羧基數相對過多時)，溶劑或其他組成物之相溶性降低，所以有對於無電解電鍍之前處理液的承受性降低的傾向。又，酸當量過大時(羧基數相對過少時)，有對於鹼性水溶液之剝離性降低的傾向。
又，就彈性體的分子量而言，宜為1萬～100萬，較佳者為2萬～50萬，更佳者為2萬～6萬。彈性體的分子量過大時有剝離性降低的傾向，過小時則有因為黏度降低而難以將樹脂包覆膜之厚度維持均勻並且對於無電解電鍍之前處理液承受性亦降低的傾向。
又，就DFR而言，例如可以使用以含有既定量羧基之丙烯基系樹脂、環氧系樹脂、苯乙烯系樹脂、酚系樹脂、氨酯系樹脂等作為樹脂成分並含有光聚合開始劑的光硬化性樹脂組成物之薄板。就此種DFR的具體例而言，僅作為舉例而言，例如將日本特開2000-231190號公報、日本特開2001-201851號公報、日本特開平11-212262號公報中揭示的光聚合性樹脂組成物之乾膜予以整面硬化所得的薄板，或是市售的鹼性顯像型DFR，例如日本旭化成工業社製的UFG系列等。
再者，就其他樹脂包覆膜104之例而言，具例如有含有羧基且以松脂作為主成分之樹脂(例如日本吉川化工社製「NAZDAR 229」)、和以酚作為主成分的樹脂(例如LEKTRACHSM社製的「104F」)等。
樹脂包覆膜104可藉由下述方法而輕鬆地形成：利用習知的旋轉塗佈法或刮棒塗佈法等塗布方法在絕緣層103之表面塗佈樹脂之懸浮液或乳化液而後乾燥，或使用真空壓合機等將支持基材上形成的DFR貼合於絕緣層103之表面而後將整面硬化。
又，就樹脂包覆膜104而言，例如也宜使用以由酸當量為100～800左右之具有羧基的丙烯基系樹脂所構成的樹脂(含羧基丙烯基系樹脂)作為主成分的樹脂包覆膜。
再者，前述物之外，亦適合以下述者作為樹脂包覆膜104。亦即，對於構成樹脂包覆膜104之阻蝕劑樹脂材料而言的必要特性，舉例如下：(1)在觸媒包覆步驟對於浸漬形成有樹脂包覆膜104的構造物1的液體(含電鍍觸媒之化學液)之承受性高，(2)樹脂包覆膜去除步驟，例如，藉由將形成有樹脂包覆膜104的構造物1浸漬到鹼性物的步驟，能輕鬆地將樹脂包覆膜104去除，(3)成膜性高，(4)乾膜(DFR)化容易，(5)保存性高等。
就含電鍍觸媒化學液而言後再詳述，例如在酸性Pd-Sn膠質催化系統之情況下全為酸性(例如pH1～3)水溶液。又，在鹼性Pd離子催化系統之情況下，含觸媒活化劑係弱鹼性(pH8～12)，此外為酸性。由以上，對於含電鍍觸媒化學液的承受性必須能承受pH1～11、較佳者為能承受pH1～12。另，能承受係指將已成膜有樹脂包覆膜104的樣品浸漬到化學液時，充分抑制樹脂包覆膜104之膨潤或溶解，達成作為阻蝕劑樹脂的任務。又，一般而言浸漬溫度為室溫～60℃，浸漬時間約1～10分鐘長，樹脂包覆膜104之膜厚為1～10μm左右，但不限定於此。就樹脂包覆膜去除步驟所用的鹼性剝離之化學液而言，一般例如為NaOH水溶液或碳酸鈉水溶液。其pH宜為11～14，較佳者為pH12至14且能簡單地去除樹脂包覆膜104。一般而言以NaOH水溶液濃度1～10%左右、處理溫度為室溫～50℃、處理時間為1～10分鐘長來進行浸漬或噴塗處理，但不限定於此。為了在絕緣層103上形成樹脂包覆膜104，成膜性也很重要。必須為沒有跳動等的均勻性膜形成。又，為了製造步驟的簡略化或材料損耗的降低而乾膜化時，薄膜必須有折彎性以確保操控性。又，將乾膜化的樹脂包覆膜104利用壓合(輥壓，真空)貼設至絕緣層103上。貼設的溫度為室溫～160℃，壓力和時間為任意。如此貼設時，要求黏附性。因此，一般而言乾膜化的樹脂包覆膜104兼具防止塵屑附著而成為載體薄膜、保護膜所包夾的3層構造，但不限定於此。保存性宜為可在室溫保存，但也須能在冷蔵、冷凍下保存。必須讓其在此種低溫時乾膜之組成不會分離或折彎性降低而裂開。
由以上觀點而言，亦可利用：(a)分子中至少含有1個聚合性不飽和基之羧酸或酸氧化物的1種以上單體；(b)能與(a)單體聚合的至少1種以上單體；所聚合而得的聚合體樹脂，或含有此聚合體樹脂之樹脂組成物作為樹脂包覆膜104。此種公知技術，僅作為舉例而言，例如有日本特開平7-281437號公報、日本特開2000-231190號公報、日本特開2001-201851號公報等。
就(a)單體的一例而言，舉例如有(甲基)丙烯酸、富馬酸、肉桂酸、巴豆酸、亞甲琥珀酸、馬來酸氧化物、馬來酸半酯、丁基丙烯酸等，單獨或者2種以上組合均可。就(b)單體之例而言，一般為非酸性且分子中含有(1個)聚合性不飽和基，但不限於此。依據保持後述觸媒包覆步驟中的承受性、硬化膜可撓性等各種特性的方式來選擇。具體而言有：(甲基)丙烯酸甲酯、(甲基)丙烯酸乙酯、(甲基)丙烯酸異丙酯、(甲基)丙烯酸第一丁酯、(甲基)丙烯酸二級丁酯、(甲基)丙烯酸第三丁酯、(甲基)丙烯酸二級羥乙酯、(甲基)丙烯酸二級羥丙酯類。又有醋酸乙烯酯等乙烯醇的酯類或(甲基)丙烯腈、苯乙烯或可聚合的苯乙烯衍生物等。又，也能只藉由分子中具有1個前述聚合性不飽和基的羧酸或者酸氧化物的聚合而成。再者，聚合體用單體也可選定含有多數不飽和基的單體使其得以進行3次元架橋。又，分子骨格可導入環氧基、氫氧基，胺基，醯胺基，乙烯基等反應性官能基。
樹脂中含有羧基時，樹脂中所含的羧基量以酸當量宜為100～2000，較佳者為100～800。酸當量過低時，和溶劑或其他組成物的相溶性降低或電鍍前處理液承受性降低。酸當量過高時剝離性降低。又，(a)單體的組成比率宜為5～70質量%。
樹脂組成物係以前述聚合體樹脂作為主樹脂(黏合劑樹脂)當成必要成分，亦可添加至少1種低聚合物、單分子、填充料和其他添加劑。主樹脂宜為具有熱可塑性質的直線型聚合物。有時也為了控制流動性、結晶性而使其接枝或分枝。就分子量而言，重量平均分子量在1,000～500,000左右，宜為5,000～50,000。重量平均分子量較小時，膜的折彎性和含電鍍觸媒化學液承受性(耐酸性)降低。又，分子量較大時鹼性剝離性和乾膜時的貼設性變差。再者，亦可為了提升含電鍍觸媒化學液承受性或在雷射加工時抑制熱變形、控制流動而導入架橋點。
就單分子和低聚合物而言，只要有對於含電鍍觸媒化學液的承受性和能利用鹼性物輕鬆地去除者均可。又，亦考慮為了提升乾膜(DFR)的貼設性而以可塑劑的方式用作為黏附性賦予材。再者，考慮為了提升各種承受性而添加架橋劑。具體而言有，(甲基)丙烯酸甲酯、(甲基)丙烯酸乙酯、(甲基)丙烯酸異丙酯、(甲基)丙烯酸第一丁酯、(甲基)丙烯酸二級丁酯、(甲基)丙烯酸第三丁酯、(甲基)丙烯酸二級羥乙酯、(甲基)丙烯酸二級羥丙酯類。又有醋酸乙烯酯等乙烯醇的酯類或(甲基)丙烯腈、苯乙烯或可聚合的苯乙烯衍生物等。又，也能只藉由分子中含有1個前述聚合性不飽和基的羧酸或酸氧化物之聚合而成。再者，亦可含有多官能性不飽和化合物。前述單分子或單分子反應之後的低聚合物均可。前述單分子以外亦可含有2種以上其他光聚合性單分子。就單分子之例而言有：(甲基)丙烯酸1、6-己二酯、(甲基)丙烯酸1、4-環己二酯，還有雙(甲基)丙烯酸聚丙烯乙二酯，雙(甲基)丙烯酸聚乙烯乙二酯，雙(甲基)丙烯酸聚氧乙烯聚氧丙烯乙二酯等雙(甲基)丙烯酸聚氧伸烷乙二酯，雙(甲基)丙烯酸2-雙(p-羥苯基)丙酯，三(甲基)丙烯酸甘油酯，五(甲基)丙烯酸雙季戊四酯，三(甲基)丙烯酸三羥甲基丙烷三環氧丙醚酯，三(甲基)丙烯酸雙酚A雙環氧丙醚酯，2、2-雙(4-甲基丙烯醯五乙氧苯基)丙烷、含有氨酯基的多官能(甲基)丙烯酸酯等。前述單分子或單分子反應之後的低聚合物均可。
填充料並無特別限定，舉例如有矽化物、氫氧化鋁、氫氧化鎂、碳酸鈣、黏土、陶土、氧化鈦、硫酸鋇、氧化鋁、氧化鋅、滑石、雲母、玻璃、鈦酸鉀、矽灰石、硫酸鎂，硼酸鋁之有機填充料等。又，因為阻蝕劑樹脂的偏好厚度薄到0.1～10μm，所以填充料也宜為尺寸較小者。可使用平均粒徑小且切除粗粒者，但也可以在分散時搗碎並藉由過濾去除粗粒。
就其他添加劑而言，舉例如有光聚合性樹脂(光聚合開始劑)、聚合禁止劑、著色劑(染料、顏料、發色系顏料)、熱聚合開始劑、環氧或氨酯等架橋劑等。
槽孔形成步驟中，樹脂包覆膜104受到雷射加工等，所以必須將雷射燒蝕性賦予阻蝕劑樹脂材料(樹脂包覆膜104的材料)。雷射加工機例如選定為碳酸氣體雷射、準分子雷射或UV-YAG雷射。這些雷射加工機各有其固有波長，可以藉由選定對該波長而言UV吸收率較高的材料，來提高生產性。其中，UV-YAG雷射適於微細加工，雷射波長為3倍高次諧波355nm、4倍高次諧波266nm，所以阻蝕劑樹脂材料宜對這些波長而言UV吸收率相對較高。UV吸收率越高則越能良好地完成樹脂包覆膜104的加工，達到提升生產性。當然，不限定於此，亦可能有宜選定UV吸收率相對較低之阻蝕劑樹脂材料之情況。UV吸收率越低，UV光越能經過樹脂包覆膜104，能使UV能量集中於其下的絕緣層103加工，例如在絕緣層103為難以加工難的材料時等尤能獲得好結果。如此，宜因應於樹脂包覆膜104之雷射加工容易程度、絕緣層103之雷射加工容易程度及其關係等，來設計阻蝕劑樹脂材料。
藉由樹脂包覆膜去除步驟，可如圖2(D2)所示，使電鍍觸媒108x只殘留在絕緣層103有槽105及連通孔106、107形成的部分。另一方面，如圖2(D1)～圖2(D2)所示，槽孔形成步驟中，在有槽105形成的部分以外，包覆於樹脂包覆膜104表面的電鍍觸媒108x在去除樹脂包覆膜104時一起被去除。
就使樹脂包覆膜104膨潤去除或溶解去除的方法而言，舉例有將樹脂包覆膜104在既定的膨潤液或溶解液浸漬既定時間的方法舉。又，為了提高剝離性或溶解性，尤其宜在浸漬中以超音波照射。又，膨潤剝離時亦可因應於必要而以小力剝拉。
就使樹脂包覆膜104溶解或膨潤的液體而言，只要不會使絕緣基材101、絕緣層103、及電鍍觸媒108x實質上分解或溶解，並能使樹脂包覆膜104輕鬆地溶解或膨潤剝離的液體即可使用，並無特別限定。具體而言，使用光硬化性環氧樹脂作為阻蝕劑樹脂樹脂時，可以使用有機溶劑或鹼性水溶液的阻蝕劑樹脂去除劑等。又，就膨潤性樹脂而言，例如使用二烯系彈性體，丙烯基系彈性體，及聚酯系彈性體等彈性體時，也宜使用例如1～10%左右濃度的氫氧化鈉水溶液等鹼性水溶液。
又，就樹脂皮膜104而言，在由利用：(a)，分子中至少含有1個聚合性不飽和基的羧酸或酸氧化物的至少1種以上單體；以及(b)，可與(a)單體聚合的至少1種以上單體；所聚合而得的聚合體樹脂或含有該聚合體樹脂的樹脂組成物時，以及由前述含羧基含有丙烯基系樹脂形成時，亦宜能使用1～10%左右濃度的氫氧化鈉水溶液等鹼性水溶液。
另，在觸媒包覆步驟中使用以上述酸性條件處理的電鍍程序時，樹脂皮膜104在酸性條件下宜為膨潤度60%以下，較佳者為40%以下，鹼性條件下宜為膨潤度50%以上，並宜由例如二烯系彈性體、丙烯基系彈性體及聚酯系彈性體的彈性體所形成，或由利用：(a)分子中至少含有1個聚合性不飽和基的羧酸或酸氧化物的至少1種以上單體；(b)，可與(a)單體聚合的至少1種單體；所聚合而得的聚合體樹脂或含有該聚合體樹脂的樹脂組成物，以及由前述含羧基丙烯基系樹脂形成。此種樹脂皮膜藉由浸漬到pH11～14的鹼性水溶液，較佳者為pH12～14的鹼性水溶液，例如1～10%左右濃度的氫氧化鈉水溶液等而輕鬆地溶解或膨潤進而溶解去除或剝離去除。另，為了提高溶解性或剝離性，亦可在浸漬中超音波照射。又，亦可因應於必要而利用小力剝拉去除。
(電鍍觸媒)
電鍍觸媒108x係為了在電鍍處理步驟中僅於欲形成無電解電鍍膜的部分形成無電解電鍍膜而預先賦予的觸媒。就電鍍觸媒108x而言，只要是習知使用作為無電解電鍍用觸媒之物即可使用，並無特別限定。又，亦可使電鍍觸媒前驅物包覆，並於樹脂包覆膜104去除後產生電鍍觸媒，來代替電鍍觸媒108x。就電鍍觸媒108x的具體例而言，舉例如有金屬鈀(Pd)，鉑(Pt)，銀(Ag)等。
就使電鍍觸媒108x包覆的方法而言，舉例如有以在pH1～3的酸性條件下處理的酸性Pd-Sn膠質溶液處理後，利用酸溶液進行處理的方法。更具體而言舉例如有下述方法。首先，將槽孔形成步驟中形成的槽105及連通孔106、107之表面所附著的油分等利用界面活性劑溶液(清潔液‧調整液)等進行濕洗。其次，因應於必要，利用過硫酸鈉-硫酸系的軟蝕刻劑進行軟蝕刻處理。並且，在pH1～2的硫酸水溶液或鹽酸水溶液等酸性溶液中再進行酸洗。其次，浸漬到以濃度0.1%左右的氯化第一錫水溶液等為主成分的預浸液令其吸附氯化第一錫後，再浸漬到含有氯化第一錫與氯化鈀的pH1～3之酸性Pd-Sn膠質等酸性觸媒金屬膠質溶液，藉以凝集吸附Pd及Sn。並且，使吸附的氯化第一錫與氯化鈀之間產生氧化還原反應(SnCl2 +PdCl2 →SnCl4 +Pd↓)。藉此而析出電鍍觸媒108x即金屬鈀(Pd)。
另，就酸性觸媒金屬膠質溶液而言，可使用公知的酸性Pd-Sn膠質催化劑溶液等，也可採用使用酸性觸媒金屬膠質溶液的市售電鍍程序。此種程序例如有Rohm and Hass電子材料公司將其系統化來販賣。
藉由如此觸媒包覆步驟，如圖2(D1)所示將電鍍觸媒108x包覆於槽105及連通孔106、107之表面及樹脂包覆膜104之表面。
(無電解電鍍)
就電鍍處理步驟之中的無電解電鍍方法而言，可使用將包覆有電鍍觸媒108x的構造物1浸漬於無電解電鍍液槽而僅於包覆有電鍍觸媒108x的部分析出無電解電鍍膜之方法。
無電解電鍍所用的金屬，舉例如有銅(Cu)、鎳(Ni)、鈷(Co)、鋁(Al)等。其中，以Cu為主成分的電鍍在導電性方面優異所以為佳。又，含Ni時的抗腐蝕性以及與銲料的密合性優異所以為佳。
藉由如此電鍍處理步驟，如圖2(D2)～圖2(E)所示，只在將絕緣基材101之連接端子101a與半導體晶片102之連接端子102a予以連接的通道表面殘留有電鍍觸媒108x的部分析出無電解電鍍膜。藉此而形成具備配線本體部108a以及配線分歧部108b的配線108，配線本體部108a位於絕緣層103表面，配線分歧部108b從該配線本體部108a分歧延伸至絕緣層103內部並到達連接對象之連接端子102a、101a，並藉由此配線108使得連接端子102a、101a互相地連接。
另，在槽孔形成步驟沒有槽105形成的部分係藉由樹脂包覆膜104使電鍍觸媒108x包覆而予以保護，所以不析出無電解電鍍膜。藉此，即使配線間隔狹窄，也不會在相鄰配線間形成不需要的電鍍膜，進而抑制短路等問題。
因為此第1實施形態中使用的以上各材料也使用在以下實施形態，因此以下實施形態中省略這些材料的說明。
＜第2實施形態＞
以下參照圖3說明本發明第2實施形態之配線方法。圖中，元件符號2係產生多數被連接部露出的構造物，元件符號20係半導體裝置，元件符號200係利用封裝樹脂封裝的半導體裝置，元件符號201係絕緣基材，元件符號201a係絕緣基材之連接端子(被連接部)，元件符號202係半導體晶片，元件符號202a係半導體晶片之連接端子(被連接部)，元件符號203係絕緣層，元件符號204係樹脂包覆膜，元件符號205係槽，元件符號206、207係連通孔，元件符號208係配線，元件符號208a係配線本體部，元件符號208b係配線分歧部，元件符號209係封裝樹脂。
第2實施形態之配線方法中，首先準備如圖3(A)所示的構造物2，在絕緣基材201上搭載有半導體晶片202。絕緣基材201的表面設有多數連接端子201a，半導體晶片202的表面設有多數連接端子202a。這些連接端子201a、202a露出於構造物2的表面。
另，絕緣基材201之連接端子201a從絕緣基材201的表面伸出。又，亦貫穿絕緣基材201而從相反面伸出。
其次如圖3(B)所示，在產生多數連接端子201a、202a露出的構造物2表面形成絕緣層203(絕緣層形成步驟)。絕緣層203的表面藉由絕緣基材201之連接端子201a從絕緣基材201的表面伸出而呈現凹凸形狀。
其次如圖3(C)所示，於絕緣層203之表面形成樹脂包覆膜204(樹脂包覆膜形成步驟)。
其次如圖3(D)所示，以經過連接對象之連接端子201a、202a附近的方式從樹脂包覆膜204之表面側形成深度與樹脂包覆膜204之厚度相同或超過的槽(圖例係與樹脂包覆膜204之厚度相同深度的槽)205，並形成從該附近經過部分到達連接對象之連接端子202a、201a的連通孔206、207(槽孔形成步驟)。
其次，與第1實施形態同樣進行觸媒包覆步驟、樹脂包覆膜去除步驟、電鍍處理步驟，藉而如圖3(E)所示設置具備本體部208a以及分歧部208b的配線208，本體部208a位於絕緣層203的表面，分歧部208b從該本體部208a分歧延伸至絕緣層203內部並到達連接對象之連接端子202a、201a(配線形成步驟)。
依據含有樹脂包覆膜形成步驟、槽孔形成步驟、觸媒包覆步驟、樹脂包覆膜去除步驟及電鍍處理步驟的此種配線形成步驟，能夠高精度維持配線208的輪廓，尤其是配線本體部208a的輪廓，抑制短路或躍遷產生。
在此獲得半導體裝置(表面設有配線之構造物)20，其在絕緣基材201上搭載有半導體晶片202且絕緣基材201之連接端子201a與半導體晶片202之連接端子202a以配線208互相連接。
此半導體裝置20，在產生絕緣基材201之連接端子201a及半導體晶片202之連接端子202a露出的構造物2的表面形成絕緣層203，該絕緣層203的表面設置有配線208的本體部208a，從該配線本體部208a分歧出配線208之分歧部208b，該配線分歧部208b延伸至絕緣層203內部並到達絕緣基材201之連接端子201a及半導體晶片202之連接端子202a。
因為連接端子201a、202a受到絕緣層203被覆，而絕緣層203的表面設有配線208之本體部208a，所以即使在打算互相地連接的連接對象之連接端子201a、202a其間之上具有其他連接端子201a、202a也無須使配線208以迂迴方式避免接觸其他連接端子201a、202a。配線208能跨越非連接對象的其他連接端子201a、202a而覆蓋經過其上。其結果，抑制對於配線電路高密度化之阻礙。
其次，如圖3(F)所示，利用封裝樹脂209封裝半導體裝置20。在此獲得利用封裝樹脂209封裝的半導體裝置200。
配線208形成佈於絕緣層203的表面。所以，在將表面設有配線208的構造物(半導體裝置20)***模具內並利用封裝樹脂209封裝時，能避免配線208承受封裝樹脂209的壓力而使得龐大負荷作用於配線208。其結果，相較於利用金線等打線接合的半導體裝置而言，抑制配線208的短路、截斷或損傷，提升半導體裝置之生產性及可靠度。
＜第3實施形態＞
以下參照圖4說明本發明第3實施形態之配線方法。圖中，元件符號3係產生多數被連接部露出的構造物，元件符號30係表面設有配線之構造物，元件符號300係利用封裝樹脂封裝且表面設有配線之構造物，元件符號301係銅板，元件符號301a係連接端子(被連接部)，元件符號302係阻蝕劑樹脂，元件符號303係經由鎳電鍍的金電鍍膜，元件符號304係腔穴，元件符號305係半導體晶片，元件符號305a係半導體晶片之連接端子(被連接部)，元件符號306係絕緣層，元件符號307係樹脂包覆膜，元件符號308係配線，元件符號308a係配線本體部，元件符號308b係配線分歧部，元件符號309係封裝樹脂。
第3實施形態之配線方法中，首先如圖4(A)在銅板301的表面及反面配置阻蝕劑樹脂302。
其次如圖4(B)所示，在銅板301的表面及反面配置有阻蝕劑樹脂302以外的部分經由鎳電鍍形成金電鍍膜303。
其次如圖4(C)去除阻蝕劑樹脂302。
其次如圖4(D)所示，將銅板301的表面形成有金電鍍膜303以外的部分進行半蝕刻而形成凹部。在此，凹部之一形成腔穴304。
其次如圖4(E)所示，將半導體晶片305搭載於腔穴304。
在此獲得產生多數連接端子301a、305a露出的構造物3。
其次如圖4(F)所示，在產生多數連接端子301a、305a露出的構造物3的表面形成絕緣層306(絕緣層形成步驟)。絕緣層306的表面藉由連接端子301a伸出而呈現凹凸形狀。
其次同樣如圖4(F)所示，在絕緣層306的表面形成樹脂包覆膜307(樹脂包覆膜形成步驟)。
其次與第1實施形態同樣地進行槽孔形成步驟、觸媒包覆步驟、樹脂包覆膜去除步驟、電鍍處理步驟，藉而設置如圖4(G)所示具備本體部308a以及分歧部308b的配線308，本體部308a位於絕緣層306的表面，分歧部308b從該本體部308a分歧延伸至絕緣層306內部並到達連接對象之連接端子301a、305a(配線形成步驟)。
在此獲得構造物30，其連接端子301a與半導體晶片305之連接端子305a以配線308互相連接且將配線308設置於表面。
此構造物30中，在產生多數連接端子301a、305a露出的構造物3的表面形成絕緣層306，該絕緣層306的表面設置有配線308的本體部308a，從該配線本體部308a分歧出配線308的分歧部308b，該配線分歧部308b延伸至絕緣層306內部並到達連接對象之連接端子301a及半導體晶片305之連接端子305a。
因為連接端子301a、305a受到絕緣層306被覆，而絕緣層306的表面設有配線308的本體部308a，所以即使在打算互相連接的連接對象之連接端子301a、305a其間之上有其他連接端子301a、305a，也無須使配線308以迂迴方式避免接觸其他連接端子301a、305a。配線308能跨越非連接對象的其他連接端子301a、305a而覆蓋經過其上。其結果，抑制對於配線電路高密度化之阻礙。
其次，如圖4(H)所示，利用封裝樹脂309封裝構造物30。
其次如圖4(I)所示，蝕刻去除連接端子301a間或連接端子301a與腔穴304間殘存的銅板301(元件符號A)。因為連接端子301a及腔穴304係藉由絕緣層306及封裝樹脂309相連，所以即使去除銅板301也不會變得破破爛爛。
在此獲得構造物300，其利用封裝樹脂309封裝且表面設有配線308。
配線308形成攀附於絕緣層306的表面。所以，在將表面設有配線308的構造物30***模具內並利用封裝樹脂309進行封裝時，能避免配線308承受封裝樹脂309的壓力而使得龐大的負荷作用於配線308。其結果，比起利用金線等打線接合的構造物而言，抑制配線308的短路、裁斷及損傷，提升構造物的生產性及可靠度。
另，構成腔穴304的金屬部分，發揮出作為半導體晶片305之散熱板的功能。
又，連接端子301a最終係利用銅板301與兩端部的金電鍍膜303構成。
＜第4實施形態＞
以下參照圖5說明本發明第4實施形態之配線方法。其中，與第3實施形態相同或相當的構成要素使用與第3實施形態相同的元件符號，僅說明與第3實施形態不同的部分。圖中，元件符號302a係支持板。
第4實施形態之配線方法中，首先如圖5(A)所示，將阻蝕劑樹脂302配置於銅板301的表面，並將支持板302a貼合至相反面。
其次如圖5(B)示，在銅板301的表面配置有阻蝕劑樹脂302以外的部分經由鎳電鍍形成金電鍍膜303。
圖5(C)～圖5(H)係與第3實施形態的圖4(C)～圖4(H)相同。
因為連接端子301a、305a受到絕緣層306被覆且絕緣層306的表面設有配線308的本體部308a，所以即使在打算互相連接的連接對象之連接端子301a、305a其間之上具有其他連接端子301a、305a，也無須使配線308以迂迴方式避免接觸其他連接端子301a、305a。配線308能跨越非連接對象的其他連接端子301a、305a而覆蓋經過其上。其結果，抑制對於配線電路高密度化之阻礙。
其次如圖5(I)所示，移除支持板302a後，蝕刻去除殘存於連接端子301a及腔穴304間的銅板301(元件符號B)。
在此獲得構造物300，其利用封裝樹脂309封裝且表面設有配線308。
配線308形成攀附於絕緣層306的表面。所以，在將表面設有配線308的構造物30***模具內並利用封裝樹脂309進行封裝時，能避免配線308承受封裝樹脂309的壓力而使得龐大的負荷作用於配線308。其結果，比起利用金線等打線接合的構造物而言，抑制配線308的短路、裁斷和損傷，提升構造物的生產性及可靠度。
比起第3實施形態而言，在銅板301的相反面不形成金電鍍膜303故以較少成本完成。
又，從圖5(A)～(H)可知，因為銅板301的相反面始終留在貼合有支持板302a的狀態，所以作業中工件的支持很穩實。
＜第5實施形態＞
以下參照圖6說明本發明第5實施形態之半導體裝置。圖中，元件符號400係利用封裝樹脂409封裝的半導體裝置，元件符號401a係絕緣基材之連接端子(被連接部)，元件符號405係半導體晶片，元件符號405a係半導體晶片之連接端子(被連接部)，元件符號406係絕緣層，元件符號408係配線，元件符號409係封裝樹脂。另，封裝樹脂409作為已移除之物而並未畫出。又，配線408僅描繪其一部分。
第5實施形態之半導體裝置400依照第1實施形態或第2實施形態獲得的半導體裝置100、200以及第3實施形態或第4實施形態獲得的構造物300而具有同樣的構成。亦即，第5實施形態之半導體裝置400，絕緣基材搭載有半導體晶片405，並在設於絕緣基材之連接端子401a及設於半導體晶片405之連接端子405a露出的構造物表面形成絕緣層406，該絕緣層406的表面設置有配線408的本體部，從該配線本體部分歧出配線408的分歧部，該配線分歧部延伸至絕緣層406內部並到達絕緣基材之連接端子401a及/或半導體晶片405之連接端子405a。
另，絕緣層406的表面藉由使連接端子401a從絕緣基材的表面伸出，或藉由將半導體晶片405搭載於絕緣基材，而呈現凹凸形狀。
因為連接端子401a、405a受到絕緣層406被覆且絕緣層406的表面設置有配線408的本體部，所以即使在打算互相地連接的連接對象之連接端子401a、405a其間之上或405a、405a其間之上具有其他連接端子401a、405a，也無須使配線408以迂迴方式避免接觸其他連接端子401a、405a。配線408能跨越非連接對象的其它連接端子401a、405a而覆蓋經過其上。其結果，抑制對於配線電路高密度化之阻礙。
又，配線408形成攀附於絕緣層406的表面。所以，將表面設有配線408的構造物(半導體裝置400)***模具內並利用封裝樹脂409進行封裝時，能避免配線408承受封裝樹脂409的壓力而使得龐大的負荷作用於。其結果，比起利用金線等打線接合的半導體裝置而言，抑制配線408的短路、裁斷和損傷，提升半導體裝置的生產性及可靠度。
另，圖例雖描繪成配線408之間不交叉，但有時因應於狀況，即使配線408之間交叉亦無妨(例如脈衝信號之傳送等)。
＜第6實施形態＞
以下參照圖7說明本發明第6實施形態之半導體裝置。圖中，元件符號500係利用封裝樹脂封裝的半導體裝置，元件符號501a係絕緣基材之連接端子(被連接部)，元件符號505係半導體晶片，元件符號505a係半導體晶片之連接端子(被連接部)，元件符號506係絕緣層，元件符號508係配線，元件符號508a係配線本體部，元件符號508b係配線分歧部。另，封裝樹脂作為已移除之物而並未畫出。又，配線508僅描繪其一部分。
第6實施形態之半導體裝置500依照第1實施形態或第2實施形態獲得的半導體裝置100、200，以及第3實施形態或第4實施形態獲得的構造物300而具有同樣的構成。亦即，第6實施形態之半導體裝置500在絕緣基材上搭載有半導體晶片505，並在設於絕緣基材之連接端子501a及設於半導體晶片505之連接端子505a露出的構造物表面形成絕緣層506，該絕緣層506的表面設有配線508的本體部508a，並從該配線本體部508a分歧出配線508的分歧部508b，該配線分歧部508b延伸至絕緣層506內部並到達絕緣基材之連接端子501a及/或半導體晶片505之連接端子505a。
另，絕緣層506之表面藉由使連接端子501a從絕緣基材的表面伸出，或藉由將半導體晶片505搭載於絕緣基材，而呈現凹凸形狀。
因為連接端子501a、505a受到絕緣層506被覆且絕緣層506的表面設有配線508的本體部508a，所以即使在打算互相地連接的連接對象之連接端子501a、505a其間之上或505a、505a其間之上具有其他連接端子501a、505a，也無須使配線508以迂迴的方式避免接觸其他連接端子501a、505a。配線508能跨越非連接對象的其他連接端子501a、505a並覆蓋經過騎上。其結果，抑制對於配線電路高密度化之阻礙。
又，配線508形成攀附於絕緣層506的表面。所以，在將表面設有配線508的構造物(半導體裝置500)***模具內並利用封裝樹脂進行封裝時，能避免配線508承受封裝樹脂的壓力而使得龐大的負荷作用於配線508。其結果，比起利用金線等打線接合的半導體裝置而言，抑制配線508之短路、裁斷和損傷，提升半導體裝置的生產性及可靠度。
另，圖例雖描繪成配線508之間不交叉，但有時因應於狀況，即使配線508之間交叉亦無妨(例如脈衝信號之傳送等)。
又，圖中如元件符號C所示，配線分歧部508b不一定要從連接端子501a、505a的正上垂直到達，亦可因應於絕緣層506的表面形狀而從斜上或從旁水平到達。
＜第7實施形態＞
以下參照圖8說明本發明第7實施形態之配線方法。圖中，元件符號6係產生多數被連接部露出的構造物，元件符號60a、60b係半導體裝置，元件符號600係利用封裝樹脂封裝的半導體裝置，元件符號601係絕緣基材，元件符號601a係絕緣基材之連接端子(被連接部)，元件符號602係半導體晶片，元件符號602a係半導體晶片之連接端子(被連接部)，元件符號603、613係絕緣層，元件符號604、614係樹脂包覆膜，元件符號608、618係配線，元件符號608a、618a係配線本體部，元件符號608b、618b係配線分歧部，元件符號609係封裝樹脂。
第7實施形態之配線方法中，首先準備如圖8(A)所示的構造物6，在絕緣基材601搭載半導體晶片602。絕緣基材601之表面設有多數連接端子601a，半導體晶片602的表面設有多數連接端子602a。這些連接端子601a、602a露出於構造物6的表面。
其次如圖8(B)所示，在產生多數連接端子601a、602a露出的構造物6表面形成絕緣層603(絕緣層形成步驟)。
其次如圖8(C)所示，在絕緣層603的表面形成樹脂包覆膜604(樹脂包覆膜形成步驟)。
其次，與第1實施形態同樣地進行槽孔形成步驟、觸媒包覆步驟、樹脂包覆膜去除步驟、電鍍處理步驟，藉而如圖8(D)所示，設置具備本體部608a以及分歧部608b的配線608，本體部608a位於絕緣層603的表面，分歧部608b從該本體部608a分歧延伸至絕緣層603內部並到達連接對象之連接端子601a、602a(配線形成步驟)。
在此，獲得半導體裝置(表面設有配線之構造物)60a，其在絕緣基材601搭載有半導體晶片602，且絕緣基材601之連接端子601a與半導體晶片602之連接端子602a以配線608互相連接。
其次如圖8(E)所示，進一步將絕緣層613疊層於產生配線608的本體部608a露出的絕緣層603的表面(絕緣層疊層步驟)。
其次如圖8(F)所示，在疊層的絕緣層613的表面形成樹脂包覆膜614(樹脂包覆膜形成步驟)。
其次，與第1段同樣地進行槽孔形成步驟、觸媒包覆步驟、樹脂包覆膜去除步驟、電鍍處理步驟，藉而如圖8(G)所示，設置具備本體部618a以及分歧部618b的配線618，本體部618a位於疊層的絕緣層613的表面，分歧部618b從該本體部618a分歧延伸至絕緣層613、603內部並到達連接對象之連接端子601a、602a(追加配線形成步驟)。
在此獲得半導體裝置(表面設有配線之構造物)60b，其在絕緣基材601搭載有半導體晶片602，且絕緣基材601之連接端子601a與半導體晶片602之連接端子602a以配線608、618互相連接。
絕緣層及配線的組合在此半導體裝置60b中上下具有2組。亦即，在第1段中，在產生絕緣基材601之連接端子601a及半導體晶片602之連接端子602a露出的構造物6的表面形成出絕緣層603，該絕緣層603的表面設有配線608之本體部608a，從該配線本體部608a分歧出配線608的分歧部608b，且該配線分歧部608b延伸至絕緣層603內部並到達絕緣基材601之連接端子601a及半導體晶片602之連接端子602a。在第2段當中，在產生第1段之配線本體部608a露出的第1段之絕緣層603的表面疊層有第2段之絕緣層613，在該疊層的第2段之絕緣層613的表面設有第2段之配線618的本體部618a，從該第2段之配線本體部618a分歧出配線618之分歧部618b，該第2段之配線分歧部618b延伸至第2段之絕緣層613及第1段之絕緣層603內部並到達絕緣基材601之連接端子601a及半導體晶片602之連接端子602a。
因為連接端子601a、602a受到絕緣層603、613被覆且絕緣層603、613的表面設有配線608、618的本體部608a、618a，所以即使在打算互相連接的連接對象之連接端子601a、602a其間之上具有其他連接端子601a、602a，也無須使配線608、618以迂迴的方式避免接觸其他連接端子601a、602a。配線608、618能跨越非連接對象的其他連接端子601a、602a而覆蓋經過其上。其結果，抑制對於配線電路高密度化之阻礙。
其次如圖8(H)所示，利用封裝樹脂609封裝半導體裝置60b。在此，獲得利用封裝樹脂609封裝的半導體裝置600。
配線618形成攀附於絕緣層613的表面。所以，在將表面設有配線618的構造物(半導體裝置60b)***模具內並利用封裝樹脂609進行封裝時，能避免配線618承受封裝樹脂609的壓力而使得龐大的負荷作用於配線618。其結果，比起利用金線等打線接合的半導體裝置而言，抑制配線618之短路、裁斷和損傷，提升半導體裝置的生產性及可靠度。
在此第7實施形態獲得的半導體裝置60b、600中，配線608、618之間能互相覆蓋經過。其結果，能使配線608、618之間交叉而不引起短路，從該觀點而言，能進一步抑制對於配線電路高密度化之阻礙。
另，在此第7實施形態中，重複進行絕緣層疊層步驟及追加配線形成步驟的次數為1次(2段構成)，但亦可為2次以上(3段以上的構成)。
＜第8實施形態＞
以下參照圖9說明本發明第8實施形態之配線基板。圖中，元件符號700係配線基板，元件符號701係印刷配線板，元件符號701a係印刷配線板之連接端子(被連接部)，元件符號702係半導體裝置，元件符號702a係半導體裝置之連接端子(被連接部)，元件符號703係絕緣層，元件符號708係配線，元件符號708a係配線本體部，元件符號708b係配線分歧部。另，配線708僅描繪其一部分。
第8實施形態之配線基板700依照第1實施形態或第2實施形態獲得的半導體裝置100、200，第3實施形態或第4實施形態獲得的構造物300，以及第5實施形態或第6實施形態獲得的半導體裝置400、500而具有同樣的構成。亦即，第8實施形態之配線基板700在印刷配線板701安裝有半導體裝置702，在設於印刷配線板701之連接端子701a及設於半導體裝置702之連接端子702a露出的構造物表面形成絕緣層703，在該絕緣層703的表面設有配線708的本體部708a，從該配線本體部708a分歧出配線708的分歧部708b，該配線分歧部708b延伸至絕緣層703內部並到達印刷配線板701之連接端子701a及/或半導體裝置702之連接端子702a。
因為連接端子701a、702a受到絕緣層703被覆且絕緣層703的表面設有配線708之本體部708a，所以即使在打算互相連接的連接對象之連接端子701a、702a之間其上具有其他連接端子701a、702a，也無須使配線708迂迴以避免接觸其他連接端子701a、702a。配線708能跨越非連接對象的其他連接端子701a、702a而覆蓋經過其上。其結果，抑制對於配線電路高密度化之阻礙。
＜第9實施形態＞
以下參照圖10說明本發明第9實施形態之記憶卡。圖中，元件符號800係記憶卡，元件符號801係支持體，元件符號801a係支持體之連接端子(被連接部)，元件符號802係記憶體封裝體，元件符號802a係記憶體封裝體之連接端子(被連接部)，元件符號803係絕緣層，元件符號808係配線，元件符號808a係配線本體部，元件符號808b係配線分歧部。另，配線808僅描繪其一部分。
第9實施形態之記憶卡800依照第1實施形態或第2實施形態獲得的半導體裝置100、200，第3實施形態或第4實施形態獲得的構造物300，第5實施形態或第6實施形態獲得的半導體裝置400、500而具有同樣的構成。亦即，第9實施形態之記憶卡800在支持體801安裝有記憶體封裝體802，在設於支持體801之連接端子801a及設於記憶體封裝體802之連接端子802a露出的構造物表面形成絕緣層803，該絕緣層803的表面設有配線808的本體部808a，從該配線本體部808a分歧出配線808的分歧部808b，該配線分歧部808b延伸至絕緣層803內部並到達支持體801之連接端子801a及/或記憶體封裝體802之連接端子802a。
因為連接端子801a、802a受到絕緣層803被覆且絕緣層803的表面設有配線808的本體部808a，所以即使在打算互相連接的連接對象之連接端子801a、802a之間其上具有其他連接端子801a、802a，也無須使配線808以迂迴的方式避免接觸其他連接端子801a、802a。配線808能跨越非連接對象的其他連接端子801a、802a而覆蓋經過其上。其結果，抑制對於配線電路高密度化之阻礙。
＜第10實施形態＞
以下參照圖11說明本發明第10實施形態之電氣元件。圖中，元件符號900係電氣元件，元件符號901係絕緣基材，元件符號901a係絕緣基材之連接端子(被連接部)，元件符號902係被動元件，元件符號902a係被動元件之連接端子(被連接部)，元件符號903係絕緣層，元件符號908係配線，元件符號908a係配線本體部，元件符號908b係配線分歧部。另，配線908僅描繪其一部分。
第10實施形態之電氣元件900依照第1實施形態或第2實施形態獲得的半導體裝置100、200，第3實施形態或第4實施形態獲得的構造物300，第5實施形態或第6實施形態獲得的半導體裝置400、500而具有同樣的構成。亦即，第10實施形態之電氣元件900在絕緣基材901搭載有被動元件902，在設於絕緣基材901之連接端子901a及設於被動元件902之連接端子902a露出的構造物表面形成絕緣層903，該絕緣層903的表面設有配線908之本體部908a，從該配線本體部908a分歧出配線908之分歧部908b，該配線分歧部908b延伸至絕緣層903內部並到達絕緣基材901之連接端子901a及/或被動元件902之連接端子902a。
因為連接端子901a、902a受到絕緣層903被覆且絕緣層903的表面設有配線908之本體部908a，所以即使在打算互相連接的連接對象之連接端子901a、902a之間其上具有其他連接端子901a、902a，也無須使配線908以迂迴的方式避免接觸其他連接端子901a、902a。配線908能跨越非連接對象的其他連接端子901a、902a而覆蓋經過其上。其結果，抑制對於配線電路高密度化之阻礙。
＜第11實施形態＞
以下參照圖12說明本發明第11實施形態之模組。圖中，元件符號1000係模組，元件符號1001係支持體，元件符號1001a係支持體之連接端子(被連接部)，元件符號1002係電氣元件，元件符號1002a係電氣元件之連接端子(被連接部)，元件符號1003係絕緣層，元件符號1008係配線，元件符號1008a係配線本體部，元件符號1008b係配線分歧部。另，配線1008僅描繪其一部分。
第11實施形態之模組1000依照第1實施形態或第2實施形態獲得的半導體裝置100、200，第3實施形態或第4實施形態獲得的構造物300，第5實施形態或第6實施形態獲得的半導體裝置400、500而具有同樣的構成。亦即，第11實施形態之模組1000在支持體1001安裝有電氣元件1002，在設於支持體1001之連接端子1001a及設於電氣元件1002之連接端子1002a露出的構造物表面形成絕緣層1003，在該絕緣層1003的表面設有配線1008之本體部1008a，從該配線本體部1008a分歧出配線1008之分歧部1008b，該配線分歧部1008b延伸至絕緣層1003內部並到達支持體1001之連接端子1001a及/或電氣元件1002之連接端子1002a。
因為連接端子1001a、1002a受到絕緣層1003被覆且絕緣層1003的表面設有配線1008之本體部1008a，所以即使在打算互相連接的連接對象之連接端子1001a、1002a其間之上具有其他連接端子1001a、1002a，也無須使配線1008以迂迴的方式避免接觸其他連接端子1001a、1002a。配線1008能跨越非連接對象的其他連接端子1001a、1002a而覆蓋經過其上。其結果，抑制對於配線電路高密度化之阻礙。
＜第12實施形態＞
以下參照圖13說明本發明第12實施形態之多層電路基板。圖中，元件符號1100係多層電路基板，元件符號1101係最下層的電路基板，元件符號1101a係最下層的電路基板之連接端子(被連接部)，元件符號1102係第2層以上的電路基板，元件符號1102a係第2層以上的電路基板之連接端子(被連接部)，元件符號1102b係第2層以上的電路基板之內部電路，元件符號1103係絕緣層，元件符號1108係配線，元件符號1108a係配線本體部，元件符號1108b係配線分歧部。另，配線1108僅描繪其一部分。
第12實施形態之多層電路基板1100依照第1實施形態或第2實施形態獲得的半導體裝置100、200，第3實施形態或第4實施形態獲得的構造物300，第5實施形態或第6實施形態獲得的半導體裝置400、500而具有同樣的構成。亦即，第12實施形態之多層電路基板1100在多數電路基板1101、1102多段重疊的狀態下結合，在設於電路基板1101、1102之連接端子1101a、1102a露出的構造物表面形成絕緣層1103，該絕緣層1103的表面設有配線1108之本體部1108a，從該配線本體部1108a分歧出配線1108之分歧部1108b，該配線分歧部1108b延伸至絕緣層1103內部並到達不同的電路基板1101、1102之連接端子1101a、1102a。前述電路基板1102之連接端子1102a係電路基板1102之內部電路1102b的端部。
因為連接端子1101a、1102a受到絕緣層1103被覆且絕緣層1103的表面設有配線1108之本體部1108a，所以即使在打算互相連接的連接對象之連接端子1101a、1102a其間之上具有其他連接端子1101a、1102a，也無須使配線1108以迂迴的方式避免接觸其他連接端子1101a、1102a。配線1108能跨越非連接對象的其他連接端子1101a、1102a而覆蓋經過其上。其結果，抑制對於配線電路高密度化之阻礙。
依據此種構成的多層電路基板1100，配線1108作為層間連接之外部配線而發揮功能。亦即，就多層電路基板1100之中的層間連接之技術而言，以往習知為形成導通孔作為層間連接用孔。但是，因為將導通孔配置於多層電路基板1100的內部電路上，所以具有的問題是內部電路之配線有效面積減少了該導通孔的配置量大小。在該第12實施形態之多層電路基板1100中，因為經過多層電路基板1100的側面縱壁之配線1108進行多層電路基板1100的層間連接，所以能避免該問題。又，可以輕鬆地在多層電路基板1100之縱壁設置用於層間連接的外部配線1108。
另，如圖13舉例所示，經過多層電路基板1100的側面縱壁之配線1108為了與各層的內部電路1102b連接，可進行迂迴，亦可斜斜經過縱壁，亦可不與既定層的內部電路連接而經過縱壁。
又，元件符號1101亦可為與多層電路基板不同的獨立基板。
＜第13實施形態＞
以下參照圖14說明本發明第13實施形態之半導體裝置。圖中，元件符號1200係半導體裝置(堆疊晶片封裝)，元件符號1201係絕緣基材，元件符號1201a係絕緣基材之連接端子(被連接部)，元件符號1202係半導體晶片，元件符號1202a係半導體晶片之連接端子(被連接部)，元件符號1203係絕緣層，元件符號1208係配線，元件符號1208a係配線本體部，元件符號1208b係配線分歧部，元件符號1209係封裝樹脂。另，配線1208僅描繪其一部分。
第13實施形態之半導體裝置(堆疊晶片封裝)1200依照第1實施形態或第2實施形態獲得的半導體裝置100、200，第3實施形態或第4實施形態獲得的構造物300，第5實施形態或第6實施形態獲得的半導體裝置400、500而具有同樣的構成。亦即，第13實施形態之半導體裝置1200在絕緣基材1201具有多數半導體晶片1202結合成多段重疊的狀態，在設於半導體晶片1202之連接端子1202a露出的構造物表面形成絕緣層1203，該絕緣層1203的表面設有配線1208之本體部1208a，從該配線本體部1208a分歧出配線1208之分歧部1208b，該配線分歧部1208b延伸至絕緣層1203內部並到達不同的半導體晶片1202之連接端子1202a。
圖14顯示配線1208進一步也連接到絕緣基材1201之連接端子1201a之例。
因為連接端子1201a、1202a受到絕緣層1203被覆且絕緣層1203的表面設置有配線1208之本體部1208a，所以即使在打算互相連接的連接對象之連接端子1201a、1202a之間其上具有其他連接端子1201a、1202a，也無須使配線1208以迂迴的方式避免接觸其他連接端子1201a、1202a。配線1208能跨越非連接對象的其他連接端子1201a、1202a並覆蓋經過其上。其結果，抑制對於配線電路高密度化之阻礙。
配線1208形成攀附於絕緣層1203的表面。所以，在將表面設有配線1208的構造物(半導體裝置)***模具內並利用封裝樹脂1209進行封裝時，能避免配線1208承受封裝樹脂1209的壓力而使得龐大的負荷作用於配線1208。其結果，比起利用金線等打線接合的半導體裝置而言，抑制配線1208之短路、裁斷和損傷，提升半導體裝置的生產性及可靠度。
此第13實施形態中，半導體裝置1200係在多晶片模組之中達成更加緊湊化‧高密度化的堆疊晶片封裝。並且，堆疊晶片封裝1200的表面，亦即絕緣層1203的頂面、台面(落差面)及側面(縱壁)等形成有用於進行晶片間連接之外部配線1208。
依據此種構成的堆疊晶片封裝1200，配線1208取代以往的直通矽晶穿孔技術或多段打線接合技術，作為用來晶片間連接的外部配線發揮功能。亦即，在多數半導體晶片1202多段重疊的堆疊晶片封裝1200之中的晶片間連接技術而言，以往已知有直通矽晶穿孔技術和多段打線接合技術。但是，在直通矽晶穿孔因為將導通孔配置於半導體晶片1202的電路上，所以具有的問題是晶片1202之中的電路之配線有效面積減少了該導通孔的配置量大小。又，多段打線接合中，具有如前所述的問題，樹脂封裝時金線承受封裝樹脂的壓力而使得生產性及可靠度降低，同時安裝面積變大而無法達到高密度化。此第13實施形態之堆疊晶片封裝1200中，因為在堆疊晶片封裝1200的表面，亦即在絕緣層1203的表面形成用於進行晶片間連接的外部配線1208，該外部配線1208經由配線分歧部1208b進行構成堆疊晶片封裝1200的多數晶片1202之間連接，所以具有能避免這些問題的優點。
如以上所述，本說明書揭示了各種態樣。以下整理本說明書所揭示態樣之中的主要態樣。
首先揭示一種態樣，係用在以配線將露出於構造物表面的多數被連接部互相連接的配線方法，包含：絕緣層形成步驟，在有多數被連接部露出的構造物表面形成絕緣層；以及配線形成步驟，設置具備本體部與分歧部的配線，本體部位於絕緣層表面，分歧部從該本體部分歧延伸至絕緣層內部並到達連接對象之被連接部。
依據此態樣，在以配線將露出於構造物表面的多數被連接部互相連接時，無須使配線迂迴，抑制對於配線電路高密度化之阻礙。
又，利用封裝樹脂封裝構造物時，抑制由封裝樹脂的壓力所致配線短路、裁斷和損傷。
其次揭示一種態樣，係前述配線方法中，配線形成步驟包含以下步驟：樹脂包覆膜形成步驟，在絕緣層表面形成樹脂包覆膜；槽孔形成步驟，以從樹脂包覆膜表面側經過連接對象之被連接部附近的方式形成深度與樹脂包覆膜之厚度相同或超過其厚度的槽，並且形成從附近經過部分到達連接對象之被連接部的連通孔；觸媒包覆步驟，使電鍍觸媒或電鍍觸媒前驅物包覆於前述槽及前述連通孔表面；樹脂包覆膜去除步驟，使前述樹脂包覆膜溶解或膨潤進而去除；以及電鍍處理步驟，進行無電解電鍍藉而使電鍍膜僅形成於由前述電鍍觸媒或前述電鍍觸媒前驅物形成的電鍍觸媒所殘留的部分。
依據此態樣，能高精度維持配線的輪廓，尤其是配線本體部的輪廓，抑制短路和躍遷的產生。
其次揭示有一種態樣，係前述配線方法中，配線形成步驟在電鍍處理步驟之後更包含進行電解電鍍藉而使電鍍膜厚膜化的電解電鍍步驟之態樣。
依據此態樣，達成使電鍍膜厚膜化所須時間縮短化。
其次揭示有一種態樣，係前述配線方法中，樹脂包覆膜含有螢光性物質，配線形成步驟更包含檢査步驟，在樹脂包覆膜去除步驟之後、電鍍處理步驟之前，利用來自前述螢光性物質的發光對於樹脂包覆膜去除不良進行檢査。
依據此種態樣，藉由去除偵測到發光的部分，能抑制該部分形成電鍍膜，進而將短路產生防範於未然。
其次揭示有一種態樣，係前述配線方法中，在配線形成步驟之後更將下述步驟重複進行1次以上：絕緣層疊層步驟，在產生配線本體部露出的絕緣層表面再疊層絕緣層；以及追加配線形成步驟，設置具備本體部與分歧部的配線，本體部位於疊層的絕緣層表面，分歧部從該本體部分歧延伸至絕緣層內部並到達連接對象之被連接部。
依據此種態樣，配線之間能互相覆蓋經過，所以能使配線之間交叉而不引起短路，進一步抑制對於配線電路高密度化之阻礙。
又揭示有一種態樣，係表面設有配線之構造物，在有多數被連接部露出的構造物表面形成有絕緣層，該絕緣層表面設有配線本體部，從該配線本體部分歧出配線分歧部，該配線分歧部延伸至絕緣層內部並到達連接對象之被連接部。
依據此種態樣，在以配線將露出於構造物表面的多數被連接部互相連接時，無須使配線迂迴，抑制對於配線電路高密度化之阻礙。
又，利用封裝樹脂封裝構造物時，抑制由封裝樹脂壓力所致配線短路、裁斷和損傷。
其次揭示有一種態樣，係在前述構造物中包含1段以上的下述構成：在產生配線本體部露出的絕緣層表面疊層有絕緣層，該疊層的絕緣層表面設有配線本體部，從該配線本體部分歧出配線分歧部，該配線分歧部延伸至絕緣層內部並到達連接對象之被連接部。
依據此種態樣，配線之間能互相覆蓋經過，所以能使配線之間交叉而不引起短路，進一步抑制對於配線電路高密度化之阻礙。
又揭示有一種態樣係半導體裝置，在絕緣基材搭載有半導體晶片，在設於絕緣基材之連接端子及設於半導體晶片之連接端子露出的構造物表面形成有絕緣層，該絕緣層表面設有配線本體部，從該配線本體部分歧出配線分歧部，該配線分歧部延伸至絕緣層內部並到達絕緣基材之連接端子及/或半導體晶片之連接端子。
依據此種態樣，在以配線將露出於半導體裝置表面的多數連接端子互相連接時，無須使配線迂迴，抑制對於配線電路高密度化之阻礙。
又，利用封裝樹脂封裝半導體裝置時，抑制由封裝樹脂壓力所致配線短路、裁斷和損傷。
又揭示有一種態樣係配線基板，在印刷配線板安裝有半導體裝置，在設於印刷配線板的連接端子及設於半導體裝置的連接端子露出的構造物表面形成有絕緣層，該絕緣層表面設有配線本體部，從該配線本體部分歧出配線分歧部，該配線分歧部延伸至絕緣層內部並到達印刷配線板之連接端子及/或半導體裝置之連接端子。
依據此種態樣，在以配線將露出於配線基板表面的多數連接端子互相連接時，無須使配線迂迴，抑制對於配線電路高密度化之阻礙。
又揭示有一種態樣係記憶卡，在支持體安裝有記憶體封裝體，在設於支持體之連接端子及設於記憶體封裝體之連接端子露出的構造物表面形成有絕緣層，該絕緣層表面設有配線本體部，從該配線本體部分歧出配線分歧部，該配線分歧部延伸至絕緣層內部並到達支持體之連接端子及/或記憶體封裝體之連接端子。
依據此種態樣，在以配線將露出於記憶卡表面的多數連接端子互相連接時，無須使配線迂迴，抑制對於配線電路高密度化之阻礙。
又揭示有一種態樣係電氣元件，在絕緣基材搭載有被動元件，在設於絕緣基材之連接端子及設於被動元件之連接端子露出的構造物表面形成有絕緣層，該絕緣層表面設有配線本體部，從該配線本體部分歧出配線分歧部，該配線分歧部延伸至絕緣層內部並到達絕緣基材之連接端子及/或被動元件之連接端子。
依據此種態樣，在以配線將露出於電氣元件表面的多數連接端子互相連接時，無須使配線迂迴，抑制對於配線電路高密度化之阻礙。
又揭示有一種態樣係模組，在支持體安裝有電氣元件，在設於支持體之連接端子及設於電氣元件之連接端子露出的構造物表面形成有絕緣層，該絕緣層表面設有配線本體部，從該配線本體部分歧出配線分歧部，該配線分歧部延伸至絕緣層內部並到達支持體之連接端子及/或電氣元件之連接端子。
依據此種態樣，在以配線將露出於模組表面的多數連接端子互相連接時，無須使配線迂迴，抑制對於配線電路高密度化之阻礙。
又，揭示有一種態樣為多層電路基板，其中多數電路基板結合成多段重疊狀態，在設於電路基板之連接端子露出的構造物表面形成絕緣層，該絕緣層表面設有配線本體部，從該配線本體部分歧出配線分歧部，該配線分歧部延伸至絕緣層內部且到達不同電路基板之連接端子，前述電路基板之連接端子係電路基板內部電路之端部。
依據此態樣，在以配線將露出於多層電路基板表面的多數連接端子互相連接時，無須使配線迂迴，抑制對於配線電路高密度化之阻礙。
又，揭示有一種態樣為半導體裝置，其中在絕緣基材搭載多段重疊狀態的多數半導體晶片，在設於半導體晶片之連接端子露出的構造物表面形成絕緣層，在該絕緣層表面設置配線本體部，從該配線本體部分歧出配線分歧部，該配線分歧部延伸至絕緣層內部並到達不同半導體晶片之連接端子。
依據此態樣，在以配線將露出於堆疊晶片封裝表面的多數連接端子互相連接時，無須使配線迂迴，而抑制對於配線電路高密度化之阻礙。
又，在利用封裝樹脂封裝堆疊晶片封裝時，抑制由封裝樹脂壓力所致配線短路、裁斷和損傷。
本實施形態其他作用效果已於前述第1～13實施形態中說明。
另，本實施形態在槽孔形成步驟中使槽的深度與樹脂包覆膜之厚度相同，但亦可利用深度超過樹脂包覆膜厚度的槽作為代替。此時，電鍍處理步驟所獲得的配線本體部為一部分或全部被埋進絕緣層中。其結果，提升配線對於構造物的黏接強度，抑制配線脫落和偏移。
本申請案係以2010年5月19日申請之日本專利申請案特願2010-115250號案為，並引用其全部內容。
以上已詳細說明本發明的實施形態，但前述說明對於整體而言僅為舉例顯示，本發明不限於此。未予例示的無數變形例亦解釋為並不超出本發明的範圍外。以表現本發明而言，上述內容參照圖式，經由實施形態，以恰當的充分說明本發明。並且應認知到所屬技術中具有通常知識者能輕鬆地對於上述實施形態變更及/或改良。所以應解釋為，所屬技術領域中具有通常知識者所實施的變更形態或改良形態，只要不脫離申請專利範圍所記載的請求項之權利範圍，則該變更形態或該改良形態亦包括於該請求項之權利範圍。
(產業上利用性)
依據本發明，在以配線將露出於構造物表面的多數被連接部互相連接時，無須使配線迂迴，而抑制對於配線電路高密度化之妨礙，本發明在例如半導體裝置等表面設有配線之構造物的領域中有廣泛的產業利用性。
1、2、3、6．．．構造物
10、20、60a、60b、702．．．半導體裝置
30．．．表面設有配線之構造物
100、200、400、500、600．．．封裝的半導體裝置
101、201、601、901、1201．．．絕緣基材
101a、102a、301a．．．連接端子
102、202、305、405、602、1202．．．半導體晶片
103、203、306、406、506、603、613、703、803、903、1003、1103、1203．．．絕緣層
104、204、307、614．．．樹脂包覆膜
105、205．．．槽
106、107、206、207．．．連通孔
108、208、308、408、508、608、618、708、808、908、1008、1108、1208．．．配線
108a、208a、308a、508a、608a、618a、708a、808a、908a、1008a、1108a、1208a．．．配線本體部(本體部)
108b、208b、308b、508b、608b、618b、708b、808b、908b、1008b、1108b、1208b．．．配線分歧部(分歧部)
108x．．．電鍍觸媒
109、209、309、409、609、1209．．．封裝樹脂
201a、401a、501a、601a、1201a．．．絕緣基材之連接端子
202a、305a、405a、505a、602a、702a、1202a．．．半導體晶片之連接端子
300．．．封裝且表面設有配線之構造物
301．．．銅板
302．．．阻蝕劑樹脂
302a．．．支持板
303．．．金電鍍膜
304．．．腔穴
700．．．配線基板
701．．．印刷配線板
701a．．．印刷配線板之連接端子
800．．．記憶卡
801、1001．．．支持體
801a、1001a．．．支持體之連接端子
802．．．記憶體封裝體
802a．．．記憶體封裝體之連接端子
900、1002．．．電氣元件
902．．．被動元件
902a．．．被動元件之連接端子
1000．．．模組
1002a．．．電氣元件之連接端子
1100．．．多層電路基板
1101．．．最下層的電路基板
1101a‧‧‧最下層的電路基板之連接端子
1102‧‧‧第2層以上的電路基板
1102a‧‧‧第2層以上的電路基板之連接端子
1102b‧‧‧第2層以上的電路基板之內部電路
1200‧‧‧半導體裝置(堆疊晶片封裝)
圖1(A)~(F)係本發明第1實施形態之配線方法之步驟說明圖。
圖2(D)(D1 )(D2 )(E)係圖1配線方法之中的配線形成步驟之更加詳細的步驟說明圖。
圖3(A)~(F)係本發明第2實施形態之配線方法之步驟說明圖。
圖4(A)~(I)係本發明第3實施形態之配線方法之步驟說明圖。
圖5(A)~(I)係本發明第4實施形態之配線方法之步驟說明圖。
圖6係本發明第5實施形態之半導體裝置之俯視圖。
圖7係本發明第6實施形態之半導體裝置之部分透視立體圖。
圖8(A)~(H)係本發明第7實施形態之配線方法之步驟說明圖。
圖9係本發明第8實施形態之配線基板之縱剖面圖。
圖10係本發明第9實施形態之記憶卡之縱剖面圖。
圖11係本發明第10實施形態之電氣元件之縱剖面圖。
圖12係本發明第11實施形態之模組之縱剖面圖。
圖13係本發明第12實施形態之多層電路基板之部分透視立體圖。
圖14係本發明第13實施形態之半導體裝置之縱剖面圖。
圖15係習知技術問題點的說明圖。
1．．．構造物
10．．．半導體裝置
100．．．封裝的半導體裝置
101．．．絕緣基材
102．．．半導體晶片
101a、102a．．．連接端子
103．．．絕緣層
104．．．樹脂包覆膜
105．．．槽
106、107．．．連通孔
108．．．配線
109．．．封裝樹脂

Claims (14)

  1. 一種配線方法，係用來以配線將露出於構造物表面之多數被連接部互相連接，其特徵在於包含以下步驟：絕緣層形成步驟，在有多數被連接部露出的構造物表面形成呈現凹凸狀的絕緣層；以及配線形成步驟，設置具有本體部與分歧部的配線，該本體部位於絕緣層表面，該分歧部從該本體部分歧延伸至絕緣層內部並到達連接對象之被連接部；且該配線形成步驟係將該配線之該本體部設為攀附於絕緣層的表面。
  2. 如申請專利範圍第1項之配線方法，其中，該配線形成步驟更包含：樹脂包覆膜形成步驟，於絕緣層表面形成樹脂包覆膜；槽孔形成步驟，從樹脂包覆膜之表面側以經過連接對象之被連接部附近的方式形成深度與樹脂包覆膜之厚度相同或超過其厚度的槽，並且形成從該附近經過部分到達連接對象之被連接部的連通孔；觸媒包覆步驟，使電鍍觸媒或電鍍觸媒前驅物包覆於該槽及該連通孔之表面；樹脂包覆膜去除步驟，使該樹脂包覆膜溶解或膨潤而去除之；以及電鍍處理步驟，進行無電解電鍍藉而使電鍍膜僅形成於殘留有由該電鍍觸媒或該電鍍觸媒前驅物所形成的電鍍觸媒之部分。
  3. 如申請專利範圍第2項之配線方法，其中，該配線形成步驟更包含：電解電鍍步驟，在該電鍍處理步驟之後進行電解電鍍，藉而使電鍍膜厚膜化。
  4. 如申請專利範圍第2或3項中任一項之配線方法，其中，該樹脂包覆膜含有螢光性物質，該配線形成步驟更於該樹脂包覆膜去除步驟之後、該電鍍處 理步驟之前包含：檢查步驟，利用來自該螢光性物質的發光，對於樹脂包覆膜去除不良的情形進行檢查。
  5. 如申請專利範圍第1至3項中任一項之配線方法，其中，在配線形成步驟之後，更重複進行下述步驟一次以上：絕緣層疊層步驟，在露出於該配線本體部的絕緣層表面再疊層絕緣層；以及追加配線形成步驟，設置具備本體部與分歧部之配線，該本體部位於疊層的絕緣層表面，該分歧部從該本體部分歧延伸至絕緣層內部並到達連接對象之被連接部。
  6. 一種表面設有配線之構造物，其特徵在於，在有多數被連接部露出的構造物表面形成有呈現凹凸狀的絕緣層，設有攀附於該絕緣層表面的配線本體部，從該配線本體部分歧出配線分歧部，且該配線分歧部延伸至絕緣層內部並到達連接對象之被連接部。
  7. 如申請專利範圍第6項之表面設有配線之構造物，其包含一段以上的下述構成：在露出於配線本體部的絕緣層表面疊層有呈現凹凸狀的絕緣層，設有攀附於該疊層的絕緣層表面的配線本體部，從該配線本體部分歧出配線分歧部，且該配線分歧部延伸至絕緣層內部並到達連接對象之被連接部。
  8. 一種半導體裝置，其特徵在於，在絕緣基材上搭載有半導體晶片，且有設於絕緣基材之連接端子及設於半導體晶片之連接端子露出的構造物表面形成有呈現凹凸狀的絕緣層，設有攀附於該絕緣層表面的配線本體部， 從該配線本體部分歧出配線分歧部，且該配線分歧部延伸至絕緣層內部並到達絕緣基材之連接端子及/或半導體晶片之連接端子。
  9. 一種配線基板，其特徵在於，在印刷配線板上安裝有半導體裝置，且有設於印刷配線板之連接端子及設於半導體裝置之連接端子露出的構造物表面形成有呈現凹凸狀的絕緣層，設有攀附於該絕緣層表面的配線本體部，從該配線本體部分歧出配線分歧部，且該配線分歧部延伸至絕緣層內部並到達印刷配線板之連接端子及/或半導體裝置之連接端子。
  10. 一種記憶卡，其特徵在於，在支持體上安裝有記憶體封裝體，且有設於支持體之連接端子及設於記憶體封裝體之連接端子露出的構造物表面形成有呈現凹凸狀的絕緣層，設有攀附於該絕緣層表面的配線本體部，從該配線本體部分歧出配線分歧部，且該配線分歧部延伸至絕緣層內部並到達支持體之連接端子及/或記憶體封裝體之連接端子。
  11. 一種電氣元件，其特徵在於，在絕緣基材上搭載有被動元件，且有設於絕緣基材之連接端子及設於被動元件之連接端子露出的構造物表面形成有呈現凹凸狀的絕緣層，設有攀附於該絕緣層表面的配線本體部，從該配線本體部分歧出配線分歧部，且該配線分歧部延伸至絕緣層內部並到達絕緣基材之連接端子及/或被動元件之連接端子。
  12. 一種電路模組，其特徵在於，支持體上安裝有電氣元件，且在設於支持體之連接端子及設於電氣元件之連接端子露出的構造物表面形成有呈現凹凸狀的絕 緣層，設有攀附於該絕緣層表面的配線本體部，從該配線本體部分歧出配線分歧部，且該配線分歧部延伸至絕緣層內部並到達支持體之連接端子及/或電氣元件之連接端子。
  13. 一種多層電路基板，其特徵在於，多數電路基板結合成多段重疊狀態，且在設於電路基板之連接端子露出的構造物表面形成有呈現凹凸狀的絕緣層，設有攀附於該絕緣層表面的配線本體部，從該配線本體部分歧出配線分歧部，該配線分歧部延伸至絕緣層內部並到達不同電路基板之連接端子，該電路基板之連接端子係電路基板內部電路的端部。
  14. 一種半導體裝置，其特徵在於，絕緣基材上搭載有多段重疊狀態的多數之半導體晶片，且在設於半導體晶片之連接端子露出的構造物表面形成有呈現凹凸狀的絕緣層，設有攀附於該絕緣層表面的配線本體部，從該配線本體部分歧出配線分歧部，該配線分歧部延伸至絕緣層內部並到達不同半導體晶片之連接端子。
TW100116399A 2010-05-19 2011-05-10 配線方法、表面設有配線之構造物、半導體裝置、配線基板、記憶卡、電氣元件、模組及多層電路基板 TWI445477B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010115250A JP2011243790A (ja) 2010-05-19 2010-05-19 配線方法、並びに、表面に配線が設けられた構造物、半導体装置、配線基板、メモリカード、電気デバイス、モジュール及び多層回路基板

Publications (2)

Publication Number Publication Date
TW201221000A TW201221000A (en) 2012-05-16
TWI445477B true TWI445477B (zh) 2014-07-11

Family

ID=44991416

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100116399A TWI445477B (zh) 2010-05-19 2011-05-10 配線方法、表面設有配線之構造物、半導體裝置、配線基板、記憶卡、電氣元件、模組及多層電路基板

Country Status (6)

Country Link
US (2) US9082635B2 (zh)
EP (1) EP2574156A1 (zh)
JP (1) JP2011243790A (zh)
CN (1) CN102893711B (zh)
TW (1) TWI445477B (zh)
WO (1) WO2011145294A1 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8970046B2 (en) * 2011-07-18 2015-03-03 Samsung Electronics Co., Ltd. Semiconductor packages and methods of forming the same
US9069917B2 (en) * 2012-05-29 2015-06-30 Nippon Steel & Sumitomo Metal Corporation Component fracture evaluation device, component fracture evaluation method and computer program
TWI454202B (zh) * 2013-03-15 2014-09-21 Universal Scient Ind Shanghai 電子封裝結構以及其製造方法
JP6388202B2 (ja) * 2014-08-07 2018-09-12 パナソニックＩｐマネジメント株式会社 絶縁樹脂シート、並びにそれを用いた回路基板および半導体パッケージ
KR102339719B1 (ko) * 2015-02-13 2021-12-15 삼성디스플레이 주식회사 표시 장치
JP6480823B2 (ja) * 2015-07-23 2019-03-13 東芝メモリ株式会社 半導体装置の製造方法
TWI578868B (zh) * 2016-01-13 2017-04-11 摩爾創新科技股份有限公司 曲面電路基板之製造方法
JP6691504B2 (ja) * 2016-05-12 2020-04-28 信越化学工業株式会社 ウエハ加工体及びその製造方法並びにウエハ上における有機膜の被覆性確認方法
JP6329589B2 (ja) 2016-06-13 2018-05-23 上村工業株式会社 皮膜形成方法
JP2018017975A (ja) * 2016-07-29 2018-02-01 株式会社ジャパンディスプレイ 電子機器の製造方法
CN106197004A (zh) * 2016-08-30 2016-12-07 苏州康贝尔电子设备有限公司 一种自动收料的立式烤炉
JP6886992B2 (ja) 2018-03-30 2021-06-16 恵和株式会社 光拡散板積層体、バックライトユニット、及び液晶表示装置
FR3090197B1 (fr) 2018-12-12 2023-01-06 St Microelectronics Alps Sas Dispositif électronique incluant des connexions électriques sur un bloc d’encapsulation
JP2020119929A (ja) * 2019-01-21 2020-08-06 キオクシア株式会社 半導体装置
FR3123778A1 (fr) * 2021-06-07 2022-12-09 Eyco Procédé de fabrication d’un circuit imprimé intégrant un composant électronique et module de carte à puce obtenu par ledit procédé.
CN114302578A (zh) * 2021-12-14 2022-04-08 生益电子股份有限公司 一种pcb的制备方法和pcb
CN114340159A (zh) * 2021-12-14 2022-04-12 生益电子股份有限公司 一种pcb的制备方法和pcb
CN114269074A (zh) * 2021-12-14 2022-04-01 生益电子股份有限公司 电路板及其制备方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4830706A (en) * 1986-10-06 1989-05-16 International Business Machines Corporation Method of making sloped vias
JPH05249609A (ja) * 1992-03-10 1993-09-28 Pioneer Electron Corp 光記録媒体
US5737192A (en) * 1993-04-30 1998-04-07 The United States Of America As Represented By The Secretary Of The Air Force Density improvement in integration modules
JPH07281437A (ja) 1994-04-14 1995-10-27 Asahi Chem Ind Co Ltd 光硬化性樹脂積層体
US5657537A (en) * 1995-05-30 1997-08-19 General Electric Company Method for fabricating a stack of two dimensional circuit modules
US5648684A (en) * 1995-07-26 1997-07-15 International Business Machines Corporation Endcap chip with conductive, monolithic L-connect for multichip stack
JP3508819B2 (ja) 1998-01-23 2004-03-22 旭化成エレクトロニクス株式会社 光重合性組成物
MY128333A (en) * 1998-09-14 2007-01-31 Ibiden Co Ltd Printed wiring board and its manufacturing method
JP3549015B2 (ja) 1999-02-12 2004-08-04 旭化成エレクトロニクス株式会社 光重合性組成物
US6335531B1 (en) * 1999-04-06 2002-01-01 Micron Technology, Inc. Modification of resist and/or resist processing with fluorescence detection
US6242282B1 (en) * 1999-10-04 2001-06-05 General Electric Company Circuit chip package and fabrication method
JP2001201851A (ja) 2000-01-18 2001-07-27 Asahi Kasei Corp 光重合性樹脂組成物
US6535398B1 (en) * 2000-03-07 2003-03-18 Fujitsu Limited Multichip module substrates with buried discrete capacitors and components and methods for making
US6472747B2 (en) * 2001-03-02 2002-10-29 Qualcomm Incorporated Mixed analog and digital integrated circuits
JP3879461B2 (ja) * 2001-09-05 2007-02-14 日立電線株式会社 配線基板及びその製造方法
JP2004165525A (ja) * 2002-11-15 2004-06-10 Sony Corp 半導体装置及びその製造方法
JP4489411B2 (ja) 2003-01-23 2010-06-23 新光電気工業株式会社 電子部品実装構造の製造方法
JP2005064446A (ja) * 2003-07-25 2005-03-10 Dainippon Printing Co Ltd 積層用モジュールの製造方法
JP4414712B2 (ja) * 2003-09-29 2010-02-10 大日本印刷株式会社 電子装置の製造方法
JP4441325B2 (ja) * 2004-05-18 2010-03-31 新光電気工業株式会社 多層配線の形成方法および多層配線基板の製造方法
TWI260056B (en) * 2005-02-01 2006-08-11 Phoenix Prec Technology Corp Module structure having an embedded chip
JP4396618B2 (ja) * 2005-11-10 2010-01-13 パナソニック株式会社 カード型情報装置およびその製造方法
TWI304308B (en) * 2006-01-25 2008-12-11 Unimicron Technology Corp Circuit board with embeded passive component and fabricating process thereof
KR100787892B1 (ko) * 2006-10-31 2007-12-27 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
JP5150243B2 (ja) * 2007-12-27 2013-02-20 株式会社東芝 半導体記憶装置
JP5075157B2 (ja) * 2008-04-30 2012-11-14 パナソニック株式会社 配線基材の製造方法及び該製造方法により得られた配線基材
US8272126B2 (en) 2008-04-30 2012-09-25 Panasonic Corporation Method of producing circuit board
US8008781B2 (en) * 2008-12-02 2011-08-30 General Electric Company Apparatus and method for reducing pitch in an integrated circuit

Also Published As

Publication number Publication date
US20150271924A1 (en) 2015-09-24
EP2574156A1 (en) 2013-03-27
US9082635B2 (en) 2015-07-14
CN102893711A (zh) 2013-01-23
US20130056247A1 (en) 2013-03-07
JP2011243790A (ja) 2011-12-01
CN102893711B (zh) 2016-08-03
TW201221000A (en) 2012-05-16
WO2011145294A1 (ja) 2011-11-24

Similar Documents

Publication Publication Date Title
TWI445477B (zh) 配線方法、表面設有配線之構造物、半導體裝置、配線基板、記憶卡、電氣元件、模組及多層電路基板
KR101359117B1 (ko) 반도체 칩의 실장 방법, 그 방법을 이용하여 얻어진 반도체 장치 및 반도체 칩의 접속 방법, 및, 표면에 배선이 설치된 입체 구조물 및 그 제법
TWI463930B (zh) 電路基板及在電路基板安裝有元件之半導體裝置
US9082438B2 (en) Three-dimensional structure for wiring formation
US9070393B2 (en) Three-dimensional structure in which wiring is provided on its surface
US8698003B2 (en) Method of producing circuit board, and circuit board obtained using the manufacturing method
US20090053858A1 (en) Method of manufacturing semiconductor package using redistribution substrate
JP5583384B2 (ja) 回路基板の製造方法、及び前記製造方法により得られた回路基板
US7982138B2 (en) Method of nickel-gold plating and printed circuit board
KR101238966B1 (ko) 회로 기판의 제조 방법, 및 상기 제조 방법에 의해 얻어진 회로 기판
WO2012060091A1 (ja) 立体構造物の表面への配線方法、表面に配線が設けられた立体構造物を得るための中間構造物、及び、表面に配線が設けられた立体構造物
CN101965097B (zh) 印刷线路板及其制造方法
JP5350184B2 (ja) 多層回路基板の製造方法及び該製造方法により製造された多層回路基板
WO2010064602A1 (ja) 回路基板の製造方法、及び前記製造方法により得られた回路基板
JP2004363283A (ja) 多層プリント配線基板の製造方法