JP4396618B2 - カード型情報装置およびその製造方法 - Google Patents
カード型情報装置およびその製造方法 Download PDFInfo
- Publication number
- JP4396618B2 JP4396618B2 JP2005325672A JP2005325672A JP4396618B2 JP 4396618 B2 JP4396618 B2 JP 4396618B2 JP 2005325672 A JP2005325672 A JP 2005325672A JP 2005325672 A JP2005325672 A JP 2005325672A JP 4396618 B2 JP4396618 B2 JP 4396618B2
- Authority
- JP
- Japan
- Prior art keywords
- type information
- information device
- surface layer
- card
- module substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
- H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Credit Cards Or The Like (AREA)
Description
ール基板を備えるカード型情報装置であって、電子部品が高さの異なる複数の電子部品で
あり、配線基板に複数の電子部品の高さに対応して折り曲げ箇所を3箇所以上設け、電子
部品が実装されたモジュール基板をモールド樹脂体で埋設することで、モールド樹脂体の
厚み方向を構成する表面層、中間層および裏面層のうちの中間層に配線基板が配置され、
表面層と、裏面層を同じ厚みにした構成を有する。
これにより、モジュール基板の両面のモールド樹脂体の厚みをほぼ等しくし、収縮量の
差による反りをさらに小さくでき、生産性や温度変化の大きな使用環境における信頼性を
大幅に向上できるカード型情報装置が得られる。
また、3箇所の領域にわける工程が、コントローラと半導体メモリとの実装領域と、外部接続端子の実装領域と、コンデンサーの実装領域とにわける工程である。
図1は、本発明の第1の実施の形態におけるメモリーカードの構造を示す断面図であり、図2(a)はメモリーカードの表側斜視図で、同図(b)はその裏側斜視図である。
以下に、本発明の第2の実施の形態におけるメモリーカードについて、図5を用いて説明する。
11,51 コントローラ
12,32,52 半導体メモリ
13,33,53 コンデンサ
14,34,54 配線基板
15 非導電性接着フィルム
16a,16b,16c 電極端子
17 はんだ
18,58 外部接続端子
19,39,59 モジュール基板
19a,19b,39a,59a 屈曲部
20,37,50 モールド樹脂体
20a 中間層
20b,50b 表面層
20c,50c 裏面層
20d,50d 突部
38 アンテナモジュール
41a,41b 心棒
42 下金型
43,44 上金型
54a 樹脂基材
55 突起状電極
56 導電ビア
57 配線パターン
Claims (11)
- 複数個の電子部品が配線基板に実装されたモジュール基板を備えるカード型情報装置であって、
前記電子部品が高さの異なる複数の電子部品であり、
前記配線基板を前記複数の電子部品の高さに対応して2箇所で折り曲げ3箇所の領域を設け、
前記電子部品が実装された前記モジュール基板をモールド樹脂体で埋設することで、前記電子部品と前記配線基板からなる部分の合計厚みの中心位置が、前記モールド樹脂体の厚み方向を構成する表面層、中間層および裏面層のうちの中間層に存在することを特徴とするカード型情報装置。 - 前記3箇所の領域が、コントローラと半導体メモリとの実装領域と、外部接続端子の実装領域と、コンデンサーの実装領域とであることを特徴とする請求項1に記載のカード型情報装置。
- 複数個の電子部品が配線基板に実装されたモジュール基板を備えるカード型情報装置であって、
前記電子部品が高さの異なる複数の電子部品であり、
前記配線基板に前記複数の電子部品の高さに対応して折り曲げ箇所を3箇所以上設け、前記電子部品が実装された前記モジュール基板をモールド樹脂体で埋設することで、前記モールド樹脂体の厚み方向を構成する表面層、中間層および裏面層のうちの前記中間層に前記配線基板が配置され、前記表面層と、前記裏面層を同じ厚みにしたカード型情報装置。 - 前記モジュール基板に、アンテナモジュールを備えていることを特徴とする請求項1から請求項3のいずれか1項に記載のカード型情報装置。
- 前記配線基板が熱可塑性樹脂からなり、前記複数個の電子部品を前記熱可塑性樹脂に埋設して前記モジュール基板を形成したことを特徴とする請求項1から請求項4のいずれか1項に記載のカード型情報装置。
- 前記モールド樹脂体の表面層、中間層および裏面層は、熱融着可能な樹脂を含有していることを特徴とする請求項1から請求項5のいずれか1項に記載のカード型情報装置。
- 前記モールド樹脂体の厚み方向の外形の一部に突部を設けたことを特徴とする請求項1から請求項6のいずれか1項に記載のカード型情報装置。
- 前記突部の位置に、最大の高さを有する前記電子部品を配置したことを特徴とする請求項7に記載のカード型情報装置。
- 高さの異なる複数個の電子部品を配線基板に実装してモジュール基板を形成する工程と、
前記複数個の電子部品の高さに応じて、前記モジュール基板を2箇所で折り曲げ加工して3箇所の領域にわける工程と、
前記モジュール基板をモールド樹脂体で埋設して、前記複数の電子部品と前記配線基板の合計厚みの中心位置を、前記モールド樹脂体の厚み方向を構成する表面層、中間層および裏面層のうちの前記中間層とする工程と、
を含むことを特徴とするカード型情報装置の製造方法。 - 前記3箇所の領域が、コントローラと半導体メモリとの実装領域と、外部接続端子の実装領域と、コンデンサーの実装領域とである請求項10記載のカード型情報装置の製造方法。
- 高さの異なる複数個の電子部品を配線基板に実装してモジュール基板を形成する工程と、
前記複数個の電子部品の高さに応じて、前記モジュール基板に折り曲げ箇所を3箇所以上設ける工程と、
前記モジュール基板をモールド樹脂体で埋設して、前記配線基板位置を、前記モールド樹脂体の厚み方向を構成する表面層、中間層および裏面層のうちの前記中間層とし、前記表面層と、前記裏面層を同じ厚みにする工程と、
を含むことを特徴とするカード型情報装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005325672A JP4396618B2 (ja) | 2005-11-10 | 2005-11-10 | カード型情報装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005325672A JP4396618B2 (ja) | 2005-11-10 | 2005-11-10 | カード型情報装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007133630A JP2007133630A (ja) | 2007-05-31 |
JP4396618B2 true JP4396618B2 (ja) | 2010-01-13 |
Family
ID=38155241
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005325672A Expired - Fee Related JP4396618B2 (ja) | 2005-11-10 | 2005-11-10 | カード型情報装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4396618B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009053970A (ja) | 2007-08-28 | 2009-03-12 | Toshiba Corp | 半導体装置 |
JP5297992B2 (ja) | 2009-12-15 | 2013-09-25 | ルネサスエレクトロニクス株式会社 | 外部記憶装置 |
ES2405981T3 (es) * | 2009-12-28 | 2013-06-04 | Nagraid S.A. | Procedimiento de fabricación de tarjetas electrónicas |
JP2011243790A (ja) * | 2010-05-19 | 2011-12-01 | Panasonic Electric Works Co Ltd | 配線方法、並びに、表面に配線が設けられた構造物、半導体装置、配線基板、メモリカード、電気デバイス、モジュール及び多層回路基板 |
JP5748886B2 (ja) * | 2014-05-26 | 2015-07-15 | ルネサスエレクトロニクス株式会社 | 外部記憶装置 |
WO2017110273A1 (ja) * | 2015-12-21 | 2017-06-29 | ホシデン株式会社 | 非接触通信モジュール |
JP6622649B2 (ja) * | 2015-12-21 | 2019-12-18 | ホシデン株式会社 | 非接触通信モジュール |
-
2005
- 2005-11-10 JP JP2005325672A patent/JP4396618B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007133630A (ja) | 2007-05-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4396618B2 (ja) | カード型情報装置およびその製造方法 | |
JP5088138B2 (ja) | 実装基板および電子機器 | |
JP4772048B2 (ja) | 中継基板とそれを使用した立体配線構造体 | |
US7768795B2 (en) | Electronic circuit device, electronic device using the same, and method for manufacturing the same | |
JP4991518B2 (ja) | 積層型半導体装置及び積層型半導体装置の製造方法 | |
JP2006252390A (ja) | Icカードの製造方法およびicカード | |
CN102498562A (zh) | 柔性电路模块 | |
US7375421B2 (en) | High density multilayer circuit module | |
JP4838813B2 (ja) | 基板への電子アセンブリの設置方法及び該アセンブリの設置装置 | |
JPH04192397A (ja) | 電子装置 | |
CN109427731B (zh) | 电路基板 | |
JP4228677B2 (ja) | 回路基板 | |
JP4407527B2 (ja) | 部品内蔵モジュールの製造方法 | |
WO2006126586A1 (ja) | 回路基板の接続構造および回路基板の接続方法 | |
JP2008091552A (ja) | プリント配線板およびプリント基板ユニット並びに電子機器 | |
JPWO2009037833A1 (ja) | 立体プリント配線板およびその製造方法ならびに電子部品モジュール | |
JP4276740B2 (ja) | 多層配線基板 | |
US20090242251A1 (en) | Embedded printed circuit board and manufacturing method thereof | |
JP2003197822A (ja) | 配線基板、多層配線基板およびそれらの製造方法 | |
JP4728417B2 (ja) | 印刷回路基板の製造方法 | |
JP2005100293A (ja) | Icカードおよびその製造方法 | |
JP2589093B2 (ja) | Icカードの製造方法 | |
US20100265678A1 (en) | Enhancing adhesion of molding materials with substrates | |
KR101969643B1 (ko) | 리지드 플렉시블 회로기판 제조방법 | |
US20050146858A1 (en) | Card-type electronic device having multilayer printed wiring board and method for manufacturing card-type electronic device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070827 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090514 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090526 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090721 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090929 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091012 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121030 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |