TWI443796B - 電性對準標記組及其用法 - Google Patents

Description

電性對準標記組及其用法

本發明係關於一種對準標記組及其使用方法。本發明特別是關於一種使用電性特徵之對準標記組及其使用方法。

微影技術是在半導體製程中會影響關鍵尺寸(critical dimension)之關鍵步驟。一般說來，電路圖案是在微影過程中，藉由將光罩上的圖案先轉移至一光阻層上，然後在後續蝕刻過程中，再將光阻層上的圖案轉移至下方的材料層中，例如介電層或是金屬層。因此，需要在晶圓或是在下方的材料層中安排有數個標記，以增加當程與前程間之疊對準確性。

為了增加產率，對準標記與疊對標記(alignment and overlay marks)典型位會在晶圓上或在材料層上。舉例言之，在晶圓正式量產之前，先會將具有對準標記之測試晶圓投置生產線中，用來測試對位之準確性。在微影過程中，光罩與晶圓首先會使用一組通常是靠近邊緣或是位於晶圓表面切割道上之當程對準標記與前程對準標記，藉由曝光機台來對準。然後曝光機台偵測當程對準標記與前程對準標記，並在實際曝光步驟之前，由曝光機台分析反射光訊號，以獲得所需之對準精確度。典型的對準標記包含一組蝕刻入晶圓表面材料層的溝渠。

一方面，「前程」是指在前一個步驟中所處理之材料層或是晶圓。另一方面，「當程」是指在當下的步驟中所處理之另一材料層或是另一片晶圓。

在曝光之後，在晶圓上之光阻層隨後進行顯影過程，而形成光阻圖案。在實際將光阻圖案轉移至下方材料層之蝕刻操作之前，重要的是要檢查由顯影過之光阻圖案所定義之電路圖案特徵，是否與先前已經形成在晶圓上之電路圖案特徵完美匹配，否則，先前已經形成在晶圓上之電路圖案特徵就會失效。因此才必須要檢查對準之精確度。之後，當程對準標記與前程對準標記間之偏差距離(offset distances)，即可使用儀器來測量，藉此來調整曝光參數與顯影參數。

然而，前述之先前技藝卻有一些致命的應用缺點。首先，因為對準標記與疊對標記是使用儀器，例如曝光機台或是疊對儀器來偵測，此等對準標記與疊對標記應該算是一種「光學」的標記，因此必須在尺寸上夠大或是數量上夠多，才會有實際上的效果。然而誠如本領域所共知，在半導體元件的臨界尺寸不斷被要求要持續縮小下，晶圓的表面越來越稀罕珍貴，所以能夠留給尺寸過大的對準標記與疊對標記的面積自然是越來越少。

其次，由於對準標記與疊對標記算是一種光學的標記，所以只有在透明或是半透明的情況下才會有應用價值與實際上的效果。然而，若是有太多的層彼此層疊(stack)在一起，於是會造成對準標記與疊對標記有幾乎會不能偵測到的問題，特別是在基材或是彼此層疊之多層的透明程度很差時，也就是不透明的情況。因此，仍然需要一種新穎的對準標記或是疊對標記來克服目前這些限制或是問題。

有鑑於此，本發明因此提出一種新穎的電性對準標記組(electrical alignment mark set)，以取代傳統的光學對準標記組。本發明新穎的電性對準標記組特別適用於多個層疊物件間相對位置的偵測，例如層疊之晶圓。

本發明新穎的電性對準標記組包含頂標記(top mark)、底標記(bottom mark)與視情況需要之至少一個中介標記(middle mark)。頂標記位於頂晶圓上，並包含多個墊，例如第一墊、第二墊、第三墊與第四墊，頂標記還包含與位於頂晶圓中並與第一墊以及第二墊電連接之至少一監督介層道(monitoring via)。

底標記位於底晶圓中，並包含彼此電連接之第一底墊與第二底墊。頂晶圓與底晶圓一起形成一晶圓組。一方面，第一底墊對應監督介層道，而另一方面，第二底墊對應第三墊與第四墊，使得當頂標記與底標記彼此對準之時，監督介層道得以藉由第一底墊以及第二底墊同時電連接至第三墊與第四墊。

視情況需要之中介標記係位於至少一中介晶圓之中，並包含一中介監督介層道(middle monitoring via)、一第一中介層道(first middle via)與一第二中介層道(second middle via)。中介監督介層道對應於個別之監督介層道與第一底墊。第一中介層道對應於個別之第二底墊與第三墊。第二中介層道對應於個別之第二底墊與第四墊，使得當頂標記、中介標記與底標記彼此同時對準之時，監督介層道得以藉由中介標記同時電連接至第三墊與第四墊。

本發明又提出一種使用電性對準標記組的方法。此方法適合用來對準晶圓層疊(wafer stack)。首先，提供一晶圓層疊。晶圓層疊包含具有一頂標記之一頂晶圓與具有一底標記之一底晶圓。頂標記與底標記得以彼此對應。其次，調整頂晶圓與底晶圓間之相對位置，使得頂標記與底標記實質上彼此相互接觸。之後，在頂標記上施加一電性訊號(electrical signal)，而獲得一電性讀數(electrical reading)。再來，最佳化電性讀數以實質上將晶圓層疊加以對準。

較佳者，電性讀數係經由參考一資料庫而逐漸最佳化用以實質上對準晶圓層疊。另一方面，本發明方法亦可以用來決定晶圓層疊中是否遭受有生產上的問題，或是對準不良的問題。

本發明特徵其中之一在於，使用對準標記來量測當程與前程間之電性讀數。再者，係使用電性的方式而非光學的方式來進行量測。換句話說，本發明新穎的電性對準標記組對於需要對準之基材是不透明的或是有太多層的情況下依然適用。再來還有一點，本發明新穎的電性對準標記組，相較於傳統的對準標記組要小的多，因此可以節省下更多寶貴的面積供半導體元件之用。

本發明因此能夠提供一種新穎的電性對準標記組，以取代傳統的光學對準標記組，好解決傳統的光學對準標記組所不能解決或是無法克服的難題。本發明新穎的電性對準標記組特別適用於矽穿孔技術(Through-Silicon Via(TSV))中，層疊之晶圓間的對準。

本發明首先提供一電性對準標記組。本發明之電性對準標記組可以用作為兩個相異層間，或是兩個相異基材間，例如層疊之晶圓中，對準用之對準標記與疊對標記。

第1圖繪示本發明電性對準標記組之示意圖。在本發明之圖示中，某些元件可能因為表現方便之緣故而省略未被繪出。本發明電性對準標記組100包含位於頂晶圓101之上或是之中之至少一個頂標記110，以及位於底晶圓102之上或是之中之底標記120。

如第1圖所示，頂標記110可以包含多個墊，像是測試墊(probing pads)，例如第一墊111、第二墊112、第三墊113與第四墊114，但是在數量上並不限制於僅有四個墊，所以也有可能還有更多個墊。多個墊位於頂晶圓101之上或是之中。此外，頂標記110還可以包含至少一監督介層道(monitoring via)115。監督介層道115位於頂晶圓101之中，並與第一墊111以及第二墊112電連接之。此外，還可以有分別與第三墊113與第四墊114電連接之連接介層道116與連接介層道117。

頂晶圓101可以為使用矽穿孔技術在晶圓層疊中，其中一片之晶圓。因此，監督介層道115、連接介層道116與連接介層道117可以個別為經由矽穿孔技術所製得之導電介層道。視情況需要，可以有不只一個監督介層道115。監督介層道115的大小與形狀可以專門為方便對準之最佳化而設計。在本發明一實施態樣中，監督介層道115之中還可以再包含一條不導電介層道115’，如第1圖所示。

例如，一方面，墊的尺寸單邊可以不超過70μm，監督介層道115的直徑可以為15μm-50μm，而佔據頂晶圓101較少之空間。請注意，如果監督介層道115是對準用的主要標記，連接介層道116與連接介層道117的尺寸可以比監督介層道115的還要大。另一方面視情況需要，監督介層道115、連接介層道116與連接介層道117可以位於多個墊之間，以方便頂標記110之最佳排列。

請參考第1圖，底標記120位於底晶圓102上，所在位置對應頂標記110。底標記120包含第一底墊121與第二底墊122，爾等則彼此電連接。單純就第一底墊121而言，位於底晶圓102上的第一底墊121在許多層面專門對應於位於頂晶圓101之上或是之中之監督介層道115，例如在形狀上、大小上與位置上。而第二底墊122則大致上透過連接介層道116與連接介層道117對應於第三墊113與第四墊114。但是，第二底墊122不需要在許多層面上嚴格地對應於連接介層道116與連接介層道117。換句話說，只要第二底墊122的面積夠大到，或是還要大的多，而足以盡可能地直接接觸連接介層道116與連接介層道117這兩者就算足夠，或是較佳者，完全與連接介層道116與連接介層道117直接接觸。連接介層道116與連接介層道117亦可以為使用矽穿孔技術所製得之導電介層道。

在本發明一較佳實施態樣中，將監督介層道115、連接介層道116、連接介層道117、第一底墊121與第二底墊122加以安排，使得先前未與第三墊113與第四墊114電連接之監督介層道115，當頂標記110與底標記120彼此對準之時，可以因此藉由連接介層道116、連接介層道117、第一底墊121與第二底墊122同時得與第三墊113與第四墊114電連接。換句話說，由於監督介層道115先前已經和第一墊111、第二墊112電連接，第一底墊121又和第二底墊122電連接，而連接介層道116、連接介層道117也和第三墊113與第四墊114電連接，所以只有當頂標記110與底標記120實質上彼此對準之時，一條從第一墊111、第二墊112經過監督介層道115、第一底墊121、第二底墊122、連接介層道116、連接介層道117通到第三墊113與第四墊114之導電通道實質上才會於焉成形。

本發明電性對準標記組100還可以進一步包含視情況需要之至少一個中介標記130。第2圖繪示本發明具有中介標記130之電性對準標記組之示意圖。中介標記130位於視情況需要之中介晶圓103上，並包含至少一中介監督介層道135(middle monitoring via)、第一中介層道136(first middle via)與一第二中介層道137(second middle via)。晶圓層疊之中可能有不只一個中介晶圓103。中介標記130中之中介監督介層道135，例如在大小上、位置上與形狀上經過特殊設計，好用來方便對準之最佳化，以專門地與個別地對應於監督介層道115與第一底墊121，正如同監督介層道115會對應於第一底墊121一般。

此外，第一中介層道136以及一第二中介層道137可以大致上對應於第二底墊122與第三墊113。如前所述，中介監督介層道135、第一中介層道136與一第二中介層道137可以個別為使用矽穿孔技術所製得之導電介層道。請注意，監督介層道135、第一中介層道136一第二中介層道137其中之至少一者可以具有多個導電通道(channels)。換句話說，監督介層道135、第一中介層道136一第二中介層道137可以安排或是設計成，只有當頂標記110、中介標記130與底標記120實質上彼此對準之時，一條從第一墊111、第二墊112、第三墊113與第四墊114經過監督介層道115、監督介層道135、第一底墊121、第二底墊122、第一中介層道136、第二中介層道137、連接介層道116與連接介層道117之導電通道實質上才會於焉成形。

本發明又提供一種用來對準晶圓層疊的方法。本發明方法獨樹一幟之特徵在於，使用電性而非光學之性質來對準層疊之基材或是晶圓。受惠於此等獨樹一幟之特徵，需要對準之基材不必要一定是透明的或是半透明的。另外，從理論上來看，在晶圓層疊中不管有多少層，本發明的方法依然適用於對準晶圓層疊。

第3-5圖繪示本發明用來對準晶圓層疊的方法。如第3A圖所示，首先，提供一晶圓層疊105。晶圓層疊105包含電性對準標記組100。電性對準標記組100包含位於頂晶圓101之上或是之中之頂標記110，以及位於底晶圓102之上或是之中之底標記120。頂標記110與底標記120彼此相互對應。

本發明之晶圓層疊105還可以進一步包含視情況需要之至少一個中介晶圓103。第3B圖繪示本發明具有一個中介標記之晶圓層疊之示意圖。第3C圖繪示本發明具有多個中介標記之晶圓層疊之示意圖。在本發明之圖示中，某些元件可能因為簡化之緣故而省略未被繪出。在每個中介晶圓103上會有一個中介標記130。請參考前述關於電性對準標記組100、頂標記110、頂晶圓101、底標記120、底晶圓102、中介標記130與中介晶圓103之說明。

其次，如第4A圖所示，調整頂晶圓101與底晶圓102間之相對位置，使得頂標記110與底標記120因此彼此接觸。如果晶圓層疊105中有至少一個中介晶圓103時，頂晶圓101與中介晶圓103間之相對位置，以及中介晶圓103與底晶圓102間之相對位置可以各別予以適當調整，使得頂標記110、中介標記130與底標記120彼此之間會相互接觸。第4B圖繪示本發明晶圓層疊中具有一個中介晶圓之示意圖。

接下來，請參考第5圖。第5圖繪示本發明之簡化電路圖。本發明可以使用標準之四點測量結構(4-point measurement structure)。第一墊111、第二墊112、第三墊113與第四墊114一起組成了標準之四點測量結構中的四個墊，分別稱之為力入(Force-In)、力出(Force-Out)、感入(Sense-In)與感出(Sense-Out)。

一開始，在頂標記110上其中一個作為力入的墊中施加一電性訊號(electrical signal)，而從另一個作為感出的墊中獲得一電性讀數(electrical reading)。電性訊號可以為任何一種有用之電性訊號，例如電流及/或電壓。而電性讀數可以為任何一種有用之電性性質，例如電阻及/或電流。如果不能因此得到電性讀數，此結果應該是表示，晶圓層疊105的對準極差，於是無法形成一個有效的電路徑(electric path)。

然後，請參考第3A圖、第3B圖、第3C圖、第4A圖與第4B圖，接下來應該要將電性讀數最佳化，以實質上獲得所預期之最佳電性讀數。最佳之電性讀數通常是表示，整體晶圓層疊係處於極佳之對準狀態。本發明用來對準晶圓層疊方法的原則在於，只有當整體的晶圓層疊係處於極佳之對準狀態時，一但透過監督介層道115、監督介層道135與第一底墊121建立了一個絕佳的電路徑，就可以得到最佳之電性讀數。由於位於頂晶圓101之監督介層道115、位於視情況需要之中介晶圓103之監督介層道135與位於底晶圓102之第一底墊121係設計成彼此相互配合、彼此互相對應，所以只有在整體晶圓層疊係處於極佳之對準狀態時，才能得到最強之，亦即為最佳之電性讀數。

例如，若是監督介層道115、監督介層道135與第一底墊121係由銅所製成，只有當電性對準標記組100間之直接接觸區域達到最大時，四點測量結構中之電阻值才會達到最小。可以了解到的是，只有在整體晶圓層疊係處於極佳之對準狀態時，電性對準標記組100間之直接接觸區域才會達到最大。

在本發明之另一實施態樣中，監督介層道115、監督介層道135與第一底墊121其中之至少一者還可以具有多個導電通道(channels)，而這樣一來就可以達成多重方向上之對準結果。

然而，製程上之缺陷，稱為生產上的問題，而非對準上的問題，亦會造成糟糕的電性讀數。一方面，當電性讀數無法藉由調整晶圓層疊內之相對位置而最佳化時，即判定晶圓層疊中之至少一片晶圓遭受一生產上的問題。另一方面，當電性讀數，得以藉由調整晶圓層疊內之相對位置而加以最佳化時，即可以排除晶圓層疊內有生產上的問題。換句話說，本發明方法亦可以用來判定晶圓層疊之中是否遭受一生產上的問題，還是有對準上的問題。

對於大量生產而言，可以預先建立好用來校正最佳電性讀數的資料庫(database)，好方便本發明用來對準晶圓層疊。資料庫可以用來判定當得到不同的電性讀數時，是否有達成良好的對準。建立用來校正最佳電性讀數資料庫的方法為本發明之一般技藝人士所知曉，細節在此故不再多加著墨。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

100．．．電性對準標記組

101．．．頂晶圓

102．．．底晶圓

103．．．中介晶圓

105．．．晶圓層疊

110．．．頂標記

111．．．第一墊

112．．．第二墊

113．．．第三墊

114．．．第四墊

115．．．監督介層道

115’．．．不導電介層道

116．．．連接介層道

117．．．連接介層道

120．．．底標記

121．．．第一底墊

122．．．第二底墊

130．．．中介標記

135．．．中介監督介層道

136．．．第一中介層道

137．．．第二中介層道

第1圖繪示本發明電性對準標記組之示意圖。

第2圖繪示本發明具有中介標記之電性對準標記組之示意圖。

第3A-5圖繪示本發明用來對準晶圓層疊的方法。

100．．．電性對準標記組

101．．．頂晶圓

102．．．底晶圓

110．．．頂標記

111．．．第一墊

112．．．第二墊

113．．．第三墊

114．．．第四墊

115．．．監督介層道

115’．．．不導電介層道

116．．．連接介層道

117．．．連接介層道

120．．．底標記

121．．．第一底墊

122．．．第二底墊

Claims (16)

1. 一種電性對準標記組(electrical alignment mark set)，包含：一頂標記(top mark)，其包含一起位於一頂晶圓之一第一墊、一第二墊、一第三墊與一第四墊，與位於該頂晶圓中並與該第一墊以及該第二墊電連接之至少一監督介層道(monitoring via)；以及位於一底晶圓之一底標記(bottom mark)，其包含彼此電連接之一第一底墊與一第二底墊，其中該頂晶圓與該底晶圓一起形成一晶圓層疊，而該第一底墊對應該監督介層道，而該第二底墊對應該第三墊與該第四墊。
2. 如請求項1之電性對準標記組，其中該頂標記包含複數個監督介層道。
3. 如請求項1之電性對準標記組，其中該監督介層道位於該第一墊、該第二墊、該第三墊與該第四墊之至少兩者之間。
4. 如請求項1之電性對準標記組，其中該監督介層道之直徑大約為15微米-50微米。
5. 如請求項1之電性對準標記組，其中該第一底墊在形狀上對應該監督介層道。
6. 如請求項1之電性對準標記組，其中該第二底墊之面積遠大於該第三墊與該第四墊之任何一者。
7. 如請求項1之電性對準標記組，更包含：位於至少一中介晶圓中之一中介標記(middle mark)，其包含一中介監督介層道(middle monitoring via)、一第一中介層道(first middle via)與一第二中介層道(second middle via)，其中該中介監督介層道對應於個別之該監督介層道與該第一底墊、該第一中介層道對應於個別之該第二底墊與該第三墊、該第二中介層道對應於個別之該第二底墊與該第四墊，使得當該頂標記、該至少一中介標記與該底標記彼此對準之時，該監督介層道得以藉由該中介標記同時電連接至該第三墊與該第四墊。
8. 如請求項7之電性對準標記組，其中該中介監督介層道、該第一中介層道與該第二中介層道之至少一者具有多個導電通道(conductive channels)。
9. 如請求項7之電性對準標記組，其中該晶圓層疊包含複數個該中介晶圓。
10. 如請求項1之電性對準標記組，其中該晶圓層疊包含一矽穿孔(through-silicon via)。
11. 如請求項1之電性對準標記組，其中當該頂標記與該底標記彼此對準之時，該監督介層道得以藉由該第一底墊同時電連接至該第三墊與該第四墊。
12. 一種用來對準一晶圓層疊(wafer stack)的方法，包含：提供一晶圓層疊，其包含具有一頂標記(top mark)之一頂晶圓與具有一底標記(bottom mark)之一底晶圓，其中該頂標記與該底標記得以彼此對應；調整該頂晶圓與該底晶圓間之一相對位置，使得該頂標記與該底標記彼此接觸；在該頂標記上施加一電性訊號(electrical signal)，而獲得一電性讀數(electrical reading)；以及最佳化該電性讀數以實質上對準該晶圓組。
13. 如請求項12用來對準一晶圓層疊的方法，其中該頂標記包含位於該頂晶圓之一第一墊、一第二墊、一第三墊與一第四墊，以及包含位於該頂晶圓中並與該第一墊以及該第二墊電連接之至少一監督介層道(monitoring via)，該底標記包含彼此電連接之一第一底墊與一第二底墊，其中該第一底墊對應該監督介層道，而該第二底墊對應該第三墊與該第四墊，使得當該頂標記與該底標記彼此對準之時，該監督介層道得以藉由該第一底墊同時電連接至該第三墊與該第四墊以得到該電性讀數。
14. 如請求項12用來對準一晶圓層疊的方法，更包含：提供具有一中介標記(middle mark)之至少一中介晶圓，該中介標記包含一中介監督介層道(middle monitoring via)、一第一中介層道(first middle via)與一第二中介層道(second middle via)，其中該中介監督介層道對應於個別之該監督介層道與該第一底墊、該第一中介層道對應於該第二底墊與該第三墊、該第二中介層道對應於個別之該第二底墊與該第四墊，使得當該頂標記、該至少一中介標記與該底標記彼此對準之時，該監督介層道得以藉由該至少一中介標記同時電連接至該第三墊與該第四墊以得到該電性讀數。
15. 如請求項12用來對準一晶圓層疊的方法，更包含：當該電性讀數無法藉由調整該晶圓層疊中之該相對位置而最佳化時，判定該晶圓層疊中之至少一晶圓遭受一生產問題。
16. 如請求項12用來對準一晶圓層疊的方法，更包含：當該電性讀數得以藉由調整該晶圓層疊中之該相對位置而最佳化時，排除該晶圓層疊有一生產問題。