JP2020511787A - 2つの基板をアライメントする方法 - Google Patents
2つの基板をアライメントする方法 Download PDFInfo
- Publication number
- JP2020511787A JP2020511787A JP2019548030A JP2019548030A JP2020511787A JP 2020511787 A JP2020511787 A JP 2020511787A JP 2019548030 A JP2019548030 A JP 2019548030A JP 2019548030 A JP2019548030 A JP 2019548030A JP 2020511787 A JP2020511787 A JP 2020511787A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- alignment mark
- alignment
- substrate surface
- alignment marks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
- H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/757—Means for aligning
- H01L2224/75723—Electrostatic holding means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/757—Means for aligning
- H01L2224/75733—Magnetic holding means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/757—Means for aligning
- H01L2224/75743—Suction holding means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/757—Means for aligning
- H01L2224/75753—Means for optical alignment, e.g. sensors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/8012—Aligning
- H01L2224/80121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/8012—Aligning
- H01L2224/80121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
- H01L2224/8013—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/8012—Aligning
- H01L2224/80121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
- H01L2224/80132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/808—Bonding techniques
- H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
- H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/808—Bonding techniques
- H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
- H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
- H05K13/0015—Orientation; Alignment; Positioning
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Length Measuring Devices By Optical Means (AREA)
- Mechanical Engineering (AREA)
- Liquid Crystal (AREA)
Abstract
Description
・第1の基板の第1の基板表面上の第1のアライメントマーク対の第1の位置を検出および記憶するステップであって、ここでは、第1のアライメントマーク対の第1のアライメントマークが第1の基板表面側部上に配置されており、第1のアライメントマーク対の第2のアライメントマークが第2の基板表面側部上に配置されているステップ、
・第2の基板の第2の基板表面上の第2のアライメントマーク対の第2の位置を検出および記憶するステップであって、ここでは、第2のアライメントマーク対の第3のアライメントマークが第3の基板表面側部上に配置されており、第2のアライメントマーク対の第4のアライメントマークが第4の基板表面側部上に配置されているステップ、
・第2の基板の第2の基板表面上の第3のアライメントマーク対の第3の位置を検出および記憶するステップであって、ここでは、第3のアライメントマーク対の第5のアライメントマークが第3の基板表面側部上に配置されており、第3のアライメントマーク対の第6のアライメントマークが第4の基板表面側部上に配置されているステップ、
・第1の基板上の第4のアライメントマーク対の第4の位置を検出および記憶するステップであって、ここでは、第4のアライメントマーク対の第7のアライメントマークが第1の基板表面側部上に配置されており、第4のアライメントマーク対の第8のアライメントマークが第2の基板表面側部上に配置されているステップ、
・検出された第1の位置、第2の位置、第3の位置および第4の位置に基づいて、2つの基板を相互にアライメントするステップ、
を含む。
・基板を基板ホルダに配置および固定するステップ、
・第1の基板を有する第1の基板ホルダを第1の検出位置へ移動させるステップ、
・第1の基板の第1の基板表面上の第1のアライメントマーク対の第1の位置を第1の検出位置で検出および記憶するステップであって、ここでは、第1のアライメントマーク対の第1のアライメントマークが第1の基板表面側部上に配置されており、第1のアライメントマーク対の第2のアライメントマークが第2の基板表面側部上に配置されているステップ、
・第2の基板を有する第2の基板ホルダを第2の検出位置へ移動させ、特には同時に、第1の基板を有する第1の基板ホルダを第1の待機位置へ移動させるステップ、
・第2の基板の第2の基板表面上の第2のアライメントマーク対の第2の位置を第2の検出位置で検出および記憶するステップであって、ここでは、第2のアライメントマーク対の第3のアライメントマークが第3の基板表面側部上に配置されており、第2のアライメントマーク対の第4のアライメントマークが第4の基板表面側部上に配置されているステップ、
・第2の基板の第2の基板表面上の第3のアライメントマーク対の第3の位置を第2の基板ホルダの第2の検出位置で検出および記憶するステップであって、ここでは、第3のアライメントマーク対の第5のアライメントマークが第3の基板表面側部上に配置されており、第3のアライメントマーク対の第6のアライメントマークが第4の基板表面側部上に配置されているステップ、
・第1の基板を有する第1の基板ホルダを第1の検出位置へ移動させ、特には同時に、第2の基板を有する第2の基板ホルダを第2の待機位置へ移動させるステップ、
・第1の基板上の第4のアライメントマーク対の第4の位置を第1の検出位置で検出および記憶するステップであって、ここでは、第4のアライメントマーク対の第7のアライメントマークが第1の基板表面側部上に配置されており、第4のアライメントマーク対の第8のアライメントマークが第2の基板表面側部上に配置されているステップ、
・検出された第1の位置、第2の位置、第3の位置および第4の位置に基づいて、2つの基板を相互にアライメントするステップ、
を含む。
・基板を受容および固定する基板ホルダ、
・基板ホルダを移動させる移動装置、
・基板上のアライメントマークの位置を検出する光学装置、
・アライメントマークの位置を記憶する記憶装置、
を含む。上記方法の各特徴は、内容にしたがって、本発明の装置にも関連する。
基板は、第1の基板表面と、この第1の基板表面の反対側の第2の基板表面とを有する。接合界面の一部となる基板表面を基板内面と称し、この基板内面の反対側の基板表面を基板外面と称する。
本来の本発明のプロセスの前に、アライメント装置の光学装置のキャリブレーションが行われる。基板をアライメントする相応のシステムは、刊行物:米国特許第6214692号明細書(US6214692B1)、欧州特許出願公開第2013/075831号明細書(PCT/EP2013/075831)、国際公開第2011042093号(WO2011042093A1)および国際公開第2014202106号(WO2014202106A1)に開示されているので、ここでこれ以上詳細には説明しない。
従来技術には、種々のアライメントコンセプトを有する複数のシステムが存在する。本発明に関連するシステムは、刊行物:米国特許第6214692号明細書(US6214692B1)および国際公開第2014202106号(WO2014202106A1)に開示されている。
・機械的固定部、特に
・クランプ部、
・真空固定部、特に
・個々に駆動可能な真空トラックを備えたもの、
・相互に接続された真空トラックを備えたもの、
・ピンチャック(英語:pin chuck、例えば国際公開第2015113641号(WO2015113641A1)を参照)の部材としてのもの、
・電気固定部、特に
・静電固定部、
・磁気固定部、
・接着固定部、特に
・ジェルパック固定部、
・特には駆動可能な接着表面を有する固定部、
であってもよい。固定部は、特には電子的に駆動可能である。真空固定部は好ましい固定部タイプである。真空固定部は、好適には、サンプルホルダの表面に設けられた複数の真空トラックから成る。真空トラックは好適には個々に駆動可能である。技術的により実現しやすい適用形態では、個々に駆動可能であって、ゆえに排気可能もしくは排流可能な幾つかの真空トラックが、真空トラックセグメントにまとめられる。ただし、各真空セグメントは、他の真空セグメントからは独立である。これにより、個々に駆動可能な真空セグメントの組立て手段が得られる。各真空セグメントは、好適にはリング状に構成される。これにより、特に内部から外部へラジアル対称に行われる、基板の所期の固定および/またはサンプルホルダからの基板の解離が可能となる。きわめて好ましい実施形態では、サンプルホルダはピンチャック(英語:pin chuck)として構成される。この場合、これは、特に対称に配置された表面からの多数の***部、特にニードルによってその周囲を排気可能なサンプルホルダである。基板は***部の各頂部上のみに配置される。したがって接触面積は僅かである。ニードル型サンプルホルダの実施形態は、刊行物:国際公開第2015113641号(WO2015113641A1)に開示されている。
計算プロセスは、簡単に言えば、上面および下面の対応するアライメントマーク間で誤差最小化を行うことを基礎とする。好適には、最小二乗法が用いられる。誤差最小化により、各基板が相互に最適にアライメントされ、さらなるプロセスステップで相互に接触可能、特に接合可能となる、下方サンプルホルダの理想的なX‐Y位置および/または理想的な回転位置ならびに上方サンプルホルダの理想的なX‐Y位置および/または理想的なの回転位置が得られる。
統計平均位置が計算された後、2つの基板相互の接合が行われる。基板のアライメントは、統計平均位置に関して行われる。各基板は、用意された位置へと走行される。その後、2つの基板がz方向で接近される。特に、融着接合、さらに好ましくはハイブリッド接合が行われる。融着接合では、特に上方基板が、ピンにより、接合界面から見て凸の形状へ湾曲される。湾曲した基板は、特には平坦な第2の基板の好ましくは中央に接触する。
2,2’,2u,2о 基板
2us,2оs 基板表面
3 機能ユニット
4 ノッチ
5 フラット側部
6,6i,6’,6i’,6l,6l’,6r,6r’,6ul,6ul’,6ur,6ur’,6оl,6оl’,6оr,6оr’ アライメントマーク
7i,7,7i’,7’ 中央位置
8i,8,8i’,8’ エッジ
9,9’ 統計平均位置
10,10ul,10ur,10оl,10оr,10ul’,10ur’,10оl’,10оr’ 視野
11оl,11оr,11ul,11ur 光学装置
12u,12о サンプルホルダ
13 PEC測定システム
rl,rl’,rr,rr’ 半径
M 平面、特に対称平面
L1,L2,L3 線分
h 交点
L 左方領域
R 右方領域
Z 中心
D 直径線
N 拡張円
Claims (9)
- 接合すべき2つの基板(2u,2о)をアライメントする方法であって、
第1の基板(2u)は、第1の基板表面側部と該第1の基板表面側部の反対側の第2の基板表面側部とを有する第1の基板表面(2us)を有し、
第2の基板(2о)は、前記第1の基板表面(2us)に接合すべき第2の基板表面(2оs)を有し、該第2の基板表面(2оs)は、第3の基板表面側部と該第3の基板表面側部の反対側の第4の基板表面側部とを有する方法において、
該方法は、少なくとも以下のステップ、すなわち
前記第1の基板(2u)の前記第1の基板表面(2us)上の第1のアライメントマーク対(6ul,6ur)の第1の位置を検出および記憶するステップであって、ここでは、前記第1のアライメントマーク対(6ul,6ur)の第1のアライメントマーク(6ul)が前記第1の基板表面側部上に配置されており、前記第1のアライメントマーク対(6ul,6ur)の第2のアライメントマーク(6ur)が前記第2の基板表面側部上に配置されているステップ、
前記第2の基板(2о)の前記第2の基板表面(2оs)上の第2のアライメントマーク対(6оl,6оr)の第2の位置を検出および記憶するステップであって、ここでは、前記第2のアライメントマーク対(6оl,6оr)の第3のアライメントマーク(6оl)が前記第3の基板表面側部上に配置されており、前記第2のアライメントマーク対(6оl,6оr)の第4のアライメントマーク(6оr)が前記第4の基板表面側部上に配置されているステップ、
前記第2の基板(2о)の前記第2の基板表面(2оs)上の第3のアライメントマーク対(6оl’,6оr’)の第3の位置を検出および記憶するステップであって、ここでは、前記第3のアライメントマーク対(6оl’,6оr’)の第5のアライメントマーク(6оl’)が前記第3の基板表面側部上に配置されており、前記第3のアライメントマーク対(6оl’,6оr’)の第6のアライメントマーク(6оr’)が前記第4の基板表面側部上に配置されているステップ、
前記第1の基板(2u)上の第4のアライメントマーク対(6ul’,6ur’)の第4の位置を検出および記憶するステップであって、ここでは、前記第4のアライメントマーク対(6ul’,6ur’)の第7のアライメントマーク(6ul’)が前記第1の基板表面側部上に配置されており、前記第4のアライメントマーク対(6ul’,6ur’)の第8のアライメントマーク(6ur’)が前記第2の基板表面側部上に配置されているステップ、
検出された前記第1の位置、前記第2の位置、前記第3の位置および前記第4の位置に基づいて、前記2つの基板(2u,2о)を相互にアライメントするステップ、
を含む、
ことを特徴とする方法。 - 特に以下のシーケンスで、以下のステップ、すなわち
前記基板(2u,2о)を基板ホルダ(12u,12о)に配置および固定するステップ、
前記第1の基板(2u)を有する第1の基板ホルダ(12u)を第1の検出位置へ移動させるステップ、
前記第1の基板(2u)の前記第1の基板表面(2us)上の前記第1のアライメントマーク対(6ul,6ur)の第1の位置を前記第1の検出位置で検出および記憶するステップであって、ここでは、前記第1のアライメントマーク対(6ul,6ur)の前記第1のアライメントマーク(6ul)が前記第1の基板表面側部上に配置されており、前記第1のアライメントマーク対(6ul,6ur)の前記第2のアライメントマーク(6ur)が前記第2の基板表面側部上に配置されているステップ、
前記第2の基板(2о)を有する第2の基板ホルダ(12о)を第2の検出位置へ移動させ、前記第1の基板(2u)を有する前記第1の基板ホルダ(12u)を第1の待機位置へ移動させるステップ、
前記第2の基板(2о)の前記第2の基板表面(2оs)上の前記第2のアライメントマーク対(6оl,6оr)の第2の位置を前記第2の検出位置で検出および記憶するステップであって、ここでは、前記第2のアライメントマーク対(6оl,6оr)の前記第3のアライメントマーク(6оl)が前記第3の基板表面側部上に配置されており、前記第2のアライメントマーク対(6оl,6оr)の前記第4のアライメントマーク(6оr)が前記第4の基板表面側部上に配置されているステップ、
前記第2の基板(2о)の前記第2の基板表面(2оs)上の前記第3のアライメントマーク対(6оl’,6оr’)の第3の位置を前記第2の基板ホルダ(12о)の前記第2の検出位置で検出および記憶するステップであって、ここでは、前記第3のアライメントマーク対(6оl’,6оr’)の前記第5のアライメントマーク(6оl’)が前記第3の基板表面側部上に配置されており、前記第3のアライメントマーク対(6оl’,6оr’)の前記第6のアライメントマーク(6оr’)が前記第4の基板表面側部上に配置されているステップ、
前記第1の基板(2u)を有する前記第1の基板ホルダ(12u)を前記第1の検出位置へ移動させ、前記第2の基板(2о)を有する前記第2の基板ホルダ(12о)を第2の待機位置へ移動させるステップ、
前記第1の基板(2u)上の前記第4のアライメントマーク対(6ul’,6ur’)の第4の位置を前記第1の検出位置で検出および記憶するステップであって、ここでは、前記第4のアライメントマーク対(6ul’,6ur’)の前記第7のアライメントマーク(6ul’)が前記第1の基板表面側部上に配置されており、前記第4のアライメントマーク対(6ul’,6ur’)の前記第8のアライメントマーク(6ur’)が前記第2の基板表面側部上に配置されているステップ、
検出された前記第1の位置、前記第2の位置、前記第3の位置および前記第4の位置に基づいて、前記2つの基板(2u,2о)を相互にアライメントするステップ、
を含む、
請求項1記載の方法。 - 前記基板(2u,2о)上で、基板表面側部ごとに、少なくとも2つのアライメントマーク(6ul,6ul’,6ur,6ur’,6оl,6оl’,6оr,6оr’)の位置、好ましくは少なくとも3つのアライメントマーク(6ul,6ul’,6ur,6ur’,6оl,6оl’,6оr,6оr’)の位置、さらに好ましくは少なくとも4つのアライメントマーク(6ul,6ul’,6ur,6ur’,6оl,6оl’,6оr,6оr’)の位置、最も好ましくは少なくとも5つのアライメントマーク(6ul,6ul’,6ur,6ur’,6оl,6оl’,6оr,6оr’)の位置、特に最も好ましくは少なくとも6つのアライメントマーク(6ul,6ul’,6ur,6ur’,6оl,6оl’,6оr,6оr’)の位置を検出する、
請求項1または2記載の方法。 - 1つの基板表面側部の前記アライメントマーク(6ul,6ul’,6ur,6ur’,6оl,6оl’,6оr,6оr’)は、100mm未満、好適には50mm未満、さらに好ましくは25mm未満、最も好ましくは10mm未満、特に最も好ましくは1mm未満の半径を有する円K内に配置されている、
請求項1から3までのいずれか1項記載の方法。 - 前記アライメントマーク(6ul,6ul’,6ur,6ur’,6оl,6оl’,6оr,6оr’)の位置を光学的に検出する、
請求項1から4までのいずれか1項記載の方法。 - 前記基板ホルダ(12u,12о)の位置を、特に前記アライメントマーク(6ul,6ul’,6ur,6ur’,6оl,6оl’,6оr,6оr’)の位置を検出する検出装置から独立した干渉計および/または光学装置により検出する、
請求項1から5までのいずれか1項記載の方法。 - 前記基板ホルダ(12о,12u)を、前記検出位置において固定する、
請求項1から6までのいずれか1項記載の方法。 - 請求項1記載の方法によって接合すべき2つの基板(2u,2о)をアライメントする装置であって、
前記基板(2u,2о)を受容および固定する基板ホルダ(12u,12о)、
前記基板ホルダ(12u,12о)を移動させる移動装置、
前記基板(2u,2о)上のアライメントマーク(6ul,6ul’,6ur,6ur’,6оl,6оl’,6оr,6оr’)の位置を検出する光学装置、
前記アライメントマーク(6ul,6ul’,6ur,6ur’,6оl,6оl’,6оr,6оr’)の位置を記憶する記憶装置
を含む、装置。 - 各側部に少なくとも2つのアライメントマーク(6ul,6ul’,6ur,6ur’,6оl,6оl’,6оr,6оr’)を有する2つの基板(2u,2о)を含む製品。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/EP2017/056584 WO2018171861A1 (de) | 2017-03-20 | 2017-03-20 | Verfahren zur ausrichtung zweier substrate |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020511787A true JP2020511787A (ja) | 2020-04-16 |
Family
ID=58410281
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019548030A Pending JP2020511787A (ja) | 2017-03-20 | 2017-03-20 | 2つの基板をアライメントする方法 |
Country Status (8)
Country | Link |
---|---|
US (1) | US11121091B2 (ja) |
EP (1) | EP3602624A1 (ja) |
JP (1) | JP2020511787A (ja) |
KR (1) | KR102365283B1 (ja) |
CN (1) | CN110352488A (ja) |
SG (1) | SG11201907720RA (ja) |
TW (1) | TWI679722B (ja) |
WO (1) | WO2018171861A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20230116256A (ko) * | 2022-01-28 | 2023-08-04 | 주식회사 에스에프이 | 웨이퍼의 플랫존 정렬 및 웨이퍼 위치 정렬 방법 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102017105697A1 (de) * | 2017-03-16 | 2018-09-20 | Ev Group E. Thallner Gmbh | Verfahren und Vorrichtung zur Ausrichtung zweier optischer Teilsysteme |
CN113784814B (zh) * | 2019-05-08 | 2023-08-15 | 东京毅力科创株式会社 | 接合装置、接合***以及接合方法 |
US20220223483A1 (en) * | 2019-05-22 | 2022-07-14 | Vuereal Inc. | An alignment process for the transfer setup |
US11545474B2 (en) * | 2020-05-11 | 2023-01-03 | Semileds Corporation | Method and system for transferring alignment marks between substrate systems |
KR20220030685A (ko) | 2020-09-03 | 2022-03-11 | 삼성전자주식회사 | 반도체 패키지 |
CN114793466A (zh) * | 2021-10-25 | 2022-07-26 | 长江存储科技有限责任公司 | 晶圆键合设备及方法 |
KR102653108B1 (ko) | 2021-10-28 | 2024-04-02 | 코스텍시스템(주) | 기판 정렬 장치 및 이를 이용한 기판 정렬 방법 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010023935A1 (ja) * | 2008-08-29 | 2010-03-04 | 株式会社ニコン | 基板位置合わせ装置、基板位置合わせ方法および積層型半導体の製造方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AT405775B (de) | 1998-01-13 | 1999-11-25 | Thallner Erich | Verfahren und vorrichtung zum ausgerichteten zusammenführen von scheibenförmigen halbleitersubstraten |
JP4467318B2 (ja) * | 2004-01-28 | 2010-05-26 | Necエレクトロニクス株式会社 | 半導体装置、マルチチップ半導体装置用チップのアライメント方法およびマルチチップ半導体装置用チップの製造方法 |
EP2299472B1 (de) | 2009-09-22 | 2020-07-08 | EV Group E. Thallner GmbH | Vorrichtung zum Ausrichten zweier Substrate |
US8569899B2 (en) * | 2009-12-30 | 2013-10-29 | Stmicroelectronics, Inc. | Device and method for alignment of vertically stacked wafers and die |
WO2011086766A1 (ja) * | 2010-01-15 | 2011-07-21 | シャープ株式会社 | 液晶表示装置及びその製造方法 |
US8102064B2 (en) * | 2010-04-08 | 2012-01-24 | Nanya Technology Corp. | Electrical alignment mark set and method for aligning wafer stack |
EP2463892B1 (de) * | 2010-12-13 | 2013-04-03 | EV Group E. Thallner GmbH | Einrichtung, Vorrichtung und Verfahren zur Ermittlung von Ausrichtungsfehlern |
KR20140139044A (ko) * | 2012-03-28 | 2014-12-04 | 가부시키가이샤 니콘 | 기판 접합 장치 및 기판 접합 방법 |
SG2014014054A (en) | 2013-06-17 | 2014-10-30 | Ev Group E Thallner Gmbh | Device and Method for Alignment of substrates |
JP6042564B2 (ja) * | 2013-12-06 | 2016-12-14 | エーファウ・グループ・エー・タルナー・ゲーエムベーハー | 基板をアライメントする装置及び方法 |
SG11201606136UA (en) | 2014-02-03 | 2016-09-29 | Ev Group E Thallner Gmbh | Method and device for bonding substrates |
EP3451062B1 (en) * | 2016-05-18 | 2020-08-19 | Towerjazz Panasonic Semiconductor Co., Ltd. | Semiconductor device and method for manufacturing same |
-
2017
- 2017-03-20 US US16/487,647 patent/US11121091B2/en active Active
- 2017-03-20 JP JP2019548030A patent/JP2020511787A/ja active Pending
- 2017-03-20 KR KR1020197023759A patent/KR102365283B1/ko active IP Right Grant
- 2017-03-20 WO PCT/EP2017/056584 patent/WO2018171861A1/de active Search and Examination
- 2017-03-20 CN CN201780088130.7A patent/CN110352488A/zh active Pending
- 2017-03-20 SG SG11201907720R patent/SG11201907720RA/en unknown
- 2017-03-20 EP EP17713209.9A patent/EP3602624A1/de active Pending
-
2018
- 2018-03-06 TW TW107107400A patent/TWI679722B/zh active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010023935A1 (ja) * | 2008-08-29 | 2010-03-04 | 株式会社ニコン | 基板位置合わせ装置、基板位置合わせ方法および積層型半導体の製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20230116256A (ko) * | 2022-01-28 | 2023-08-04 | 주식회사 에스에프이 | 웨이퍼의 플랫존 정렬 및 웨이퍼 위치 정렬 방법 |
KR102644565B1 (ko) | 2022-01-28 | 2024-03-07 | 주식회사 에스에프이 | 웨이퍼의 플랫존 정렬 및 웨이퍼 위치 정렬 방법 |
Also Published As
Publication number | Publication date |
---|---|
KR102365283B1 (ko) | 2022-02-18 |
TW201836052A (zh) | 2018-10-01 |
CN110352488A (zh) | 2019-10-18 |
US20190378799A1 (en) | 2019-12-12 |
WO2018171861A1 (de) | 2018-09-27 |
SG11201907720RA (en) | 2019-10-30 |
KR20190125972A (ko) | 2019-11-07 |
US11121091B2 (en) | 2021-09-14 |
TWI679722B (zh) | 2019-12-11 |
EP3602624A1 (de) | 2020-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2020511787A (ja) | 2つの基板をアライメントする方法 | |
JP6258479B2 (ja) | 複数の基板を位置合わせする装置及び方法 | |
TWI553770B (zh) | 兩基板之對準裝置 | |
TWI554378B (zh) | 壓印裝置與物品的製造方法 | |
WO2016138744A1 (zh) | 检测显示面板表面平坦度的装置及方法 | |
US8352886B2 (en) | Method for the reproducible determination of the position of structures on a mask with a pellicle frame | |
TW200924102A (en) | Substrate bonding apparatus and substrate bonding method | |
CN103430297B (zh) | 利用光学相干断层扫描的晶圆对准*** | |
JP2018523296A (ja) | ボンディング前に基板を位置合わせする方法 | |
US9595094B2 (en) | Measuring form changes of a substrate | |
JP5829211B2 (ja) | 円板ワーク、特に、成形ウエハの変形を測定するための方法および装置 | |
TWI525718B (zh) | 晶粒拾取與放置之系統及方法 | |
JP2014092489A (ja) | 検査装置および検査方法 | |
JP2023011855A (ja) | マークフィールドならびにポジションを特定する方法および装置 | |
JP2007086611A (ja) | 接合レンズの製造方法および製造装置 | |
JP6482061B2 (ja) | マスクステージ及びステージ装置 | |
US10036967B2 (en) | Lithography apparatus, lithography method, and article manufacturing method | |
US20240210959A1 (en) | Substrate treating apparatus and substrate treating method | |
TWI546884B (zh) | 判定旋轉軸位置的方法 | |
JP4197640B2 (ja) | 被検体設置装置および該被検体設置装置を備えた干渉計装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200306 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210531 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20210831 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20211101 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211124 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20220117 |