JP2020511787A - 2つの基板をアライメントする方法 - Google Patents

2つの基板をアライメントする方法 Download PDF

Info

Publication number
JP2020511787A
JP2020511787A JP2019548030A JP2019548030A JP2020511787A JP 2020511787 A JP2020511787 A JP 2020511787A JP 2019548030 A JP2019548030 A JP 2019548030A JP 2019548030 A JP2019548030 A JP 2019548030A JP 2020511787 A JP2020511787 A JP 2020511787A
Authority
JP
Japan
Prior art keywords
substrate
alignment mark
alignment
substrate surface
alignment marks
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019548030A
Other languages
English (en)
Inventor
ヴァーゲンライトナー トーマス
ヴァーゲンライトナー トーマス
Original Assignee
エーファウ・グループ・エー・タルナー・ゲーエムベーハー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エーファウ・グループ・エー・タルナー・ゲーエムベーハー filed Critical エーファウ・グループ・エー・タルナー・ゲーエムベーハー
Publication of JP2020511787A publication Critical patent/JP2020511787A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75Apparatus for connecting with bump connectors or layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/5442Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54426Marks applied to semiconductor devices or parts for alignment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54493Peripheral marks on wafers, e.g. orientation flats, notches, lot number
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757Means for aligning
    • H01L2224/75723Electrostatic holding means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757Means for aligning
    • H01L2224/75733Magnetic holding means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757Means for aligning
    • H01L2224/75743Suction holding means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757Means for aligning
    • H01L2224/75753Means for optical alignment, e.g. sensors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8012Aligning
    • H01L2224/80121Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8012Aligning
    • H01L2224/80121Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8013Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8012Aligning
    • H01L2224/80121Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/80132Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808Bonding techniques
    • H01L2224/80894Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808Bonding techniques
    • H01L2224/80894Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/94Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/0015Orientation; Alignment; Positioning

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Mechanical Engineering (AREA)
  • Liquid Crystal (AREA)

Abstract

基板をアライメントする方法を提供する。

Description

基板は、従来技術によれば、アライメントシステムを用いて相互に向けられる。基板上には、アライメントシステムによって相互のアライメントを行うためのアライメントマークが存在している。従来技術では、アライメントマークを測定し、アライメントマークが表面に設けられた基板を正確に位置決めし、これに続いて接合ステップを行う多数の方法が知られている。
アライメントマークを測定する際の最大の問題は、アライメントマーク自体が決して完璧ではないことにある。アライメントマークは歪み、粗表面、劣悪に製造されたエッジなどを有する。コントラストまたは光学効果は、光学装置およびカメラがアライメントマークの最適な像を取得できないことの決定的な原因であることがきわめて多い。アライメントマークはソフトウェアによって識別および測定されるので、アライメントマークの位置特定精度は、その品質に決定的に依存する。ただし、アライメントマークの品質は任意に増大することができないので、完璧でないアライメントマークの測定をつねに基礎としなければならない。
従来技術における別の問題は、アライメントマークの目標位置からの微少の偏差が存在しうることにある。コンピュータでは、アライメントマークの位置は最大可能精度で規定されるが、アライメントマークの製造は、アライメントマークを基板表面に形成するプロセスおよびシステムの精度によって制限されている。アライメントマークがその理想的な幾何学形状からの偏差を有さないとしても、その実際の位置が理想的な位置から微少に偏差することもある。アライメントマークの偏差は、およそ1nm〜100nmすなわちナノメートル領域にある。
したがって、本発明の課題は、2つの基板相互のアライメントの精度を改善可能な方法を提供することである。
この課題は、各独立請求項の特徴によって解決される。本発明の有利な発展形態は各従属請求項に記載されている。また、本発明の範囲には、明細書、特許請求の範囲および/または図面に記載された特徴のうち少なくとも2つの特徴の組み合わせの全てが該当する。なお、値領域では、言及された限界内に存在する値も限界値として開示され、任意の組み合わせで請求可能であるものとする。
提供するのは、接合すべき2つの基板をアライメントする方法であって、第1の基板は、第1の基板表面側部(以下、基板表面左側部とも称する)とこの第1の基板表面側部の反対側の第2の基板表面側部(以下、基板表面右側部とも称する)とを有する第1の基板表面を有し、第2の基板は、第1の基板表面に接合すべき第2の基板表面を有し、この第2の基板表面は、第3の基板表面側部(以下、基板表面左側部とも称する)とこの第3の基板表面側部の反対側の第4の基板表面側部(以下、基板表面右側部とも称する)とを有する方法において、当該方法は、少なくとも以下のステップ、すなわち
・第1の基板の第1の基板表面上の第1のアライメントマーク対の第1の位置を検出および記憶するステップであって、ここでは、第1のアライメントマーク対の第1のアライメントマークが第1の基板表面側部上に配置されており、第1のアライメントマーク対の第2のアライメントマークが第2の基板表面側部上に配置されているステップ、
・第2の基板の第2の基板表面上の第2のアライメントマーク対の第2の位置を検出および記憶するステップであって、ここでは、第2のアライメントマーク対の第3のアライメントマークが第3の基板表面側部上に配置されており、第2のアライメントマーク対の第4のアライメントマークが第4の基板表面側部上に配置されているステップ、
・第2の基板の第2の基板表面上の第3のアライメントマーク対の第3の位置を検出および記憶するステップであって、ここでは、第3のアライメントマーク対の第5のアライメントマークが第3の基板表面側部上に配置されており、第3のアライメントマーク対の第6のアライメントマークが第4の基板表面側部上に配置されているステップ、
・第1の基板上の第4のアライメントマーク対の第4の位置を検出および記憶するステップであって、ここでは、第4のアライメントマーク対の第7のアライメントマークが第1の基板表面側部上に配置されており、第4のアライメントマーク対の第8のアライメントマークが第2の基板表面側部上に配置されているステップ、
・検出された第1の位置、第2の位置、第3の位置および第4の位置に基づいて、2つの基板を相互にアライメントするステップ、
を含む。
好ましくは、当該方法は、特に以下のシーケンスで、以下のステップ、すなわち
・基板を基板ホルダに配置および固定するステップ、
・第1の基板を有する第1の基板ホルダを第1の検出位置へ移動させるステップ、
・第1の基板の第1の基板表面上の第1のアライメントマーク対の第1の位置を第1の検出位置で検出および記憶するステップであって、ここでは、第1のアライメントマーク対の第1のアライメントマークが第1の基板表面側部上に配置されており、第1のアライメントマーク対の第2のアライメントマークが第2の基板表面側部上に配置されているステップ、
・第2の基板を有する第2の基板ホルダを第2の検出位置へ移動させ、特には同時に、第1の基板を有する第1の基板ホルダを第1の待機位置へ移動させるステップ、
・第2の基板の第2の基板表面上の第2のアライメントマーク対の第2の位置を第2の検出位置で検出および記憶するステップであって、ここでは、第2のアライメントマーク対の第3のアライメントマークが第3の基板表面側部上に配置されており、第2のアライメントマーク対の第4のアライメントマークが第4の基板表面側部上に配置されているステップ、
・第2の基板の第2の基板表面上の第3のアライメントマーク対の第3の位置を第2の基板ホルダの第2の検出位置で検出および記憶するステップであって、ここでは、第3のアライメントマーク対の第5のアライメントマークが第3の基板表面側部上に配置されており、第3のアライメントマーク対の第6のアライメントマークが第4の基板表面側部上に配置されているステップ、
・第1の基板を有する第1の基板ホルダを第1の検出位置へ移動させ、特には同時に、第2の基板を有する第2の基板ホルダを第2の待機位置へ移動させるステップ、
・第1の基板上の第4のアライメントマーク対の第4の位置を第1の検出位置で検出および記憶するステップであって、ここでは、第4のアライメントマーク対の第7のアライメントマークが第1の基板表面側部上に配置されており、第4のアライメントマーク対の第8のアライメントマークが第2の基板表面側部上に配置されているステップ、
・検出された第1の位置、第2の位置、第3の位置および第4の位置に基づいて、2つの基板を相互にアライメントするステップ、
を含む。
好ましい一実施形態では、基板上で、基板表面側部ごとに、少なくとも2つのアライメントマーク、好ましくは少なくとも3つのアライメントマーク、さらに好ましくは少なくとも4つのアライメントマーク、最も好ましくは少なくとも5つのアライメントマーク、特に最も好ましくは少なくとも6つのアライメントマークの位置が検出されるように構成される。これにより、有利には、アライメント精度を向上させることができる。
好ましい一実施形態では、1つの基板表面側部のアライメントマークが、100mm未満、好適には50mm未満、さらに好ましくは25mm未満、最も好ましくは10mm未満、特に最も好ましくは1mm未満の半径を有する円K内に配置されるように構成される。これにより、アライメントマークを検出する光学装置の走行距離を最小化して、光学装置の移動によっても最小の誤差しか生じないようにすることができる。好適には、検出のために光学装置を移動させる必要はない。
きわめて好ましい本発明による一実施形態では、同じ基板表面側部の複数の、特には全てのアライメントマークが、1つの光学装置の視野(英語:field-of-view)内に存在する。
さらに好ましい本発明による一実施形態では、同じ基板表面側部の複数の、特には全てのアライメントマークが、相互にセンタリングされて、1つの光学装置の視野内に存在する。このためには、各アライメントマークが中央から外側へ向かって次第に大きくなり、重ならないことが必要である。
複数のアライメントマークが光学装置の視野内に存在する、特に好ましい本発明による実施形態では、アライメント精度を高めるため、アライメントマークどうしを可能なかぎり遠ざけて基板の縁に設けることが特に重要である。この場合、アライメントマークは、基板の縁から30mm未満、好適には20mm未満、さらに好ましくは10mm未満、最も好ましくは5mm未満、特に最も好ましくは1mm未満だけ離れて設けられる。
好ましい一実施形態では、アライメントマークの位置が光学的に検出されるように構成される。これにより、有利には、相当に正確な位置特定が可能となる。
好ましい一実施形態では、特にはアライメントマークの位置を検出する検出装置から独立した干渉計および/または光学装置によって、基板ホルダの位置が検出されるように構成される。これにより、有利には、基板ホルダの位置特定を改善することができる。また、光学装置の位置も、検出装置、特に干渉計によって特定することができる。
好ましい一実施形態では、基板ホルダが検出位置において固定されるように構成される。これにより、有利には、基板ホルダの位置を良好に計算することができる。
本発明はさらに、方法によって接合すべき2つの基板をアライメントする装置に関しており、当該装置は、
・基板を受容および固定する基板ホルダ、
・基板ホルダを移動させる移動装置、
・基板上のアライメントマークの位置を検出する光学装置、
・アライメントマークの位置を記憶する記憶装置、
を含む。上記方法の各特徴は、内容にしたがって、本発明の装置にも関連する。
本発明はさらに、各側部に少なくとも2つのアライメントマークを有する2つの基板を含む製品に関する。
本発明の中心となる思想は、特に、アライメントマークを基準とした2つの基板のアライメントおよび相互の接合を改善可能な統計処理方法を提供することにある。これは、種々の位置にある、特に基板の中心までの半径方向距離がそれぞれ異なる位置にある複数のアライメントマークの計算を利用することにより行われる。
基板アライメントの問題は、特に、アライメントマーク自体でなく、複数のアライメントマークから計算可能な統計平均位置を基板相互のアライメントに使用することによって改善される。
本発明によれば、アライメントマークがその形状および/または位置および/またはアライメントに関して理想的に作成されていない場合にも、高い精確性での2つの基板のアライメントが有利に可能となる。達成可能なアライメント精度は、とりわけ、アライメントプロセスに使用されるアライメントマークの個数にも依存する。特には低い品質の複数のアライメントマークを使用することにより、最終結果での品質劣化が緩和される。複数のアライメントマークの平均を適用したアライメントプロセスでは、1つの側部の全てのマークが1つの光学装置の視野内に同時に存在すると特に有利である。
本発明のプロセスにより、基板の局所的なかつ/または大局的な湾曲に帰せられる誤差を補正する場合、光学装置の視野によってカバーされうる領域内でのアライメントマークの密な製造はむしろ妨げとなる。この場合、アライメント精度は、相互に遠ざけられた複数のアライメントマークを本発明により測定することで向上する。
本発明によれば、それぞれの問題に応じて、相応の解決手段が優先される。位置合わせマークが低い品質で製造されることが既知である場合、これらの位置合わせマークは、好適には相互に近接して製造される。強く歪んだかつ/または湾曲した基板に対して、アライメントマークによってより高いアライメント精度を達成すべき場合、各基板側部上のアライメントマークが相互に遠ざけられる。つまり、統計誤差平均の上述した手段を上述した2つの方法に適用可能である。
特に好ましい本発明による一実施形態では、それぞれ複数のアライメントマークを有する複数の領域が存在し、そのうち個々の各領域が光学装置の視野によって完全にカバー可能であってもよい。ここで、本発明によれば、1つの領域の全てのアライメントマークはアライメントマークでの品質劣化の補償に利用され、一方、それぞれ異なる領域のアライメントマークが湾曲に関するアライメント精度を改善するために利用することができる。
基板およびアライメントマーク
基板は、第1の基板表面と、この第1の基板表面の反対側の第2の基板表面とを有する。接合界面の一部となる基板表面を基板内面と称し、この基板内面の反対側の基板表面を基板外面と称する。
本刊行物の以下では、基板内面のみが重要である。別のことわりがないかぎり、本刊行物で言及される全ての基板表面が基板内面である。
基板表面は、基板表面左側部と基板表面右側部とを有する。ここで、基板表面左側部は、基板表面に対して垂直であって好適にはノッチ(英語:notch)および基板中心を通って延在する平面の左側、または好適には基板のフラット側部(英語:flat)に対して垂直であって基板中心を通って延在する平面の左側である、基板表面の全領域を含む。この場合、基板表面右側部は、好適には基板表面に対して垂直であってノッチを通って延在する平面の右側、または好適には基板のフラット側部に対して垂直な平面の右側である、基板表面の全領域を含む。
完全性のために、各平面は必ずしもノッチを通って延在しなくてよく、またはフラット側部に対して垂直でなくてもよいことを指摘しておく。ただし、対称性についての考察から、大抵の場合、こうした基板、特に基板上の機能ユニットは、ノッチを通って延在するかまたはフラット側部に対して垂直な平面に関して対称となる。この場合、基板表面での各機能ユニットの対称の分布に相応に、アライメントマークも対称に分布する。
本発明によりアライメントすべき基板は、基板表面側部ごとに少なくとも2つのアライメントマークを有する。また、基板表面側部ごとに2個超のアライメントマーク、特に3個超のアライメントマーク、さらに好ましくは4個超のアライメントマーク、最も好ましくは5個超のアライメントマーク、特に最も好ましくは6個超のアライメントマークを設けることも可能である。1つの基板表面側部のアライメントマークは、好適には、100mm未満、好適には50mm未満、さらに好ましくは25mm未満、最も好ましくは10mm未満、特に最も好ましくは1mm未満の半径を有する円K内にある。
きわめて特に好ましい一実施形態では、1つの基板表面側部のアライメントマークは、基板の同じ半径上にある。きわめて特に好ましい本発明による一実施形態では、2つの基板表面側部の全てのアライメントマークが、基板の同じ直径上にある。
アライメントマークの別の区分は、基板中心に対する位置によって行われる。基板中心の最も近くに位置するアライメントマークが、内側アライメントマークと称される。中心から最も離れた位置にあるアライメントマークが、外側アライメントマークと称される。当該明細書における本発明のプロセスを可能なかぎり簡単に保つため、以下では、基板表面側部当たり2つのアライメントマークのみについて説明することとする。この場合、2個超のアライメントマークへの本発明による実施形態の拡張または基板表面側部ごとの同一のアライメントマークの反復測定への本発明による実施形態の拡張は、類推の考察によって行われる。2個超のアライメントマークへの本発明による実施形態の拡張または基板表面側部ごとの同一のアライメントマークの反復測定への本発明による実施形態の拡張も、提示したフローチャートにおけるループによってグラフィックに表示されている。
キャリブレーションプロセス
本来の本発明のプロセスの前に、アライメント装置の光学装置のキャリブレーションが行われる。基板をアライメントする相応のシステムは、刊行物:米国特許第6214692号明細書(US6214692B1)、欧州特許出願公開第2013/075831号明細書(PCT/EP2013/075831)、国際公開第2011042093号(WO2011042093A1)および国際公開第2014202106号(WO2014202106A1)に開示されているので、ここでこれ以上詳細には説明しない。
本発明によるシステムは、好適にはそれぞれ2つずつの光学装置群にグループ化された少なくとも4つの光学装置を有する。一方の光学装置群の各光学装置は個々に運動可能であり、特には並進運動可能かつ/または回転可能であるが、キャリブレーション後には、それぞれ向かい合った光学装置として固定される。したがって、光学装置群の並進運動および/または回転運動により、固定後には、2つの光学装置は同時に運動する。光学装置相互の剛性的な固定は、好適には次段落以降で詳細に説明するそれぞれのキャリブレーションプロセスの後には、もはや解除されない。
1つの光学装置群の光学装置のキャリブレーションは、光軸の交点を設定することを目指すものである。同時に、被写界深度領域は、後の焦点面の領域を含む。
各光学装置はアライメントマークに対してキャリブレーションされる。アライメントマークは、好適には、特に透明のキャリブレーション基板内に存在する。ただし、キャリブレーション基板の表面に設けられたアライメントマークを使用してもよい。
第1のキャリブレーションステップでは、第1の側の第1の光学装置群の第1の光学装置が第1のアライメントマークにフォーカシングされる。当該光学装置は、好適には、第1のアライメントマークが被写界深度領域の中心に位置するようにキャリブレーションされる。
第2のキャリブレーションステップでは、第1の側の第1の光学装置群の第2の光学装置が同じ第1のアライメントマークにフォーカシングされる。当該光学装置は、好適には、第1のアライメントマークが被写界深度領域の中心に位置するようにキャリブレーションされる。特に、当該光学装置は、x方向および/またはy方向および/またはz方向に走行するか、またはx軸線および/またはy軸線および/またはz軸線を中心とした回転を行う。各アライメントマークは、キャリブレーションプロセス後、好適には、正確に視野の中心に位置する。
一般に、2つの第1の光学装置の光軸は、焦点面に対して垂直でない。したがって、好適には、各光軸は第1のアライメントマークにおいて交差する。当該キャリブレーションステップの後、第1の光学装置群の2つの光学装置はもはや相互に運動されない。
第3のキャリブレーションステップでは、第2の側の第2の光学装置群の第1の光学装置が第2のアライメントマークにフォーカシングされる。当該光学装置は、好適には、アライメントマークが被写界深度領域の中心に位置するようにキャリブレーションされる。
第4のキャリブレーションステップでは、第2の側の第2の光学装置群の第2の光学装置が同じ第2のアライメントマークにフォーカシングされる。当該光学装置は、好適には、アライメントマークが被写界深度領域の中心に位置するようにキャリブレーションされる。
一般に、2つの第2の光学装置の光軸は、焦点面に対して垂直でない。したがって、好適には、各光軸は第2のアライメントマークにおいて交差する。当該キャリブレーションステップの後、第2の光学装置群の2つの光学装置はもはや相互に運動されない。
また、1つのアライメントマークのみを有するキャリブレーション基板の使用も可能であるが、この場合、第1の側のキャリブレーションステップと第2の側のキャリブレーションステップとの間でのアライメントマークの移動が必須である。ここで、キャリブレーション基板が並進移動される場合、アライメントマークは、特に平坦な基板を想定すれば、可能なかぎり一定のz位置を維持しなければならない。一般に、基板表面までのz方向間隔は、基板の全ての位置で一定でなければならない。基板が例えば湾曲していると、光学装置に対して相対的な基板の並進移動の際に、好適には、光学装置および/または基板のz方向への事後補正が必須となる。湾曲が無視できるものであれば、こうした補正は省略可能である。キャリブレーション後、焦点面は、4つの光学装置全ての被写界深度領域内に位置する。焦点面および後の接合面は、好適には一致する。各光学装置のキャリブレーションが行われた後、本来の本発明のプロセスを開始することができる。キャリブレーションプロセスは、国際公開第2014202106号(WO2014202106A1)から知ることができる。
光学装置の分解能は、10000nmから10nm、好適には5000nmから50nm、さらに好ましくは1000nmから100nm、最も好ましくは750nmから380nmにある。
ここで、分解能は、好適にはレイリー規準にしたがって規定される。
完全性のために、本発明による方法は、一方側の光学装置が光学装置群において相互に機械的に結合されていないアライメントシステムによっても動作することを示しておく。こうしたアライメントシステムは、例えば刊行物:国際公開第2011042093号(WO2011042093A1)に言及されている。こうしたアライメントシステムでは、上方の光学装置および下方の光学装置を必ずしも向かい合うように配置しなくてよく、x‐y平面において相互に間隔を置いて配置すればよい。なお、こうしたアライメントシステムは、本発明によるプロセスの実行にも使用可能である。
測定プロセス
従来技術には、種々のアライメントコンセプトを有する複数のシステムが存在する。本発明に関連するシステムは、刊行物:米国特許第6214692号明細書(US6214692B1)および国際公開第2014202106号(WO2014202106A1)に開示されている。
刊行物:米国特許第6214692号明細書(US6214692B1)には、基板積層体の前方または後方に配置された光学装置間で基板を交互に移動させるシステムが記載されている。
これに対して、刊行物:国際公開第2014202106号(WO2014202106A1)には、基板積層体の側方に配置された光学装置間で基板を交互に移動させるシステムが記載されている。本発明により開示される改善されたアライメントプロセスは上述した全てのアライメントシステムに、特に国際公開第2014202106号(WO2014202106A1)のシステムにも、適用可能である。なお、本発明により開示される改善されたアライメントプロセスは、特許文献:米国特許第6214692号明細書(US6214692B1)に開示されたアライメントシステムに即して例示する。
本発明による方法は、基本的には、既知の全てのアライメント方法に適用可能であり、ほぼ全てのアライメントシステムによって実行可能である。
相互にアライメントすべき基板は、サンプルホルダに固定される。サンプルホルダには固定部が設けられている。当該固定部は、基板の固定保持に用いられる。固定部とは、
・機械的固定部、特に
・クランプ部、
・真空固定部、特に
・個々に駆動可能な真空トラックを備えたもの、
・相互に接続された真空トラックを備えたもの、
・ピンチャック(英語:pin chuck、例えば国際公開第2015113641号(WO2015113641A1)を参照)の部材としてのもの、
・電気固定部、特に
・静電固定部、
・磁気固定部、
・接着固定部、特に
・ジェルパック固定部、
・特には駆動可能な接着表面を有する固定部、
であってもよい。固定部は、特には電子的に駆動可能である。真空固定部は好ましい固定部タイプである。真空固定部は、好適には、サンプルホルダの表面に設けられた複数の真空トラックから成る。真空トラックは好適には個々に駆動可能である。技術的により実現しやすい適用形態では、個々に駆動可能であって、ゆえに排気可能もしくは排流可能な幾つかの真空トラックが、真空トラックセグメントにまとめられる。ただし、各真空セグメントは、他の真空セグメントからは独立である。これにより、個々に駆動可能な真空セグメントの組立て手段が得られる。各真空セグメントは、好適にはリング状に構成される。これにより、特に内部から外部へラジアル対称に行われる、基板の所期の固定および/またはサンプルホルダからの基板の解離が可能となる。きわめて好ましい実施形態では、サンプルホルダはピンチャック(英語:pin chuck)として構成される。この場合、これは、特に対称に配置された表面からの多数の***部、特にニードルによってその周囲を排気可能なサンプルホルダである。基板は***部の各頂部上のみに配置される。したがって接触面積は僅かである。ニードル型サンプルホルダの実施形態は、刊行物:国際公開第2015113641号(WO2015113641A1)に開示されている。
本発明による実施形態の以下では、内側アライメントマークから外側アライメントマークへの光学装置の移動を説明する。ただし、本発明によるプロセスは、アライメントマークが外側から内側へ、または任意の順序で測定される場合にも動作する。たとえ好ましいとされなくとも、第1の基板表面側部上での内側から外側へのアライメントマークの測定、および第2の基板表面側部上での外側から内側へのアライメントマークの測定も可能である。
本発明による実施形態の別の可能な好ましい特性は、基板表面側部ごとに複数のアライメントマークが1つの光学装置の視野(英語:field-of-view)内にあるため、外側へのまたは内側への光学装置の移動が全く必要ないことにある。このため、本発明によれば、光学装置群を移動させる必要なく、複数のアライメントマークを測定することができる。
さらにきわめて好ましい本発明による一実施形態では、基板表面側部ごとに複数のアライメントマークが光学装置の視野内にあるだけでなく、接触なしで相互に入り組むように配置される。これにより、単位面積当たり複数個のアライメントマークを殊に効率的に設けることができる。この場合、本発明によれば、光学装置群の移動を必要とせずに、複数のアライメントマークの測定が殊に効率的に可能である。
本発明による第1のプロセスステップでは、下方基板の下方内側アライメントマークの測定が行われる。ここで、必要とあらば、上方基板は上方光学装置の視野から出るように走行されるので、上方光学装置は、下方基板の下方内側アライメントマークに対して空いた視野を有する。好適には、下方内側アライメントマークは既に上方光学装置の視野(英語:field-of-view)内にあるので、光学装置群を走行させる必要はない。個々の光学装置の走行は、この時点ではもはや所望されない。ここからは、光学装置群の走行のみが行われる。下方内側アライメントマークが測定された後、下方サンプルホルダの位置と下方内側アライメントマークとの間に一義的な対応関係が生じる。
本発明による第2のプロセスステップでは、上方基板を有する上方サンプルホルダが下方基板の上方を走行する。特には同時に、下方基板を有する下方サンプルホルダが戻り走行する。この場合、好適には、いわゆる位置誤差補正(英語:position error correction, PEC)が行われる。これは、測定装置、特に干渉計および/または以下でPEC光学装置と称する他の特別な光学装置による、下方サンプルホルダの位置の測定であると理解されたい。当該位置誤差補正は必須である。なぜなら、一般には既に上方光学装置の視野内に上方基板が移動しているので、下方基板は、その運動中、上方光学装置の視野から出てしまい、上方光学装置によって監視できなくなるからである。後のプロセスステップにおいて下方基板を高精度で再び元の位置へ走行可能とするには、光学装置の視野から出る運動中の位置を正確に測定しなければならない。好適には、下方サンプルホルダの位置の連続測定には、干渉計が使用される。さらに好ましくは、アライメントマークを検出する上述した光学装置から完全に独立した付加的な光学装置、PEC光学装置が使用される。当該PEC光学装置は、下方サンプルホルダ上のマーキングを測定し、これにより、特にはいずれの時点でも、サンプルホルダの位置を示すことができる。下方サンプルホルダの位置が少なくとも並進移動前に測定されると好適である。このようにすれば、いずれの時点においても位置が再現可能となることを保証できる。こうして測定されたサンプルホルダ位置により、下方サンプルホルダひいては下方基板は、いずれの時点でも再び元の位置へ移行させることができる。
位置誤差補正のためにサンプルホルダの位置検出を行う際の精度は、1μmより良好であり、好適には500nmより良好であり、さらに好ましくは100nmより良好であり、最も好ましくは50nmより良好であり、特に最も好ましくは10nmより良好である。
本発明による第3のプロセスステップでは、上方基板の上方内側アライメントマークの測定が行われる。好適には、上方内側アライメントマークは既に下方光学装置の視野(英語:field of view)内に入っているので、光学装置群を走行させる必要はない。個々の光学装置の走行はこの時点でもはや許容されない。上方内側アライメントマークが測定された後、上方サンプルホルダの位置と上方内側アライメントマークとの間の一義的な対応関係が生じる。特には、次の過程において、上方サンプルホルダが固定される。
本発明による第4のプロセスステップでは、上方外側アライメントマークが下方光学装置の視野内に位置するよう、光学装置群の運動が行われる。上方外側アライメントマークが測定された後、上方サンプルホルダの位置と上方外側アライメントマークとの間の一義的な対応関係が生じる。予め検出された上方外側アライメントマークに対する基準が失われないよう、ここでは、下方光学装置の位置を正確に、好適には光学測定手段によって、さらに好ましくは干渉測定によって監視することが好適である。このようにすれば、光学装置の走行した距離を検出することができる。
本発明による第5のプロセスステップでは、下方基板の位置決めが行われる。この場合、プロセスステップにおいて位置誤差補正から測定された2つの位置を用いて、下方基板が再び正確にその起点位置へ位置決めされる。
特には同時に、上方基板が、上方光学装置の視野から出るように走行される。
本発明による第6のプロセスステップでは、光学装置群の運動が行われ、下方外側アライメントマークが上方光学装置の視野内に位置する。下方外側アライメントマークが測定された後、下方サンプルホルダの位置と下方外側アライメントマークとの間の一義的な対応関係が生じる。予め検出された下方外側アライメントマークに対する基準が失われないよう、ここでは、上方光学装置の位置を正確に、好適には光学測定手段によって、さらに好ましくは干渉測定によって監視することが好適である。このようにすれば、光学装置の走行した距離を検出することができる。
本発明によれば、当該時点で、上方および下方かつ外側および内側のアライメントマークの各位置が生じている。本発明によるプロセスは、ここでさらなるアライメントマークについても実行可能である。この場合、統計処理および誤差補正に利用可能なデータの個数が増大する。基板表面側部当たりのアライメントマークの個数は、一般には任意の大きさであってもよい。基板表面側部当たりのアライメントマークの個数は、1個超、好適には2個超、さらに好ましくは5個超、最も好ましくは10個超、特に最も好ましくは20個超である。
また、アライメントマークの測定を反復することもできる。内側アライメントマークと外側アライメントマークとの連続交換により、アライメント位置の統計処理評価、ひいてはより最適な、特には仮想のアライメントマークの計算が可能となる。
別の好ましい一実施形態では、基板表面側部当たり少なくとも2つのアライメントマークが全光学装置のうち1つの光学装置の視野内にある場合、光学装置群をキャリブレーション後に運動させる必要は全くない。したがって、基板表面側部当たり少なくとも2つのアライメントマークを測定するには、先行のプロセスのステップ1からステップ3を行うだけでよい。
計算プロセス
計算プロセスは、簡単に言えば、上面および下面の対応するアライメントマーク間で誤差最小化を行うことを基礎とする。好適には、最小二乗法が用いられる。誤差最小化により、各基板が相互に最適にアライメントされ、さらなるプロセスステップで相互に接触可能、特に接合可能となる、下方サンプルホルダの理想的なX‐Y位置および/または理想的な回転位置ならびに上方サンプルホルダの理想的なX‐Y位置および/または理想的なの回転位置が得られる。
接触プロセス/接合プロセス
統計平均位置が計算された後、2つの基板相互の接合が行われる。基板のアライメントは、統計平均位置に関して行われる。各基板は、用意された位置へと走行される。その後、2つの基板がz方向で接近される。特に、融着接合、さらに好ましくはハイブリッド接合が行われる。融着接合では、特に上方基板が、ピンにより、接合界面から見て凸の形状へ湾曲される。湾曲した基板は、特には平坦な第2の基板の好ましくは中央に接触する。
アライメントプロセスおよび接合プロセスは、150nmから250nmの再現性で、好適には125nmから225nmの再現性で、さらに好ましくは100nmから200nmの再現性で、最も好ましくは75nmから150nmの再現性で、特に最も好ましくは50nmから100nmの再現性で行うことができる。
本発明の別の利点、特徴および詳細は、好ましい実施例の以下の説明および図に即して得られる。
視野内の1つの理想的なアライメントマークを示す、縮尺通りでない概略的な上面図である。 視野内の複数の理想的なアライメントマークを示す、縮尺通りでない概略的な上面図である。 視野内の中央にアライメントされた複数の理想的なアライメントマークを示す、縮尺通りでない概略的な上面図である。 理想的でないアライメントマークを示す、縮尺通りでない概略的な上面図である。 理想的なアライメントマークと理想的でないアライメントマークとの重畳を示す、縮尺通りでない概略的な上面図である。 ノッチを有する第1の基板タイプを示す、縮尺通りでない概略的な上面図である。 フラット側部を有する第2の基板タイプを示す、縮尺通りでない概略的な上面図である。 本発明によるプロセスフローを示す図である。 本発明による第1のプロセスステップを示す、縮尺通りでない概略的な上面図である。 本発明による第1のプロセスステップを示す、縮尺通りでない概略的な側面図である。 本発明による第2のプロセスステップを示す、縮尺通りでない概略的な下面図である。 本発明による第2のプロセスステップを示す、縮尺通りでない概略的な側面図である。 本発明による第3のプロセスステップを示す、縮尺通りでない概略的な下面図である。 本発明による第3のプロセスステップを示す、縮尺通りでない概略的な側面図である。 本発明による第4のプロセスステップを示す、縮尺通りでない概略的な下面図である。 本発明による第4のプロセスステップを示す、縮尺通りでない概略的な側面図である。 本発明による第5のプロセスステップを示す、縮尺通りでない概略的な上面図である。 本発明による第5のプロセスステップを示す、縮尺通りでない概略的な側面図である。 本発明による第6のプロセスステップを示す、縮尺通りでない概略的な上面図である。 本発明による第6のプロセスステップを示す、縮尺通りでない概略的な側面図である。 測定されたアライメントマークの個数の関数としてのアライメント誤差の低減度を示すグラフ図である。
図中、同じ要素または同じ機能を有する要素は、同じ参照番号で表している。
以下の図の説明では次の各呼称が該当するものとする。基板左側部のエレメントには小文字l(独語:links)を添え、基板右側部のエレメントには小文字r(独語:rechts)を添える。上面のエレメントには小文字о(独語:oben)を添え、下面のエレメントには小文字u(独語:unten)を添える。
図1aには、光学装置の視野10内の個々の理想的なアライメントマーク6iの縮尺通りでない概略図が示されている。アライメントマーク6iは直線状のエッジ8iを有し、特にテレセントリックに検出される場合、周囲に対して可能なかぎり良好なコントラストを有し、対称であって特に歪みを有さない。こうした高い品質を有するアライメントマーク6iは製造が困難である。ソフトウェアは理想的なアライメントマーク6iから理想的な中央位置7iを計算する。
図1bには、視野10内の2つの理想的なアライメントマーク6i,6i’の縮尺通りでない概略図が示されている。アライメントマーク6i,6i’は、充分に小さく、観察を行う光学装置11оl,11оr,11ul,11urの視野10内に同時に位置しうるように相互に充分に近接している。このため、本発明によれば、2つのアライメントマーク6i,6i’間での光学装置群の走行を回避することができる。また同時に、アライメントマーク6i,6i’の双方を測定できる。アライメントマーク6i,6i’は、直線状のエッジ8i,8i’を有し、特にテレセントリックに検出される場合、周囲に対して可能なかぎり良好なコントラストを有し、対称であって特に歪みを有さない。こうした高い品質を有するアライメントマーク6i,6i’は製造が困難である。ソフトウェアは理想的なアライメントマーク6i,6i’から2つの理想的な中央位置7i,7i’を計算する。
図1cには、視野10内の2つの理想的なアライメントマーク6i,6i’の縮尺通りでない概略図が示されている。アライメントマーク6i,6i’は、特に、相互に入り組むように配置されているが接触しないように構成されている。2つのアライメントマーク6i,6i’は、観察を行う光学装置11оl,11оr,11ul,11urの視野10内に同時に位置する。このため、本発明によれば、2つのアライメントマーク6i,6i’間での光学装置群の走行を回避することができる。また同時に、アライメントマーク6i,6i’の双方を測定できる。アライメントマーク6i,6i’は、直線状のエッジ8i,8i’を有し、特にテレセントリックに検出される場合、周囲に対して可能なかぎり良好なコントラストを有し、対称であって特に歪みを有さない。こうした高い品質を有するアライメントマーク6i,6i’は製造が困難である。ソフトウェアは理想的なアライメントマーク6i,6i’から2つの理想的な中央位置7i,7i’を計算する。
理想的でないアライメントマーク6についての類似の図2b,図2c,図3b,図3cでの図示は以下では省略する。理想的なアライメントマーク6i,6i’についての考察が理想的でないアライメントマーク6に対しても移行可能であることは、当業者に理解されるであろう。
図2には、理想的でないアライメントマーク6の縮尺通りでない概略図が示されている。説明を容易にするため、所望の理想的な形状からの偏差が誇張して示されている。一般に、理想的でないアライメントマーク6は、理想的でない非直線状のエッジ8を有する。また、理想的でないアライメントマーク6は、歪みを有するかまたはテレセントリックに検出できず、このため理想的でない非直線状のエッジ8の不鮮明なコントラストが生じることがある。ソフトウェアは、理想的でないアライメントマーク6から、理想的でない中央位置7を計算する。図1bと同様に、視野10内の、相互に近接して位置する2つの小さなアライメントマーク6,6’も可能である。また図1cと同様に、視野10内の相互に相補的な2つのアライメントマーク6,6’も可能である。
図3には、理想的なアライメントマーク6iと理想的でないアライメントマーク6との重畳の縮尺通りでない概略図が示されている。各アライメントマーク6,6iの中央には、ソフトウェアにより計算された、アライメントマーク6,6iの中央位置7,7iが示されている。理想的でない中央位置7は、ここでは、所望かつ理想的な中央位置7iから偏差している。当該誤差は、理想的でないアライメントマーク6の理想的でない特徴、特に理想的でない非直線状のエッジ8に帰せられ、本発明によるプロセスによって充分に補償されなければならない誤差を形成する。この場合にも、図1b,図1cと同様の考察が該当する。
図4には、特に対称に製造された複数の機能ユニット3を有する基板2から成る第1の基板タイプ1が示されている。第1の基板タイプ1にはノッチ4が設けられている。機能ユニット3の対称配置により、アライメントマーク6l,6l’,6r,6r’も当然対称配置となるが、必須ではない。したがって、好適には、基板タイプ1が、平面、特に対称平面Mによって、左方領域Lと右方領域Rとに分割される。本発明によれば、左方領域Lには少なくとも2つのアライメントマーク6l,6l’が存在し、右方領域には少なくとも2つのアライメントマーク6r,6r’が存在する。アライメントマーク6l,6l’,6r,6r’は、基板2の中心Zからの距離rl,rl’,rr,rr’にある。好適には、アライメントマーク6l,6l’,6r,6r’は直径線D上にある。
図5には、特に対称に製造された複数の機能ユニット3を有する基板2’から成る第2の基板タイプ1’が示されている。第2の基板タイプ1’にはフラット側部5が設けられている。機能ユニット3の対称配置により、アライメントマーク6l,6l’,6r,6r’も当然対称配置となるが、必須ではない。したがって、好適には、基板タイプ1’は、平面、特に対称平面Mによって、左方領域Lと右方領域Rとに分割される。本発明によれば、左方領域Lには少なくとも2つのアライメントマーク6l,6l’が存在し、右方領域Rには少なくとも2つのアライメントマーク6r,6r’が存在する。アライメントマーク6l,6l’,6r,6r’は、基板2’の中心Zからの距離rl,rl’,rr,rr’にある。好適には、アライメントマーク6l,6l’,6r,6r’は直径線D上にある。
図6には、本発明のプロセスの概略的なプロセスフローが示されている。第1のプロセスステップ100では、下方基板2uの下方内側アライメントマーク6ul,6urの測定が行われる。本発明による次の第2のプロセスステップ101では、下方サンプルホルダ12uの位置誤差補正が行われる。本発明による次の第3のプロセスステップ102では、上方基板2оの上方内側アライメントマーク6оl,6оrの測定が行われる。本発明による次の第4のプロセスステップ103では、上方基板2оの上方外側アライメントマーク6оl’,6оr’の測定が行われる。本発明による次の第5のプロセスステップ104では、サンプルホルダ12u,12оの交換が行われる。本発明による次の第6のプロセスステップ105では、下方外側アライメントマーク6ul’,6ur’の測定が行われる。本発明による第7のプロセスステップ106では、さらなるアライメントマークを同じプロセスフローによって測定するかどうか、または測定されたアライメントマークをあらためて測定するかどうかが判定される。その後、本発明による最後の第8のプロセスステップ107で、2つの基板2u,2оのアライメントおよび接合が行われる。
図7aまたは図7bには、基板表面2us(sは表面を表す)を有する第1の下方基板2uが第1の下方サンプルホルダ12uに固定された、本発明による第1のプロセスステップ100の概略的な上面図または側面図が示されている。第2の上方基板2оを固定した第2の上方サンプルホルダ12оは、本発明による第1のプロセスステップ100では、上方左側の光学装置11оlおよび上方右側の光学装置11оr(上面図では見えない)が2つの下方内側アライメントマーク6ul,6urに対する空いた視野(英語:field of view)10ul,10urを有するよう、待機位置において、下方内側アライメントマーク6ul,6urから遠ざけられている。本発明による当該アライメントステップでは、下方基板2uの測定位置における、下方内側アライメントマーク6ul,6urの位置ならびにサンプルホルダ12uの位置の記憶が行われる。
図8aまたは図8bには、第2の上方サンプルホルダ12оが上方のアライメントマーク6оl,6оrの測定位置へ走行した、本発明による第2のプロセスステップ101の概略的な下面図または側面図が示されている。特には同時に、下方サンプルホルダ12uはその待機位置へ走行する。当該走行中、予め高い精度で測定されたアライメントマーク6ul,6urの位置を後に再び正確に見出しうるようにするため、下方サンプルホルダ12uの連続監視および/または記憶および/または測定および/または補正を行うことができる。当該位置誤差補正は、PEC測定システム13、特に干渉計によって行われる。さらに好ましい実施形態では、サンプルホルダ12uの下方に位置する付加的なPEC光学装置による位置誤差補正が行われる。こうしたPEC光学装置は、わかりやすくするために図示していない。
図9aまたは図9bには、上方内側アライメントマーク6оl,6оrの測定が行われる、本発明の第3のプロセスステップ102の概略的な下面図または側面図が示されている。図9aの下面図では上方左側アライメントマーク6оlが上側にあるのに対し、図7aの上面図では下方左側アライメントマーク6ulが下側に示されていることに注意されたい。本発明による当該アライメントステップでは、上方基板2оの測定位置における、上方内側アライメントマーク6оl,6оrの位置ならびに上方サンプルホルダ12оの位置の記憶が行われる。
図10aまたは図10bには、上方外側アライメントマーク6оl’,6оr’の測定が行われる、本発明による第4のプロセスステップ103の概略的な下面図または側面図が示されている。本発明による当該アライメントステップでは、上方外側アライメントマーク6оl’,6оr’の記憶が行われる。上方基板2оの測定位置における上方サンプルホルダ12оの位置の記憶がまだ行われていない場合、当該プロセスステップにおいてこれを追加実行することができる。
図11aまたは図11bには、サンプルホルダ12о,12uの交換が行われる、本発明による第5のプロセスステップ104の概略的な上面図または側面図が示されている。下方サンプルホルダ12uは、特に第2のプロセスステップ101の位置誤差補正からのデータを用いて、再びその起点位置へ走行される。特には同時に、上方サンプルホルダ12оの待機位置への移動も行われる。
図12aまたは図12bには、下方外側アライメントマーク6ul’,6ur’の測定が行われる、本発明による第6のプロセスステップ105の上面図または側面図が示されている。本発明による当該アライメントステップでは、下方外側アライメントマーク6ul’,6ur’の位置の記憶が行われる。
図13には、測定されたアライメントマーク6の個数の関数としてアライメント誤差の3σ値を表すグラフが示されている。アライメントマークの個数が増大するにつれ、アライメント誤差の3σ値は、使用されるアライメントマークの根に反比例して低下する。
1,1’ 基板タイプ
2,2’,2u,2о 基板
2us,2оs 基板表面
3 機能ユニット
4 ノッチ
5 フラット側部
6,6i,6’,6i’,6l,6l’,6r,6r’,6ul,6ul’,6ur,6ur’,6оl,6оl’,6оr,6оr’ アライメントマーク
7i,7,7i’,7’ 中央位置
8i,8,8i’,8’ エッジ
9,9’ 統計平均位置
10,10ul,10ur,10оl,10оr,10ul’,10ur’,10оl’,10оr’ 視野
11оl,11оr,11ul,11ur 光学装置
12u,12о サンプルホルダ
13 PEC測定システム
rl,rl’,rr,rr’ 半径
M 平面、特に対称平面
L1,L2,L3 線分
h 交点
L 左方領域
R 右方領域
Z 中心
D 直径線
N 拡張円

Claims (9)

  1. 接合すべき2つの基板(2u,2о)をアライメントする方法であって、
    第1の基板(2u)は、第1の基板表面側部と該第1の基板表面側部の反対側の第2の基板表面側部とを有する第1の基板表面(2us)を有し、
    第2の基板(2о)は、前記第1の基板表面(2us)に接合すべき第2の基板表面(2оs)を有し、該第2の基板表面(2оs)は、第3の基板表面側部と該第3の基板表面側部の反対側の第4の基板表面側部とを有する方法において、
    該方法は、少なくとも以下のステップ、すなわち
    前記第1の基板(2u)の前記第1の基板表面(2us)上の第1のアライメントマーク対(6ul,6ur)の第1の位置を検出および記憶するステップであって、ここでは、前記第1のアライメントマーク対(6ul,6ur)の第1のアライメントマーク(6ul)が前記第1の基板表面側部上に配置されており、前記第1のアライメントマーク対(6ul,6ur)の第2のアライメントマーク(6ur)が前記第2の基板表面側部上に配置されているステップ、
    前記第2の基板(2о)の前記第2の基板表面(2оs)上の第2のアライメントマーク対(6оl,6оr)の第2の位置を検出および記憶するステップであって、ここでは、前記第2のアライメントマーク対(6оl,6оr)の第3のアライメントマーク(6оl)が前記第3の基板表面側部上に配置されており、前記第2のアライメントマーク対(6оl,6оr)の第4のアライメントマーク(6оr)が前記第4の基板表面側部上に配置されているステップ、
    前記第2の基板(2о)の前記第2の基板表面(2оs)上の第3のアライメントマーク対(6оl’,6оr’)の第3の位置を検出および記憶するステップであって、ここでは、前記第3のアライメントマーク対(6оl’,6оr’)の第5のアライメントマーク(6оl’)が前記第3の基板表面側部上に配置されており、前記第3のアライメントマーク対(6оl’,6оr’)の第6のアライメントマーク(6оr’)が前記第4の基板表面側部上に配置されているステップ、
    前記第1の基板(2u)上の第4のアライメントマーク対(6ul’,6ur’)の第4の位置を検出および記憶するステップであって、ここでは、前記第4のアライメントマーク対(6ul’,6ur’)の第7のアライメントマーク(6ul’)が前記第1の基板表面側部上に配置されており、前記第4のアライメントマーク対(6ul’,6ur’)の第8のアライメントマーク(6ur’)が前記第2の基板表面側部上に配置されているステップ、
    検出された前記第1の位置、前記第2の位置、前記第3の位置および前記第4の位置に基づいて、前記2つの基板(2u,2о)を相互にアライメントするステップ、
    を含む、
    ことを特徴とする方法。
  2. 特に以下のシーケンスで、以下のステップ、すなわち
    前記基板(2u,2о)を基板ホルダ(12u,12о)に配置および固定するステップ、
    前記第1の基板(2u)を有する第1の基板ホルダ(12u)を第1の検出位置へ移動させるステップ、
    前記第1の基板(2u)の前記第1の基板表面(2us)上の前記第1のアライメントマーク対(6ul,6ur)の第1の位置を前記第1の検出位置で検出および記憶するステップであって、ここでは、前記第1のアライメントマーク対(6ul,6ur)の前記第1のアライメントマーク(6ul)が前記第1の基板表面側部上に配置されており、前記第1のアライメントマーク対(6ul,6ur)の前記第2のアライメントマーク(6ur)が前記第2の基板表面側部上に配置されているステップ、
    前記第2の基板(2о)を有する第2の基板ホルダ(12о)を第2の検出位置へ移動させ、前記第1の基板(2u)を有する前記第1の基板ホルダ(12u)を第1の待機位置へ移動させるステップ、
    前記第2の基板(2о)の前記第2の基板表面(2оs)上の前記第2のアライメントマーク対(6оl,6оr)の第2の位置を前記第2の検出位置で検出および記憶するステップであって、ここでは、前記第2のアライメントマーク対(6оl,6оr)の前記第3のアライメントマーク(6оl)が前記第3の基板表面側部上に配置されており、前記第2のアライメントマーク対(6оl,6оr)の前記第4のアライメントマーク(6оr)が前記第4の基板表面側部上に配置されているステップ、
    前記第2の基板(2о)の前記第2の基板表面(2оs)上の前記第3のアライメントマーク対(6оl’,6оr’)の第3の位置を前記第2の基板ホルダ(12о)の前記第2の検出位置で検出および記憶するステップであって、ここでは、前記第3のアライメントマーク対(6оl’,6оr’)の前記第5のアライメントマーク(6оl’)が前記第3の基板表面側部上に配置されており、前記第3のアライメントマーク対(6оl’,6оr’)の前記第6のアライメントマーク(6оr’)が前記第4の基板表面側部上に配置されているステップ、
    前記第1の基板(2u)を有する前記第1の基板ホルダ(12u)を前記第1の検出位置へ移動させ、前記第2の基板(2о)を有する前記第2の基板ホルダ(12о)を第2の待機位置へ移動させるステップ、
    前記第1の基板(2u)上の前記第4のアライメントマーク対(6ul’,6ur’)の第4の位置を前記第1の検出位置で検出および記憶するステップであって、ここでは、前記第4のアライメントマーク対(6ul’,6ur’)の前記第7のアライメントマーク(6ul’)が前記第1の基板表面側部上に配置されており、前記第4のアライメントマーク対(6ul’,6ur’)の前記第8のアライメントマーク(6ur’)が前記第2の基板表面側部上に配置されているステップ、
    検出された前記第1の位置、前記第2の位置、前記第3の位置および前記第4の位置に基づいて、前記2つの基板(2u,2о)を相互にアライメントするステップ、
    を含む、
    請求項1記載の方法。
  3. 前記基板(2u,2о)上で、基板表面側部ごとに、少なくとも2つのアライメントマーク(6ul,6ul’,6ur,6ur’,6оl,6оl’,6оr,6оr’)の位置、好ましくは少なくとも3つのアライメントマーク(6ul,6ul’,6ur,6ur’,6оl,6оl’,6оr,6оr’)の位置、さらに好ましくは少なくとも4つのアライメントマーク(6ul,6ul’,6ur,6ur’,6оl,6оl’,6оr,6оr’)の位置、最も好ましくは少なくとも5つのアライメントマーク(6ul,6ul’,6ur,6ur’,6оl,6оl’,6оr,6оr’)の位置、特に最も好ましくは少なくとも6つのアライメントマーク(6ul,6ul’,6ur,6ur’,6оl,6оl’,6оr,6оr’)の位置を検出する、
    請求項1または2記載の方法。
  4. 1つの基板表面側部の前記アライメントマーク(6ul,6ul’,6ur,6ur’,6оl,6оl’,6оr,6оr’)は、100mm未満、好適には50mm未満、さらに好ましくは25mm未満、最も好ましくは10mm未満、特に最も好ましくは1mm未満の半径を有する円K内に配置されている、
    請求項1から3までのいずれか1項記載の方法。
  5. 前記アライメントマーク(6ul,6ul’,6ur,6ur’,6оl,6оl’,6оr,6оr’)の位置を光学的に検出する、
    請求項1から4までのいずれか1項記載の方法。
  6. 前記基板ホルダ(12u,12о)の位置を、特に前記アライメントマーク(6ul,6ul’,6ur,6ur’,6оl,6оl’,6оr,6оr’)の位置を検出する検出装置から独立した干渉計および/または光学装置により検出する、
    請求項1から5までのいずれか1項記載の方法。
  7. 前記基板ホルダ(12о,12u)を、前記検出位置において固定する、
    請求項1から6までのいずれか1項記載の方法。
  8. 請求項1記載の方法によって接合すべき2つの基板(2u,2о)をアライメントする装置であって、
    前記基板(2u,2о)を受容および固定する基板ホルダ(12u,12о)、
    前記基板ホルダ(12u,12о)を移動させる移動装置、
    前記基板(2u,2о)上のアライメントマーク(6ul,6ul’,6ur,6ur’,6оl,6оl’,6оr,6оr’)の位置を検出する光学装置、
    前記アライメントマーク(6ul,6ul’,6ur,6ur’,6оl,6оl’,6оr,6оr’)の位置を記憶する記憶装置
    を含む、装置。
  9. 各側部に少なくとも2つのアライメントマーク(6ul,6ul’,6ur,6ur’,6оl,6оl’,6оr,6оr’)を有する2つの基板(2u,2о)を含む製品。
JP2019548030A 2017-03-20 2017-03-20 2つの基板をアライメントする方法 Pending JP2020511787A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2017/056584 WO2018171861A1 (de) 2017-03-20 2017-03-20 Verfahren zur ausrichtung zweier substrate

Publications (1)

Publication Number Publication Date
JP2020511787A true JP2020511787A (ja) 2020-04-16

Family

ID=58410281

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019548030A Pending JP2020511787A (ja) 2017-03-20 2017-03-20 2つの基板をアライメントする方法

Country Status (8)

Country Link
US (1) US11121091B2 (ja)
EP (1) EP3602624A1 (ja)
JP (1) JP2020511787A (ja)
KR (1) KR102365283B1 (ja)
CN (1) CN110352488A (ja)
SG (1) SG11201907720RA (ja)
TW (1) TWI679722B (ja)
WO (1) WO2018171861A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230116256A (ko) * 2022-01-28 2023-08-04 주식회사 에스에프이 웨이퍼의 플랫존 정렬 및 웨이퍼 위치 정렬 방법

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017105697A1 (de) * 2017-03-16 2018-09-20 Ev Group E. Thallner Gmbh Verfahren und Vorrichtung zur Ausrichtung zweier optischer Teilsysteme
CN113784814B (zh) * 2019-05-08 2023-08-15 东京毅力科创株式会社 接合装置、接合***以及接合方法
US20220223483A1 (en) * 2019-05-22 2022-07-14 Vuereal Inc. An alignment process for the transfer setup
US11545474B2 (en) * 2020-05-11 2023-01-03 Semileds Corporation Method and system for transferring alignment marks between substrate systems
KR20220030685A (ko) 2020-09-03 2022-03-11 삼성전자주식회사 반도체 패키지
CN114793466A (zh) * 2021-10-25 2022-07-26 长江存储科技有限责任公司 晶圆键合设备及方法
KR102653108B1 (ko) 2021-10-28 2024-04-02 코스텍시스템(주) 기판 정렬 장치 및 이를 이용한 기판 정렬 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010023935A1 (ja) * 2008-08-29 2010-03-04 株式会社ニコン 基板位置合わせ装置、基板位置合わせ方法および積層型半導体の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT405775B (de) 1998-01-13 1999-11-25 Thallner Erich Verfahren und vorrichtung zum ausgerichteten zusammenführen von scheibenförmigen halbleitersubstraten
JP4467318B2 (ja) * 2004-01-28 2010-05-26 Necエレクトロニクス株式会社 半導体装置、マルチチップ半導体装置用チップのアライメント方法およびマルチチップ半導体装置用チップの製造方法
EP2299472B1 (de) 2009-09-22 2020-07-08 EV Group E. Thallner GmbH Vorrichtung zum Ausrichten zweier Substrate
US8569899B2 (en) * 2009-12-30 2013-10-29 Stmicroelectronics, Inc. Device and method for alignment of vertically stacked wafers and die
WO2011086766A1 (ja) * 2010-01-15 2011-07-21 シャープ株式会社 液晶表示装置及びその製造方法
US8102064B2 (en) * 2010-04-08 2012-01-24 Nanya Technology Corp. Electrical alignment mark set and method for aligning wafer stack
EP2463892B1 (de) * 2010-12-13 2013-04-03 EV Group E. Thallner GmbH Einrichtung, Vorrichtung und Verfahren zur Ermittlung von Ausrichtungsfehlern
KR20140139044A (ko) * 2012-03-28 2014-12-04 가부시키가이샤 니콘 기판 접합 장치 및 기판 접합 방법
SG2014014054A (en) 2013-06-17 2014-10-30 Ev Group E Thallner Gmbh Device and Method for Alignment of substrates
JP6042564B2 (ja) * 2013-12-06 2016-12-14 エーファウ・グループ・エー・タルナー・ゲーエムベーハー 基板をアライメントする装置及び方法
SG11201606136UA (en) 2014-02-03 2016-09-29 Ev Group E Thallner Gmbh Method and device for bonding substrates
EP3451062B1 (en) * 2016-05-18 2020-08-19 Towerjazz Panasonic Semiconductor Co., Ltd. Semiconductor device and method for manufacturing same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010023935A1 (ja) * 2008-08-29 2010-03-04 株式会社ニコン 基板位置合わせ装置、基板位置合わせ方法および積層型半導体の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230116256A (ko) * 2022-01-28 2023-08-04 주식회사 에스에프이 웨이퍼의 플랫존 정렬 및 웨이퍼 위치 정렬 방법
KR102644565B1 (ko) 2022-01-28 2024-03-07 주식회사 에스에프이 웨이퍼의 플랫존 정렬 및 웨이퍼 위치 정렬 방법

Also Published As

Publication number Publication date
KR102365283B1 (ko) 2022-02-18
TW201836052A (zh) 2018-10-01
CN110352488A (zh) 2019-10-18
US20190378799A1 (en) 2019-12-12
WO2018171861A1 (de) 2018-09-27
SG11201907720RA (en) 2019-10-30
KR20190125972A (ko) 2019-11-07
US11121091B2 (en) 2021-09-14
TWI679722B (zh) 2019-12-11
EP3602624A1 (de) 2020-02-05

Similar Documents

Publication Publication Date Title
JP2020511787A (ja) 2つの基板をアライメントする方法
JP6258479B2 (ja) 複数の基板を位置合わせする装置及び方法
TWI553770B (zh) 兩基板之對準裝置
TWI554378B (zh) 壓印裝置與物品的製造方法
WO2016138744A1 (zh) 检测显示面板表面平坦度的装置及方法
US8352886B2 (en) Method for the reproducible determination of the position of structures on a mask with a pellicle frame
TW200924102A (en) Substrate bonding apparatus and substrate bonding method
CN103430297B (zh) 利用光学相干断层扫描的晶圆对准***
JP2018523296A (ja) ボンディング前に基板を位置合わせする方法
US9595094B2 (en) Measuring form changes of a substrate
JP5829211B2 (ja) 円板ワーク、特に、成形ウエハの変形を測定するための方法および装置
TWI525718B (zh) 晶粒拾取與放置之系統及方法
JP2014092489A (ja) 検査装置および検査方法
JP2023011855A (ja) マークフィールドならびにポジションを特定する方法および装置
JP2007086611A (ja) 接合レンズの製造方法および製造装置
JP6482061B2 (ja) マスクステージ及びステージ装置
US10036967B2 (en) Lithography apparatus, lithography method, and article manufacturing method
US20240210959A1 (en) Substrate treating apparatus and substrate treating method
TWI546884B (zh) 判定旋轉軸位置的方法
JP4197640B2 (ja) 被検体設置装置および該被検体設置装置を備えた干渉計装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200306

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210531

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210831

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20211101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211124

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220117