CN205723527U - 可靠性测试结构 - Google Patents
可靠性测试结构 Download PDFInfo
- Publication number
- CN205723527U CN205723527U CN201620554800.2U CN201620554800U CN205723527U CN 205723527 U CN205723527 U CN 205723527U CN 201620554800 U CN201620554800 U CN 201620554800U CN 205723527 U CN205723527 U CN 205723527U
- Authority
- CN
- China
- Prior art keywords
- reliability testing
- active area
- redundancy
- thin film
- film layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本实用新型提供了一种可靠性测试结构,用于测量一待测薄膜的电阻,其中所述可靠性测试结构包括至少一个测试单元,所述测试单元包括第一有源区、第一隔离结构以及至少一个第一冗余膜层,所述第一有源区和第一隔离结构均形成于一衬底中,所述第一隔离结构位于所述第一有源区两侧,所述第一有源区为需形成待测薄膜的区域,所述第一冗余膜层位于所述第一隔离结构的上方。当对本实用新型中的可靠性测试结构进行金属硅化物的电阻测试时,检测出的结果可更加精确的反映出器件中所形成的金属硅化物的电性能,此外,也可间接对形成金属硅化物的光刻工艺进行异常监控。
Description
技术领域
本实用新型涉及半导体技术制造领域,特别涉及一种可靠性测试结构。
背景技术
在半导体器件的制造过程中,为判断所形成的器件是否符合工艺要求,通常于器件的制作过程中或制作完成后需经一系列的测试,例如,晶圆的可靠性测试(waferacceptable test,WAT)。WAT大多以完成加工工艺之后的芯片为测试对象,测试的结果可作为判断芯片是否合格的依据。
随着半导体技术的日益成熟,超大规模集成电路迅速发展,具有更好性能和更强功能的集成电路要求更大的原件密度,因此元件之间或各个元件自身的尺寸也需要进一步缩小。当器件尺寸缩小至次微米量级时,会相应地产生许多问题,例如光刻工艺窗口的缩小,因此当对线间距较小的结构进行光刻工艺时,若制程中出现有微小的偏差都可能导致光刻胶残留,其中于两个线条之间的底部位置所产生的光刻胶残留尤其严重。当晶圆中存在光刻胶残留时,则可能造成后续所形成的薄膜的性能无法达到工艺要求,进而使所形成的器件无法实现其功能。
为确认器件结构中是否存在光刻胶残留以及后续所形成的薄膜是否符合工艺要求,通常采用WAT进行判断,比如,通过对薄膜进行电阻测试,根据电阻测试结果确认所述薄膜的电性能,进而可判断出所形成的薄膜是否符合工艺要求。相对于采用晶圆检测设备(比如扫描电镜)对产品进行检测来确认器件结构中光刻胶的残留状况,通过采用WAT得到的检测结果更为准确。原因在于,受晶圆检测设备的检测精度的限制,较小缺陷无法检测出来。
图1A为现有技术中一种可靠性测试结构的俯视图,图1B为图1A所示的可靠性测试结构沿x轴方向的剖面图,图1C为图1A所示的可靠性测试结构沿y轴方向的剖面图。如图1A至图1C所示,所述可靠性测试结构包括衬底10及形成于所述衬底10上的条状的待测薄膜20。其中,所述衬底10中设置有一呈条状的有源区11,所述有源区11上方即为需形成待测薄膜20的区域,沿所述待测薄膜20的长度方向的两端上分别形成有多个导电插塞30及与所述导电插塞30电连接的金属层40。
由图1C可以看出,在现有技术的可靠性测试结构中,所述待测薄膜20是于平坦的衬底表面上形成的,这就导致在形成待测薄膜20的制程中不易出现光刻胶残留的问题,通常在整个有源区11上可形成完整的待测薄膜20。但实际情况是,很多器件是形成于不平坦的表面上,比如衬底上形成有各种图形化的膜层后才进行光刻工艺,由此形成的器件极易出现光刻胶残留的问题,而使用现有的可靠性测试结构是检测不出来的。也就是说,当使用现有技术中的可靠性测试结构进行电阻测试时,即使检测结果合格,也不能用于判定器件中所形成的对应的薄膜的电性能是否符合工艺要求,即,根据现有技术中的可靠性测试结构得出的测试结果,来判断器件结构中的对应形成的薄膜是否合格的意义并不大。
实用新型内容
本实用新型的目的在于提供一种可靠性测试结构,以解决现有技术中在对可靠性测试结构进行电阻测试时,检测出的结果不能精确反映器件中的金属硅化物的特性的问题。
为解决上述技术问题,本实用新型提供一种可靠性测试结构,包括至少一个测试单元,所述测试单元包括第一有源区、第一隔离结构以及至少一个第一冗余膜层,所述第一有源区和第一隔离结构均形成于一衬底中,所述第一隔离结构位于所述第一有源区两侧,所述第一有源区为需形成待测薄膜的区域,所述第一冗余膜层位于所述第一隔离结构的上方。
可选的,所述可靠性测试结构包括多个测试单元,且不同测试单元中的第一冗余膜层与第一有源区的间距不同。
可选的,每个所述第一隔离结构上形成有至少一个所述第一冗余膜层。
可选的,所述第一冗余膜层为条状结构。
可选的,所述第一有源区和待测薄膜均为条状结构。
可选的,所述测试单元还包括第二有源区以及第二隔离结构,所述第二有源区以及第二隔离结构形成于所述衬底中且交替分布。
可选的,所述测试单元还包括至少一个辅助测试薄膜,所述辅助测试薄膜形成于至少部分所述第二有源区上。
可选的,所述第二有源区和辅助测试薄膜均为条状结构。
可选的,所述测试单元还包括至少一个第二冗余膜层,所述第二冗余膜层形成于所述第二隔离结构上方。
可选的,每个所述第二隔离结构上形成有至少一个第二冗余膜层。
可选的,所述第二冗余膜层为条状结构。
可选的,所述第一冗余膜层和第二冗余膜层的厚度大于等于30nm。
可选的,所述可靠性测试结构还包括多个导电插塞以及金属层,所述多个导电插塞形成于所述待测薄膜两端,所述金属层形成于导电插塞上方并通过所述导电插塞与所述待测薄膜电连接
可选的,所述待测薄膜的材质为金属硅化物。
与现有技术相比,本实用新型提供的可靠性测试结构中,在需形成待测薄膜的第一有源区的两侧设置有一定厚度的第一冗余膜层,使得衬底的表面并非平坦表面,从而可模拟实际器件中的薄膜的形成过程。因此,本实用新型提供的可靠性测试结构中所形成的待测薄膜与器件中所形成的对应的薄膜的状况类似。相对于现有的可靠性测试结构,当采用本实用新型提供可靠性测试结构进行测试时,检测出的结果可更加精确的反映出器件中所形成的薄膜的电性能。
并且,在光刻工艺制程中,若可靠性测试结构中存在有光刻胶残留的问题,则可反映于薄膜的电阻测试结果中,进而用于判断器件中相同结构的位置的光刻胶残留状况。基于此,本实用新型的可靠性测试结构也可同时用于对光刻工艺的异常监控。
另外,本实用新型中的测试结构还可包括多个测试单元,不同的测试单元可根据需要设置不同的特征尺寸,比如不同的测试单元中的第一冗余膜层至第一有源区的距离均不同。从而,不但可以获取该特征尺寸对应的工艺窗口;并且当进行薄膜的电阻测试时,可获得多组检测结果,在对检测结果进行分析时,则可将所述多组检测结果进行对照,从而可使检测结果更为精确。
附图说明
图1A为现有技术中可靠性测试结构的俯视图;
图1B为图1A所示的现有技术中可靠性测试结构沿x轴方向的剖面图;
图1C为图1A所示的现有技术中可靠性测试结构沿y轴方向的剖面图;
图2A为本实用新型实施例一中的可靠性测试结构的俯视图;
图2B为图2A所示的本实用新型实施例一中的可靠性测试结构沿y轴方向的剖面图;
图3A为本实用新型实施例二中的可靠性测试结构的俯视图;
图3B为图3A所示的本实用新型实施例二中的可靠性测试结构沿y轴方向的剖面图;
图4A至图4E为形成本实用新型实施例二的可靠性测试结构的步骤示意图。
具体实施方式
本实用新型提供一种可靠性测试结构,所述可靠性测试结构用于测量待测薄膜的电阻。其中,由于在形成待测薄膜之前的结构,与器件中易产生光刻胶残留的结构相似,因此,本实用新型提供的可靠性测试结构中所形成的待测薄膜与器件中所形成的对应的薄膜的状况一致。根据检测出的待测薄膜的电阻,进而可用于判断器件中所形成的对应的薄膜是否符合工艺要求。并且,本实用新型所述的可靠性测试结构,还可用于确认在光刻工艺过程中于所述测试结构中是否存在光刻胶残留,进而可反映出器件中相同结构的位置的光刻胶残留的状况。另一方面,也可用于对光刻工艺的异常监控。
以下结合附图和具体实施例对本实用新型提出的可靠性测试结构作进一步详细说明。根据下面说明和权利要求书,本实用新型的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本实用新型实施例的目的。
实施例一
图2A为本实用新型实施例一中的可靠性测试结构的俯视图,图2B为图2A所示的可靠性测试结构沿AA’方向的剖面图。如图2A和图2B所示,所述可靠性测试结构包括至少一个测试单元110,其中,所述测试单元110包括第一有源区111、第一隔离结构112以及至少一个第一冗余膜层113,所述第一有源区111和第一隔离结构112均形成于一衬底中,所述第一隔离结构112位于所述第一有源区111两侧,所述第一有源区111为需形成待测薄膜210的区域,所述第一冗余膜层113位于所述第一隔离结构112的上方。优选的,所述第一有源区111和待测薄膜210均为条状结构,所述第一冗余膜层113也可以为条状结构。
此外,每个所述第一隔离结构112上可形成有一个或多个所述第一冗余膜层113,本实施例中,于所述第一隔离结构112上形成有一个所述第一冗余膜层113。其中,所述第一冗余膜层113的材质可以为金属层、氧化物层或多晶硅层等,较佳的,所述第一冗余膜层113的厚度大于等于30nm。
继续参考图2A和图2B所示,所述可靠性测试结构还包括多个导电插塞300以及金属层400,所述多个导电插塞300形成于所述待测薄膜210的两端,所述金属层400形成于导电插塞300的上方并通过所述导电插塞300与所述待测薄膜210电连接。
本实用新型提供的可靠性测试结构中,由于在形成待测薄膜210之前的结构,与器件中易产生光刻胶残留的结构相似,即在需形成待测薄膜210的有源区111的两侧均设置有一定厚度的第一冗余膜层113,从而可模拟实际器件中的薄膜的形成过程。因此,本实用新型提供的可靠性测试结构中所形成的待测薄膜与器件中所形成的对应的薄膜的状况一致。相对于现有的可靠性测试结构,当采用本实用新型提供可靠性测试结构进行测试时,检测出的结果可更加精确的反映出器件中所形成的薄膜的电性能。
并且,在光刻工艺制程中,若可靠性测试结构中存在有光刻胶残留的问题,则可反映于薄膜的电阻测试结果中,进而用于判断器件中相同结构的位置的光刻胶残留状况。基于此,本实用新型的可靠性测试结构也可同时用于对光刻工艺的异常监控。
实施例二
参考图3A和图3B中所示,所述测试单元还可包括多个第二有源区114以及第二隔离结构115,所述第二有源区114和第二隔离结构115形成于所述衬底中且交替分布。
优选的,所述测试单元还可包括至少一个辅助测试薄膜220,所述辅助测试薄膜220形成于至少部分所述第二有源区114上。本实施例中,于所有的第二有源区114上均形成有辅助测试薄膜220。较佳的,所述第二有源区114和辅助测试薄膜220可均为条状结构。
优选的,所述测试单元还包括至少一个第二冗余膜层116,所述第二冗余膜层116形成于所述第二隔离结构115上方。较佳的,每个所述第二隔离结构115上形成有至少一个第二冗余膜层116。与第一冗余膜层113相似,所述第二冗余膜层116也可以是条状结构。优选的,所述第二冗余膜层116的厚度大于等于30nm。
继续参考图3A和图3B所示,本实施例中,所述第二有源区114均匀分布于所述第一有源区111的两侧,形成并排结构。在所述第一有源区111的两侧增加多个第二有源区114,使所述测试单元110形成一个密集区域。在显影或蚀刻制程中,对分布密集区与疏散区的显影状况及蚀刻状况均不同,在密集区中,由于药液的流动性较差等问题,易产生显影不良的问题。并且,将所述测试单元110设置为密集区,也更接近于实际生产中的器件的结构。因此,使所述测试单元110形成一个密集区域,可更为全面的对形成所述待测薄膜的工艺制程进行监控。
此外,所述可靠性测试结构还包括多个导电插塞300以及金属层400,所述多个导电插塞300形成于所述待测薄膜210的两端,所述金属层400形成于导电插塞300的上方并通过所述导电插塞300与所述待测薄膜210电连接。较佳的,所述辅助测试薄膜220不与所述导电插塞300连接,从而在后续的电阻测试时,只量测待测薄膜210的电阻,便于对测试结果进行分析及判断。其中,所述待测薄膜210和辅助测试薄膜220可以为同一种材质,形成于同一工艺过程中。例如,所述待测薄膜210和所述辅助测试薄膜220的材质均为金属硅化物。
作为优选的方案,所述可靠性测试结构可包括多组测试单元110,且不同的测试单元中的第一冗余膜层113和第一有源区111的间距不同。根据多组测试单元,从而在进行电阻测试时,可获得多组检测结果,在对检测结果进行分析时,则可将所述多组检测结果进行对照,以使检测结果更为精确。
另一方面,由于不同的测试单元中的第一冗余膜层113和第一有源区111的间距不同,因此可根据不同测试单元的检测结果来获取工艺窗口。继续参考图3B所示,由于所述第一冗余膜层113与所述第一有源区111之间的距离D1越小,则第一冗余膜层113的底部位置所残留的光刻胶越容易覆盖所述第一有源区111,因此当第一冗余膜层113至第一有源区111的距离D1越小,则对应的工艺窗口越小。在实际应用过程中,可根据实际工艺能力对所述第一冗余膜层113至第一有源区111的距离D1进行设置。
下面以待测薄膜为金属硅化物层为例,结合所述金属硅化物层的形成方法,进一步解释说明本实用新型提供的可靠性测试结构的有益效果。
通常,半导体器件中在形成金属硅化物前的衬底结构与本实用新型所述的可靠性测试结构中形成金属硅化物之前的衬底结构类似,即半导体器件中于需形成金属硅化物的有源区的两侧均形成有一多晶硅层,并且在形成金属硅化物的光刻工艺中,需用到的光刻胶的厚度较厚。即,在两个多晶硅层之间的距离较小,并且需使用较厚的光刻胶的情况下,则光刻胶残留的问题也更为严重。
图4A至图4C为形成本实用新型实施例二的可靠性测试结构的步骤示意图。
首先参考图4A所示,提供一衬底。图4A中仅示出了两个测试单元,分别为第一测试单元110A和第二测试单元110B,其中,两个测试单元中均包括第一有源区、第一隔离结构以及第一冗余膜层,所述第一冗余膜层性形成于所述第一隔离结构上。并且,所述第一测试单元110A中的第一冗余膜层113A和第一有源区111A的间距DA与第二测试单元110B中的第一冗余膜层113B和第一有源区111B的间距DB不同。例如DA为30nm,DB为60nm。
接着,于衬底上沉积金属硅化物阻挡层。即如图4B所示,分别为第一测试单元110A中的金属硅化物阻挡层500A,以及第二测试单元110B中的金属硅化物阻挡层500B。
在金属硅化物的制造工艺中,需在器件的部分区域形成金属硅化物,但也有部分区域是不能形成金属硅化物的,如高阻多晶硅,隔离有源区等区域,因此在制作金属硅化物之前,需要在不能形成金属硅化物的区域形成金属硅化物阻挡层,利用金属硅化物阻挡层不会与金属发生反应的特性,防止在不能形成金属硅化物的区域形成有金属硅化物。所述金属硅化物阻挡层可以为硅氧化物,如二氧化硅。
接着参考图4C所示,于所述金属硅化物阻挡层上旋涂光刻胶,并执行光刻工艺。通常于该工艺过程中,所述旋涂的光刻胶较厚,厚度可以为
其中,所述第一有源区111A和111B为需形成待测薄膜210A和210B的区域,本实施例中即为金属硅化物。因此,在该步骤中,需除去第一有源区111A和111B上的光刻胶。由于第一有源区111A和111B的两侧分别设置有第一冗余膜层113A和113B,并且光刻胶的厚度较厚,因此当光刻过程中存在异常时,则易导致第一冗余膜层113A和113B的底部位置产生光刻胶残留的问题。尤其是,当第一冗余膜层与第一有源区的间距较小时(例如当所述第一冗余膜层与第一有源区的间距仅为30nm),则残留的光刻胶将会覆盖于所述第一有源区上。
如图4C所示,于测试单元110A中,由于第一冗余膜层113A与第一有源区111A的间距DA较小,相邻两个第一冗余膜层113A之间的距离也较小,因此于所述第一冗余膜层113A的底部位置易产生光刻胶600A残留,并且残留的光刻胶600A覆盖于所述第一有源区111A上。而于测试单元110B中,由于第一冗余膜层113B至第一有源区111B的距离DB较大,因此在光刻工艺无异常的情况下,第一有源区111B上的光刻胶600B都能够于显影过程中完全被去除。
接着,于光刻工艺后,蚀刻所述金属硅化物阻挡层,并去除光刻胶。其中,未被光刻胶覆盖的金属硅化物阻挡层被蚀刻掉。
接着,沉积金属层。即如图4D所示,分别为第一测试单元110A中的金属层700A,以及第二测试单元110B中的金属层700B。其中,所述金属层可以为Co、Ni或Ti等难熔金属。并执行快速热退火工艺,形成金属硅化物。由于金属可与硅反应,但是不会与硅氧化物如二氧化硅反应,所以金属只会与暴露出的硅衬底表面发生反应生成金属硅化物,所述金属硅化物可以为CoSi、NiSi或TiSi2。
然后,去除未发生反应的金属。将没有发生反应的金属去除,可采用酸性溶液去除金属硅化物阻挡层上没有发生反应的金属。如图4E所示,于测试单元110A中,所述第一有源区111A上只有部分区域形成有金属硅化物210A。于测试单元110B中,在光刻工艺无异常的情况下,所述第一有源区111B上可形成完整的金属硅化物层210B。
最后,形成与所述金属硅化物接触的导电插塞,及与所述导电插塞电连接的金属层。
至此,即形成了用于检测金属硅化物的电阻的测试结构。由于该测试结构在形成待测薄膜之前的衬底结构与器件中需形成金属硅化物层的衬底结构类似,因此,测试结构中的金属硅化物的形成状况及性能即可更为精确的放映出器件中所形成的金属硅化物的形成状况及性能,避免使用测试结构无法监测出器件结构的缺陷的问题。其次,由于于每个测试单元中的特征尺寸均不同,因此可根据对薄膜电阻的测试结果获得该特征尺寸的工艺窗口,比如在光刻工艺的制程能力范围内,以上所述的第一冗余膜层至第一有源区的距离最小设计尺寸。此外,在光刻工艺的制程能力范围内,若光刻工艺出现异常而导致光刻胶残留时,也可从薄膜的电阻测试结果中反映出来,因此可用于对光刻工艺进行异常监控。
上述描述仅是对本实用新型较佳实施例的描述,并非对本实用新型范围的任何限定,本实用新型领域的普通技术人员根据上述揭示内容做的任何变更、修饰,均属于权利要求书的保护范围。
Claims (14)
1.一种可靠性测试结构,用于测量一待测薄膜的电阻,其特征在于,包括至少一个测试单元,所述测试单元包括第一有源区、第一隔离结构以及至少一个第一冗余膜层,所述第一有源区和第一隔离结构均形成于一衬底中,所述第一隔离结构位于所述第一有源区两侧,所述第一有源区为需形成待测薄膜的区域,所述第一冗余膜层位于所述第一隔离结构的上方。
2.如权利要求1所述的可靠性测试结构,其特征在于:所述可靠性测试结构包括多个测试单元,且不同测试单元中的第一冗余膜层与第一有源区的间距不同。
3.如权利要求1所述的可靠性测试结构,其特征在于:每个所述第一隔离结构上形成有至少一个所述第一冗余膜层。
4.如权利要求1所述的可靠性测试结构,其特征在于:所述第一冗余膜层为条状结构。
5.如权利要求1所述的可靠性测试结构,其特征在于:所述第一有源区和待测薄膜均为条状结构。
6.如权利要求1所述的可靠性测试结构,其特征在于:所述测试单元还包括第二有源区以及第二隔离结构,所述第二有源区以及第二隔离结构形成于所述衬底中且交替分布。
7.如权利要求6所述的可靠性测试结构,其特征在于:所述测试单元还包括至少一个辅助测试薄膜,所述辅助测试薄膜形成于至少部分所述第二有源区上。
8.如权利要求7所述的可靠性测试结构,其特征在于:所述第二有源区和辅助测试薄膜均为条状结构。
9.如权利要求6所述的可靠性测试结构,其特征在于:所述测试单元还包括至少一个第二冗余膜层,所述第二冗余膜层形成于所述第二隔离结构上方。
10.如权利要求9所述的可靠性测试结构,其特征在于:每个所述第二隔离结构上形成有至少一个第二冗余膜层。
11.如权利要求10所述的可靠性测试结构,其特征在于:所述第二冗余膜层为条状结构。
12.如权利要求9所述的可靠性测试结构,其特征在于:所述第一冗余膜层和第二冗余膜层的厚度大于等于30nm。
13.如权利要求1所述的可靠性测试结构,其特征在于:所述可靠性测试结构还包括多个导电插塞以及金属层,所述多个导电插塞形成于所述待测薄膜两端,所述金属层形成于导电插塞上方并通过所述导电插塞与所述待测薄膜电连接。
14.如权利要求1所述的可靠性测试结构,其特征在于:所述待测薄膜为金属硅化物。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201620554800.2U CN205723527U (zh) | 2016-06-02 | 2016-06-02 | 可靠性测试结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201620554800.2U CN205723527U (zh) | 2016-06-02 | 2016-06-02 | 可靠性测试结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN205723527U true CN205723527U (zh) | 2016-11-23 |
Family
ID=57301354
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201620554800.2U Expired - Fee Related CN205723527U (zh) | 2016-06-02 | 2016-06-02 | 可靠性测试结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN205723527U (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108630659A (zh) * | 2017-03-15 | 2018-10-09 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的检测结构及其制备方法、检测方法 |
CN117393543A (zh) * | 2023-12-11 | 2024-01-12 | 合肥晶合集成电路股份有限公司 | 半导体器件以及其测试方法 |
-
2016
- 2016-06-02 CN CN201620554800.2U patent/CN205723527U/zh not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108630659A (zh) * | 2017-03-15 | 2018-10-09 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的检测结构及其制备方法、检测方法 |
CN108630659B (zh) * | 2017-03-15 | 2020-05-15 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的检测结构及其制备方法、检测方法 |
CN117393543A (zh) * | 2023-12-11 | 2024-01-12 | 合肥晶合集成电路股份有限公司 | 半导体器件以及其测试方法 |
CN117393543B (zh) * | 2023-12-11 | 2024-03-26 | 合肥晶合集成电路股份有限公司 | 半导体器件以及其测试方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5918863B2 (ja) | 半導体ウェハのための欠陥モニタ構造体 | |
US7688083B2 (en) | Analogue measurement of alignment between layers of a semiconductor device | |
US20150221567A1 (en) | Alternating open-ended via chains for testing via formation and dielectric integrity | |
CN205723527U (zh) | 可靠性测试结构 | |
CN112289795A (zh) | 三维存储器的漏电分析方法及三维存储器 | |
JP2008218921A (ja) | 位置ずれ量の測定用パターンおよび測定方法、ならびに半導体装置 | |
CN205609515U (zh) | 可靠性测试结构 | |
US20080284452A1 (en) | Semiconductor device and method of measuring sheet resisitance of lower layer conductive pattern thereof | |
JP4746609B2 (ja) | 半導体装置及びその製造方法 | |
TW201636628A (zh) | 貫孔漏電與擊穿測試 | |
US9506965B2 (en) | Alternately arranged overlay marks having asymmetric spacing and measurement thereof | |
JP3741086B2 (ja) | 絶縁分離型半導体装置のための評価用半導体基板及び絶縁不良評価方法 | |
KR20000045895A (ko) | 테스트패턴 형성방법 | |
US6677608B2 (en) | Semiconductor device for detecting gate defects | |
JP2006344635A (ja) | 評価用半導体装置 | |
CN113314507B (zh) | 半导体器件的测试结构及漏电分析方法 | |
KR20090088158A (ko) | 반도체 소자의 테스트 패턴 및 그 형성 방법 | |
JP4087289B2 (ja) | 半導体装置およびその検査方法 | |
JPH10200071A (ja) | 半導体装置及び欠陥検出方法 | |
TWI252550B (en) | Test structure for semiconductor device | |
JP4306983B2 (ja) | コンタクト抵抗検査用素子 | |
CN113745124A (zh) | 测试结构及测试方法 | |
CN104576612A (zh) | 测试结构及其形成方法、测试结构的测试方法 | |
CN113644053A (zh) | 一种导电薄膜连续性的测试结构及方法 | |
JP2000114335A (ja) | 半導体装置の測定方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20161123 Termination date: 20190602 |
|
CF01 | Termination of patent right due to non-payment of annual fee |