TWI442465B - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
TWI442465B
TWI442465B TW100131339A TW100131339A TWI442465B TW I442465 B TWI442465 B TW I442465B TW 100131339 A TW100131339 A TW 100131339A TW 100131339 A TW100131339 A TW 100131339A TW I442465 B TWI442465 B TW I442465B
Authority
TW
Taiwan
Prior art keywords
pattern
film
formation region
semiconductor device
manufacturing
Prior art date
Application number
TW100131339A
Other languages
English (en)
Other versions
TW201216352A (en
Inventor
Yoshihiro Ogawa
Tatsuhiko Koide
Shinsuke Kimura
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW201216352A publication Critical patent/TW201216352A/zh
Application granted granted Critical
Publication of TWI442465B publication Critical patent/TWI442465B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/02068Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31127Etching organic layers
    • H01L21/31133Etching organic layers by chemical means
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B99/00Subject matter not provided for in other groups of this subclass
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Description

半導體裝置之製造方法
本實施形態係關於一種半導體裝置之製造方法。
本申請案享有於2010年10月6日申請之日本專利申請案號2010-226513之優先權之利益,該日本專利申請案之所有內容以參照之方式併入於此。
近年來,伴隨半導體元件之微細化,尋求形成具有未達微影之曝光析像極限之尺寸之圖案的方法。作為其方法之一,已知於虛設圖案(芯材)之側面形成側壁圖案,將該側壁圖案作為遮罩而進行被加工膜之蝕刻之方法。側壁圖案間之虛設圖案藉由濕式處理而去除。該濕式處理後之乾燥處理時,存在如下問題:因進入至側壁圖案間之化學藥品(或純水)之表面張力而使側壁圖案坍塌。
另一方面,已知將晶圓上之純水置換為表面張力小於純水之IPA(異丙醇)後使其乾燥以防止圖案坍塌之手法。然而,即便使用IPA,亦難以防止由上述方法所形成之微細圖案之坍塌。
本實施形態之半導體裝置之製造方法的特徵在於,該半導體裝置之構成為對被加工物設置有第1圖案之形成區域、及與上述第1圖案之形成區域鄰接且與上述第1圖案相比至少圖案寬度較寬或縱橫比較小之第2圖案之形成區域,該半導體裝置之製造方法包括以下步驟:形成於最表面配置具有第1接觸角之第1膜之上述第1圖案、及於最表面配置具有較上述第1接觸角小之第2接觸角之第2膜的上述第2圖案;藉由化學藥品而清洗所形成之上述第1圖案及第2圖案之形成區域,並以沖洗液進行沖洗;及使沖洗後之上述第1圖案及第2圖案乾燥。
根據本實施例,可提供一種於圖案加工後之清洗中能夠防止圖案坍塌之半導體裝置之製造方法。
(第1實施形態)
以下,一面參照圖1A~圖3,一面說明應用於形成作為第1實施形態之非揮發性半導體記憶裝置即NAND型快閃記憶體裝置等之線與間隙圖案之步驟之情形的例。再者,於以下圖式之記載中,相同或相似之部分以相同或相似之符號表示。但是,圖式為模式圖,各層之厚度之比率等與實際情況不同。
圖1A、1B表示本實施形態之實施清洗步驟及乾燥步驟時之半導體裝置之構成。圖1A表示沿圖1B之1A-1A線切斷後之部分之模式性剖面,圖1B表示圖案之形成區域之平面配置。圖1A、1B中,於構成半導體裝置之基板即半導體基板1上,作為平面佈局而以矩形狀設置有第1圖案2之形成區域3,且以與此鄰接並包圍第1圖案2之形成區域3之方式設置有第2圖案4之形成區域5。
第1圖案2為例如作為圖案寬度尺寸為30 nm以下且縱橫比為8以上之微細的線與間隙圖案而形成者。再者,圖案寬度尺寸在大於30 nm之情形時亦可使用,縱橫比亦在低於8之情形時亦可使用。與第1圖案2相比,第2圖案4係作為圖案寬度尺寸較大、且縱橫比較小之設定的圖案而形成者。
於將該等第1圖案2及第2圖案4應用於非揮發性記憶體等半導體裝置之情形時,例如,第1圖案2之形成區域3相當於形成有多個記憶體單元電晶體之記憶體單元區域,第2圖案4之形成區域5相當於形成有以包圍記憶體單元區域之方式配置之周邊電路之區域。第1圖案2之形成區域3亦可設置複數個,且設置成分別由第2圖案4之形成區域5包圍。又,第2圖案4除作為發揮電性功能之電路元件之圖案而設置外,亦可作為不發揮電性功能之虛設圖案而設置。
於使用有矽基板等之半導體基板1之上表面,形成有氧化矽膜等之絕緣膜6,於其上表面形成有構成第1圖案2及第2圖案4之被加工物即多晶矽膜等之被加工膜7,且於其上表面形成有氧化矽膜(SiO2 )或氮化矽膜(SiN)等之第2膜8。於第1圖案2之形成區域3之第2膜8之上表面,進而積層形成有多晶矽膜(Si)等之第1膜9。
圖3表示作為第1膜9、第2膜8而形成之各種膜經稀氫氟酸(DHF)處理後與水之接觸角。由該圖3而明確瞭解,作為第1膜9之多晶矽(Si)、非晶矽或單晶矽等之矽(Si)之接觸角較大而為78°左右。相較於此,作為第2膜8之氧化矽膜(SiO2 )或氮化矽膜(SiN)之接觸角分別為5°、18°左右之較小值。
以上述方式構成、且經清洗步驟及沖洗步驟而轉移至乾燥步驟時,最表面之接觸角於第1圖案2中變大,於第2圖案4中變小,故而根據接觸角之關係,沖洗水被吸引至接觸角較低之第2圖案4側,於第1圖案2側難以引起局部水殘留。藉此,可避免於形成有微細圖案之第1圖案2之形成區域3中因沖洗水等之表面張力而引起圖案坍塌。其後於進行化學藥品清洗時亦可保持上述接觸角之關係之情形時,可避免第1圖案2側之圖案坍塌。再者,第2圖案4側形成為即便於圖案上殘留有水亦不會引起圖案坍塌之縱橫比或圖案寬度尺寸。
其次,參照圖2A~2C,對形成圖1A所示之構成並實施清洗及乾燥之步驟之情形進行說明。
首先,如圖2A所示,於半導體基板1(圖示省略)上積層形成絕緣膜6、被加工膜7、第2膜8、及第1膜9。該情形時,絕緣膜6係成為對被加工膜7進行蝕刻加工時之阻擋層者,且係可取得與被加工膜7之選擇比之材料。
其次,如圖2B所示,利用光微影技術及側壁轉印技術等使抗蝕膜或遮罩圖案化。利用已圖案化之抗蝕膜或遮罩並藉由RIE(reactive ion etching,反應性離子蝕刻)法等乾式蝕刻加工第1膜9、第2膜8及被加工膜7而形成第1圖案2及第2圖案4。該狀態下,將第1圖案2形成為微細圖案,但由於為未浸於清洗液等中之狀態,故而不會發生因表面張力而導致之圖案坍塌。
其次,如圖2C所示,藉由光微影技術而塗佈抗蝕膜10,並以覆蓋第1圖案2之形成區域3且使第2圖案4之形成區域5露出之方式而圖案化。此時,即便顯影處理中包含有濕式處理,但由於第1圖案2之形成區域3由抗蝕膜10所覆蓋,故而不會發生圖案坍塌。繼而,該狀態下將抗蝕膜10作為遮罩,藉由乾式蝕刻或濕式蝕刻而去除第2圖案4上表面之第1膜9。藉此,成為於第1圖案2之最表面配置有第1膜9、且於第2圖案4之最表面配置有第2膜8之狀態。
此後,藉由乾式灰化或濕式處理而進行抗蝕膜10之剝離處理,繼而進行稀氫氟酸(DHF)之清洗處理及沖洗液之沖洗處理。此處,於以濕式處理進行抗蝕膜10之剝離處理之情形時,剝離後並未使第1圖案2及第2圖案4上在浸於剝離用之化學藥品中之濕式狀態下直接乾燥而是進入下一處理。將抗蝕膜10剝離後,成為於第1圖案2之最表面配置有接觸角較大之第1膜9、且於第2圖案之最表面配置有接觸角較小之第2膜8的狀態。此後連續地以DHF(稀氫氟酸)液之清洗處理而去除蝕刻之殘渣,並於其後進行之沖洗處理中,將沖洗液吸引至接觸角較小之第2圖案4側,從而於第1圖案2側之槽內成為無沖洗液局部殘留之狀態。
該狀態下,繼而執行旋轉乾燥等乾燥步驟,故而於第1圖案2之圖案間並未殘留沖洗液,從而可避免乾燥過程中因表面張力之應力而發生圖案坍塌。
於上述第1實施形態中,採用如下構成:於第1圖案2之最表面配置有接觸角較大之第1膜9,且於以包圍該第1圖案2之形成區域3之方式設置的第2圖案4之最表面配置有接觸角較小之第2膜8。藉此,即便於形成第1圖案2及第2圖案4之後實施清洗步驟、沖洗步驟及乾燥步驟之情形時,亦可將沖洗步驟中之沖洗液吸引至第2圖案4側而使第1圖案2側成為並無沖洗液局部殘留之狀態,從而可避免於乾燥步驟中第1圖案2坍塌。
(第2實施形態)
其次,參照圖4A~4C對第2實施形態進行說明。
本實施形態中,如圖4A所示,採用如下構成:於被加工物即矽基板11之上表面積層使用有氮化矽膜(SiN)之第1膜12,且於其上表面積層形成使用有TEOS(tetraethyl orthosilicate,正矽酸四乙酯)氧化膜之第2膜13。於加工步驟中,首先,如圖4A所示,於第2膜13之上表面塗佈抗蝕膜14而形成與第1圖案2、第2圖案4對應之圖案。此處,第2膜13之膜厚設定為大於第1圖案2之寬度尺寸之1/2,且第2圖案4之寬度尺寸設定為充分大於第1圖案2之寬度尺寸。又,抗蝕膜14之圖案化可藉由通常之光學微影技術而形成,亦可使用側壁轉印技術而形成。
其次,如圖4B所示,將抗蝕膜14作為遮罩加工第2膜13、第1膜12及矽基板11而形成第1圖案2及第2圖案4。此處,以RIE法之乾式蝕刻進行加工,於矽基板11上形成特定深度之渠溝11a。
此後,剝離抗蝕膜14,並繼續藉由等向性之蝕刻處理而蝕刻第2膜13即氧化矽膜。該情形時,於抗蝕劑之剝離步驟中,若僅進行硫酸過氧化氫水清洗液(SPM)處理,則於水洗後之旋轉乾燥時恐有發生第1圖案2倒塌之虞,故而於SPM處理之後不乾燥而進行DHF處理。然後,繼續藉由等向性蝕刻而選擇性去除第1圖案2之第2膜13,且不完全去除第2圖案4之第2膜13,使其作為端部藉由等向性蝕刻去除後之第2膜13a而殘存。此係根據上述第2膜13之膜厚與第1圖案2之圖案寬度尺寸之關係而獲得者。
該結果為,第1圖案2之最表面之接觸角成為第1膜12即氮化矽膜之接觸角,第2圖案4之最表面之接觸角成為第2膜13a即TEOS氧化膜亦即氧化矽膜之接觸角,故而如圖3所示,第1膜12之接觸角相對大於第2膜13a之接觸角,從而以與第1實施形態相同之方式可抑制乾燥步驟中之第1圖案2之坍塌。
根據上述第2實施形態,與第1實施形態同樣地亦使第1圖案2之最表面之第1膜12的接觸角大於第2圖案4之最表面之第2膜13a的接觸角,故而於自清洗至乾燥步驟之步驟中,可抑制因表面張力而發生第1圖案2之圖案坍塌。
(第3實施形態)
其次,參照圖5A~圖8對第3實施形態進行說明。本實施形態中,對圖案形成後露出於最表面之氧化膜系之膜執行選擇性撥水化(矽化)之撥水化(矽化)製程而將其改質為使第1圖案2之最表面之接觸角變大。撥水化製程係將矽烷偶合劑供給至第1圖案2之表面而引起矽烷偶合反應,藉此使表面撥水化。
本實施形態中,使用如圖6所示之用以執行撥水化製程之表面處理裝置。該表面處理裝置包含基板保持旋轉部100及化學藥品等供給部200。基板保持旋轉部100之構成為,於構成處理室之旋轉杯101內包含支撐於旋轉軸102上之旋轉底座103及夾頭銷104。旋轉軸102係以沿大致鉛垂方向延伸之方式設置,於旋轉軸102之上端安裝有圓盤狀之旋轉底座103。旋轉軸102及旋轉底座103可藉由未圖示之馬達而旋轉。夾頭銷104設置於旋轉底座103之周緣部,並對形成半導體裝置之矽基板21加以保持。
化學藥品等供給部200對配置於旋轉底座103上之矽基板21之表面中央部供給化學藥品。供給之化學藥品係用以去除蝕刻殘渣、顆粒或金屬之清洗液、作為撥水化處理液之矽烷偶合劑(例如HMDS;hexa methyl disilazane,六甲基乙矽氮烷)、超純水、異丙醇(IPA)或氫氟醚(HFE)等之溶劑等。IPA係經由供給線201而供給,且自噴嘴202噴出至矽基板21上。超純水係經由供給線203而供給,且自噴嘴204噴出至矽基板21上。
清洗液(化學藥品)只要係稀氫氟酸(DHF)、氨過氧化氫水清洗液(SC1)、鹽酸過氧化氫水清洗液(SC2)、或硫酸過氧化氫水清洗液(SPM)等一般性但具有作為目的之清洗功能者則並無限定。亦可同時或連續地投入複數之化學藥品。該清洗液係經由供給線205而供給,且自噴嘴206噴出至矽基板21上。矽烷偶合劑(撥水化處理液)係經由供給線207而供給,且自噴嘴208噴出至矽基板21上。又,雖未圖示,但配置有用以去除形成於矽基板21上之撥水性保護膜之準分子UV(紫外光)單元。
於旋轉底座103上載置有矽基板21,在以夾頭銷104夾緊之狀態下,若自化學藥品等供給部200向矽基板21之表面之旋轉中心附近供給液體,則液體會向矽基板21之半徑方向擴散。又,基板保持旋轉部100可進行矽基板21之旋轉乾燥。沿矽基板21之半徑方向飛散之多餘之液體被旋轉杯101捕獲並經由廢液管105排出。
其次,參照圖7之加工順序,對使用表面處理裝置執行之化學藥品等之清洗、沖洗、撥水化處理、乾燥等步驟之進展進行說明。
首先,將半導體基板即矽基板21加工至特定之狀態後載置於表面處理裝置之旋轉底座103上,以夾頭銷104固定而導入至裝置內(S101)。該情形時,矽基板21上形成有特定之膜,第1及第2圖案成為藉由RIE法之乾式蝕刻而形成之特定之狀態。
其次,對矽基板21進行以清洗為主體之化學藥品處理(S102)。清洗液為上述化學藥品,藉由化學藥品等供給部200而供給至矽基板21上。其後,於矽基板21被化學藥品濡濕之狀態下連續地進行純水沖洗處理及醇類沖洗處理(S103、S104)。該等沖洗處理中,自化學藥品等供給部200將超純水及IPA供給至矽基板21上。
此後,對被IPA濡濕之狀態之矽基板21之上表面進行撥水化處理(S105),進而繼續進行醇類沖洗處理、純水沖洗處理(S106、S107)。藉此,使矽基板21之第1圖案2之最表 面選擇性撥水化而改質成為較第2圖案4之最表面大的接觸角。該狀態下,第1圖案2之形成區域3中液體並未殘存於圖案內部,而是成為被吸引至第2圖案4側之狀態。該結果為,即便實施乾燥處理(S108)亦可防止因表面張力而導致之圖案坍塌。乾燥處理後於表面處理裝置(清洗裝置)內實施準分子UV處理(未圖示),藉此可去除使第1圖案2之最表面撥水化所形成之撥水性保護膜(S109)而獲得潔淨之表面。
圖8係表示各種膜經如上所述之處理後進行撥水化處理之情形之乾燥後的與水之接觸角。此處,作為膜種,顯示有裸矽(bare-Si)、多晶矽(poly-Si)、熱氧化矽膜(th-SiO2 )、TEOS氧化膜、氮化矽膜(SiN)。如第1實施形態之圖3所示,作為未進行撥水化處理之膜原本之接觸角,例如於氧化矽膜為5°左右,但經撥水化處理而於熱氧化矽膜為70°以上,於TEOS氧化膜為80°以上。又,對於氮化矽膜,亦可知未進行撥水化處理之狀態下為18°,而進行撥水化處理後變化為46°左右。亦即,矽之氧化膜系與氮化膜系之間,進行撥水化處理之前與之後接觸角之大小關係逆轉。
其次,參照圖5A~5C,對具體的加工對象之構成進行說明。
首先,如圖5A所示,於矽基板21上,依序積層形成有氧化矽膜22、多晶矽膜23、氧化矽膜24及低溫之氮化矽膜25。氮化矽膜25係作為加工用之硬遮罩而發揮功能者,藉 由光微影技術或側壁轉印技術等而形成為與第1圖案2及第2圖案4對應之圖案,且其厚度設定為大於第1圖案2之寬度尺寸之1/2。
其次,如圖5B所示,以RIE法之乾式蝕刻處理,使用作為硬遮罩之氮化矽膜25來蝕刻氧化矽膜24、多晶矽膜23、氧化矽膜22,繼而將矽基板21蝕刻至特定深度而形成渠溝21a。至此為止之步驟係將半導體基板導入至表面處理裝置(S101)前實施之處理。
繼而,如圖5C所示,為去除蝕刻處理中產生之加工廢棄物,實施稀氫氟酸(DHF)處理作為化學藥品處理(S102)即清洗液之處理。此時,露出於第1圖案2之最表面之第2膜即低溫氮化矽膜25藉由等向性蝕刻而去除,露出於第2圖案4之最表面之氮化矽膜25成為殘留之狀態。該結果為,成為於第1圖案2之最表面配置有氧化矽膜24、且於第2圖案4之最表面配置有氮化矽膜25a之狀態。
該情形時,上述構成成為第1圖案2之最表面之氧化矽膜24之接觸角小於第2圖案4之最表面之氮化矽膜25a之接觸角的狀態。此後,經純水沖洗處理及醇類沖洗處理,於DHF處理後進行矽烷偶合劑之撥水化(矽化)處理(S103~S105)。藉此,可使氧化矽膜24選擇性地高撥水化。即,第1圖案2之最表面之接觸角大於第2圖案4之最表面之接觸角,從而可將氧化矽膜24改質為第1膜。此後,經醇類沖洗處理及純水沖洗處理後進行乾燥處理(S106~S108),藉此可抑制第1圖案2乾燥時之圖案坍塌。
根據上述第3實施形態,藉由對第1圖案2之最表面之氧化矽膜24進行撥水化處理而將其改質為使接觸角大於第2圖案4之最表面之氮化矽膜25a的接觸角,故而即便於膜原本之接觸角較小之情形時,亦可控制為藉由撥水化處理而使第1圖案2之最表面之接觸角變大,藉此,可減少防止第1圖案2坍塌時之膜依存性而提高加工之自由度。
(第4實施形態)
其次,參照圖9A~圖10對第4實施形態進行說明。本實施形態中,除第3實施形態中說明之撥水化處理外,於撥水化處理前進行氧化處理,以此進一步促進由矽系之膜或氮化矽膜之表面之撥水化而引起之接觸角的變化。
本實施形態中,圖6所示之表面處理裝置之構成中,於化學藥品等供給部200之構成中,進而設置有供給顯影液之供給線及噴嘴,並且設置有供給用以進行氧化處理之氧化劑之噴嘴。
作為用作氧化劑之化學藥品,為例如抗蝕劑溶解速度極慢且實質上抗蝕劑非溶解性之化學藥品、氨過氧化氫水清洗液(SC1)、鹽酸過氧化氫水清洗液(SC2)、硫酸(H2 SO4 )、過氧化氫水(H2 O2 )或臭氧溶解水(10ppm以下)等。又,藉由進行氧化處理而發揮效果者係成為對象之膜,為氧化矽膜以外之膜,例如矽系之多晶矽膜或非晶矽膜等、且氮化矽膜等。然後,使第1圖案2側露出而選擇性地進行氧化處理,藉此即便對第1圖案2及第2圖案4之兩方進行其後之撥水化處理,亦可促進經氧化處理後之側之第1圖案2的選擇 性撥水化,從而可加大其最表面之接觸角。
其次,採用圖9A、9B之構成例對本實施形態之加工處理進行概略地說明,關於加工步驟之進展,參照圖10進行說明。
圖9A中,顯示與第1實施形態所示之構成為相似之構成。本實施形態中,於使用有矽基板等之半導體基板之上表面,形成有氧化矽膜等之絕緣膜6,於其上表面,與上述同樣地形成有構成第1圖案2及第2圖案4之被加工物即多晶矽膜等之被加工膜7,且於其上表面形成有氮化矽膜31。
氮化矽膜31經此後之處理步驟而改質為使第1圖案2之最表面之接觸角選擇性變大,其結果為,作為第1膜而發揮功能,第2圖案4之最表面之接觸角成為與氮化矽膜原本之接觸角相近之值,並作為第2膜而發揮功能。
圖9A之狀態對應於圖10所示之步驟之進展中之半導體基板的導入(S201)。首先,於上述膜構成中利用光微影技術及側壁轉印技術等使抗蝕劑圖案化,藉由RIE法等之乾式蝕刻而加工氮化矽膜31及被加工膜7,形成第1圖案2及第2圖案4。其次,藉由光微影技術而塗佈抗蝕膜32,並以覆蓋第2圖案4之形成區域5且使第1圖案2之形成區域3露出之方式進行曝光。至此為止之步驟係導入半導體基板之前所執行之加工步驟。於上述狀態下,不實施顯影而直接載置於表面處理裝置之旋轉底座103上,並以夾頭銷104固定。
此後,如圖9B所示,進行顯影處理及沖洗處理而形成使 第1圖案2側露出並覆蓋第2圖案4側之抗蝕膜32之圖案(S202、S203)。該狀態下,以顯影液去除第1圖案部分之抗蝕劑,其後,將第1圖案2側之顯影液用沖洗液置換而使槽內成為充滿沖洗液之狀態。
其次,作為對矽基板之化學藥品處理,不使其乾燥而進行清洗處理(S204)及氧化處理(S205)。清洗處理係進行與第3實施形態之化學藥品處理相同之處理,並隨後繼續進行氧化處理。氧化處理中,自噴嘴供給上述氧化劑。於第1圖案2之最表面配置有氮化矽膜31或氧化矽膜以外之膜即多晶矽膜等矽系膜之情形時,供給氧化劑並改質。藉此,於RIE加工等中產生之懸垂鍵等經OH基修飾,並於此後之撥水化處理中易形成撥水性保護膜。
此後,以與第3實施形態相同之方式,不使其乾燥而連續地進行純水沖洗處理及醇類沖洗處理(S206、S207),繼而實施撥水化處理(S208)。撥水化處理中,促進於進行上述氧化處理之第1圖案2側形成撥水性保護膜,故而第1圖案2之最表面之接觸角可大於第2圖案4之接觸角。
其次,實施醇類沖洗處理(S209)、純水沖洗處理(S210)。藉此,使矽基板之第1圖案2之形成區域3選擇性撥水化而加大接觸角。該狀態下實施乾燥處理(S211),以防止因表面張力而導致之圖案坍塌。乾燥處理後於表面處理裝置內實施準分子UV處理(未圖示),藉此可去除使第1圖案2之最表面之氮化矽膜31撥水化所形成之撥水性保護膜(S212)而獲得潔淨之表面。再者,於上述步驟中,抗蝕膜32之去除例如亦可於撥水化處理之前藉由非氧化性之濕式處理而實施。
根據上述第4實施形態,於第1圖案2及第2圖案4之最表面形成有氮化矽膜31,對第1圖案2之氮化矽膜31之表面選擇性地進行氧化處理而形成易撥水化之狀態,因此可對相同氮化矽膜31進行撥水化處理而並設定為不同之接觸角,藉此,亦可於乾燥步驟中不發生圖案坍塌而加工第1圖案2。該結果為,使用相同膜種即氮化矽膜31作為第1膜及第2膜並選擇性地進行氧化處理而可改質為於撥水化處理時成為不同之接觸角,因此由於製程上之制約而無法配置不同膜種之情形等亦成為有效之手段。
(第5實施形態)
圖11及圖12係表示第5實施形態者,本實施形態係藉由離子佈植而使表面改質且使接觸角變化者。例如,若對矽之表面佈植硼(B;硼)離子,則如圖12所示可確認,經離子佈植之側之表面與水的接觸角成為12°左右,其與未佈植之矽之表面之接觸角78°左右相比而大幅降低。
圖11係表示進行離子佈植時之剖面構造者,其係與第1實施形態相似之構成之例。本實施形態中,於使用有矽基板等之半導體基板之上表面,形成有氧化矽膜等之絕緣膜6,於其上表面,與上述同樣地形成有構成第1圖案2及第2圖案4之被加工物即多晶矽膜等之被加工膜7,且於其上表面形成有使用有氧化矽膜或氮化矽膜之絕緣膜33,進而於其上表面形成有多晶矽膜34。
為對第2圖案4之最表面之多晶矽膜34選擇性地進行離子佈植,塗佈抗蝕膜35並以覆蓋第1圖案2側之方式使其圖案化。該狀態下,將抗蝕膜35作為遮罩而對第2圖案4側之多晶矽膜34選擇性佈植硼離子。
多晶矽膜34經上述離子佈植步驟而被處理成使第2圖案4之最表面之接觸角選擇性變小,此結果為,使其作為第2膜而發揮功能,第1圖案2之最表面之接觸角仍維持多晶矽膜34原本之接觸角,並作為第1膜而發揮功能。
此後,剝離抗蝕劑後進行用以連續地去除加工廢棄物之DHF等之清洗時,成為第1圖案2之最表面之接觸角大於第2圖案4之最表面之接觸角的狀態,故而可不發生因表面張力所導致之圖案坍塌而實施乾燥步驟。
(其他實施形態)
除上述實施形態中已說明之情形外,亦可進行如下之變形。
第2圖案4之形成區域5除上述實施形態所示之包圍第1圖案2之形成區域3的構成外,亦可為如下構成:配置成使第1圖案2之形成區域3之一個以上之邊部開放的狀態,且若藉由與第1圖案2之形成區域3鄰接配置而可形成使化學藥品或水難以滯留於第1圖案2之最表面而是被吸引至第2圖案4側之狀態則較佳。
根據第1膜、第2膜為何種膜種而選擇使用上述第1實施形態至第5實施形態之任一者,藉此可不發生微細之第1圖案2之坍塌而執行乾燥步驟。
上述各實施形態中,當撥水化處理中所用之化學藥品係與水可直接置換者之情形時,可省略於撥水化處理之後進行之醇類沖洗處理。
第5實施形態中,由離子佈植引起之表面改質而使接觸角變化之離子種亦可使用硼以外者。該情形時,可根據所佈植之離子種而設定所需之接觸角,因此根據配置於第1圖案2或第2圖案4之最表面之膜之種類或可採用之製程而選擇使用離子種,藉此可防止第1圖案2之坍塌。
對本發明之幾個實施形態進行了說明,但該些實施形態係作為示例而提出者,並非意圖限定發明之範圍。該些新穎之實施形態可以其他各種形態進行實施,可於不脫離發明之主旨之範圍內進行各種省略、替換、變更。該些實施形態或其變形包含於發明之範圍或主旨中,並且包含於申請專利範圍所記載之發明及其均等之範圍內。
1‧‧‧半導體基板
2‧‧‧第1圖案
3‧‧‧第1圖案2之形成區域
4‧‧‧第2圖案
5‧‧‧第2圖案4之形成區域
6、33‧‧‧絕緣膜
7‧‧‧被加工膜
8、13、13a‧‧‧第2膜
9、12‧‧‧第1膜
10、14、32、35‧‧‧抗蝕膜
11...矽基板
11a、21a...渠溝
21...矽基板
22、24...氧化矽膜
23...多晶矽膜
25、25a、31...氮化矽膜
34...多晶矽膜
100...基板保持旋轉部
101...旋轉杯
102...旋轉軸
103...旋轉底座
104...夾頭銷
105...廢液管
200...化學藥品等供給部
201、203、205、207...供給線
202、204、206、208...噴嘴
S101~S109、S201~S212...步驟
圖1A係第1實施形態之模式縱剖面圖,圖1B係平面佈局圖。
圖2A~2C係第1實施形態之製造步驟之各步驟的模式縱剖面圖。
圖3係表示第1實施形態之膜之種類與接觸角之關係的圖。
圖4A~4C係第2實施形態之製造步驟之各步驟的模式縱剖面圖。
圖5A~5C係第3實施形態之製造步驟之各步驟的模式縱 剖面圖。
圖6係第3實施形態之半導體基板之表面處理裝置的概略構成圖。
圖7係表示第3實施形態之半導體基板之處理順序的圖。
圖8係表示第3實施形態之撥水化處理後之膜之種類與接觸角之關係的圖。
圖9A、9B係第4實施形態之製造步驟之各步驟的模式縱剖面圖。
圖10係表示第4實施形態之半導體基板之處理順序的圖。
圖11係第5實施形態之模式縱剖面圖。
圖12係表示第5實施形態之因離子佈植之有無而產生之接觸角之關係的圖。
1...半導體基板
2...第1圖案
4...第2圖案
6...絕緣膜
7...被加工膜
8...第2膜
9...第1膜

Claims (20)

  1. 一種半導體裝置之製造方法,其特徵在於:該半導體裝置之構成為對被加工物設置第1圖案之形成區域、及與上述第1圖案之形成區域鄰接且與上述第1圖案相比至少圖案寬度較寬或縱橫比較小之第2圖案之形成區域;該半導體裝置之製造方法包括以下步驟:形成於最表面配置有具有第1接觸角之第1膜之上述第1圖案、及於最表面配置有具有較上述第1接觸角小之第2接觸角之第2膜的上述第2圖案;藉由化學藥品清洗所形成之上述第1圖案及第2圖案之形成區域,並以沖洗液進行沖洗;及使沖洗後之上述第1圖案及第2圖案乾燥。
  2. 如請求項1之半導體裝置之製造方法,其中於形成上述第1圖案及上述第2圖案之步驟中包括以下步驟:於上述被加工物之上表面形成具有上述第2接觸角之上述第2膜,進而形成具有上述第1接觸角之上述第1膜;對上述第1圖案之形成區域及上述第2圖案之形成區域中之上述第2膜、上述第1膜及上述被加工物進行圖案加工;及於上述圖案加工之後以覆蓋上述第1圖案之形成區域之方式使抗蝕膜圖案化,選擇性去除露出於上述第2圖案之形成區域之上述第1膜,以使上述第1膜露出於上述 第1圖案之最表面,且使上述第2膜露出於上述第2圖案之最表面之方式進行加工。
  3. 如請求項2之半導體裝置之製造方法,其中上述第1膜係多晶矽膜、非晶矽膜、單晶矽膜中之任一者,上述第2膜係氧化矽膜或氮化矽膜。
  4. 如請求項2之半導體裝置之製造方法,其中上述第1圖案係使用側壁轉印技術而形成。
  5. 如請求項1之半導體裝置之製造方法,其中形成上述第1圖案及上述第2圖案之步驟包括以下步驟:於上述被加工物之上表面形成具有上述第1接觸角之上述第1膜,進而以較上述第1圖案之寬度尺寸之一半厚的膜厚而形成具有上述第2接觸角之上述第2膜;對上述第1圖案之形成區域及上述第2圖案之形成區域中之上述第2膜、上述第1膜及上述被加工物進行圖案加工;及於上述圖案加工之後對上述第2膜進行等向性蝕刻,由此殘留上述第2圖案之形成區域中之上述第2膜並去除上述第1圖案之形成區域中之上述第2膜而使上述第1膜露出。
  6. 如請求項5之半導體裝置之製造方法,其中上述第1膜係氮化矽膜,且上述第2膜係氧化矽膜。
  7. 如請求項5之半導體裝置之製造方法,其中於上述圖案加工之後對上述第2膜進行等向性蝕刻之步驟中,進行 濕式蝕刻處理。
  8. 如請求項1之半導體裝置之製造方法,其中形成上述第1圖案及上述第2圖案之步驟包括以下步驟:於上述被加工物之上表面形成第1層,進而以較上述第1圖案之寬度尺寸之一半厚的膜厚而形成第2層;對上述第1圖案之形成區域及上述第2圖案之形成區域中之上述第2層、上述第1層及上述被加工物進行圖案加工;及於上述圖案加工之後對上述第2層進行等向性蝕刻,由此殘留上述第2圖案之形成區域中之上述第2層並去除上述第1圖案之形成區域中之上述第2層而使上述第1層露出;及藉由撥水化劑而對露出於上述第1圖案之形成區域之上述第1層選擇性地進行撥水化處理,獲得具有上述第1接觸角之上述第1膜,並且獲得上述第2圖案之形成區域之最表面之上述第2層作為具有上述第2接觸角之上述第2膜。
  9. 如請求項8之半導體裝置之製造方法,其中上述第1層係氧化矽膜,且上述第2層係氮化矽膜。
  10. 如請求項8之半導體裝置之製造方法,其中上述撥水化處理係將矽烷偶合劑供給至上述第1層之表面而引起矽烷偶合反應,從而加大上述第1層之接觸角。
  11. 如請求項10之半導體裝置之製造方法,其中於引起上述 矽烷偶合反應之處理之前後進行醇類沖洗處理。
  12. 如請求項1之半導體裝置之製造方法,其中形成上述第1圖案及上述第2圖案之步驟包括以下步驟:於最表面形成非氧化膜系之膜;對上述第1圖案之形成區域及上述第2圖案之形成區域中之上述非氧化膜系之膜及上述被加工物進行圖案加工;於上述圖案加工之後,以覆蓋上述第2圖案之形成區域之方式使抗蝕膜圖案化;於上述圖案化後不使自上述抗蝕膜露出之上述第1圖案之形成區域之表面乾燥而選擇性地進行氧化處理;及不使露出於上述第1圖案之形成區域之經氧化處理後的上述非氧化系之膜乾燥,而藉由撥水化劑選擇性地進行撥水化處理而獲得上述第1膜,並且獲得上述第2圖案之形成區域之最表面的上述非氧化膜系之膜作為上述第2膜。
  13. 如請求項12之半導體裝置之製造方法,其中上述非氧化膜系之膜係氮化矽膜。
  14. 如請求項12之半導體裝置之製造方法,其中上述撥水化處理係將矽烷偶合劑供給至經氧化處理後之上述非氧化膜系之膜之表面而引起矽烷偶合反應,從而加大上述非氧化膜系之膜之接觸角。
  15. 如請求項14之半導體裝置之製造方法,其中於引起上述矽烷偶合反應之處理之前後進行醇類沖洗處理。
  16. 如請求項1之半導體裝置之製造方法,其中形成上述第1圖案及上述第2圖案之步驟包括以下步驟:於最表面形成改質用膜;對上述第1圖案之形成區域及上述第2圖案之形成區域中之上述改質用膜及上述被加工物進行圖案加工;於上述圖案加工之後,以覆蓋上述第1圖案之形成區域之方式使抗蝕膜圖案化,對露出之上述第2圖案之形成區域之表面選擇性地佈植離子而改質為表面之接觸角不同之狀態。
  17. 如請求項16之半導體裝置之製造方法,其中上述改質用膜係使用多晶矽膜,且上述佈植之離子種係使用硼(B)離子。
  18. 如請求項1之半導體裝置之製造方法,其中上述第1圖案之形成區域係作為非揮發性記憶體之記憶體單元區域而設置,且作為上述第1圖案而形成線與間隙圖案。
  19. 如請求項18之半導體裝置之製造方法,其中上述第2圖案之形成區域係作為形成於上述非揮發性記憶體之記憶體單元區域之周圍的周邊電路區域而設置。
  20. 如請求項18之半導體裝置之製造方法,其中上述第1圖案係以側壁轉印技術而形成。
TW100131339A 2010-10-06 2011-08-31 Manufacturing method of semiconductor device TWI442465B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010226513A JP5622512B2 (ja) 2010-10-06 2010-10-06 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW201216352A TW201216352A (en) 2012-04-16
TWI442465B true TWI442465B (zh) 2014-06-21

Family

ID=45925461

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100131339A TWI442465B (zh) 2010-10-06 2011-08-31 Manufacturing method of semiconductor device

Country Status (4)

Country Link
US (1) US8399357B2 (zh)
JP (1) JP5622512B2 (zh)
KR (1) KR101276948B1 (zh)
TW (1) TWI442465B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9647066B2 (en) 2012-04-24 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy FinFET structure and method of making same
JP6240404B2 (ja) 2013-05-09 2017-11-29 アーゼッド・エレクトロニック・マテリアルズ(ルクセンブルグ)ソシエテ・ア・レスポンサビリテ・リミテ リソグラフィー用リンス液およびそれを用いたパターン形成方法
JP2019160871A (ja) 2018-03-08 2019-09-19 東芝メモリ株式会社 半導体装置の製造方法および半導体記憶装置
CN113889405A (zh) 2020-07-02 2022-01-04 长鑫存储技术有限公司 半导体结构的处理方法及形成方法
JP7411818B2 (ja) * 2020-07-02 2024-01-11 チャンシン メモリー テクノロジーズ インコーポレイテッド 半導体構造の処理方法及び形成方法
WO2023068133A1 (ja) * 2021-10-22 2023-04-27 株式会社Screenホールディングス 基板処理方法と基板処理装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100511928B1 (ko) 1998-11-26 2005-10-26 주식회사 하이닉스반도체 세정액 제거방법
US20020174882A1 (en) 2001-05-25 2002-11-28 Dainippon Screen Mfg. Co., Ltd. Substrate processing apparatus and substrate processing method
KR100476924B1 (ko) * 2002-06-14 2005-03-17 삼성전자주식회사 반도체 장치의 미세 패턴 형성 방법
KR20060103651A (ko) * 2005-03-28 2006-10-04 삼성전자주식회사 반도체 소자 제조용 포토레지스트 패턴 형성 방법
JP4921723B2 (ja) 2005-04-18 2012-04-25 株式会社東芝 半導体装置の製造方法
JP2007073684A (ja) * 2005-09-06 2007-03-22 Toshiba Corp パターン形成方法
JP2008041722A (ja) 2006-08-02 2008-02-21 Dainippon Screen Mfg Co Ltd 基板処理方法および基板処理装置
JP4996155B2 (ja) * 2006-07-18 2012-08-08 株式会社東芝 半導体装置及びその製造方法
JP5186255B2 (ja) 2007-03-20 2013-04-17 富士フイルム株式会社 レジスト表面疎水化用樹脂、その製造方法及び該樹脂を含有するポジ型レジスト組成物
US7838425B2 (en) * 2008-06-16 2010-11-23 Kabushiki Kaisha Toshiba Method of treating surface of semiconductor substrate
KR20100006012A (ko) * 2008-07-08 2010-01-18 주식회사 하이닉스반도체 스페이서 패터닝 과정을 이용한 반도체 소자의 미세 패턴형성 방법
JP5404361B2 (ja) 2009-12-11 2014-01-29 株式会社東芝 半導体基板の表面処理装置及び方法
JP5404364B2 (ja) 2009-12-15 2014-01-29 株式会社東芝 半導体基板の表面処理装置及び方法
JP5424848B2 (ja) 2009-12-15 2014-02-26 株式会社東芝 半導体基板の表面処理装置及び方法

Also Published As

Publication number Publication date
KR101276948B1 (ko) 2013-06-19
JP2012080033A (ja) 2012-04-19
US8399357B2 (en) 2013-03-19
US20120088357A1 (en) 2012-04-12
JP5622512B2 (ja) 2014-11-12
TW201216352A (en) 2012-04-16
KR20120035856A (ko) 2012-04-16

Similar Documents

Publication Publication Date Title
TWI604517B (zh) Substrate processing apparatus, substrate processing method and substrate processing liquid
JP5404361B2 (ja) 半導体基板の表面処理装置及び方法
TWI442465B (zh) Manufacturing method of semiconductor device
TWI431682B (zh) Surface treatment method of semiconductor substrate
JP5424848B2 (ja) 半導体基板の表面処理装置及び方法
TWI399803B (zh) Semiconductor device manufacturing method
US20200251356A1 (en) Semiconductor manufacturing apparatus and manufacturing method of semiconductor device
JP2005236083A (ja) 半導体装置の製造方法
KR100800944B1 (ko) 플래시 메모리의 게이트 전극 제조방법