TWI434329B - Epitaxial structure with etch stop layer and its manufacturing method - Google Patents

Epitaxial structure with etch stop layer and its manufacturing method Download PDF

Info

Publication number
TWI434329B
TWI434329B TW099145520A TW99145520A TWI434329B TW I434329 B TWI434329 B TW I434329B TW 099145520 A TW099145520 A TW 099145520A TW 99145520 A TW99145520 A TW 99145520A TW I434329 B TWI434329 B TW I434329B
Authority
TW
Taiwan
Prior art keywords
layer
stop layer
etch stop
epitaxial structure
epitaxial
Prior art date
Application number
TW099145520A
Other languages
English (en)
Other versions
TW201227803A (en
Original Assignee
Nat Univ Chung Hsing
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nat Univ Chung Hsing filed Critical Nat Univ Chung Hsing
Priority to TW099145520A priority Critical patent/TWI434329B/zh
Priority to US13/331,423 priority patent/US8603886B2/en
Priority to CN201110428930.3A priority patent/CN102569551B/zh
Priority to KR1020110139891A priority patent/KR101341824B1/ko
Publication of TW201227803A publication Critical patent/TW201227803A/zh
Application granted granted Critical
Publication of TWI434329B publication Critical patent/TWI434329B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Weting (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

具蝕刻停止層的磊晶結構及其製造方法
本發明是有關於一種半導體基板，特別是指一種具蝕刻停止層的磊晶結構及其製造方法。
在製作光電元件時所選用適合作為磊晶的基板，往往卻有例如傳熱能力不佳或無導電能力等缺點，因此為了同時兼顧光電元件磊晶層結構的磊晶品質，在製造磊晶層結構的過程中，常見的一道製程是將該基板移除剝離，以利磊晶層結構的性能提昇。
為了讓該基板容易自該磊晶層結構上移除剝離，通常於該基板與磊晶層結構間形成一犧牲層，透過蝕刻移除該犧牲層，達到容易地自該磊晶層結構上移除剝離該基板的功效。
但是，在蝕刻移除該犧牲層時，容易過度蝕刻至該光電元件磊晶層結構，經常會損及該光電元件磊晶層結構，而造成光電元件品質下降。
因此，本發明之目的，即在提供一種可以保護磊晶結構的具蝕刻停止層的磊晶結構的製造方法。
因此，本發明之目的，即在提供一種可以保護磊晶結構的具蝕刻停止層的磊晶結構。
於是，本發明具蝕刻停止層的磊晶結構的製造方法，包含以下步驟：首先，於一第一基板上成長一圖樣化犧牲層，該第一基板部分面積露出，未受該圖樣化犧牲層遮蓋，接著，於該第一基板部分露出面積與圖樣化犧牲層上，側向磊晶成長一暫時磊晶層，而後，於該暫時磊晶層上成長一蝕刻停止層，再來，於該蝕刻停止層上成長一磊晶結構層。
於是，本發明具蝕刻停止層的磊晶結構，包含：一第一基板、一圖樣化犧牲層、一暫時磊晶層、一蝕刻停止層，及一磊晶結構層。該圖樣化犧牲層成長於該第一基板上，該第一基板部分面積露出，未受該圖樣化犧牲層遮蓋，該暫時磊晶層側向磊晶成長於該第一基板部分露出面積與圖樣化犧牲層上，該蝕刻停止層成長於該暫時磊晶層上，該磊晶結構層成長於該蝕刻停止層上。
本發明之功效在於透過該蝕刻停止層形成於該磊晶結構層的下方，因此，後續在蝕刻移除該圖樣化犧牲層、該暫時磊晶層時，不至過度蝕刻該磊晶結構層，進而維持光電元件品質。
有關本發明之前述及其他技術內容、特點與功效，在以下配合參考圖式之較佳實施例的詳細說明中，將可清楚的呈現。
參閱圖1，本發明具蝕刻停止層的磊晶結構及其製造方法之較佳實施例包含以下步驟：配合參閱圖2，步驟10中，於一第一基板2上成長一圖樣化犧牲層3，該第一基板2如矽基板、藍寶石基板(Al2 O3 ，sapphire)、碳化矽基板、砷化鎵等，該第一基板2部分面積露出，未受該圖樣化犧牲層3遮蓋，在本較佳實施例中，該圖樣化犧牲層3為氧化物，在本較佳實施例中為氧化矽(SiO2 )。
配合參閱圖3，步驟11中，於該第一基板2部分露出面積與圖樣化犧牲層3上，側向磊晶成長一暫時磊晶層4，在本較佳實施例中，該暫時磊晶層4為氮化鎵(GaN)。
配合參閱圖4，步驟12中，於該暫時磊晶層4上成長一蝕刻停止層5，該暫時磊晶層4的蝕刻速率大於該蝕刻停止層5蝕刻速率的五倍，且該蝕刻停止層5為含鋁之氮化物的材料製成，且厚度大於0.001微米，該蝕刻停止層5的磊晶溫度範圍為500℃至1200℃間。
更進一步詳述的是，該蝕刻停止層5鋁含量大於5%，如氮化鋁、氮化鋁銦鎵等。
值得一提的是，參閱圖10、圖11與圖12，該磊晶結構也可以還包含一成長於該暫時磊晶層4上的一複合停止層8，該複合停止層8可以位於該暫時磊晶層4與該蝕刻停止層5間，也可以位於該蝕刻停止層5與一磊晶結構層6間，或是在前述兩個位置皆成長有該複合停止層8，且該複合停止層8為選自含氮或矽的材料製成，且厚度大於0.001微米，該複合停止層8的磊晶溫度範圍為500℃至1200℃間，該複合停止層8與該蝕刻停止層5共同構成多層膜式的結構，可以進一步強化避免過度蝕刻的功效。(圖皆未示)
更進一步詳述的是，當該複合停止層8為含氮時，氮之原子百分比大於20%，如氮化鎵、氮化銦鎵等，當該複合停止層8為含矽時，矽之原子百分比大於30%，如氮化矽、矽膜等。
配合參閱圖5，步驟13中，於該蝕刻停止層5上成長該磊晶結構層6，在本較佳實施例中，該磊晶結構層6可以代表是供後續不同元件磊晶使用的氮化鎵層，或該磊晶結構層6也可以代表已是光電二極體(LED，light emitter diode)等光電元件。
配合參閱圖6，步驟14中，於該磊晶結構層6上接合一第二基板7，該第二基板7可以是矽基板、含銅基板、鉬基板、軟性基板等，該第二基板7可以配合不同元件的需求，例如配合散熱需求，而選擇熱導係數較佳的材料製成。
配合參閱圖7，步驟15中，通入含氟之化學溶液，如氫氟酸(HF)、BOE(Buffered oxide etch)等，在本較佳實施例中為氫氟酸，將該圖樣化犧牲層3濕式蝕刻移除，以增加後續移除該暫時磊晶層4時，濕式蝕刻劑的反應面積，提高該暫時磊晶層4的移除速率。
配合參閱圖8，步驟16中，由於移除該圖樣化犧牲層3產生通道，將例如磷酸的蝕刻液通入通道中，以將該暫時磊晶層4濕式蝕刻移除，此時，由於該蝕刻停止層5位於該磊晶結構層6下方，因此磷酸蝕刻該暫時磊晶層4時，不會過度蝕刻該磊晶結構層6，以確保光電元件品質。
配合參閱圖9，自該磊晶結構層6上移除該蝕刻停止層5，並且將該磊晶結構層6與該第一基板2互相分離。可以採用活性離子蝕刻(reactive ion etch，ICP)，或是感應耦合電漿蝕刻(inductive coupling plasma etching，RIE)，或是研磨等方式，皆可達到將該蝕刻停止層5移除，且不破壞該磊晶結構層6的功效。
綜上所述，透過該蝕刻停止層5形成於該磊晶結構層6的下方，因此，後續在蝕刻移除該圖樣化犧牲層3、該暫時磊晶層4時，不至讓濕式蝕刻劑過度蝕刻該磊晶結構層6，進而維持光電元件品質，在本較佳實施例中，透過該蝕刻停止層5，因此磷酸蝕刻該暫時磊晶層4時，不會過度蝕刻該磊晶結構層6，故確實能達成本發明之目的。
惟以上所述者，僅為本發明之較佳實施例而已，當不能以此限定本發明實施之範圍，即大凡依本發明申請專利範圍及發明說明內容所作之簡單的等效變化與修飾，皆仍屬本發明專利涵蓋之範圍內。
10‧‧‧步驟
11‧‧‧步驟
12‧‧‧步驟
13‧‧‧步驟
14‧‧‧步驟
15‧‧‧步驟
16‧‧‧步驟
2‧‧‧第一基板
3‧‧‧圖樣化犧牲層
4‧‧‧暫時磊晶層
5‧‧‧蝕刻停止層
6‧‧‧磊晶結構層
7‧‧‧第二基板
8‧‧‧複合停止層
圖1是流程圖，說明本發明具蝕刻停止層的磊晶結構及其製造方法的較佳實施例；
圖2是側視示意圖，說明本較佳實施例中於一第一基板上成長一圖樣化犧牲層；
圖3是側視示意圖，說明本較佳實施例中側向磊晶成長一暫時磊晶層；
圖4是側視示意圖，說明本較佳實施例中成長一蝕刻停止層；
圖5是側視示意圖，說明本較佳實施例中成長一磊晶結構層；
圖6是側視示意圖，說明本較佳實施例中接合一第二基板；
圖7是側視示意圖，說明本較佳實施例中將該圖樣化犧牲層移除；
圖8是側視示意圖，說明本較佳實施例中將磊晶結構層與第一基板互相分離；
圖9是側視示意圖，說明本較佳實施例中移除該蝕刻停止層；
圖10是側視示意圖，說明本較佳實施例的一複合停止層；
圖11是側視示意圖，說明本較佳實施例的該複合停止層；及
圖12是側視示意圖，說明本較佳實施例的該複合停止層。
2．．．第一基板
3．．．圖樣化犧牲層
4．．．暫時磊晶層
5．．．蝕刻停止層
6．．．磊晶結構層

Claims (17)

  1. 一種具蝕刻停止層的磊晶結構的製造方法，包含以下步驟：(A)於一第一基板上成長一圖樣化犧牲層，該第一基板部分面積露出，未受該圖樣化犧牲層遮蓋；(B)於該第一基板部分露出面積與圖樣化犧牲層上，側向磊晶成長一暫時磊晶層；(C)於該暫時磊晶層上成長一蝕刻停止層；及(D)於該蝕刻停止層上成長一磊晶結構層，其中，步驟(C)中，還包含一位於該蝕刻停止層與暫時磊晶層、磊晶結構層其中一者間的複合停止層。
  2. 根據申請專利範圍第1項所述之具蝕刻停止層的磊晶結構的製造方法，步驟(A)中，該圖樣化犧牲層為氧化物，該磊晶結構的製造方法還包含一實施於步驟(D)後的步驟(E)，於該磊晶結構層上接合一第二基板。
  3. 根據申請專利範圍第1項所述之具蝕刻停止層的磊晶結構的製造方法，步驟(C)中，該暫時磊晶層的蝕刻速率大於該蝕刻停止層蝕刻速率的五倍。
  4. 根據申請專利範圍第3項所述之具蝕刻停止層的磊晶結構的製造方法，步驟(C)中，該蝕刻停止層為含鋁之氮化物的材料製成。
  5. 根據申請專利範圍第4項所述之具蝕刻停止層的磊晶結構的製造方法，步驟(C)中，該蝕刻停止層為鋁含量大於5%的氮化物。
  6. 根據申請專利範圍第2項所述之具蝕刻停止層的磊晶結構的製造方法，還包含一實施於步驟(E)後的步驟(F)，通入含氟之化學溶液將該圖樣化犧牲層移除。
  7. 根據申請專利範圍第6項所述之具蝕刻停止層的磊晶結構的製造方法，還包含一實施於步驟(F)後的步驟(G)，通入蝕刻液將該暫時磊晶層移除。
  8. 根據申請專利範圍第1項所述之具蝕刻停止層的磊晶結構的製造方法，步驟(C)中，該複合停止層為選自含氮或矽的材料製成。
  9. 根據申請專利範圍第8項所述之具蝕刻停止層的磊晶結構的製造方法，步驟(C)中，該複合停止層的氮含量大於20%。
  10. 根據申請專利範圍第8項所述之具蝕刻停止層的磊晶結構的製造方法，步驟(C)中，該複合停止層的矽含量大於30%。
  11. 一種具蝕刻停止層的磊晶結構，包含：一第一基板；一圖樣化犧牲層，成長於該第一基板上，該第一基板部分面積露出，未受該圖樣化犧牲層遮蓋；一暫時磊晶層，側向磊晶成長於該第一基板部分露出面積與圖樣化犧牲層上；一蝕刻停止層，成長於該暫時磊晶層上；一磊晶結構層，成長於該蝕刻停止層上；及一複合停止層，位於該蝕刻停止層與暫時磊晶層、 磊晶結構層其中一者間。
  12. 根據申請專利範圍第11項所述之具蝕刻停止層的磊晶結構，其中，該圖樣化犧牲層為氧化矽，該暫時磊晶層為氮化鎵。
  13. 根據申請專利範圍第11項所述之具蝕刻停止層的磊晶結構，其中，該蝕刻停止層為含鋁之氮化物的材料製成。
  14. 根據申請專利範圍第13項所述之具蝕刻停止層的磊晶結構，其中，該蝕刻停止層為鋁含量大於5%的氮化物。
  15. 根據申請專利範圍第11項所述之具蝕刻停止層的磊晶結構，其中，該複合停止層為選自含氮或矽的材料製成。
  16. 根據申請專利範圍第15項所述之具蝕刻停止層的磊晶結構，其中，該複合停止層的氮含量大於20%。
  17. 根據申請專利範圍第15項所述之具蝕刻停止層的磊晶結構，其中，該複合停止層的矽含量大於30%。
TW099145520A 2010-12-23 2010-12-23 Epitaxial structure with etch stop layer and its manufacturing method TWI434329B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW099145520A TWI434329B (zh) 2010-12-23 2010-12-23 Epitaxial structure with etch stop layer and its manufacturing method
US13/331,423 US8603886B2 (en) 2010-12-23 2011-12-20 Intermediate epitaxial structure and method for fabricating an epitaxial structure
CN201110428930.3A CN102569551B (zh) 2010-12-23 2011-12-20 具蚀刻停止层的磊晶结构及其制造方法
KR1020110139891A KR101341824B1 (ko) 2010-12-23 2011-12-22 중간 에피택셜 구조 및 에피택셜 구조의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099145520A TWI434329B (zh) 2010-12-23 2010-12-23 Epitaxial structure with etch stop layer and its manufacturing method

Publications (2)

Publication Number Publication Date
TW201227803A TW201227803A (en) 2012-07-01
TWI434329B true TWI434329B (zh) 2014-04-11

Family

ID=46315561

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099145520A TWI434329B (zh) 2010-12-23 2010-12-23 Epitaxial structure with etch stop layer and its manufacturing method

Country Status (4)

Country Link
US (1) US8603886B2 (zh)
KR (1) KR101341824B1 (zh)
CN (1) CN102569551B (zh)
TW (1) TWI434329B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI408732B (zh) * 2010-12-23 2013-09-11 Nat Univ Chung Hsing The epitaxial structure with easy removal of the sacrificial layer and its manufacturing method
WO2015009669A1 (en) * 2013-07-16 2015-01-22 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Lift-off of epitaxial layers from silicon carbide or compound semiconductor substrates
KR101988889B1 (ko) * 2015-03-26 2019-06-14 한국전자통신연구원 기판소자의 제조방법
KR102608902B1 (ko) * 2016-06-14 2023-12-04 삼성전자주식회사 질화물 반도체 기판 제조방법
FR3075833B1 (fr) * 2017-12-22 2022-05-20 Commissariat Energie Atomique Procede permettant d'obtention d'une couche de nitrure
CN113764968B (zh) * 2021-09-07 2022-11-22 中国科学院半导体研究所 一种去除外延片衬底的方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6562701B2 (en) * 2001-03-23 2003-05-13 Matsushita Electric Industrial Co., Ltd. Method of manufacturing nitride semiconductor substrate
CN101409229B (zh) * 2007-10-12 2012-01-04 台达电子工业股份有限公司 外延基板及发光二极管装置的制造方法
US20100200880A1 (en) * 2008-06-06 2010-08-12 Hong Kong Applied Science And Technology Research Institute Co. Ltd. Semiconductor wafers and semiconductor devices and methods of making semiconductor wafers and devices
WO2010124059A2 (en) * 2009-04-24 2010-10-28 Wakonda Technologies, Inc. Crystalline thin-film photovoltaic structures and methods for forming the same
US8501597B2 (en) * 2010-07-30 2013-08-06 Academia Sinica Method for fabricating group III-nitride semiconductor

Also Published As

Publication number Publication date
KR101341824B1 (ko) 2013-12-17
US8603886B2 (en) 2013-12-10
US20120161149A1 (en) 2012-06-28
CN102569551B (zh) 2014-12-17
CN102569551A (zh) 2012-07-11
TW201227803A (en) 2012-07-01
KR20120072328A (ko) 2012-07-03

Similar Documents

Publication Publication Date Title
TWI434329B (zh) Epitaxial structure with etch stop layer and its manufacturing method
US9799801B2 (en) Method for producing an optoelectronic semiconductor chip
TW201225171A (en) Method of manufacturing a semiconductor device
TW200917338A (en) Structures having lattice-mismatched single-crystalline semiconductor layers on the same lithographic level and methods of manufacturing the same
US9209083B2 (en) Integrated circuit manufacturing for low-profile and flexible devices
KR101878754B1 (ko) 대면적 갈륨 나이트라이드 기판 제조방법
CN103165778A (zh) 用于制造半导体发光元件的方法
CN108695341B (zh) 外延基板及其制造方法
JP2018514083A (ja) プレパターニングされたメサを経由する歪み緩和エピタキシャルリフトオフ
US8450185B2 (en) Semiconductor structures having directly bonded diamond heat sinks and methods for making such structures
TWI734359B (zh) 用於製作光電半導體晶片的方法及其所使用的鍵合晶圓
TW201003981A (en) Substrate structure and method of removing the substrate structure
WO2015035736A1 (zh) 一种半导体发光器件的制备方法
GB2497664A (en) Substrates for preparing polycrystalline diamond
US20070298592A1 (en) Method for manufacturing single crystalline gallium nitride material substrate
WO2013083007A1 (zh) 衬底、衬底的制作方法和使用方法
TWI451480B (zh) 三族氮化物半導體之製造方法
CN113707770A (zh) 一种硅衬底GaN的加工工艺
CN105164800A (zh) 集成的硅和iii-n半导体器件
TWI408732B (zh) The epitaxial structure with easy removal of the sacrificial layer and its manufacturing method
TWI416617B (zh) Epitaxial structure with etching channel and its manufacturing method
TWI474381B (zh) Preparation method of epitaxial substrate
WO2018040660A1 (zh) 一种激光二极管及其制作方法
TW201301558A (zh) 半導體製程方法
JP5570625B2 (ja) ＧａＮ系化合物半導体の成長方法及び成長層付き基板

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees