CN102569551A - 具蚀刻停止层的磊晶结构及其制造方法 - Google Patents

具蚀刻停止层的磊晶结构及其制造方法 Download PDF

Info

Publication number
CN102569551A
CN102569551A CN2011104289303A CN201110428930A CN102569551A CN 102569551 A CN102569551 A CN 102569551A CN 2011104289303 A CN2011104289303 A CN 2011104289303A CN 201110428930 A CN201110428930 A CN 201110428930A CN 102569551 A CN102569551 A CN 102569551A
Authority
CN
China
Prior art keywords
layer
etching stopping
epitaxial structure
epitaxial
stopping layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011104289303A
Other languages
English (en)
Other versions
CN102569551B (zh
Inventor
武东星
洪瑞华
蔡宗晏
Original Assignee
李德财
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 李德财 filed Critical 李德财
Publication of CN102569551A publication Critical patent/CN102569551A/zh
Application granted granted Critical
Publication of CN102569551B publication Critical patent/CN102569551B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02494Structure
    • H01L21/02496Layer structure
    • H01L21/02502Layer structure consisting of two layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Weting (AREA)
  • Recrystallisation Techniques (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

一种具蚀刻停止层的磊晶结构及其制造方法,所述制造方法包含以下步骤:首先,于一层第一基板上成长一图样化牺牲层,该第一基板部分面积露出,未受该图样化牺牲层遮盖,接着,于该第一基板部分露出面积与图样化牺牲层上,侧向磊晶成长一层暂时磊晶层,而后,于该暂时磊晶层上成长一层蚀刻停止层,再来,于该蚀刻停止层上成长一层磊晶结构层,通过该蚀刻停止层形成于该磊晶结构层的下方,因此,后续在蚀刻移除该图样化牺牲层、该暂时磊晶层时,不至过度蚀刻该磊晶结构层,进而维持光电元件品质。

Description

具蚀刻停止层的磊晶结构及其制造方法
技术领域
本发明涉及一种半导体基板,特别是涉及一种具蚀刻停止层的磊晶结构及其制造方法。
背景技术
在制作光电元件时所选用适合作为磊晶的基板,往往却有例如传热能力不佳或无导电能力等缺点,因此为了同时兼顾光电元件磊晶层结构的磊晶品质,在制造磊晶层结构的过程中,常见的一道制程是将该基板移除剥离,以利磊晶层结构的性能提升。
为了让该基板容易自该磊晶层结构上移除剥离,通常于该基板与磊晶层结构间形成一牺牲层,通过蚀刻移除该牺牲层,达到容易地自该磊晶层结构上移除剥离该基板的功效。
但是,在蚀刻移除该牺牲层时,容易过度蚀刻至该光电元件磊晶层结构,经常会损及该光电元件磊晶层结构,而造成光电元件品质下降。
发明内容
本发明的目的在于提供一种可以保护磊晶结构的具蚀刻停止层的磊晶结构的制造方法。
本发明的另一个目的在于提供一种可以保护磊晶结构的具蚀刻停止层的磊晶结构。
本发明具蚀刻停止层的磊晶结构的制造方法,该制造方法包含以下步骤:步骤一,于一层第一基板上成长一层图样化牺牲层,该第一基板部分面积露出,未受该图样化牺牲层遮盖,步骤二,于该第一基板部分露出面积与图样化牺牲层上,侧向磊晶成长一层暂时磊晶层,步骤三,于该暂时磊晶层上成长一层蚀刻停止层,步骤四,于该蚀刻停止层上成长一层磊晶结构层。
本发明具蚀刻停止层的磊晶结构的制造方法,步骤一中,该图样化牺牲层为氧化物,该磊晶结构的制造方法还包含一个实施于步骤四之后的步骤五,于该磊晶结构层上接合一层第二基板。
本发明具蚀刻停止层的磊晶结构的制造方法,步骤三中,该暂时磊晶层的蚀刻速率大于该蚀刻停止层蚀刻速率的五倍。
本发明具蚀刻停止层的磊晶结构的制造方法,步骤三中,该蚀刻停止层为含铝之氮化物的材料制成。
本发明具蚀刻停止层的磊晶结构的制造方法,步骤三中,该蚀刻停止层为铝之原子百分比大于5%的氮化物。
本发明具蚀刻停止层的磊晶结构的制造方法,还包含一个实施于步骤五之后的步骤六,通入含氟之化学溶液将该图样化牺牲层移除。
本发明具蚀刻停止层的磊晶结构的制造方法,还包含一个实施于步骤六之后的步骤七,通入蚀刻液将该暂时磊晶层移除。
本发明具蚀刻停止层的磊晶结构的制造方法,步骤三中,还包含位于该蚀刻停止层与暂时磊晶层之间和/或该蚀刻停止层与磊晶结构层之间的复合停止层。
本发明具蚀刻停止层的磊晶结构的制造方法,步骤三中,所述复合停止层为选自含氮或硅的材料制成。
本发明具蚀刻停止层的磊晶结构的制造方法,步骤三中,当所述复合停止层为含氮时,所述复合停止层的氮之原子百分比大于20%。
本发明具蚀刻停止层的磊晶结构的制造方法,步骤三中,当所述复合停止层为含硅时,所述复合停止层的硅之原子百分比大于30%。
本发明具蚀刻停止层的磊晶结构,包含一层第一基板,以及一层磊晶结构层,该磊晶结构还包含一层图样化牺牲层、一层暂时磊晶层,及一层蚀刻停止层,该图样化牺牲层成长于该第一基板上,该第一基板部分面积露出,未受该图样化牺牲层遮盖,该暂时磊晶层侧向磊晶成长于该第一基板部分露出面积与图样化牺牲层上,该蚀刻停止层成长于该暂时磊晶层上,该磊晶结构层成长于该蚀刻停止层上。
本发明具蚀刻停止层的磊晶结构,该图样化牺牲层为氧化硅,该暂时磊晶层为氮化镓。
本发明具蚀刻停止层的磊晶结构,该蚀刻停止层为含铝之氮化物的材料制成。
本发明具蚀刻停止层的磊晶结构,该蚀刻停止层为铝之原子百分比大于5%的氮化物。
本发明具蚀刻停止层的磊晶结构,还包含位于该蚀刻停止层与暂时磊晶层之间和/或该蚀刻停止层与磊晶结构层之间的复合停止层。
本发明具蚀刻停止层的磊晶结构,所述复合停止层为选自含氮或硅的材料制成。
本发明具蚀刻停止层的磊晶结构,当所述复合停止层为含氮时,所述复合停止层的氮之原子百分比大于20%。
本发明具蚀刻停止层的磊晶结构,当所述复合停止层为含硅时,所述复合停止层的硅之原子百分比大于30%。
本发明的有益效果在于:通过该蚀刻停止层形成于该磊晶结构层的下方,因此,后续在蚀刻移除该图样化牺牲层、该暂时磊晶层时,不至过度蚀刻该磊晶结构层,进而维持光电元件品质。
附图说明
图1是本发明具蚀刻停止层的磊晶结构及其制造方法的较佳实施例的流程图;
图2是本较佳实施例中于一层第一基板上成长一层图样化牺牲层的侧视示意图;
图3是本较佳实施例中侧向磊晶成长一层暂时磊晶层的侧视示意图;
图4是本较佳实施例中成长一层蚀刻停止层的侧视示意图;
图5是本较佳实施例中成长一层磊晶结构层的侧视示意图;
图6是本较佳实施例中接合一层第二基板的侧视示意图;
图7是本较佳实施例中将该图样化牺牲层移除的侧视示意图;
图8是本较佳实施例中将磊晶结构层与第一基板互相分离的侧视示意图;
图9是本较佳实施例中移除该蚀刻停止层的侧视示意图;
图10是本较佳实施例的复合停止层的一侧视示意图;
图11是本较佳实施例的所述复合停止层的另一侧视示意图;
图12是本较佳实施例的所述复合停止层的又一侧视示意图。
具体实施方式
下面结合附图及实施例对本发明进行详细说明。
参阅图1,本发明具蚀刻停止层的磊晶结构及其制造方法之较佳实施例包含以下步骤:
配合参阅图2,步骤10中,于一层第一基板2上成长一层图样化牺牲层3,该第一基板2如硅基板、蓝宝石基板(Al2O3,sapphire)、碳化硅基板、砷化镓等,该第一基板2部分面积露出,未受该图样化牺牲层3遮盖,在本较佳实施例中,该图样化牺牲层3为氧化物,在本较佳实施例中为氧化硅(SiO2)。
配合参阅图3,步骤11中,于该第一基板2部分露出面积与图样化牺牲层3上,侧向磊晶成长一层暂时磊晶层4,在本较佳实施例中,该暂时磊晶层4为氮化镓(GaN)。
配合参阅图4,步骤12中,于该暂时磊晶层4上成长一层蚀刻停止层5,该暂时磊晶层4的蚀刻速率大于该蚀刻停止层5蚀刻速率的五倍,且该蚀刻停止层5为含铝之氮化物的材料制成,且厚度大于0.001微米,该蚀刻停止层5的磊晶温度范围为500℃至1200℃间。
更进一步详述的是,该蚀刻停止层5铝之原子百分比大于5%,如氮化铝、氮化铝铟镓等。
值得一提的是,参阅图10、图11与图12,该磊晶结构也可以还包含成长于该暂时磊晶层4上的一层复合停止层8,该复合停止层8可以位于该暂时磊晶层4与该蚀刻停止层5间(如图10),也可以位于该蚀刻停止层5与一层磊晶结构层6间(如图11),或是在前述两个位置皆成长有该复合停止层8(如图12),且该复合停止层8为选自含氮或硅的材料制成,且厚度大于0.001微米,该复合停止层8的磊晶温度范围为500℃至1200℃间,该复合停止层8与该蚀刻停止层5共同构成多层膜式的结构,可以进一步强化避免过度蚀刻的功效。(图皆未示)
更进一步详述的是,当所述复合停止层8为含氮时,氮之原子百分比大于20%,如氮化镓、氮化铟镓等,当所述复合停止层8为含硅时,硅之原子百分比大于30%,如氮化硅、硅膜等。
配合参阅图5,步骤13中,于该蚀刻停止层5上成长该磊晶结构层6,在本较佳实施例中,该磊晶结构层6可以代表是供后续不同元件磊晶使用的氮化镓层,或该磊晶结构层6也可以代表已是光电二极管(LED,light emitter diode)等光电元件。
配合参阅图6,步骤14中,于该磊晶结构层6上接合一层第二基板7,该第二基板7可以是硅基板、含铜基板、钼基板、软性基板等,该第二基板7可以配合不同元件的需求,例如配合散热需求,而选择热导系数较佳的材料制成。
配合参阅图7,步骤15中,通入含氟之化学溶液,如氢氟酸(HF)、BOE(Buffered oxide etch)等,在本较佳实施例中为氢氟酸,将该图样化牺牲层3湿式蚀刻移除,以增加后续移除该暂时磊晶层4时,湿式蚀刻剂的反应面积,提高该暂时磊晶层4的移除速率。
配合参阅图8,步骤16中,由于移除该图样化牺牲层3产生通道,将例如磷酸的蚀刻液通入通道中,以将该暂时磊晶层4湿式蚀刻移除,此时,由于该蚀刻停止层5位于该磊晶结构层6下方,因此磷酸蚀刻该暂时磊晶层4时,不会过度蚀刻该磊晶结构层6,以确保光电元件品质。
配合参阅图9,自该磊晶结构层6上移除该蚀刻停止层5,并且将该磊晶结构层6与该第一基板2互相分离。可以采用活性离子蚀刻(reactive ion etch,ICP),或是感应耦合电浆蚀刻(inductive couplingplasma etching,RIE),或是研磨等方式,皆可达到将该蚀刻停止层5移除,且不破坏该磊晶结构层6的功效。
综上所述,通过该蚀刻停止层5形成于该磊晶结构层6的下方,因此,后续在蚀刻移除该图样化牺牲层3、该暂时磊晶层4时,不至让湿式蚀刻剂过度蚀刻该磊晶结构层6,进而维持光电元件品质,在本较佳实施例中,通过该蚀刻停止层5,因此磷酸蚀刻该暂时磊晶层4时,不会过度蚀刻该磊晶结构层6,所以确实能达成本发明目的。

Claims (19)

1.一种具蚀刻停止层的磊晶结构的制造方法,其特征在于该制造方法包含以下步骤:
一、于一层第一基板上成长一层图样化牺牲层,该第一基板部分面积露出,未受该图样化牺牲层遮盖;
二、于该第一基板部分露出面积与图样化牺牲层上,侧向磊晶成长一层暂时磊晶层;
三、于该暂时磊晶层上成长一层蚀刻停止层;
四、于该蚀刻停止层上成长一层磊晶结构层。
2.根据权利要求1所述的具蚀刻停止层的磊晶结构的制造方法,其特征在于:步骤一中,该图样化牺牲层为氧化物,该磊晶结构的制造方法还包含一个实施于步骤四之后的步骤五,于该磊晶结构层上接合一层第二基板。
3.根据权利要求1所述的具蚀刻停止层的磊晶结构的制造方法,其特征在于:步骤三中,该暂时磊晶层的蚀刻速率大于该蚀刻停止层蚀刻速率的五倍。
4.根据权利要求3所述的具蚀刻停止层的磊晶结构的制造方法,其特征在于:步骤三中,该蚀刻停止层为含铝之氮化物的材料制成。
5.根据权利要求4所述的具蚀刻停止层的磊晶结构的制造方法,其特征在于:步骤三中,该蚀刻停止层为铝之原子百分比大于5%的氮化物。
6.根据权利要求2所述的具蚀刻停止层的磊晶结构的制造方法,其特征在于:还包含一个实施于步骤五之后的步骤六,通入含氟之化学溶液将该图样化牺牲层移除。
7.根据权利要求6所述的具蚀刻停止层的磊晶结构的制造方法,其特征在于:还包含一个实施于步骤六之后的步骤七,通入蚀刻液将该暂时磊晶层移除。
8.根据权利要求1所述的具蚀刻停止层的磊晶结构的制造方法,其特征在于:步骤三中,还包含位于该蚀刻停止层与暂时磊晶层之间和/或该蚀刻停止层与磊晶结构层之间的复合停止层。
9.根据权利要求8所述的具蚀刻停止层的磊晶结构的制造方法,其特征在于:步骤三中,所述复合停止层为选自含氮或硅的材料制成。
10.根据权利要求9所述的具蚀刻停止层的磊晶结构的制造方法,其特征在于:步骤三中,当所述复合停止层为含氮时,该复合停止层的氮之原子百分比大于20%。
11.根据权利要求9所述的具蚀刻停止层的磊晶结构的制造方法,其特征在于:步骤三中,当所述复合停止层为含硅时,该复合停止层的硅之原子百分比大于30%。
12.一种具蚀刻停止层的磊晶结构,包含:一层第一基板,以及一层磊晶结构层,其特征在于:该磊晶结构还包含一层图样化牺牲层、一层暂时磊晶层,及一层蚀刻停止层,该图样化牺牲层成长于该第一基板上,该第一基板部分面积露出,未受该图样化牺牲层遮盖,该暂时磊晶层侧向磊晶成长于该第一基板部分露出面积与图样化牺牲层上,该蚀刻停止层成长于该暂时磊晶层上,该磊晶结构层成长于该蚀刻停止层上。
13.根据权利要求12所述的具蚀刻停止层的磊晶结构,其特征在于:该图样化牺牲层为氧化硅,该暂时磊晶层为氮化镓。
14.根据权利要求12所述的具蚀刻停止层的磊晶结构,其特征在于:该蚀刻停止层为含铝之氮化物的材料制成。
15.根据权利要求14所述的具蚀刻停止层的磊晶结构,其特征在于:该蚀刻停止层为铝之原子百分比大于5%的氮化物。
16.根据权利要求12所述的具蚀刻停止层的磊晶结构,其特征在于:还包含位于该蚀刻停止层与暂时磊晶层之间和/或该蚀刻停止层与磊晶结构层之间的复合停止层。
17.根据权利要求16所述的具蚀刻停止层的磊晶结构,其特征在于:所述复合停止层为选自含氮或硅的材料制成。
18.根据权利要求17所述的具蚀刻停止层的磊晶结构,其特征在于:当所述复合停止层为含氮时,所述复合停止层的氮之原子百分比大于20%。
19.根据权利要求17所述的具蚀刻停止层的磊晶结构,其特征在于:当所述复合停止层为含硅时,所述复合停止层的硅之原子百分比大于30%。
CN201110428930.3A 2010-12-23 2011-12-20 具蚀刻停止层的磊晶结构及其制造方法 Active CN102569551B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW099145520 2010-12-23
TW099145520A TWI434329B (zh) 2010-12-23 2010-12-23 Epitaxial structure with etch stop layer and its manufacturing method

Publications (2)

Publication Number Publication Date
CN102569551A true CN102569551A (zh) 2012-07-11
CN102569551B CN102569551B (zh) 2014-12-17

Family

ID=46315561

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110428930.3A Active CN102569551B (zh) 2010-12-23 2011-12-20 具蚀刻停止层的磊晶结构及其制造方法

Country Status (4)

Country Link
US (1) US8603886B2 (zh)
KR (1) KR101341824B1 (zh)
CN (1) CN102569551B (zh)
TW (1) TWI434329B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113764968A (zh) * 2021-09-07 2021-12-07 中国科学院半导体研究所 一种去除外延片衬底的方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI408732B (zh) * 2010-12-23 2013-09-11 Nat Univ Chung Hsing The epitaxial structure with easy removal of the sacrificial layer and its manufacturing method
WO2015009669A1 (en) * 2013-07-16 2015-01-22 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Lift-off of epitaxial layers from silicon carbide or compound semiconductor substrates
KR101988889B1 (ko) * 2015-03-26 2019-06-14 한국전자통신연구원 기판소자의 제조방법
KR102608902B1 (ko) * 2016-06-14 2023-12-04 삼성전자주식회사 질화물 반도체 기판 제조방법
FR3075833B1 (fr) * 2017-12-22 2022-05-20 Commissariat Energie Atomique Procede permettant d'obtention d'une couche de nitrure

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020137342A1 (en) * 2001-03-23 2002-09-26 Matsushita Electric Industrial Co., Ltd. Method of manufacturing nitride semiconductor substrate
CN101409229A (zh) * 2007-10-12 2009-04-15 台达电子工业股份有限公司 外延基板及其制造方法及发光二极管装置的制造方法
US20100200880A1 (en) * 2008-06-06 2010-08-12 Hong Kong Applied Science And Technology Research Institute Co. Ltd. Semiconductor wafers and semiconductor devices and methods of making semiconductor wafers and devices
US20100270653A1 (en) * 2009-04-24 2010-10-28 Christopher Leitz Crystalline thin-film photovoltaic structures and methods for forming the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8501597B2 (en) * 2010-07-30 2013-08-06 Academia Sinica Method for fabricating group III-nitride semiconductor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020137342A1 (en) * 2001-03-23 2002-09-26 Matsushita Electric Industrial Co., Ltd. Method of manufacturing nitride semiconductor substrate
CN101409229A (zh) * 2007-10-12 2009-04-15 台达电子工业股份有限公司 外延基板及其制造方法及发光二极管装置的制造方法
US20100200880A1 (en) * 2008-06-06 2010-08-12 Hong Kong Applied Science And Technology Research Institute Co. Ltd. Semiconductor wafers and semiconductor devices and methods of making semiconductor wafers and devices
US20100270653A1 (en) * 2009-04-24 2010-10-28 Christopher Leitz Crystalline thin-film photovoltaic structures and methods for forming the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113764968A (zh) * 2021-09-07 2021-12-07 中国科学院半导体研究所 一种去除外延片衬底的方法
CN113764968B (zh) * 2021-09-07 2022-11-22 中国科学院半导体研究所 一种去除外延片衬底的方法

Also Published As

Publication number Publication date
US20120161149A1 (en) 2012-06-28
KR20120072328A (ko) 2012-07-03
US8603886B2 (en) 2013-12-10
TW201227803A (en) 2012-07-01
CN102569551B (zh) 2014-12-17
TWI434329B (zh) 2014-04-11
KR101341824B1 (ko) 2013-12-17

Similar Documents

Publication Publication Date Title
TWI240434B (en) Method to produce semiconductor-chips
CN1957447B (zh) Ⅲ族氮化物半导体晶体及其制造方法、ⅲ族氮化物半导体器件及其制造方法以及发光器件
US8716749B2 (en) Substrate structures and methods of manufacturing the same
CN102569551B (zh) 具蚀刻停止层的磊晶结构及其制造方法
KR101087885B1 (ko) 3족 질화물 반도체의 광전소자 제조방법
US20130285216A1 (en) Semiconductor structure having low thermal stress
EP3271950B1 (en) Strain relief epitaxial lift-off via pre-patterned mesas
CN103038901A (zh) 半导体模板衬底、使用半导体模板衬底的发光元件及其制造方法
CN103872201A (zh) 磊晶晶圆、制造磊晶晶圆的方法和分离基板的方法
CN104143497A (zh) GaN外延或GaN衬底的制作方法
KR101926609B1 (ko) 질화갈륨계 반도체 소자 및 그 제조방법
US20100009476A1 (en) Substrate structure and method of removing the substrate structure
JP6519593B2 (ja) 発光素子及び発光素子の製造方法
CN104409593A (zh) 一种制作氮化物外延层、衬底与器件晶圆的方法
US20070298592A1 (en) Method for manufacturing single crystalline gallium nitride material substrate
US8623682B2 (en) Method for manufacturing high efficiency light-emitting diodes
KR20050104151A (ko) 질화물계 반도체 발광다이오드 및 그의 제조방법
CN101106161A (zh) 用于氮化镓外延生长的衬底材料及制备方法
CN102222738A (zh) 氮化镓衬底材料的制造方法
CN102569365A (zh) 半导体结构及其制造方法
US8048786B2 (en) Method for fabricating single-crystalline substrate containing gallium nitride
CN204216065U (zh) 一种制作氮化物外延层、自支撑衬底与器件的晶圆结构
TWI451480B (zh) 三族氮化物半導體之製造方法
CN105849860A (zh) 半导体器件以及用于在具有晶体学(100)取向的基底中产生半导体器件的方法
CN102569028B (zh) 具易移除牺牲层的磊晶结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant