TWI433100B - 平面顯示器之時序控制器輸出訊號的控制方法 - Google Patents

平面顯示器之時序控制器輸出訊號的控制方法 Download PDF

Info

Publication number
TWI433100B
TWI433100B TW100109605A TW100109605A TWI433100B TW I433100 B TWI433100 B TW I433100B TW 100109605 A TW100109605 A TW 100109605A TW 100109605 A TW100109605 A TW 100109605A TW I433100 B TWI433100 B TW I433100B
Authority
TW
Taiwan
Prior art keywords
time
signal
pulse
enable signal
output
Prior art date
Application number
TW100109605A
Other languages
English (en)
Other versions
TW201239839A (en
Inventor
Shih Yuan Su
Chao Ching Hsu
Yi Fan Lin
Original Assignee
Au Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Au Optronics Corp filed Critical Au Optronics Corp
Priority to TW100109605A priority Critical patent/TWI433100B/zh
Priority to CN201110158971.5A priority patent/CN102194401B/zh
Priority to US13/245,140 priority patent/US8754883B2/en
Publication of TW201239839A publication Critical patent/TW201239839A/zh
Application granted granted Critical
Publication of TWI433100B publication Critical patent/TWI433100B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/067—Special waveforms for scanning, where no circuit details of the gate driver are given
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electronic Switches (AREA)

Description

平面顯示器之時序控制器輸出訊號的控制方法
本發明是有關於一種用於驅動電路的訊號輸出控制方法，且特別是有關於一種用於驅動顯示裝置的閘極電路的輸出訊號的控制方法。
隨著電子顯示技術的發展，液晶顯示裝置如主動式矩陣有機發光二極體(Organic Light Emitting Diode，OLED)顯示器等越來越多地應用於電子裝置。
驅動電路(driving circuit)作為液晶顯示裝置的重要部分，通常包括多個閘極驅動晶片(gate IC)。在目前半源驅動模式(half source driving,HSD)下，閘極開啟時間縮為原本的二分之一，因此當源極線(source line)變換資料時，容易因為閘極脈衝(gate pulse)尚未完全關閉而充進錯的電壓，進而造成畫面上出現亮暗線的狀況。此外，因源極及閘極走線之緣故，還會有訊號延遲而造成水平區塊(H-Block)的現象。
為了解決前述亮暗線之問題，在目前技術中會使用削角電路來改變閘極脈衝的波形，藉此降低左右子畫素呈現的影像亮度受閘極脈衝變化的影響。
但是目前在閘極驅動晶片之間是以陣列上導線(WOA，wire on array)的方式製作線路，而這樣的線路會造成閘極驅動晶片的輸出致能(output enable，OE)訊號延遲，進而使得在不同IC間的穿饋效應(feed-through)不同、削角電壓不一樣。因為上述的原因，不同閘極驅動晶片的輸出訊號間會出現壓差(ΔV)，並因此在畫面上產生水平帶狀(H-band)或是三條帶狀(3-band)的色彩不均勻現象。
請參照圖1，其為習知技術中的閘極驅動晶片輸出訊號的波形圖及輸出波形差異圖。以兩個閘極驅動晶片Y1、Y2為例進行說明，在習知技術中，由於閘極驅動晶片Y1、Y2間的走線導致，輸出致能訊號OE到達閘極驅動晶片Y1的時間相對於到達閘極驅動晶片Y2的時間會有一定延遲(假設輸出致能訊號的傳遞路徑是先經過閘極驅動晶片Y2之後再到閘極驅動晶片Y1)，因此會造成閘極驅動晶片Y1、Y2的導通時間相對於削角電壓VGG1為不同的時間，進而使得兩個閘極驅動晶片Y1、Y2輸出的閘極控制訊號G1、G2在削角的部分會出現壓差(V1與V2不相等)。
目前針對此種現象的改良方式是將輸出致能訊號OE的低電位(low)時間拉長。但在需要進行高速掃描操作的HSD顯示器中，這種拉長低電位時間的做法會使閘極開啟的時間更短，進而造成顯示資料充電時間更加不足的狀況。
概括而言，因輸出致能訊號的延遲，將造成不同晶片間導通時間不同、訊號錯充(於不同晶片間現象更為明顯)、以及不同閘極控制訊號之間的削角電壓差異等問題。
本發明的目的之一就是在提供一種輸出訊號的控制方法，以解决因輸出致能訊號延遲所帶來的問題。
本發明也提出一種平面顯示器之時序控制器輸出訊號的控制方法，其運用上述控制方法以解决因輸出致能訊號延遲所帶來的問題。
本發明提出一種輸出訊號的控制方法，其根據固定時脈訊號進行運作。此控制方法在固定時脈訊號的第一時間區段中，在每一個脈衝的上升緣經過第一時間長度時，透過傳輸路徑提供第一致能訊號；此外，還在此固定時脈訊號的第二時間區段中，在每一個脈衝的上升緣經過第二時間長度時，透過此傳輸路徑的其中一部份提供第二致能訊號。其中，第一時間長度比第二時間長度短。
在本發明的一個實施例中，提供第二致能訊號的時間區段接續於提供第一致能訊號之時間區段之後。
在本發明的一個實施例中，第一致能訊號在傳輸路徑上所耗費的第一傳輸時間及所述第一時間長度的和，與第二致能訊號在用以傳輸第二致能訊號的路徑上所耗費的第二傳輸時間及所述第二時間長度的和之間的差值，小於第一傳輸時間與第二傳輸時間之間的差值。
本發明還提供另一種輸出訊號的控制方法，其根據固定時脈訊號進行運作。此控制方法先設定一個臨界數量，並以在固定時脈訊號的脈衝之後提供一個輸出脈衝的方式連續多次提供輸出脈衝。其中，在提供的輸出脈衝的數量尚未到達臨界數量之前，是在固定時脈訊號的脈衝上升緣後的第一時間長度時提供輸出脈衝，而在提供的輸出脈衝的數量到達臨界數量之後，則在固定時脈訊號的脈衝上升緣後的第二時間長度時提供輸出脈衝，且第一時間長度與第二時間長度不同。
本發明也提出一種平面顯示器之時序控制器輸出訊號的控制方法，適於在平面顯示器中控制時序控制器對多個閘極驅動晶片所輸出的訊號時序。在此控制方法中，應先對時序控制器提供包括了多個脈衝的固定時脈訊號，之後則使時序控制器在第一時間區段中，於每一脈衝的上升緣經過第一時間長度時，經一傳輸路徑提供第一致能訊號至一個閘極驅動晶片，並使此時序控制器在第二時間區段中，於每一脈衝的上升緣經過第二時間長度時，經此傳輸路徑的一部份提供第二致能訊號至另一個閘極驅動晶片。其中，第一時間長度比第二時間長度短。
本發明因分別針對不同位置的晶片設定不同時間輸出致能訊號，使不同晶片的致能訊號的到達時間差異縮小甚至消除，因此，可避免不同晶片間產生導通不同、訊號錯充、削角電壓差異等問題，從而解決亮度不均的問題。
為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。
請參閱圖2所示，其為根據本發明一實施例的閘極驅動晶片佈局示意圖。在本實施例中，以顯示面板100中的驅動電路包括兩個閘極驅動晶片為例進行說明。如圖2所示，顯示面板100包括閘極驅動晶片Y1及閘極驅動晶片Y2，而訊號傳輸路徑則包括從時序控制器Tcon至閘極驅動晶片Y2的第一段訊號傳輸路徑200、位於閘極驅動晶片Y2內部或外部的第二段訊號傳輸路徑210，以及從第二段訊號傳輸路徑210至閘極驅動晶片Y1的第三段訊號傳輸路徑220。
請同時參考圖3，其為根據本發明一實施例的閘極驅動晶片的時序致能訊號與致能訊號的時序圖。由時序控制器Tcon所產生的時序致能訊號Tcon OE1，在傳遞到閘極驅動晶片Y1時成為閘極驅動晶片Y1的致能訊號OE1；類似的，由時序控制器Tcon所產生的時序致能訊號Tcon OE2，在傳遞到閘極驅動晶片Y2時成為閘極驅動晶片Y2的致能訊號OE2。
在理想的狀況下，時序致能訊號Tcon OE1傳遞到閘極驅動晶片Y1所需的時間，與時序致能訊號Tcon OE2傳遞到閘極驅動晶片Y2所需的時間是相同的。但實際上則不然。由於從時序控制器Tcon到閘極驅動晶片Y1的訊號傳輸路徑(包含了第一段訊號傳輸路徑200、第二段訊號傳輸路徑210與第三段訊號傳輸路徑220，後稱第一傳輸路徑)比從時序控制器Tcon到閘極驅動晶片Y2的訊號傳輸路徑(僅包含第一段訊號傳輸路徑200，後稱第二傳輸路徑)為長，所以同樣的訊號從時序控制器Tcon傳輸到閘極驅動晶片Y1所需的時間，會比從時序控制器Tcon傳輸到閘極驅動晶片Y2所需的時間為長(在本實施例中假設為時間延遲差異OE Delay)。因此，為了使兩個不同的閘極驅動晶片Y1與Y2的致能訊號OE1與OE2能相對規律而不受到傳輸距離的影響，產生時序致能訊號Tcon OE1的時間點在此被設計為比產生時序致能訊號Tcon OE2的時間點更早一些。
請同時參考圖4，其為根據本發明一實施例的訊號輸出時序圖。如圖所示，固定時脈訊號XDIO是被提供至時序控制器Tcon的一個固定時脈與週期的訊號。時序控制器Tcon根據固定時脈訊號XDIO來產生時序致能訊號YOE(包含上述的時序致能訊號Tcon OE1與Tcon OE2)。現假設閘極線的掃描順序是由上而下，也就是在圖2中先進行閘極驅動晶片Y1的操作，之後再進行閘極驅動晶片Y2的操作。那麼，在時序致能訊號YOE中，先產生出來的幾個脈衝401~409(即前述的時序致能訊號Tcon OE1)會經由第一傳輸路徑而傳輸到閘極驅動晶片Y1，而後產生出來的幾個脈衝421~425(即前述的時序致能訊號Tcon OE2)則會經由第二傳輸路徑(相當於第一傳輸路徑的一部份)而傳輸到閘極驅動晶片Y2。
應注意的是，在本實施例中雖然是在固定時脈訊號XDIO的上升緣之後產生時序致能訊號YOE，但在其他的設計中，時序致能訊號YOE的產生點也可以是從固定時脈訊號XDIO的下降緣開始計算。
繼續參考圖4，時序致能訊號YOE中的脈衝401~409是分別在固定時脈訊號XDIO的脈衝450~458的上升緣之後一段第一時間長度TYOEF1產生(也就是時序致能訊號YOE出現下降緣)，而時序致能訊號YOE中的脈衝421~425則是分別在固定時脈訊號XDIO的脈衝470~474的上升緣之後一段第二時間長度TYOEF2產生(同樣是時序致能訊號YOE出現下降緣)。由於考慮到訊號傳輸到閘極驅動晶片Y1所需的時間會比傳輸到閘極驅動晶片Y2所需的時間長，所以在產生時序致能訊號YOE中的脈衝的時候，會特意使第一時間長度TYOEF1比第二時間長度TYOEF2短。如此一來，適當地將較長的脈衝傳輸時間搭配上較早的脈衝產生時間，就可以縮短甚或減少最後在閘極驅動晶片Y1與Y2的致能訊號OE1與OE2上所產生的時間延遲差異OE Delay。
換言之，設計的目標是使傳輸時序致能訊號Tcon OE1所耗費的時間加上第一時間長度TYOEF1所得的和，與傳輸時序致能訊號Tcon OE2所耗費的加上第二時間長度TYOEF2的和兩者間的差值小於原本的時間延遲差異OE Delay。
上述的實施例可被歸納為如圖5所示的流程圖。請合併參考圖4與圖5，其中圖5為根據本發明一實施例的施行步驟流程圖。本實施例會在固定時脈訊號XDIO的一個時間區段中(圖4所示的脈衝450的上升緣到脈衝470的上升緣之間)，在每一個脈衝(脈衝450~458)的上升緣經過第一時間長度TYOEF1產生致能訊號Tcon OE1至第一傳輸路徑(步驟S501)，以便將致能訊號Tcon OE1傳輸至閘極驅動晶片Y1；並且在固定時脈訊號XDIO的另一個時間區段中(圖4所示的脈衝470的上升緣之後)，在每一個脈衝(脈衝470~474)的上升緣經過第二時間長度TYOEF2產生致能訊號Tcon OE2至第二傳輸路徑(步驟S502)，以便將致能訊號Tcon OE2傳輸至閘極驅動晶片Y2。
進一步來說，在一般設計中，每一個閘極驅動晶片Y1或Y2都會包含一定數量的閘極線(gate line)，而在循序驅動的前提下，時序致能訊號YOE中的脈衝會依序的被用來致能各閘極線。據此，可簡單利用計算時序致能訊號YOE的脈衝個數而決定時序致能訊號YOE中的脈衝產生的時間。
請再度參照圖2與圖4，假設閘極驅動晶片Y1用以驅動256條閘極線，而閘極驅動晶片Y2用以驅動512條閘極線，那麼可以在起始訊號YDIO出現的時候重置計數值，並在每次時序致能訊號YOE產生一個脈衝的時候將計數值加1。因為在計數值到達256之前的時序致能訊號YOE的脈衝的傳輸目標是閘極驅動晶片Y1，所以這時候是在每一個固定時脈訊號XDIO的脈衝上升緣之後的第一時間長度TYOEF1使時序致能訊號YOE產生一個脈衝。類似的，因為在計數值落於257~768(也就是256+512)之間的時序致能訊號YOE的脈衝的傳輸目標是閘極驅動晶片Y2，所以這時候改成在每一個固定時脈訊號XDIO的脈衝上升緣之後的第二時間長度TYOEF2使時序致能訊號YOE產生一個脈衝。
此實施方式被歸納為如圖6所示的流程圖。請合併參考圖4與圖6，其中圖6為根據本發明一實施例的施行步驟流程圖。本實施例會先設定一個臨界數量(例如前述的256)(步驟S601)，並在固定時脈訊號XDIO的每次脈衝之後提供一個時序致能訊號YOE的脈衝(步驟S602)。而在連續多次的提供時序致能訊號YOE的脈衝的時候，若提供的時序致能訊號YOE的脈衝還沒到達前述的臨界數量，那麼就以固定時脈訊號XDIO的脈衝上升緣之後的第一時間長度TYOEF1為產生時序致能訊號YOE的脈衝的時間點；而若提供的時序致能訊號YOE的脈衝已經超過前述的臨界數量，那麼就以固定時脈訊號XDIO的脈衝上升緣之後的第二時間長度TYOEF2為產生時序致能訊號YOE的脈衝的時間點(步驟S603)。
前述內容是以閘極驅動晶片Y1先進行掃描後再使閘極驅動晶片Y2進行掃描為例來進行說明。若反過來先以閘極驅動晶片Y2進行掃描後再使閘極驅動晶片Y1進行掃描，那麼臨界數量就會改為512(即驅動晶片Y2所驅動的閘極線數量)，而一開始也會變成以固定時脈訊號XDIO的脈衝上升緣之後的第二時間長度TYOEF2為產生時序致能訊號YOE的脈衝的時間點，並在計數值到達臨界數量之後改為以固定時脈訊號XDIO的脈衝上升緣之後的第一時間長度TYOEF1為產生時序致能訊號YOE的脈衝的時間點。
另外，也可能有訊號傳輸路徑是從時序控制器Tcon開始，繞經閘極驅動晶片Y1之後再到達閘極驅動晶片Y2的設計方式。在此種設計方式之中，由於傳輸訊號到閘極驅動晶片Y2的路徑長於傳輸訊號到閘極驅動晶片Y1的路徑，因此應反過來將第一時間長度TYOEF1設計為略大於第二時間長度TYOEF2較佳。
綜上所述，本發明因分別針對不同晶片設定不同時間的輸出致能訊號，來改變並控制削角波形，使不同晶片的致能訊號差異縮小甚至消除，因此，可避免不同晶片間導通不同、訊號錯充、削角電壓差異等問題，從而解決亮度不均的問題。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100．．．顯示面板
200．．．第一段訊號傳輸路徑
210．．．第二段訊號傳輸路徑
220．．．第三段訊號傳輸路徑
401~425、450~474．．．脈衝
G1、G2．．．閘極控制訊號
Tcon．．．時序控制器
Tcon OE1、Tcon OE2、YOE．．．時序致能訊號
TYOEF1．．．第一時間長度
TYOEF2．．．第二時間長度
OE、OE1、OE2．．．致能訊號
OE Delay．．．時間延遲差異
V1、V2．．．電壓
VGG1．．．削角電壓
Y1、Y2．．．閘極驅動晶片
YDIO．．．起始訊號
XDIO．．．固定時脈訊號
圖1為習知技術中的閘極驅動晶片輸出訊號的波形圖及輸出波形差異圖。
圖2為根據本發明一實施例的閘極驅動晶片佈局示意圖。
圖3為根據本發明一實施例的閘極驅動晶片的時序致能訊號與致能訊號的時序圖。
圖4為根據本發明一實施例的時序致能訊號的時序圖。
圖5為根據本發明一實施例的輸出訊號的控制方法流程圖。
圖6為根據本發明另一實施例的輸出訊號的控制方法流程圖。
S501、S502．．．步驟

Claims (10)

  1. 一種輸出訊號的控制方法，根據一固定時脈訊號進行運作，該控制方法包括：在該固定時脈訊號之複數脈衝的第一時間區段中，在每一該脈衝的上升緣經過一第一時間長度時經一傳輸路徑提供一第一致能訊號；以及在該固定時脈訊號之複數脈衝的第二時間區段中，在每一該脈衝的上升緣經過一第二時間長度時經該傳輸路徑的其中一部份提供一第二致能訊號，其中，該第一時間長度比該第二時間長度短。
  2. 如申請專利範圍第1項所述之控制方法，其中提供該第二致能訊號的第二時間區段接續於提供該第一致能訊號之第一時間區段之後。
  3. 如申請專利範圍第1項所述之控制方法，其中提供該第一致能訊號的第一時間區段接續於提供該第二致能訊號之第二時間區段之後。
  4. 如申請專利範圍第1項所述之控制方法，其中該第一致能訊號在該傳輸路徑上所耗費的一第一傳輸時間及該第一時間長度的和，與該第二致能訊號在該傳輸路徑的該部分上所耗費的一第二傳輸時間及該第二時間長度的和之間的差值，小於該第一傳輸時間與該第二傳輸時間之間的差值。
  5. 一種輸出訊號的控制方法，根據一固定時脈訊號進行運作，該控制方法包括：設定該固定時脈訊號欲輸出脈衝的一臨界數量；於該固定時脈訊號的每一脈衝之後提供一個輸出脈衝；以及連續多次提供該輸出脈衝，其中，當所提供的該些輸出脈衝的數量尚未到達該臨界數量之前，係在該固定時脈訊號的每一該脈衝上升緣後的一第一時間長度時提供該輸出脈衝，而當所提供的該些輸出脈衝的數量到達該臨界數量之後，則在該固定時脈訊號的每一該脈衝上升緣後的一第二時間長度時提供該輸出脈衝，其中，該第一時間長度與該第二時間長度不同。
  6. 如申請專利範圍第5項所述的控制方法，其中當尚未到達該臨界數量之前的該輸出脈衝傳遞的目標距離較遠，而到達該臨界數量之後的該輸出脈衝傳遞的目標距離較近時，該第一時間長度小於該第二時間長度。
  7. 如申請專利範圍第5項所述的控制方法，其中當尚未到達該臨界數量之前的該輸出脈衝傳遞的目標距離較近，而到達該臨界數量之後的該輸出脈衝傳遞的目標距離較遠時，該第一時間長度大於該第二時間長度。
  8. 一種平面顯示器之時序控制器輸出訊號的控制方法，適於在一平面顯示器中控制一時序控制器對該平面顯示器中的多個閘極驅動晶片所輸出的訊號時序，該控制方法包括：提供一固定時脈訊號至該時序控制器，該固定時脈訊號包括多個脈衝；使該時序控制器在一第一時間區段中，於每一該些脈衝的上升緣經過一第一時間長度時，經一傳輸路徑提供一第一致能訊號至該些閘極驅動晶片之一者；以及該時序控制器在一第二時間區段中，於每一該些脈衝的上升緣經過一第二時間長度時，經該傳輸路徑的其中一部份提供一第二致能訊號至該些閘極驅動晶片之另一者，其中，該第一時間長度比該第二時間長度短。
  9. 如申請專利範圍第8項所述的控制方法，其中該第一致能訊號在該傳輸路徑上所耗費的一第一傳輸時間及該第一時間長度的和，與該第二致能訊號在該傳輸路徑的該部分上所耗費的一第二傳輸時間及該第二時間長度的和之間的差值，小於該第一傳輸時間與該第二傳輸時間之間的差值。
  10. 如申請專利範圍第8項所述的控制方法，更包括：設定一臨界數量；於該固定時脈訊號的每一該些脈衝之後提供一個輸出脈衝；以及連續多次提供該輸出脈衝，其中，該第一時間區段與該第二時間區段其中一者為所提供的該些輸出脈衝的數量尚未到達該臨界數量之前的期間，而該第一時間區段與該第二時間區段中的另一者則為該些輸出脈衝的數量到達該臨界數量之後的期間。
TW100109605A 2011-03-21 2011-03-21 平面顯示器之時序控制器輸出訊號的控制方法 TWI433100B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW100109605A TWI433100B (zh) 2011-03-21 2011-03-21 平面顯示器之時序控制器輸出訊號的控制方法
CN201110158971.5A CN102194401B (zh) 2011-03-21 2011-05-31 平面显示器的时序控制器输出信号的控制方法
US13/245,140 US8754883B2 (en) 2011-03-21 2011-09-26 Control method of output signal from timing controller in flat panel display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100109605A TWI433100B (zh) 2011-03-21 2011-03-21 平面顯示器之時序控制器輸出訊號的控制方法

Publications (2)

Publication Number Publication Date
TW201239839A TW201239839A (en) 2012-10-01
TWI433100B true TWI433100B (zh) 2014-04-01

Family

ID=44602381

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100109605A TWI433100B (zh) 2011-03-21 2011-03-21 平面顯示器之時序控制器輸出訊號的控制方法

Country Status (3)

Country Link
US (1) US8754883B2 (zh)
CN (1) CN102194401B (zh)
TW (1) TWI433100B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140340291A1 (en) * 2013-05-14 2014-11-20 Shenzhen China Star Optoelectronics Technology Co., Ltd. Chamfered Circuit and Control Method Thereof
US10410599B2 (en) * 2015-08-13 2019-09-10 Samsung Electronics Co., Ltd. Source driver integrated circuit for ompensating for display fan-out and display system including the same
CN106200057B (zh) * 2016-09-30 2020-01-03 京东方科技集团股份有限公司 一种显示面板的驱动方法、驱动芯片及显示装置
CN112201194B (zh) * 2020-10-21 2022-08-23 Tcl华星光电技术有限公司 显示面板及显示装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100666317B1 (ko) * 1999-12-15 2007-01-09 삼성전자주식회사 구동 신호 인가시점 결정모듈, 이를 포함한 액정표시패널어셈블리 및 액정표시패널 어셈블리의 구동 방법
KR100796787B1 (ko) 2001-01-04 2008-01-22 삼성전자주식회사 게이트 신호 지연 보상 액정 디스플레이 장치, 패널 및 방법
US6947022B2 (en) * 2002-02-11 2005-09-20 National Semiconductor Corporation Display line drivers and method for signal propagation delay compensation
KR20040009102A (ko) * 2002-07-22 2004-01-31 삼성전자주식회사 액티브 매트릭스형 표시 장치
TWI282540B (en) * 2003-08-28 2007-06-11 Chunghwa Picture Tubes Ltd Controlled circuit for a LCD gate driver
US20060284663A1 (en) * 2005-06-15 2006-12-21 Chien-Hung Lu Timing control circuit and method
KR101211219B1 (ko) * 2005-10-31 2012-12-11 엘지디스플레이 주식회사 액정표시장치와 그 구동방법
CN101059941B (zh) 2006-04-17 2010-08-18 乐金显示有限公司 显示装置及其驱动方法
TWI356376B (en) 2006-11-21 2012-01-11 Chimei Innolux Corp Liquid crystal display, driving circuit and drivin
KR101344835B1 (ko) * 2006-12-11 2013-12-26 삼성디스플레이 주식회사 게이트 구동 신호 지연을 감소시키는 방법 및 액정 표시장치
KR20080053599A (ko) * 2006-12-11 2008-06-16 삼성전자주식회사 액정 표시 장치
KR20080087225A (ko) * 2007-03-26 2008-10-01 삼성전자주식회사 액정 표시 장치, 이의 제조방법 및 이의 구동방법
TWI389071B (zh) * 2008-01-25 2013-03-11 Au Optronics Corp 平面顯示裝置、控制電路及其控制方法
TWI382390B (zh) * 2008-01-29 2013-01-11 Novatek Microelectronics Corp 液晶顯示器的脈衝驅動方法與驅動電路
JP2009230103A (ja) * 2008-02-28 2009-10-08 Panasonic Corp 液晶表示装置、液晶パネル制御装置およびタイミング制御回路
TWI396174B (zh) * 2008-08-27 2013-05-11 Au Optronics Corp 閘極驅動積體電路、其之控制訊號產生方法及液晶顯示器
TWI404033B (zh) * 2009-01-06 2013-08-01 Mstar Semiconductor Inc 液晶面板之驅動方法與裝置以及液晶面板之時間控制器
TW201027502A (en) 2009-01-15 2010-07-16 Novatek Microelectronics Corp Gate driver and display driver using thereof
TWI410941B (zh) * 2009-03-24 2013-10-01 Au Optronics Corp 可改善畫面閃爍之液晶顯示器和相關驅動方法
TW201042617A (en) 2009-05-19 2010-12-01 Chunghwa Picture Tubes Ltd LCD device of improvement of flicker upon switching frame rate and method for the same
TWI405177B (zh) 2009-10-13 2013-08-11 Au Optronics Corp 閘極輸出控制方法及相應之閘極脈衝調制器
CN101950539B (zh) * 2010-03-19 2013-05-15 福建华映显示科技有限公司 一种消除液晶显示面板的亮暗线的方法

Also Published As

Publication number Publication date
CN102194401B (zh) 2014-04-16
CN102194401A (zh) 2011-09-21
TW201239839A (en) 2012-10-01
US20120242647A1 (en) 2012-09-27
US8754883B2 (en) 2014-06-17

Similar Documents

Publication Publication Date Title
EP3871211B1 (en) Display panel and driving method of the display panel
US10319283B2 (en) Gate driving circuit and display device including the same
KR101443131B1 (ko) 구동 회로, 시프팅 레지스터, 게이트 드라이버, 어레이 기판 및 표시 장치
KR101382001B1 (ko) 화소 유닛 회로 및 ｏｌｅｄ 표시 장치
US10235955B2 (en) Stage circuit and scan driver using the same
KR102281753B1 (ko) 스테이지 회로 및 이를 이용한 주사 구동부
US8004487B2 (en) Display device
KR102642840B1 (ko) 유기발광 표시장치
KR20210087867A (ko) 디스플레이 모듈 및 이의 구동 방법
KR20120041453A (ko) 스캔 펄스 스위칭 회로와 이를 이용한 표시장치
KR102264274B1 (ko) 인버터와 그를 이용한 쉬프트 레지스터 및 표시 장치
TWI433100B (zh) 平面顯示器之時序控制器輸出訊號的控制方法
KR101549291B1 (ko) 표시장치
US9570029B2 (en) Display device
KR102433746B1 (ko) 게이트 드라이브 ic와 이를 포함한 표시장치
KR20170124425A (ko) 게이트 구동회로와 이를 이용한 표시장치
KR102540315B1 (ko) 액정 표시 장치
TWI453719B (zh) 閘極驅動器
KR102238637B1 (ko) 표시장치
JP6754786B2 (ja) 転送回路、シフトレジスタ、ゲートドライバ、表示パネル、およびフレキシブル基板
TW201317695A (zh) 具有高開口率之液晶顯示裝置
KR20200061121A (ko) 방전회로 및 이를 포함하는 표시장치
KR20150051392A (ko) 유기전계발광 표시장치와 그의 에이징 방법
KR101363194B1 (ko) 표시장치
KR102242651B1 (ko) 표시장치