KR101382001B1 - 화소 유닛 회로 및 ｏｌｅｄ 표시 장치 - Google Patents

화소 유닛 회로 및 ｏｌｅｄ 표시 장치 Download PDF

Info

Publication number
KR101382001B1
KR101382001B1 KR1020120053042A KR20120053042A KR101382001B1 KR 101382001 B1 KR101382001 B1 KR 101382001B1 KR 1020120053042 A KR1020120053042 A KR 1020120053042A KR 20120053042 A KR20120053042 A KR 20120053042A KR 101382001 B1 KR101382001 B1 KR 101382001B1
Authority
KR
South Korea
Prior art keywords
transistor
oled
control signal
spot
turned
Prior art date
Application number
KR1020120053042A
Other languages
English (en)
Other versions
KR20120129823A (ko
Inventor
쭝위엔 우
리이에 두안
강 왕
티엔 샤오
Original Assignee
보에 테크놀로지 그룹 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 보에 테크놀로지 그룹 컴퍼니 리미티드 filed Critical 보에 테크놀로지 그룹 컴퍼니 리미티드
Publication of KR20120129823A publication Critical patent/KR20120129823A/ko
Application granted granted Critical
Publication of KR101382001B1 publication Critical patent/KR101382001B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 화소 유닛 회로 및 OLED 표시 장치를 개시한다. 제1 서브 회로 모듈, 제2 서브 회로 모듈, 제1 콘덴서 및 유기 발광 표시 다이오드 OLED를 구비하는 화소 유닛 회로에 있어서, 제1 서브 회로 모듈의 한쪽의 입력단이 데이터 라인에 접속되고, 제1 서브 회로 모듈의 다른 쪽의 입력단이 제2 서브 회로 모듈의 출력단 및 OLED의 일단에 접속되고, 제1 서브 회로 모듈의 출력단과 제2 서브 회로 모듈의 입출력단은 제1 콘덴서에 의해 접속되고, 제2 서브 회로 모듈의 입력단과 OLED의 타단 사이에 백플레인의 플러스/마이너스 전원의 전압차가 인가된다. 본 발명은 종래의 화소 유닛 회로에 대하여 OLED 소자의 열화, TFT 구동 트랜지스터의 임계 전압의 불균일성 및 백플레인 전원의 IR Drop을 효과적으로 보상할 수 있어 표시 효과를 향상할 수 있다. 또한, 본 발명에 따른 화소 유닛 회로는, 전압 피드백 기술에 기초하여 설계되는 것이므로, 큰 크기의 패널에 적용할 수 있다.

Description

화소 유닛 회로 및 ＯＬＥＤ 표시 장치{PIXEL UNIT CIRCUIT AND OLED DISPLAY APPARATUS}
본 발명은 화소 유닛 회로 및 유기 발광 다이오드(Organic Light Emitting Diode; OLED) 표시 장치에 관한 것이다.
전류형 발광 소자로서, OLED는 점점 고성능 표시에 응용되고 있다. 표시 크기의 증대에 수반하여, 종래의 패시브 매트릭스 유기 발광 다이오드(Passive Matrix OLED; PMOLED) 표시 장치에 있어서, 화소 하나의 구동 시간이 한층 더 짧게 요구되므로, 순간 전류를 크게 하여 전력 소비를 증대할 필요가 있다. 그와 함께, 큰 전류의 사용에 의해 인듐 주석 산화물(ITO) 라인에 전압 강하가 너무 커지게 되고, OLED의 구동 전압이 너무 높아져서, OLED의 효율이 저하하게 된다. 액티브 매트릭스 유기 발광 다이오드(Active Matrix OLED; AMOLED) 표시 장치는, 스위치 트랜지스터에 의해 입력된 OLED 전류를 라인마다 스캔함으로써, 상기 문제를 잘 해결할 수 있었다.
AMOLED 백플레인을 설계할 때, 일례로서, 우선 AMOLED는 OLED 소자에 대응하는 전류를 공급하도록 저온 다결정 실리콘 박막 트랜지스터(LTPS TFT)로 화소 회로를 구성하는 경우가 많다. LTPS TFT는 일반적인 비결정 실리콘 박막 트랜지스터(amorphous-Si TFT)에 비해, 보다 높은 이동율 및 보다 안정된 특성을 가지므로, AMOLED 표시에 보다 적합하다. 그러나, 결정화 기술의 한계에 의해, 대면적의 유리 기판에 형성되는 LTPS TFT는, 예를 들면 임계 전압, 이동율 등의 전기학 파라미터에 항상 불균일성을 갖는다. 이 불균일성은 OLED의 전류 차이 및 휘도 차이의 원인이 되어, 육안으로 감지된다. 즉, 무라가 발생하게 된다.
두번째로, 대면적의 표시 장치에서, 백플레인 전원선에 어느 정도 전기 저항을 가지면서 모든 화소의 구동 전류가 백플레인 플러스 전원(ARVDD)에 의해 공급되므로, 백플레인에 있어서 ARVDD 전원의 전력 공급 위치로부터 가까운 영역의 전원 전압은 전력 공급 위치로부터 먼 영역의 전원 전압보다 높다. 이러한 현상은 IR 드롭(IR Drop)이라 칭한다. ARVDD의 전압은 전류와 관련되므로, IR Drop에 의해 서로 다른 영역에서 전류가 서로 다르게 되므로, 표시 시에 무라가 발생하게 된다.
세번째로, OLED 소자가 증착될 때, 막 두께의 불균일에 의해 전기학 성능의 비균일성도 초래된다. 도 1은 OLED 휘도, OLED 임계 전압 및 OLED 작업 시간의 관계를 도시하는 개략도이다. 도 1에 있어서, 「
Figure 112012039883772-pat00001
」은 휘도를 나타내고, 「
Figure 112012039883772-pat00002
」은 OLED의 임계 전압을 나타낸다. 도 1에 도시한 바와 같이, 장시간의 작업을 행한 후, OLED 내부의 전기학 성능의 열화에 의해 임계 전압이 높아져서, 발광 효율이 저하되어 휘도가 저하된다.
현재, OLED 소자의 열화를 보상하는 것은 하나의 중요 과제로 되었다. OLED의 열화에 의해, 고정 화면을 장시간 표시하는 영역에 화상 잔영(Image sticking)이 발생하여, 표시 품질에 영향을 받는다.
도 2는 OLED의 상대적 휘도와 OLED의 임계 전압의 관계를 나타내어 OLED의 휘도손실을 도시하는 개략도이다. 도 3은 OLED의 휘도와 전류 밀도의 관계를 도시하는 개략도이다. 도 3에 있어서, 「
Figure 112012039883772-pat00003
」은 적색 광의 OLED의 휘도와 전류 밀도의 관계를 나타내고, 「
Figure 112012039883772-pat00004
」은 녹색 광의 OLED의 휘도와 전류 밀도의 관계를 나타내고, 「
Figure 112012039883772-pat00005
」은 청색 광의 OLED와 전류 밀도의 관계를 나타낸다. 도 2 및 도 3에 도시한 바와 같이, OLED의 임계 전압의 상승에 따라 리니어하게 휘도 손실이 증가하고, OLED 전류 밀도와 휘도의 관계도 리니어 관계이므로, OLED의 열화를 보상할 때, OLED의 임계 전압의 증대에 따라서, OLED의 구동 전류를 리니어하게 증가시킴으로써, 휘도 손실을 보상할 수 있다.
AMOLED는 드라이브의 타입에 따라 디지털형, 전류형 및 전압형으로 구분된다. 디지털형 구동법은 TFT를 스위치로 하여 구동 시간을 제어함으로써 그레이 레벨(gray level)을 실현하여 불균일성을 보상할 필요가 없지만, 작업 빈도가 표시 크기의 증대에 수반하여 배로 상승하여, 전력 소비가 커지며, 일정한 범위에서의 설계가 물리적으로 한계가 존재하므로, 큰 크기의 표시에 적합하지 못하다. 전류형 구동법은 구동 트랜지스터에 크기가 서로 다른 전류를 직접 공급함으로써 그레이 레벨을 실현하여 TFT 불균일성 및 IR Drop을 비교적 잘 보상할 수 있지만, 낮은 그레이 레벨 신호를 입력할 때, 작은 전류가 데이터 라인에 대하여 비교적 큰 기생 용량을 충전함으로써 입력 시간이 너무 길어진다. 이 문제는 큰 크기의 표시에서 특히 심하게 되어 극복하기 어렵다. 전압형 구동 방법은 종래의 AMLCD 구동 방법과 유사하며, 구동IC에 의해 1개의 그레이 레벨을 나타내는 전압 신호를 공급하고, 이 전압 신호는 화소 회로 내에서 구동관의 전류 신호로 변환되어, OLED를 구동하여 휘도 그레이 레벨을 실현한다. 이러한 방법은 구동 속도가 빨라 간단하게 실현할 수 있는 장점을 가지고, 큰 크기의 패널의 구동에 적합하므로, 업계에 널리 채용되었지만, 여분의 TFT 및 콘덴서 소자를 설계하여 TFT 불균일성 및 IR Drop을 보상할 필요가 있다.
도 4는 종래 기술에 있어서 2개의 TFT 트랜지스터, 1개의 콘덴서 및 1개의 O LED로 이루어지는 가장 전통적인 전압 구동형 화소 유닛 회로 구조(2T1C)를 도시하는 개략도이다. 도 4에 있어서, 스위치 트랜지스터 T2는 데이터 라인에 있어서의 데이터 전압을 구동 트랜지스터 T1의 게이트 전극에 전송하고, 구동 트랜지스터 T1은 이 데이터 전압을 대응하는 전류로 전환하여 OLED에 공급한다. 정상적으로 작업할 때, 구동 트랜지스터 T1은 포화 영역에 있으며, 1개의 라인의 스캔 시간 내에 정전류를 공급해야 한다. 이 전류는 하기 식으로 표현된다.
Figure 112012039883772-pat00006
상기 식에 있어서, μ p 는 캐리어 이동율이고, COX는 게이트 산화층 용량이고, W/L은 트랜지스터의 폭과 길이의 비이고, VDATA 는 데이터 전압이고, ARVDD는 AMOLED 백플레인의 전원으로서 모든 화소 유닛에 공유되고, VTh는 트랜지스터의 임계 전압이다. 상기 식에서 알 수 있듯이, 서로 다른 화소 유닛 사이의 VTh가 서로 다르면, 전류가 서로 다르게 된다. 또한, OLED 소자의 열화에 따라서, 정전류를 공급하여도 OLED의 발광 휘도가 저하된다.
현재, VTh 균일성 및 IR Drop을 보상하는 화소 유닛 회로는 다수 개 있다. 그 중 어떤 화소 유닛 회로는 구동 트랜지스터의 VTh 불균일성을 보상할 수 있지만, IR Drop 및 OLED의 열화에 의한 휘도 손실을 보상할 수 없다. 다른 화소 유닛 회로는 구동 트랜지스터의 VTh 불균일성 및 IR Drop을 보상할 수 있지만, OLED의 열화에 의한 휘도 손실을 보상할 수 없다. 또 다른 화소 유닛 회로는 VTh 불균일성, IR Drop 및 OLED의 열화에 의한 영향을 보상할 수 있지만, 전류형 구동이므로, 큰 크기의 패널에 응용할 수 없다. 또 다른 화소 유닛 회로는 OLED 열화에 의한 영향을 보상할 수 있지만, VTh 불균일성 및 IR Drop을 보상할 수 없다. 따라서, 종래 기술에 따른 화소 회로는 TFT 구동 트랜지스터의 VTh의 불균일성, 백플레인 전원의 IR Drop 및 OLED 열화에 의한 영향을 효과적으로 보상함과 함께, 큰 크기의 패널에까지 적용할 수는 없다.
본 발명의 목적은, TFT 구동관의 임계 전압의 불균일성, 백플레인 전원의 IR Drop 및 OLED 열화에 의한 영향을 효과적으로 보상할 수 있음과 함께, 큰 크기의 패널에 응용할 수 있는 화소 유닛 회로 및 OLED 표시 장치를 제공하는 데에 있다.
본 발명의 하나의 실시예는, 제1 서브 회로 모듈, 제2 서브 회로 모듈, 제1 콘덴서 및 유기 발광 표시 다이오드(OLED)를 갖는 화소 유닛 회로로서,
제1 서브 회로 모듈의 한쪽의 입력단이 데이터 라인에 접속되고,
제1 서브 회로 모듈의 다른 쪽의 입력단이 제2 서브 회로 모듈의 출력단 및 OLED의 제1단에 접속되고,
제1 서브 회로 모듈의 출력단과 제2 서브 회로 모듈의 입출력단은 제1 콘덴서에 의해 접속되고,
제2 서브 회로 모듈의 입력단과 OLED의 제2단 사이에 백플레인의 플러스/마이너스 전원의 전압차가 인가된다.
하나의 예시에서는, 상기 제1 서브 회로 모듈은 입력 전압을 선택하여 콘덴서에 출력하는 것이며, 상기 제2 서브 회로 모듈은 입력 전압을 전류로 변환하여 OLED에 공급하는 것이다.
하나의 예시에서는, 상기 OLED의 제1단은 OLED의 애노드이고, 상기 OLED의 제2단은 OLED의 캐소드이고, 제1 서브 회로 모듈은 상기 다른 쪽의 입력단이 OLED의 애노드에 접속되고, 출력단의 제1 스폿이 제1 콘덴서의 일단에 접속된다. 제2 서브 회로 모듈은 입력단이 백플레인의 플러스 전원(ARVDD)에 접속되고, 입출력단의 제2 스폿이 제1 콘덴서의 타단에 접속되고, 출력단이 OLED의 애노드에 접속되고, OLED의 캐소드가 백플레인의 마이너스 전원(ARVSS)에 접속된다.
바람직한 것은, 상기 제1 서브 회로 모듈은, 게이트 전극에 제어 신호 SCAN이 입력되고, 소스 전극에 데이터 라인에 접속되고, 드레인 전극이 제1 스폿에 대응하는 제1 트랜지스터와, 게이트 전극에 제어 신호 EMB가 입력되고, 드레인 전극이 제1 스폿에 대응하고, 소스 전극에 OLED의 애노드가 접속되는 제2 트랜지스터를 구비하며, 상기 제1 트랜지스터 및 제2 트랜지스터는 P형 TFT 트랜지스터이다.
바람직한 것은, 상기 제2 서브 회로 모듈은 게이트 전극이 제2 스폿에 대응하고, 드레인 전극이 ARVDD에 접속되는 제3 트랜지스터와, 게이트 전극에 제어 신호 EMB가 입력되고, 드레인 전극이 제2 스폿에 대응하고, 소스 전극이 제3 트랜지스터의 소스 전극에 접속되는 제4 트랜지스터와, 게이트 전극에 제어 신호 EM이 입력되고, 드레인 전극이 제3 트랜지스터의 소스 전극에 접속되고, 소스 전극이 OLED의 애노드에 접속되는 제5 트랜지스터와, 일단이 제2 스폿에 대응하고, 타단이 ARVDD에 접속되는 제2 콘덴서를 구비하고, 상기 제3 트랜지스터, 제4 트랜지스터, 제5 트랜지스터는 P형 TFT 트랜지스터이다.
다른 예시에서는, 상기 OLED의 제1단은 캐소드이고, 상기 OLED의 제2단은 애노드이며, 제1 서브 회로 모듈은 상기 다른 쪽의 입력단이 OLED의 캐소드에 접속되고, 출력단의 제3 스폿이 제1 콘덴서의 일단에 접속되고, 제2 서브 회로 모듈은 입력단이 ARVSS에 접속되고, 입출력단의 제4 스폿이 제1 콘덴서의 타단에 접속되고, 출력단이 OLED의 캐소드에 접속되고, OLED의 애노드가 ARVDD에 접속된다.
바람직한 것은, 상기 제1 서브 회로 모듈은 게이트 전극에 제어 신호 SCAN'가 입력되고, 소스 전극이 데이터 라인에 접속되고, 드레인 전극이 제3 스폿에 대응하는 제1 트랜지스터와, 게이트 전극에 제어 신호 EMB'가 입력되고, 드레인 전극이 제3 스폿에 대응하고, 소스 전극이 OLED의 캐소드에 접속되는 제2 트랜지스터를 갖고, 상기 제1 트랜지스터 및 제2 트랜지스터는 N형 TFT 트랜지스터이다.
바람직한 것은, 상기 제2 서브 회로 모듈은 게이트 전극이 제4 스폿에 대응하고, 드레인 전극이 ARVSS에 접속되는 제3 트랜지스터와, 게이트 전극에 제어 신호 EMB'가 입력되고, 드레인 전극이 제4 스폿에 대응하고, 소스 전극이 제3 트랜지스터의 소스 전극에 접속되는 제4 트랜지스터와, 게이트 전극에 제어 신호 EM'가 입력되고, 드레인 전극이 제3 트랜지스터의 소스 전극에 접속되고, 소스 전극이 OLED의 캐소드에 접속되는 제5 트랜지스터와, 일단이 제4 스폿에 대응하고, 타단이 ARVSS에 접속되는 제3 콘덴서를 구비하고, 상기 제3 트랜지스터, 제4 트랜지스터 및 제5 트랜지스터는 N형 TFT 트랜지스터이다.
하나의 예시에서는, 상기 화소 유닛 회로는, 이하의 순으로 조작된다. 즉, 제1 단계는, 제어신호 SCAN을 하이 레벨로 하고, 제어신호 EM 및 EMB를 로우 레벨로 함으로써, 제2 트랜지스터, 제3 트랜지스터, 제4 트랜지스터 및 제5 트랜지스터가 온되고, 제1 트랜지스터가 오프되어, 제1 콘덴서가 방전되고, 제2 단계는, 제어신호 SCAN을 하이 레벨로 하고, 제어신호 EMB를 로우 레벨로 하고, 제어신호 EM을 하이 레벨로 함으로써, 제어신호 EM이 높아지는 순간에, 제2 트랜지스터, 제3 트랜지스터 및 제4 트랜지스터가 온되고, 제1 트랜지스터 및 제5 트랜지스터가 오프되고, 제3 트랜지스터가 다이오드 접속을 형성하여, 제2 스폿의 전압이 ARVDD로 충전되고 점점 상승하여 제3 트랜지스터를 오프시킴과 함께 제1 스폿이 OLED로 방전되고, 제3 단계는 제어신호 SCAN을 로우 레벨로 하고, 제어신호 EM 및 EMB를 하이 레벨로 함으로써, 제1 트랜지스터 및 제3 트랜지스터가 온되고, 제2 트랜지스터, 제4 트랜지스터 및 제5 트랜지스터가 오프되고, 제4 단계에서는 제어신호 SCAN을 하이 레벨로 하고, 제어신호 EM을 로우 레벨로 하고, 제어신호 EMB를 하이 레벨로 함으로써, 제3 트랜지스터 및 제5 트랜지스터가 온되고, 제1 트랜지스터, 제2 트랜지스터 및 제4 트랜지스터가 오프되어 OLED가 발광한다.
다른 예시에서는, 상기 화소 유닛 회로는 이하의 순으로 조작된다. 즉, 제1 단계는 제어신호 SCAN'를 로우 레벨로 하고, 제어신호 EM' 및 EMB'를 하이 레벨로 함으로써, 제2 트랜지스터, 제3 트랜지스터, 제4 트랜지스터 및 제5 트랜지스터가 온되고, 제1 트랜지스터가 오프되어, 제1 콘덴서가 방전되고, 제2 단계는 제어신호 SCAN'를 로우 레벨로 하고, 제어신호 EMB'를 하이 레벨로 하고, 제어신호 EM'를 로우 레벨로 함으로써, 제2 트랜지스터, 제3 트랜지스터 및 제4 트랜지스터가 온되고, 제1 트랜지스터 및 제5 트랜지스터가 오프되고, 제3 트랜지스터가 다이오드 접속을 형성하여, 제4 스폿의 전압이 제3 트랜지스터에 의해 ARVSS로 방전하여 점점 하강하여 제3 트랜지스터를 오프시킴과 함께, 제3 스폿이 ARVDD로 충전되고, 제3 단계는 제어신호 SCAN'를 하이 레벨로 하고, 제어신호 EM' 및 EMB'를 로우 레벨로 함으로써, 제1 트랜지스터 및 제3 트랜지스터가 온되고, 제2 트랜지스터, 제4 트랜지스터 및 제5 트랜지스터가 오프되고, 제4 단계는 제어신호 SCAN'를 로우 레벨로 하고, 제어신호 EM'를 하이 레벨로 하고, 제어신호 EMB'를 로우 레벨로 함으로써, 제3 트랜지스터 및 제5 트랜지스터가 온되고, 제1 트랜지스터, 제2 트랜지스터 및 제4 트랜지스터가 오프되어, OLED가 발광한다.
복수의 직렬 연결되는 화소 유닛 회로를 갖는 OLED 표시 장치로서, 각 화소 유닛 회로는 제1 서브 회로 모듈, 제2 서브 회로 모듈, 제1 콘덴서 및 유기 발광 표시 다이오드 OLED를 갖고, 제1 서브 회로 모듈은 한쪽의 입력단이 데이터 라인에 접속되고, 다른 쪽의 입력단이 제2 서브 회로 모듈의 출력단 및 OLED의 일단에 접속되고, 제1 서브 회로 모듈의 출력단과 제2 서브 회로 모듈의 입출력단은 제1 콘덴서에 의해 접속되고, 제2 서브 회로 모듈의 입력단과 OLED의 타단 사이에 백플레인의 플러스/마이너스 전원의 전압차가 인가된다.
본 발명에 따른 화소 유닛 회로는, 종래의 화소 유닛 회로에 비하여, OLED 소자의 열화에 의한 영향, TFT 구동관의 임계 전압의 불균일성 및 백플레인 전원의 IR Drop을 효과적으로 보상할 수 있어 표시 효과를 향상할 수 있다. 또한, 본 발명에 따른 화소 유닛 회로는 전압 피드백 기술에 기초하여 설계되는 것이므로, 큰 크기의 패널에 적용할 수 있다.
도 1은 OLED 휘도, OLED 임계 전압 및 OLED 작업 시간의 관계를 도시하는 개략도이다.
도 2는 OLED의 상대적 휘도와 OLED의 임계 전압의 관계를 나타내어 OLED의 휘도 손실을 도시하는 개략도이다.
도 3은 OLED의 휘도와 전류 밀도의 관계를 도시하는 개략도이다.
도 4는 종래 기술에 있어서의 전압 구동형 화소 유닛의 회로 구조를 도시하는 개략도이다.
도 5는 본 발명에 있어서의 화소 유닛 회로의 구조를 도시하는 개략도이다.
도 6은 본 발명의 실시예에 있어서의 화소 유닛 회로의 상세 구조를 도시하는 개략도이다.
도 7은 본 발명의 실시예에 있어서의 제어신호 SCAN, EM 및 EMB의 파형을 도시하는 개략도이다.
도 8은 본 발명의 실시예의 제1 단계의 작업 상황을 도시하는 개략도이다.
도 9는 본 발명의 실시예의 제2 단계의 작업 상황을 도시하는 개략도이다.
도 10은 본 발명의 실시예의 제3 단계의 작업 상황을 도시하는 개략도이다.
도 11은 본 발명의 실시예의 제4 단계의 작업 상황을 도시하는 개략도이다.
도 12는 본 발명의 실시예에 따른 화소 유닛 회로에서 임계 전압의 불균일성을 보상하는 모의 결과를 도시하는 개략도이다.
도 13은 본 발명의 실시예에 따른 화소 유닛 회로에서 IR Drop을 보상하는 모의 결과를 도시하는 개략도이다.
도 14는 본 발명의 실시예에 따른 화소 유닛 회로에서 OLED 열화를 보상하는 모의 결과를 도시하는 개략도이다.
도 15는 본 발명의 실시예에 있어서 하이 레벨에서 온되는 N형 트랜지스터에 의해 실현되는 화소 유닛 회로의 구조 전체를 도시하는 개략도이다.
도 16은 본 발명의 실시예에 있어서 하이 레벨에서 온되는 N형 트랜지스터에 의해 실현되는 화소 유닛 회로의 구체적인 구조를 도시하는 개략도이다.
도 17은 본 발명의 실시예에 있어서 제어신호 SCAN', EM' 및 EMB'의 파형을 도시하는 개략도이다.
본 발명은 제1 서브 회로 모듈, 제2 서브 회로 모듈, 콘덴서 및 유기 발광 표시 다이오드 OLED를 구비하는 화소 유닛 회로에 있어서,
제1 서브 회로 모듈의 한쪽의 입력단은 데이터 라인에 접속되고,
제1 서브 회로 모듈의 다른 쪽의 입력단은 제2 서브 회로 모듈의 출력단 및 OLED의 일단에 접속되고,
제1 서브 회로 모듈의 출력단과 제2 서브 회로 모듈의 입출력단은 콘덴서에 의해 접속되고,
제2 서브 회로 모듈의 입력단과 OLED의 타단 사이에 백플레인의 플러스/마이너스 전원의 전압차가 인가된다.
상기 제1 서브 회로 모듈은 입력 전압을 선택하여 콘덴서에 출력하는 것이며, 상기 제2 서브 회로 모듈은 입력 전압을 전류로 전환하여 OLED에 공급하는 것이다.
도 5는 본 발명의 실시예에 따른 화소 유닛 회로(100)의 구조를 도시하는 개략도이다. 도 5에 도시한 바와 같이, 상기 화소 유닛 회로(100)는 제1 서브 회로 모듈(1), 제2 서브 회로 모듈(2), 콘덴서(3) 및 OLED(4)를 갖고, 제1 서브 회로 모듈(1)은 데이터 라인 VDATA 과 OLED(4)의 애노드에 각각 접속되는 2개의 입력단 IN1, IN2와, 콘덴서(3)의 일단에 접속되는 1개의 출력단 OUT를 갖고, 제2 서브 회로 모듈(2)은, ARVDD에 접속되는 1개의 입력단 IN과, 콘덴서(3)의 타단에 접속되는 1개의 입출력단 INOUT와, OLED(4)의 애노드에 접속되는 1개의 출력단 OUT를 갖는다. 상기 실시예에서는, 제1 서브 회로 모듈(1)의 출력단 OUT을 ND 스폿이라 칭하고, 제2 서브 회로 모듈(2)의 입출력단 INOUT을 NG 스폿이라 칭한다. 바꿔 말하면, 상기 실시예의 화소 유닛 회로(100)에 있어서, 제1 서브 회로 모듈(1)은 입력이 데이터 전압 VDATA 및 OLED 애노드의 전압이고, 출력이 ND 스폿이며, 제2 서브 회로 모듈(2)은 1개의 입력 신호가 ARVDD이고, 1개의 전압 입출력 포트가 NG 스폿이며, 1개의 전류 출력 포트가 OLED(4)의 애노드에 접속되고, 콘덴서(3)가 ND 스폿과 NG 스폿 사이에 접속되고, OLED(4)의 캐소드가 백플레인의 마이너스 전원(ARVSS)에 접속된다.
도 5에 도시하는 화소 유닛 회로(100)에 있어서, 제1 서브 회로 모듈(1)은 입력 전압(VDATA 또는 VOLED)을 선택하여 ND에 출력하는 것이고, 제2 서브 회로 모듈(2)은 입력 전압을 전류로 전환하여 OLED(4)에 공급하는 것이며, 그 출력을 f(VNG, ARVDD, VTh)=IOLED라고 하는 식으로 나타내고, 이러한 출력처리는 2단계의 작업에 의해 행해진다. 즉, 제1 단계는 보상 단계이며, 이 단계에서는 ND 스폿의 전압이 VOLED _0(VOLED _0은 OLED 임계 전압임)에 의해 제어되고, 이때 제2 서브 회로 모듈(2)의 NG 스폿이 출력 포트로 되고, NG 스폿의 전압이 ARVDD+VTh에 의해 제어된다. VTh는 화소 유닛 회로(100)에 사용되는 트랜지스터의 임계 전압이다. 제2 단계는 연산 단계이며, 이 단계에서는 제1 서브 회로 모듈(1)이 출력하는 ND 스폿 전압이 VDATA로 제어되고, 이때 제2 서브 회로 모듈(2)의 NG 스폿이 입력 포트로 되고, 콘덴서의 부트스트랩(bootstrap) 효과에 의해 NG 스폿 전압이 k·(VDATA-VOLED_0)+ARVDD+VTh로 되고, 제2 서브 회로 모듈(2)은 이 입력 전압을 전류로 전환하고, 이 전환 중에 전술한 NG 스폿 전압을 나타내는 식에 있어서의 ARVDD와 VTh의 항을 소거하여, 출력 전류를 ARVDD, VTh와 무관계로 하고, 즉 임계 전압의 불균일성과 IR Drop을 보상함과 함께, 제2 서브 회로 모듈(2)은 출력 전류를 VOLED_0과 정비례로 하고, 즉 VOLED_0이 클수록 출력 전류가 커지고, 비례 계수 k에 의해 양자의 관계를 조절하여, OLED의 감쇠에 의한 전류의 하강, 발광 효율의 저하에 의한 영향을 보상한다. 상기 화소 유닛 회로(100)는 종래의 화소 구조에 비하여 OLED 소자의 열화 및 TFT 구동관의 임계 전압의 불균일성, 백플레인 전원의 IR Drop을 효과적으로 보상할 수 있다.
도 6은 본 발명의 실시예에 따른 화소 유닛 회로(100)의 상세 구조를 도시하는 개략도이다. 도 6에 도시한 바와 같이, 상기 화소 유닛 회로(100)는 5개의 P형 TFT 트랜지스터(11, 12, 21, 22, 23), 1개의 OLED(4) 및 2개의 콘덴서(3, 24)로 이루어지고, ARVDD는 하이 레벨의 전원 신호이며, ARVSS는 로우 레벨의 전원 신호이며, 회로 전체는 3개의 제어 신호 SCAN, EM 및 EMB로 제어된다. 도 7은 제어신호 SCAN, EM 및 EMB의 파형을 나타낸다.
도 5 및 도 6에 도시한 바와 같이, 제1 서브 회로 모듈(1)은 트랜지스터(11) 및 트랜지스터(12)를 구비하고, 제2 서브 회로 모듈(2)은 트랜지스터(21), 트랜지스터(22), 트랜지스터(23) 및 콘덴서(24)를 구비한다.
트랜지스터(11)는 게이트 전극에 제어 신호 SCAN이 입력되고, 소스 전극이 데이터 라인에 접속되고, 드레인 전극이 ND 스폿에 대응한다.
트랜지스터(12)는 게이트 전극에 제어 신호 EMB가 입력되고, 드레인 전극이 ND 스폿(즉, 트랜지스터(12)의 드레인 전극과 트랜지스터(11)의 드레인 전극과의 접속개소)에 대응하고, 소스 전극이 OLED(4)의 애노드에 접속된다.
트랜지스터(21)는 게이트 전극이 NG 스폿에 대응하고, 드레인 전극에 ARVDD가 입력된다.
트랜지스터(22)는 게이트 전극에 제어 신호 EMB가 입력되고, 드레인 전극이 NG 스폿에 대응하고, 소스 전극이 트랜지스터(21)의 소스 전극에 접속된다.
트랜지스터(23)는 게이트 전극에 제어 신호 EM이 입력되고, 드레인 전극이 트랜지스터(21)의 소스 전극에 접속되고, 소스 전극이 OLED(4)의 애노드에 접속된다.
콘덴서(24)는 일단이 NG 스폿에 대응하고, 타단이 ARVDD에 접속된다.
여기서 알 수 있듯이, 제1 서브 회로 모듈(1)은 2개의 입력단이 각각 트랜지스터(11) 및 트랜지스터(12)의 소스 전극에 대응하고, 출력단이 트랜지스터(11) 또는 트랜지스터(12)의 드레인 전극에 대응한다. 제2 서브 회로 모듈(2)은 입력단이 트랜지스터(21)의 드레인 전극에 대응하고, 입출력단이 트랜지스터(21)의 게이트 전극에 대응하고, 출력단이 트랜지스터(23)의 소스 전극에 대응한다.
도 6에 도시하는 화소 유닛 회로(100)는, 도 7에 도시하는 제어 신호 파형에 기초하여, 작업은 이하 4개의 단계 ①∼④로 구분된다.
제1 단계 ①는 프리차지(precharge) 단계이다. 도 8에 도시한 바와 같이, 이 단계에서는, SCAN이 하이 레벨이고, EM 및 EMB가 로우 레벨이다. 이때, 트랜지스터(21), 트랜지스터(22), 트랜지스터(12) 및 트랜지스터(23)가 온되고, 트랜지스터(11)가 오프되고, 콘덴서(3)가 방전되어, NG 스폿의 전위 VNG는 ARVDD+VThP보다 작다. VThP는 P형 TFT 트랜지스터(21)의 임계 전압(VThP<0)이다.
제2 단계 ②는 보상 단계이다. 도 9에 도시한 바와 같이, 이 단계에서는, SCAN이 하이 레벨이고, EMB가 로우 레벨이고, EM이 하이 레벨이다. EM이 높아지는 순간, 트랜지스터(21), 트랜지스터(22) 및 트랜지스터(12)가 온되고, 트랜지스터(11), 트랜지스터(23)가 오프된다. 트랜지스터(21)가 다이오드 접속을 형성하여, NG 스폿의 전압이 ARVDD에 의해 충전되어 점점 ARVDD+VThP까지 상승하여 트랜지스터(21)를 오프시킴과 함께, OLED(4)가 오프되어 전류가 흐르지 않게 될 때까지 ND 스폿이 OLED(4)에 의해 방전된다. 이때, ND 전압이 VOLED_0, 즉, OLED(4)의 임계 전압으로 된다.
제3 단계 ③는 연산 단계이다. 도 10에 도시한 바와 같이, 이 단계에서는, SCAN이 로우 레벨이고, EM 및 EMB가 하이 레벨이다. 트랜지스터(21) 및 트랜지스터(11)가 온되고, 트랜지스터(22), 트랜지스터(12) 및 트랜지스터(23)가 오프된다. 이때, 데이터 라인의 전압이 콘덴서(3)의 ND 스폿에 인가된다. NG 스폿에는 직류 통로가 없기 때문에, 이 스폿의 전하 총량은, 하기 식과 같이 단계 ②에 대하여 불변해야 한다.
Figure 112012039883772-pat00007
을 연산하여,
Figure 112012039883772-pat00008
를 얻는다.
제4 단계 ④는 유지 발광 단계이다. 도 11에 도시한 바와 같이, 이 단계에서는, SCAN이 하이 레벨이고, EM이 로우 레벨이고, EMB가 하이 레벨이다. 트랜지스터(21) 및 트랜지스터(23)가 온되고, 트랜지스터(22), 트랜지스터(11) 및 트랜지스터(12)가 오프된다. 이때, NG 스폿의 전압이 콘덴서(24)에 보존되고, 트랜지스터(23)가 온된 후, 전류가 OLED(4)에 공급되어 OLED(4)를 발광시킨다. 이때, 트랜지스터(21)를 흐르는 전류는, 하기 식과 같이 표현된다.
Figure 112012039883772-pat00009
상기의 식에서 알 수 있듯이, 트랜지스터(21)를 흐르는 전류는 트랜지스터 임계 전압 및 ARVDD와 관계가 없으므로, 본 실시예에 있어서의 화소 유닛 회로(100)는, 트랜지스터 임계 전압의 불균일성 및 IR Drop의 영향을 거의 제거하였다.
도 12는 본 발명의 실시예에 따른 화소 유닛 회로(100)에서 트랜지스터 임계 전압의 불균일성을 보상하는 모의 결과를 도시하는 개략도이다. 이 도면에 있어서, 「
Figure 112012039883772-pat00010
」은 종래 구조의 2T1C에서 트랜지스터 임계 전압과 IOLED의 관계를 나타내고, 「
Figure 112012039883772-pat00011
」은 본 실시예의 구조의 5T2C에서 트랜지스터 임계 전압과 IOLED의 관계를 나타낸다. 도 12에 도시한 바와 같이, 종래 구조의 2T1C에 기초하여, 트랜지스터 임계 전압이 ±0.6V 드리프트한 경우에, 그 전류가 최대 1.8배 이상 드리프트할 가능성이 있다. 본 실시예에 있어서의 5T2C의 구조에 기초하여, 임계 전압이 ±0.6V 드리프트한 경우에, 그 전류의 파동은 2.5％보다 작다.
도 13은 본 발명의 실시예에 따른 화소 유닛 회로(100)에서 IR Drop을 보상하는 모의 결과를 도시하는 개략도이다. 이 도면에 있어서, 「
Figure 112012039883772-pat00012
」은 종래 구조의 2T1C에서 ARVDD 전압 강하와 IOLED의 관계를 나타내고, 「
Figure 112012039883772-pat00013
」은 본 실시예에 있어서의 5T2C 구조에서 ARVDD 전압 강하와 IOLED의 관계를 나타낸다. 도 13에 도시한 바와 같이, 종래 구조의 2T1C에 기초하여, ARVDD 전압 강하의 드리프트가 ±0.5V이며, 그 전류의 최대가 81％ 드리프트한다. 본 실시예에 있어서의 5T2C의 구조에 기초하여, ARVDD 전압 강하의 드리프트가 ±0.5V인 경우에, 그 전류의 파동은 3.5％ 이하이다.
그와 함께, 전류 IOLED는 OLED의 임계 전압 VOLED_0에 관련하여, OLED의 열화에 의한 휘도 손실을 보상할 수 있다. OLED 소자가 열화될 때, VOLED_0은 점점 커져, 발광 효율이 저하되므로, 동일한 휘도를 유지하기 위해서는 트랜지스터(21)를 구동하여 보다 큰 전류를 제공할 필요가 있다. 실제의 응용에 있어서, VDATA<0이면서 VDATA <VOLED_0으로 하면, VOLED_0의 증대에 따라서, |VDATA-VOLED_0|이 커져, IOLED를 증대시켜, OLED의 휘도 손실을 보상한다.
테일러(Taylor) 전개에서 알 수 있듯이, OLED 임계 전압이 드리프트하면, 드리프트 후의 임계 전압은 V'OLED_0=VOLED_0+ΔVOLED_0과 같이 나타낼 수 있으므로, IOLED는 ΔVOLED_0에 대하여 1차원 근사 전개식이 이하와 같다.
Figure 112012039883772-pat00014
IOLED와 ΔVOLED_0은 리니어 관계를 이루므로, 구체적으로 실시할 때, OLED 열화의 측정 결과에 따라, 콘덴서(24)와 콘덴서(3)의 용량 비례를 조절함으로써 그 VOLED_0의 계수를 조절하여, 휘도-ΔVOLED_0 곡선과 상보시켜, OLED의 열화에 의한 휘도 손실을 정확히 보상한다.
도 14는 본 발명의 실시예에 따른 화소 유닛 회로(100)에서는 OLED 열화를 보상하는 모의 결과를 도시하는 개략도이다. 이 도면에 있어서, 「
Figure 112012039883772-pat00015
」은 종래 구조의 2T1C에서 OLED 임계 전압과 IOLED의 관계를 나타내고, 「
Figure 112012039883772-pat00016
」은 본 실시예에 따른 5T2C에서 OLED의 임계 전압과 IOLED의 관계를 나타낸다. 도 14에 도시한 바와 같이, 종래 구조의 2T1C에 기초하여, OLED 임계 전압이 0 ~ 0.8V 드리프트했을 때, 그 전류는 느리게 감소하는 경향이 있으므로, 표시 휘도의 하강이 심하게 된다. 그에 대하여, 본 실시예의 구조의 5T2C에 기초하여, 전류는 OLED의 임계 전압의 증대에 따라서 동기 리니어하게 증가하여, OLED의 휘도 손실을 효과적으로 보상할 수 있다. 콘덴서(24)와 콘덴서(3)의 용량 비례를 조절하는 것은, 전류의 증가 속도 및 범위를 제어할 수 있다.
시뮬레이션 비교에 의해, 본 실시예에 따른 화소 유닛 회로(100)를 사용하는 것은, 트랜지스터 임계 전압의 불균일성 및 IR Drop을 효과적으로 보상할 수 있고, 전류의 드리프트를 각각 2.5％ 및 3.5％ 정도로 제어할 수 있어, 큰 크기의 패널 표시에 적합하다. 특히, 상기 실시예는 OLED의 열화에 의한 휘도 손실을 보상할 수 있어 제품의 수명을 효과적으로 향상할 수 있다.
또한, 본 발명의 화소 유닛 회로(100)는, 로우 레벨에서 온되는 P형 트랜지스터에 의해 실현할 수 있을뿐만 아니라(도 6에 도시한 바와 같이), 하이 레벨에서 온되는 N형 트랜지스터에 의해서도 실현할 수 있는 데 주의할 필요가 있다. 도 15는 본 발명의 다른 실시예에 따른 하이 레벨에서 온되는 N형 트랜지스터의 화소 유닛 회로(200)의 구조 전체를 나타내고, 도 16은 그 구체적인 구조를 나타내고, 도 17은 대응하는 제어신호 SCAN', EM' 및 EMB'의 파형을 나타낸다.
도 15에 도시한 바와 같이, 상기 실시예에 따른 화소 유닛 회로(200)는, 제1 서브 회로 모듈(1'), 제2 서브 회로 모듈(2'), 콘덴서(3') 및 OLED(4')를 구비한다. 제1 서브 회로 모듈(1')은 데이터 라인 및 OLED 캐소드에 접속되는 2개의 입력단 IN1, IN2와, 콘덴서(3')의 일단에 접속되고 ND' 스폿에 대응하는 1개의 출력단 OUT를 갖는다. 제2 서브 회로 모듈(2')은 ARVSS에 접속되는 1개의 입력단 IN과, 콘덴서(3')의 타단에 접속되며 또한 NG' 스폿의 타단에 대응하는 1개의 입출력단 INOUT와, OLED(4')의 캐소드에 접속되는 1개의 출력단 OUT를 갖고, OLED(4')의 애노드는 ARVDD에 접속된다.
도 16에 도시한 바와 같이, 제1 서브 회로 모듈(1')은 트랜지스터(11') 및 트랜지스터(12')를 가지며, 상기 트랜지스터(11') 및 트랜지스터(12')는 N형 TFT 트랜지스터이다. 트랜지스터(11')는 게이트 전극에 제어 신호 SCAN'가 입력되고, 소스 전극이 데이터 라인에 접속되고, 드레인 전극이 ND' 스폿에 대응한다. 트랜지스터(12')는 게이트 전극에 제어 신호 EMB'가 입력되고, 드레인 전극이 ND' 스폿에 대응하고, 소스 전극이 OLED(4')의 캐소드에 접속된다.
제2 서브 회로 모듈(2')은 트랜지스터(21'), 트랜지스터(22'), 트랜지스터(23') 및 콘덴서(24')를 구비한다. 상기 트랜지스터(21'), 트랜지스터(22') 및 트랜지스터(23')는 N형 TFT 트랜지스터이다. 트랜지스터(21')는 게이트 전극이 NG' 스폿에 대응하고, 드레인 전극이 ARVSS에 접속된다. 트랜지스터(22')는 게이트 전극에 제어 신호 EMB'가 입력되고, 드레인 전극이 NG' 스폿에 대응하고, 소스 전극이 트랜지스터(21')의 소스 전극에 접속된다. 트랜지스터(23')는 게이트 전극에 제어 신호 EM'가 입력되고, 드레인 전극이 트랜지스터(21')의 소스 전극에 접속되고, 소스 전극이 OLED(4')의 캐소드에 접속된다. 콘덴서(24')는, 일단이 NG' 스폿에 대응하고, 타단이 ARVSS에 접속된다.
도 15에 도시하는 화소 유닛 회로(200)의 작업은, 2개의 단계로 구분된다. 제1 단계는 보상 단계이다. 이 단계에서는, ND' 스폿 전압이 ARVDD-VOLED_0에 의해 제어되고, 이때 제2 서브 회로 모듈(2')의 NG' 스폿이 출력 포트이고, NG' 스폿의 전압이 VTh에 의해 제어된다. VTh는 화소 유닛 회로(200)에 사용되는 트랜지스터의 임계 전압이다. 제2 단계는 연산 단계이다. 이 단계에서는 제1 서브 회로 모듈(1')이 출력하는 ND' 스폿 전압이 VDATA에 의해 제어되고, 이때 제2 서브 회로 모듈(2')의 NG' 스폿은 입력 포트이고, 이때 콘덴서(3')의 부트스트랩 효과에 의해 NG' 스폿 전압을 k·(VDATA- ARVDD-VOLED_0)+VTh로 변경한다.
도 16에 도시하는 화소 유닛 회로(200)는, 도 17에 도시하는 제어 신호의 파형에 기초하여, 작업은 이하 4개의 단계 ①∼④로 구분된다.
제1 단계①에서는 SCAN'가 로우 레벨이고, EM' 및 EMB'가 하이 레벨이다. 이에 의해, 트랜지스터(21'), 트랜지스터(22'), 트랜지스터(12') 및 트랜지스터(23')가 온되고, 트랜지스터(11')가 오프되어, 콘덴서(3')가 방전된다.
제2 단계 ②에서는 SCAN'가 로우 레벨이고, EMB'가 하이 레벨이고, EM'가 로우 레벨이다. 이에 의해, 트랜지스터(21'), 트랜지스터(22') 및 트랜지스터(12')가 온되고, 트랜지스터(11') 및 트랜지스터(23')가 오프되고, 트랜지스터(21')가 다이오드 접속을 형성하여, NG' 스폿 전압이 트랜지스터(21')에 의해 ARVSS로 방전되어 점점 하강하여 트랜지스터(21')를 오프시킴과 함께 ND' 스폿이 ARVDD에 의해 충전된다.
제3 단계 ③에서는 SCAN'가 하이 레벨이고, EM', EMB'가 로우 레벨이다. 이에 의해, 트랜지스터(21') 및 트랜지스터(11')가 온되고, 트랜지스터(22'), 트랜지스터(12') 및 트랜지스터(23')가 오프된다.
제4 단계 ④에서는, SCAN'가 로우 레벨이고, EM'가 하이 레벨이고, EMB'가 로우 레벨이다. 이에 의해, 트랜지스터(21') 및 트랜지스터(23')가 온되고, 트랜지스터(22'), 트랜지스터(11') 및 트랜지스터(12')가 오프되어, OLED(4')이 발광한다.
상기 트랜지스터(11'), 트랜지스터(12'), 트랜지스터(21'), 트랜지스터(22') 및 트랜지스터(23')는 N형 TFT 트랜지스터이다.
본 발명은 OLED 표시 장치를 더 제공한다. 이 OLED 표시 장치는 복수의 직렬 연결되는 도 5, 도 6, 도 15 또는 도 16에 도시하는 화소 유닛 회로를 갖는다.
여기서 알 수 있듯이, 본 발명은 전압 피드백 기술의 AMOLED 화소 구조를 사용함으로써 OLED 소자의 열화 및 TFT 구동 트랜지스터의 임계 전압의 불균일성, 백플레인 전원의 IR Drop을 효과적으로 보상하여, 표시 효과를 향상할 수 있다.
이상은, 본 발명의 보다 우수한 실시예만을 예시한 것으로, 본 발명의 보호 범위를 한정하는 것은 아니다.

Claims (11)

  1. 제1 서브 회로 모듈, 제2 서브 회로 모듈, 제1 콘덴서 및 유기 발광 표시 다이오드(OLED)를 구비하는 화소 유닛 회로에 있어서,
    상기 제1 서브 회로 모듈의 한쪽의 입력단이 데이터 라인에 접속되고,
    상기 제1 서브 회로 모듈의 다른 쪽의 입력단이 상기 제2 서브 회로 모듈의 출력단 및 상기 OLED의 제1단에 접속되고,
    상기 제1 서브 회로 모듈의 출력단과 상기 제2 서브 회로 모듈의 입출력단은 제1 콘덴서에 의해 접속되고,
    상기 제2 서브 회로 모듈의 입력단과 상기 OLED의 제2단 사이에 백플레인의 플러스(ARVDD)/마이너스 전원(ARVSS)의 전압차가 인가되는 화소 유닛 회로.
  2. 제1항에 있어서,
    상기 제1 서브 회로 모듈은 입력 전압을 선택하여 상기 제1 콘덴서에 출력하는 것이고,
    상기 제2 서브 회로 모듈은 입력 전압을 전류로 변환하여 상기 OLED에 공급하는 것인 화소 유닛 회로.
  3. 제1항에 있어서,
    상기 OLED의 제1단은 OLED의 애노드이고, 상기 OLED의 제2단은 OLED의 캐소드이고,
    상기 제1 서브 회로 모듈은 상기 다른 쪽의 입력단이 상기 OLED의 애노드에 접속되고, 출력단의 제1 스폿이 상기 제1 콘덴서의 일단에 접속되고,
    상기 제2 서브 회로 모듈은 입력단이 백플레인의 플러스 전원(ARVDD)에 접속되고, 입출력단의 제2 스폿이 상기 제1 콘덴서의 타단에 접속되고, 출력단이 상기 OLED의 애노드에 접속되고,
    상기 OLED는 캐소드가 백플레인의 마이너스 전원(ARVSS)에 접속되는 화소 유닛 회로.
  4. 제3항에 있어서,
    상기 제1 서브 회로 모듈은,
    게이트 전극에 제어 신호 SCAN이 입력되고, 소스 전극에 데이터 라인이 접속되고, 드레인 전극이 상기 제1 스폿에 대응하는 제1 트랜지스터와,
    게이트 전극에 제어 신호 EMB가 입력되고, 드레인 전극이 상기 제1 스폿에 대응하고, 소스 전극에 상기 OLED의 애노드가 접속되는 제2 트랜지스터를 구비하고,
    상기 제1 트랜지스터 및 상기 제2 트랜지스터는 P형 TFT 트랜지스터인 화소 유닛 회로.
  5. 제4항에 있어서,
    상기 제2 서브 회로 모듈은,
    게이트 전극이 상기 제2 스폿에 대응하고, 드레인 전극이 상기 ARVDD에 접속되는 제3 트랜지스터와,
    게이트 전극에 제어 신호 EMB가 입력되고, 드레인 전극이 상기 제2 스폿에 대응하고, 소스 전극이 상기 제3 트랜지스터의 소스 전극에 접속되는 제4 트랜지스터와,
    게이트 전극에 제어 신호 EM이 입력되고, 드레인 전극이 상기 제3 트랜지스터의 소스 전극에 접속되고, 소스 전극이 상기 OLED의 애노드에 접속되는 제5 트랜지스터와,
    일단이 상기 제2 스폿에 대응하고, 타단이 상기 ARVDD에 접속되는 제2 콘덴서를 구비하고,
    상기 제3 트랜지스터, 상기 제4 트랜지스터 및 상기 제5 트랜지스터는 P형 TFT 트랜지스터인 화소 유닛 회로.
  6. 제1항에 있어서,
    상기 OLED의 제1단은 캐소드이고, 상기 OLED의 제2단은 애노드이며,
    상기 제1 서브 회로 모듈은 상기 다른 쪽의 입력단이 상기 OLED의 캐소드에 접속되고, 출력단의 제3 스폿이 상기 제1 콘덴서의 일단에 접속되고,
    상기 제2 서브 회로 모듈은 입력단이 상기 ARVSS에 접속되고, 입출력단의 제4 스폿이 상기 제1 콘덴서의 타단에 접속되고, 출력단이 상기 OLED의 캐소드에 접속되고,
    상기 OLED는 애노드가 상기 ARVDD에 접속되는 화소 유닛 회로.
  7. 제6항에 있어서,
    상기 제1 서브 회로 모듈은,
    게이트 전극에 제어 신호 SCAN'가 입력되고, 소스 전극이 데이터 라인에 접속되고, 드레인 전극이 상기 제3 스폿에 대응하는 제1 트랜지스터와,
    게이트 전극에 제어 신호 EMB'가 입력되고, 드레인 전극이 상기 제3 스폿에 대응하고, 소스 전극이 상기 OLED의 캐소드에 접속되는 제2 트랜지스터를 갖고,
    상기 제1 트랜지스터 및 상기 제2 트랜지스터는 N형 TFT 트랜지스터인 화소 유닛 회로.
  8. 제7항에 있어서,
    상기 제2 서브 회로 모듈은,
    게이트 전극이 상기 제4 스폿에 대응하고, 드레인 전극이 상기 ARVSS에 접속되는 제3 트랜지스터와,
    게이트 전극에 제어 신호 EMB'가 입력되고, 드레인 전극이 상기 제4 스폿에 대응하고, 소스 전극이 상기 제3 트랜지스터의 소스 전극에 접속되는 제4 트랜지스터와,
    게이트 전극에 제어 신호 EM'가 입력되고, 드레인 전극이 상기 제3 트랜지스터의 소스 전극에 접속되고, 소스 전극이 상기 OLED의 캐소드에 접속되는 제5 트랜지스터와,
    일단이 상기 제4 스폿에 대응하고, 타단이 상기 ARVSS에 접속되는 제3 콘덴서를 구비하고,
    상기 제3 트랜지스터, 상기 제4 트랜지스터 및 상기 제5 트랜지스터는 N형 TFT 트랜지스터인 화소 유닛 회로.
  9. 제5항에 있어서,
    상기 화소 유닛 회로는,
    상기 제어신호 SCAN을 하이 레벨로 하고, 상기 제어신호 EM 및 EMB를 로우 레벨로 함으로써, 상기 제2 트랜지스터, 상기 제3 트랜지스터, 상기 제4 트랜지스터 및 상기 제5 트랜지스터가 온되고, 상기 제1 트랜지스터가 오프되어, 상기 제1 콘덴서가 방전되는 제1 단계와,
    상기 제어신호 SCAN을 하이 레벨로 하고, 상기 제어신호 EMB를 로우 레벨로 하고, 상기 제어신호 EM을 하이 레벨로 함으로써, 상기 제어신호 EM이 높아지는 순간에, 상기 제2 트랜지스터, 상기 제3 트랜지스터 및 상기 제4 트랜지스터가 온되고, 상기 제1 트랜지스터 및 상기 제5 트랜지스터가 오프되고, 상기 제3 트랜지스터가 다이오드 접속을 형성하여, 상기 제2 스폿의 전압이 상기 ARVDD로 충전되고 점점 상승하여 상기 제3 트랜지스터를 오프시킴과 함께 상기 제1 스폿이 상기 OLED로 방전되는 제2 단계와,
    상기 제어신호 SCAN을 로우 레벨로 하고, 상기 제어신호 EM 및 EMB를 하이 레벨로 함으로써, 상기 제1 트랜지스터 및 상기 제3 트랜지스터가 온되고, 상기 제2 트랜지스터, 상기 제4 트랜지스터 및 상기 제5 트랜지스터가 오프되는 제3 단계와,
    상기 제어신호 SCAN을 하이 레벨로 하고, 상기 제어신호 EM을 로우 레벨로 하고, 상기 제어신호 EMB를 하이 레벨로 함으로써, 상기 제3 트랜지스터 및 상기 제5 트랜지스터가 온되고, 상기 제1 트랜지스터, 상기 제2 트랜지스터 및 상기 제4 트랜지스터가 오프되어, 상기 OLED가 발광하는 제4 단계의 순으로 조작되는 화소 유닛 회로.
  10. 제8항에 있어서,
    상기 화소 유닛 회로는,
    상기 제어신호 SCAN'를 로우 레벨로 하고, 상기 제어신호 EM' 및 EMB'를 하이 레벨로 함으로써, 상기 제2 트랜지스터, 상기 제3 트랜지스터, 상기 제4 트랜지스터 및 상기 제5 트랜지스터가 온되고, 상기 제1 트랜지스터가 오프되어, 상기 제1 콘덴서가 방전되는 제1 단계와,
    상기 제어신호 SCAN'를 로우 레벨로 하고, 상기 제어신호 EMB'를 하이 레벨로 하고, 상기 제어신호 EM'를 로우 레벨로 함으로써, 상기 제2 트랜지스터, 상기 제3 트랜지스터 및 상기 제4 트랜지스터가 온되고, 상기 제1 트랜지스터 및 상기 제5 트랜지스터가 오프되고, 상기 제3 트랜지스터가 다이오드 접속을 형성하여, 상기 제4 스폿 전압이 상기 제3 트랜지스터에 의해 상기 ARVSS로 방전하여 점점 하강하여 상기 제3 트랜지스터를 오프시킴과 함께, 상기 제3 스폿이 상기 ARVDD로 충전되는 제2 단계와,
    상기 제어신호 SCAN'를 하이 레벨로 하고, 상기 제어신호 EM' 및 EMB'를 로우 레벨로 함으로써, 상기 제1 트랜지스터 및 상기 제3 트랜지스터가 온되고, 상기 제2 트랜지스터, 상기 제4 트랜지스터 및 상기 제5 트랜지스터가 오프되는 제3 단계와,
    상기 제어신호 SCAN'를 로우 레벨로 하고, 상기 제어신호 EM'를 하이 레벨로 하고, 상기 제어신호 EMB'를 로우 레벨로 함으로써, 상기 제3 트랜지스터 및 상기 제5 트랜지스터가 온되고, 상기 제1 트랜지스터, 상기 제2 트랜지스터 및 상기 제4 트랜지스터가 오프되어, 상기 OLED가 발광하는 제4 단계의 순으로 조작되는 화소 유닛 회로.
  11. 복수의 직렬 연결되는 제1항 내지 제10항 중 어느 한 항에 기재된 화소 유닛 회로를 갖는 것을 특징으로 하는 OLED 표시 장치.
KR1020120053042A 2011-05-18 2012-05-18 화소 유닛 회로 및 ｏｌｅｄ 표시 장치 KR101382001B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201110129681.8 2011-05-18
CN201110129681.8A CN102708785B (zh) 2011-05-18 2011-05-18 像素单元电路及其工作方法、oled显示装置

Publications (2)

Publication Number Publication Date
KR20120129823A KR20120129823A (ko) 2012-11-28
KR101382001B1 true KR101382001B1 (ko) 2014-04-04

Family

ID=46062162

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120053042A KR101382001B1 (ko) 2011-05-18 2012-05-18 화소 유닛 회로 및 ｏｌｅｄ 표시 장치

Country Status (5)

Country Link
US (1) US8917224B2 (ko)
EP (1) EP2525348A3 (ko)
JP (1) JP2012242838A (ko)
KR (1) KR101382001B1 (ko)
CN (1) CN102708785B (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10089930B2 (en) * 2012-11-05 2018-10-02 University Of Florida Research Foundation, Incorporated Brightness compensation in a display
CN103137051A (zh) * 2013-03-04 2013-06-05 陈鑫 快速检验像素驱动电路驱动管阈值补偿效果的测试电路
CN103236237B (zh) * 2013-04-26 2015-04-08 京东方科技集团股份有限公司 一种像素单元电路及其补偿方法、以及显示装置
JP2015045831A (ja) 2013-08-29 2015-03-12 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 電気光学装置
JP2015045830A (ja) 2013-08-29 2015-03-12 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 電気光学装置
US20150145849A1 (en) * 2013-11-26 2015-05-28 Apple Inc. Display With Threshold Voltage Compensation Circuitry
CN104715712B (zh) * 2013-12-11 2018-05-25 昆山工研院新型平板显示技术中心有限公司 一种像素电路及其驱动方法和应用
JP6363852B2 (ja) * 2014-03-03 2018-07-25 日本放送協会 駆動回路
JP6586951B2 (ja) * 2014-05-14 2019-10-09 ソニー株式会社 表示装置、駆動方法、および電子機器
CN103956141B (zh) * 2014-05-15 2016-05-11 武汉天马微电子有限公司 像素驱动电路及其驱动方法、像素阵列基板以及显示面板
CN103971643B (zh) * 2014-05-21 2016-01-06 上海天马有机发光显示技术有限公司 一种有机发光二极管像素电路及显示装置
CN104064139B (zh) 2014-06-05 2016-06-29 上海天马有机发光显示技术有限公司 一种有机发光二极管像素补偿电路、显示面板和显示装置
CN104282271B (zh) * 2014-10-24 2016-09-07 京东方科技集团股份有限公司 一种显示***的电阻压降的补偿电路
CN104299572B (zh) * 2014-11-06 2016-10-12 京东方科技集团股份有限公司 像素电路、显示基板和显示面板
CN107204171A (zh) * 2016-03-17 2017-09-26 上海和辉光电有限公司 像素电路、显示装置
KR102533616B1 (ko) * 2016-09-08 2023-05-18 삼성디스플레이 주식회사 롤러블 표시 장치 및 이를 포함하는 전자 기기
CN106782333B (zh) * 2017-02-23 2018-12-11 京东方科技集团股份有限公司 Oled像素的补偿方法和补偿装置、显示装置
CN107086025B (zh) 2017-06-30 2019-12-27 京东方科技集团股份有限公司 显示面板、显示装置及显示面板的控制方法
CN109308872B (zh) * 2017-07-27 2021-08-24 京东方科技集团股份有限公司 像素电路、显示基板
CN109509431A (zh) 2017-09-14 2019-03-22 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
CN109767731A (zh) * 2017-11-02 2019-05-17 中华映管股份有限公司 像素电路
CN110459172B (zh) * 2018-05-08 2020-06-09 京东方科技集团股份有限公司 一种像素驱动电路及驱动方法、显示装置
TWI695363B (zh) * 2019-03-26 2020-06-01 友達光電股份有限公司 畫素電路
CN110706650A (zh) * 2019-09-17 2020-01-17 深圳市华星光电半导体显示技术有限公司 像素驱动电路
CN111724743A (zh) * 2020-07-21 2020-09-29 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示装置
CN112201190B (zh) * 2020-10-09 2023-04-21 Oppo（重庆）智能科技有限公司 控制方法、处理器、直流电压元件、显示屏和电子设备
CN112331151A (zh) 2020-11-09 2021-02-05 Tcl华星光电技术有限公司 发光基板及显示装置
KR20220085245A (ko) * 2020-12-15 2022-06-22 엘지디스플레이 주식회사 전계 발광 표시장치와 그 구동방법
CN112908255B (zh) * 2021-02-22 2022-11-04 重庆京东方光电科技有限公司 像素驱动电路及其驱动方法、显示面板和显示装置
CN113257175B (zh) * 2021-05-11 2022-11-08 Tcl华星光电技术有限公司 驱动电路、显示面板及面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060022305A1 (en) 2004-07-30 2006-02-02 Atsuhiro Yamashita Active-matrix-driven display device
US20070063932A1 (en) 2005-09-13 2007-03-22 Arokia Nathan Compensation technique for luminance degradation in electro-luminance devices
KR20090042006A (ko) * 2007-10-25 2009-04-29 삼성모바일디스플레이주식회사 화소 및 그를 이용한 유기전계발광표시장치
KR100901778B1 (ko) 2008-02-25 2009-06-11 한국전자통신연구원 능동형 유기발광다이오드 픽셀회로 및 그의 구동방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002351401A (ja) * 2001-03-21 2002-12-06 Mitsubishi Electric Corp 自発光型表示装置
WO2003091977A1 (en) * 2002-04-26 2003-11-06 Toshiba Matsushita Display Technology Co., Ltd. Driver circuit of el display panel
KR101103868B1 (ko) * 2004-07-29 2012-01-12 엘지디스플레이 주식회사 유기 발광표시장치의 구동회로
KR101285537B1 (ko) * 2006-10-31 2013-07-11 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 그 구동방법
CN101192373B (zh) * 2006-11-27 2012-01-18 奇美电子股份有限公司 有机发光显示器及其具有电压补偿技术的有机发光像素
KR100889675B1 (ko) * 2007-10-25 2009-03-19 삼성모바일디스플레이주식회사 화소 및 그를 이용한 유기전계발광표시장치
JP2009271200A (ja) * 2008-05-01 2009-11-19 Sony Corp 表示装置及びその駆動方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060022305A1 (en) 2004-07-30 2006-02-02 Atsuhiro Yamashita Active-matrix-driven display device
US20070063932A1 (en) 2005-09-13 2007-03-22 Arokia Nathan Compensation technique for luminance degradation in electro-luminance devices
KR20090042006A (ko) * 2007-10-25 2009-04-29 삼성모바일디스플레이주식회사 화소 및 그를 이용한 유기전계발광표시장치
KR100901778B1 (ko) 2008-02-25 2009-06-11 한국전자통신연구원 능동형 유기발광다이오드 픽셀회로 및 그의 구동방법

Also Published As

Publication number Publication date
EP2525348A3 (en) 2013-03-13
US20120293482A1 (en) 2012-11-22
US8917224B2 (en) 2014-12-23
CN102708785A (zh) 2012-10-03
KR20120129823A (ko) 2012-11-28
JP2012242838A (ja) 2012-12-10
EP2525348A2 (en) 2012-11-21
CN102708785B (zh) 2015-06-24

Similar Documents

Publication Publication Date Title
KR101382001B1 (ko) 화소 유닛 회로 및 ｏｌｅｄ 표시 장치
US11881164B2 (en) Pixel circuit and driving method thereof, and display panel
US9812082B2 (en) Pixel circuit, driving method, display panel and display device
KR101944645B1 (ko) Amoled의 전압강하 보상방법
JP6084616B2 (ja) Ｏｌｅｄ画素構造及び駆動方法
CN102542983B (zh) 有机发光二极管显示器
US8941309B2 (en) Voltage-driven pixel circuit, driving method thereof and display panel
WO2016070570A1 (zh) 像素电路、显示基板和显示面板
KR101285537B1 (ko) 유기발광다이오드 표시장치 및 그 구동방법
CN102760404B (zh) 发光二极管显示器像素电路及其驱动方法
US20150206476A1 (en) Pixel circuit, display panel and display apparatus
CN108154834B (zh) 电致发光显示面板及发光器件的跨压检测方法
WO2019214397A1 (zh) 像素驱动电路及驱动方法、显示装置
US9165508B2 (en) Display apparatus using reference voltage line for parasitic capacitance, electronic apparatus using the display apparatus and driving method of the display apparatus
KR20160007786A (ko) 표시장치
CN108389551B (zh) 一种像素电路及其驱动方法、显示装置
CN103021333A (zh) 有机发光显示器的像素电路及其驱动方法
CN104637445A (zh) Amoled像素驱动电路及像素驱动方法
CN104575386A (zh) Amoled像素驱动电路及像素驱动方法
US8779666B2 (en) Compensation circuit for keeping luminance intensity of diode
WO2019047701A1 (zh) 像素电路及其驱动方法、显示装置
KR101901757B1 (ko) 유기발광 다이오드 표시장치 및 그 구동방법
US9646536B2 (en) Pixel circuit for organic light emitting display and driving method thereof, organic light emitting display
US8289309B2 (en) Inverter circuit and display
KR20100046437A (ko) 유기발광다이오드 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20170302

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190319

Year of fee payment: 6