TWI414027B - 晶片尺寸封裝件及其製法 - Google Patents

晶片尺寸封裝件及其製法 Download PDF

Info

Publication number
TWI414027B
TWI414027B TW099121402A TW99121402A TWI414027B TW I414027 B TWI414027 B TW I414027B TW 099121402 A TW099121402 A TW 099121402A TW 99121402 A TW99121402 A TW 99121402A TW I414027 B TWI414027 B TW I414027B
Authority
TW
Taiwan
Prior art keywords
wafer
layer
cladding layer
size package
active surface
Prior art date
Application number
TW099121402A
Other languages
English (en)
Other versions
TW201201288A (en
Inventor
張江城
柯俊吉
黃建屏
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to TW099121402A priority Critical patent/TWI414027B/zh
Priority to US12/967,844 priority patent/US20120001328A1/en
Publication of TW201201288A publication Critical patent/TW201201288A/zh
Application granted granted Critical
Publication of TWI414027B publication Critical patent/TWI414027B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

晶片尺寸封裝件及其製法
本發明係有關於一種半導體封裝件及其製法，尤指一種晶片尺寸封裝件及其製法。
隨著半導體技術的演進，半導體產品已開發出不同封裝產品型態，而為追求半導體封裝件之輕薄短小，因而發展出一種晶片尺寸封裝件(chip scale package,CSP)，其特徵在於此種晶片尺寸封裝件僅具有與晶片尺寸相等或略大的尺寸。
美國專利第5,892,179、6,103,552、6,287,893、6,350,668及6,433,427號案即揭露一種傳統之CSP結構，係直接於晶片上形成增層而無需使用如基板或導線架等晶片承載件，且利用重佈線(redistribution layer,RDL)技術重配晶片上的銲墊至所欲位置。
然而上述CSP結構之缺點在於重佈線技術之施用或佈設於晶片上的導電跡線往往受限於晶片之尺寸或其作用面之面積大小，尤其當晶片之積集度提昇且晶片尺寸日趨縮小的情況下，晶片甚至無法提供足夠表面以安置更多數量的銲球來與外界電性連接。
鑑此，美國專利第6,271,469號案揭露一種晶圓級晶片尺寸封裝件WLCSP(Wafer Level CSP)之製法，係於晶片上形成增層的封裝件，得提供較為充足的表面區域以承載較多的輸入/輸出端或銲球。
如第1A圖所示，準備一膠膜11，並將複數晶片12以作用面121黏貼於該膠膜11上，該膠膜11例如為熱感應膠膜；如第1B圖所示，進行封裝模壓製程，利用一如環氧樹脂之封裝膠體13包覆住晶片12之非作用面122及側面，再加熱移除該膠膜11，以外露出該晶片作用面121；如第1C圖所示，然後利用重佈線(RDL)技術，敷設一介電層14於晶片之作用面121及封裝膠體13的表面上，並開設複數貫穿介電層14之開口以露出晶片上的銲墊120，接著於該介電層14上形成線路層15，並使線路層15電性連接至銲墊120，再於線路層15上敷設拒銲層16及線路層預定位置植設銲球17，之後進行切割作業。
透過前述製程，因包覆晶片之封裝膠體的表面得提供較晶片作用面大之表面區域而能安置較多銲球以有效達成與外界之電性連接。
然而，上揭製程之缺點在於將晶片以作用面黏貼於膠膜上而固定之方式，常因膠膜於製程中受熱而發生伸縮問題，造成黏置於膠膜上之晶片位置發生偏移，甚至於封裝模壓時因膠膜受熱軟化而造成晶片位移，如此導致後續在重佈線製程時，線路層無法連接到晶片銲墊上而造成電性不良。再者，此製程中所使用膠膜為消耗性材料，造成製程成本之增加。
另外，請參閱第2圖，於前述封裝模壓時，因膠膜11遇熱軟化，封裝膠體13易發生溢膠130至晶片作用面121，甚或污染銲墊120，造成後續重佈線製程之線路層與晶片銲墊接觸不良，而導致廢品問題。
再者，請參閱第3A圖，前述封裝模壓製程僅透過膠膜11支撐複數晶片12，該膠膜11及封裝膠體13易發生嚴重翹曲(warpage)110問題，尤其是當封裝膠體13之厚度很薄時，翹曲問題更為嚴重，從而導致後續重佈線製程時，在晶片上塗佈介電層時會有厚度不均問題；如此即須額外再提供一硬質載具18(如第3B圖所示)，以將封裝膠體13透過一黏膠19固定在該硬質載具18來進行整平；如此不僅造成製程複雜，且增加許多製程成本，同時在完成重佈線製程而移除該載具時，易發生在封裝膠體上會有先前固定在載具上之黏膠殘留190問題(如第3C圖所示)。其它相關習知技術的揭露如美國專利第6,498,387、6,586,822、7,019,406及7,238,602號。
因此，如何提供一種晶片尺寸封裝件及製法，俾能確保線路層與銲墊間之電性連接品質，並提昇產品的可靠度，減少製程成本，實為一重要課題。
有鑑於上述習知技術之缺點，本發明提供一種晶片尺寸封裝件之製法，係包括：提供複數具相對作用面及非作用面之晶片及一載具，該晶片作用面上設有複數銲墊，於該晶片作用面上覆蓋有保護層及於該載具表面設有第一包覆層，以將該晶片透過其非作用面而固定於該第一包覆層上；以第二包覆層包覆該晶片並外露出該晶片作用面上之保護層；移除該保護層以外露出該晶片作用面；於該晶片作用面及第二包覆層上設置介電層，並使該介電層形成開口以外露出該銲墊；於該介電層上形成線路層，並使該線路層電性連接至該銲墊；以及於該介電層及線路層上設置拒銲層，並使該拒銲層形成複數開口以植設銲球。後續即可移除該載具，並進行切割作業以形成複數晶圓級晶片尺寸封裝件(WLCSP)。
為薄化封裝件及提升晶片散熱效果復可移除該第一包覆層。另可利用重佈線技術於該線路層上形成線路增層(build-up)結構。本發明之晶片尺寸封裝件的製法中，因該第二包覆層與第一包覆層之附著力大於第一包覆層與載具之附著力，而可輕易在後段製程中移除該載具，藉此加速製程效率，重複利用該載具，進而節省製程成本。
透過前述製法，本發明復揭示一種晶片尺寸封裝件，係包括：晶片，該晶片具有相對之作用面及非作用面，且於該晶片作用面設有複數銲墊；第二包覆層，係包覆於該晶片周圍，且該第二包覆層之高度大於該晶片之高度；介電層，設於該晶片作用面及第二包覆層上，且該介電層具複數開口以外露該銲墊；以及線路層，設於該介電層上且電性連接至該銲墊。
該封裝件複包括有：拒銲層，設於該介電層及線路層上，該拒銲層具有複數開口以外露出線路層預定部分；以及銲球，設於該線路層預定部分上。
另外，該封裝件復可在該晶片非作用面及第二包覆層上設第一包覆層。
因此，本發明之晶片尺寸封裝件及製法主要在晶片作用面上設一保護層，並使晶片以非作用面固定於硬質載具上，接著進行封裝模壓製程及移除該保護層，接著再進行重佈線製程，藉以避免習知將晶片作用面直接黏置於膠膜上發生膠膜受熱軟化、封裝膠體溢膠及晶片偏移與污染問題，甚或造成後續重佈線製程之線路層與晶片銲墊接觸不良，導致廢品問題，且本發明中該載具於製程中因第二包覆層與第一包覆層之附著力大於第一包覆層與載具之附著力，而可輕易移除及重覆使用，以節省製程成本，同時本發明毋須使用膠膜，故可避免習知製程中使用膠膜而發生翹曲問題，而為解決該翹曲問題又須額外提供載具所導致製程複雜、成本增加及封裝膠體有殘膠等問題。
以下係藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點與功效。
請參閱第4A至4H圖，係為本發明之晶片尺寸封裝件及其製法第一實施例之示意圖。
如第4A及4B圖所示，提供一具複數晶片22之晶圓22A，該晶圓22A及晶片22具有相對之作用面221及非作用面222，且該晶片作用面221設有複數銲墊220，並於該晶圓作用面221上敷設一厚約3至20微米之保護層21，接著進行晶圓22A切割，以形成複數作用面221上設有保護層21之晶片22。
如第4C圖所示，另提供一硬質載具23，且於載具23上塗佈第一包覆層230，俾將前述作用面221上設有保護層21之複數晶片22以其非作用222透過黏膠24而黏置於該第一包覆層230上，並進行烘烤(cure)固定。該第一包覆層230例如為油墨之環氧樹脂。
如第4D圖所示，以如模壓方式使如環氧樹脂封裝材料之第二包覆層25包覆該晶片22並外露出該晶片作用面221上之保護層21。該第二包覆層25例如為環氧樹脂之封裝材料，其中該載具23、第一包覆層230及第二包覆層25之材料選擇須使該第二包覆層25與第一包覆層230之附著力大於第一包覆層230與載具23之附著力，以方便後續移除該載具23。
如第4E圖所示，以如化學藥劑之方式移除該保護層以外露出晶片作用面221。如此該第二包覆層25之高度即大於該晶片作用面221之高度。
如第4F圖所示，於晶片作用面221及第二包覆層25上設置介電層26，並利用例如黃光(photo-lithography)製程或雷射製程，使該介電層形成有複數開口以外露出該銲墊220。該介電層26係用以供後續之線路層附著其上之種子層(seed layer)。
接著，利用重佈線(RDL)技術於該介電層26上形成線路層27，並使該線路層27電性連接至該銲墊220。
如第4G圖所示，於該介電層26及線路層27上設置拒銲層28，並使該拒銲層28形成複數開口以外露出該線路層27預定部分，俾供植設銲球29於該線路層預定部分。
如第4H圖所示，之後因該第二包覆層25與第一包覆層230之附著力大於第一包覆層230與載具23之附著力，即可輕易移除該載具23，再進行切割作業，以形成複數晶圓級晶片尺寸封裝件(WLCSP)。
透過前述製法，本發明復揭示一種晶片尺寸封裝件，係包括：晶片22，該晶片22具有相對之作用面221及非作用面222，且於該晶片作用面221設有複數銲墊220；第二包覆層25，係包覆於該晶片22周圍，該第二包覆層25之高度大於該晶片22之高度；介電層26，設於該晶片22作用面及第二包覆層25上，且該介電層26具複數開口以外露該銲墊220；線路層27，設於該介電層26上且電性連接至該銲墊220；拒銲層28，設於該介電層26及線路層27上，該拒銲層28具有複數開口以外露出線路層27預定部分；銲球29，設於該線路層27預定部分上。另外，該封裝件在該晶片非作用面222及第二包覆層25上設第一包覆層230。
因此，本發明之晶片尺寸封裝件及製法主要在晶片作用面上設一保護層，並使晶片以非作用面固定於硬質載具上，接著進行封裝模壓製程及移除該保護層，接著再進行重佈線製程，藉以避免習知將晶片作用面直接黏置於膠膜上發生膠膜受熱軟化、封裝膠體溢膠及晶片偏移與污染問題，甚或造成後續重佈線製程之線路層與晶片銲墊接觸不良，導致廢品問題，且本發明中該載具於製程中因第二包覆層與第一包覆層之附著力大於第一包覆層與載具之附著力，而可輕易移除及重覆使用，以節省製程成本，同時本發明毋須使用膠膜，故可避免習知製程中使用膠膜而發生翹曲問題，而為解決該翹曲問題又須額外提供載具所導致製程複雜、成本增加及封裝膠體有殘膠等問題。
請參閱第5圖，係顯示本發明之晶片尺寸封裝件及其製法第二實施例之剖面示意圖。如圖所示，該晶片尺寸封裝件與前述實施例所揭露者大致相同，其不同處在於後續為薄化封裝件復可移除第一包覆層，同時有助於散逸晶片32運作所產生之熱量至外界，增進封裝件之散熱效率。
復請參閱第6圖，係顯示本發明之晶片尺寸封裝件及其製法第三實施例之剖面示意圖。如圖所示，該晶片尺寸封裝件與前述實施例所揭露者大致相同，其不同處在於可利用重佈線技術繼續於先前所形成之介電層及線路層上形成增層結構，例如在先前所形成之介電層26及線路層27上形成第二介電層26a及第二線路層27a，並使該第二線路層27a電性連接至該第一線路層27，然後，再於第二線路層27a上敷設拒銲層28，並開設複數貫穿拒銲層28之開口，以外露出第二線路層27a之預定部分，接著於第二線路層27a之預定部分上植設銲球29，以作為封裝件之輸入/輸出端，供與外界裝置作電性連接。如此得藉由增加晶片上之增層數目而能提昇封裝件中線路佈設的彈性。
請參閱第7A至7D圖，係顯示本發明之晶片尺寸封裝件及其製法第四實施例之剖面示意圖。如圖所示，本實施例與前述實施例所揭露者大致相同，主要差異係可在晶片非作用面上增設一強化防護層以保護晶片。
如第7A圖所示，提供一硬質載具33，且於載具33上塗佈第一包覆層330，再於該第一包覆層330上以如模壓方式形成如環氧樹脂封裝材料(EMC，Epoxy Molding Compound)之強化防護層333，其中該強化防護層333與第一包覆層330之附著力大於該第一包覆層330與載具33之附著力。
如第7B圖所示，將作用面上設有保護層31之晶片32以其非作用面透過黏膠34而黏置於該強化防護層333上。
如第7C圖所示，以如模壓方式使如環氧樹脂封裝材料之第二包覆層35包覆該晶片32並外露出該晶片作用面上之保護層31；接著移除該保護層31以外露出該晶片作用面，再於該晶片作用面及第二包覆層35上設置介電層36，及於該介電層36上形成線路層37。
而後於該介電層36及線路層37上設置拒銲層38，並植設銲球39。
如第7D圖所示，之後即可移除該載具33，並進行切割作業。
如此該晶片32之非作用面上即設有一強化防護層333，以提供晶片更佳保護。
上述實施例僅為例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修飾與變化。因此，本發明之權利保護範圍，應如後述之申請專利範圍所列。
11．．．膠膜
12．．．晶片
13．．．封裝膠體
14．．．介電層
15．．．線路層
16．．．拒銲層
17．．．銲球
18．．．載具
19．．．黏膠
21．．．保護層
22‧‧‧晶片
22A‧‧‧晶圓
23‧‧‧載具
24‧‧‧黏膠
25‧‧‧第二包覆層
26‧‧‧介電層
26a‧‧‧第二介電層
27‧‧‧線路層
27a‧‧‧第二線路層
28‧‧‧拒銲層
29‧‧‧銲球
31‧‧‧保護層
32‧‧‧晶片
33‧‧‧載具
34‧‧‧黏膠
35‧‧‧第二包覆層
36‧‧‧介電層
37‧‧‧線路層
38‧‧‧拒銲層
39‧‧‧銲球
110‧‧‧翹曲
120‧‧‧銲墊
121‧‧‧作用面
122‧‧‧非作用面
130‧‧‧溢膠
190‧‧‧黏膠殘留
220‧‧‧銲墊
221‧‧‧作用面
222‧‧‧非作用面
230‧‧‧第一包覆層
330‧‧‧第一包覆層
333‧‧‧強化防護層
第1A至1C圖係為美國專利US6,271,469所揭露之晶圓級晶片尺寸封裝件之製法示意圖；
第2圖係為美國專利US6,271,469所揭示之晶圓級晶片尺寸封裝件發生溢膠問題之示意圖；
第3A至3C圖係為美國專利US6,271,469所揭示之晶圓級晶片尺寸封裝件發生封裝膠體翹曲、增設載具及封裝膠體表面殘膠問題之示意圖；
第4A至4H圖係為本發明之晶片尺寸封裝件及其製法第一實施例示意圖；
第5圖係為本發明之晶片尺寸封裝件及其製法第二實施例示意圖；以及
第6圖係為本發明之晶片尺寸封裝件及其製法第三實施例示意圖；以及
第7A至7D圖係為本發明之晶片尺寸封裝件及其製法第四實施例示意圖。
22．．．晶片
25．．．第二包覆層
26．．．介電層
27．．．線路層
28．．．拒銲層
29．．．銲球
220．．．銲墊
221．．．作用面
222．．．非作用面
230．．．第一包覆層

Claims (22)

  1. 一種晶片尺寸封裝件之製法，係包括：提供複數具相對作用面及非作用面之晶片及一載具，該晶片作用面上設有複數銲墊；令保護層完全覆蓋住該晶片作用面；第一包覆層敷設於該載具表面上；將晶片透過其非作用面而固定於該第一包覆層上；以第二包覆層包覆該晶片並外露出該晶片作用面上之保護層；移除該保護層以外露出該晶片作用面；於該晶片作用面及第二包覆層上形成介電層，並使該介電層形成開口以外露出該銲墊；以及於該介電層上形成線路層，並使該線路層電性連接至該銲墊。
  2. 如申請專利範圍第1項所述之晶片尺寸封裝件之製法，復包括：於該介電層及線路層上設置拒銲層，並使該拒銲層形成複數開口以植設銲球。
  3. 如申請專利範圍第2項所述之晶片尺寸封裝件之製法，復包括：移除該載具，並進行切割作業。
  4. 如申請專利範圍第1項所述之晶片尺寸封裝件之製法，其中，該第二包覆層與第一包覆層之附著力大於第一包覆層與載具之附著力。
  5. 如申請專利範圍第1項所述之晶片尺寸封裝件之製法，其中，該第二包覆層之高度大於該晶片之高度。
  6. 如申請專利範圍第3項所述之晶片尺寸封裝件之製法， 復包括：移除該第一包覆層。
  7. 如申請專利範圍第1項所述之晶片尺寸封裝件之製法，復包括：以重佈線技術於該介電層及線路層上形成增層結構。
  8. 如申請專利範圍第1項所述之晶片尺寸封裝件之製法，其中，該晶片及載具之製程，係包括：提供一具複數晶片之晶圓，該晶圓及晶片具有相對之作用面及非作用面，以於該晶圓作用面上敷設保護層，接著進行晶圓切割，以形成複數作用面上設有保護層之晶片，以將該晶片透過其非作用面而固定於載具之第一包覆層上。
  9. 如申請專利範圍第1項所述之晶片尺寸封裝件之製法，其中，該第一包覆層上復形成有強化防護層，以供該晶片接置於該強化防護層上。
  10. 如申請專利範圍第9項所述之晶片尺寸封裝件之製法，其中，該強化防護層係藉由模壓方式形成。
  11. 如申請專利範圍第10項所述之晶片尺寸封裝件之製法，其中，該強化防護層係環氧樹脂材料。
  12. 如申請專利範圍第9項所述之晶片尺寸封裝件之製法，其中，該強化防護層與第一包覆層之附著力大於該第一包覆層與載具之附著力。
  13. 如申請專利範圍第1項所述之晶片尺寸封裝件之製法，其中，該第二包覆層係藉由模壓方式使封裝材料包覆該晶片。
  14. 如申請專利範圍第1項所述之晶片尺寸封裝件之製法， 其中，該第一包覆層係含環氧樹脂的油墨。
  15. 一種晶片尺寸封裝件，係包括：晶片，該晶片具有相對之作用面及非作用面，且於該晶片作用面設有複數銲墊；第二包覆層，係包覆於該晶片周圍，該第二包覆層之高度大於該晶片之高度；介電層，一體形成於該晶片作用面及第二包覆層上，且該介電層具複數開口以外露該銲墊；以及線路層，設於該介電層上且電性連接至該銲墊。
  16. 如申請專利範圍第15項所述之晶片尺寸封裝件，復包括：拒銲層，設於該介電層及線路層上，該拒銲層具有複數開口以外露出線路層預定部分；以及銲球，設於該線路層預定部分上。
  17. 如申請專利範圍第15項所述之晶片尺寸封裝件，復包括：第一包覆層，係設於該晶片非作用面及第二包覆層上。
  18. 如申請專利範圍第15項所述之晶片尺寸封裝件，復包括：強化防護層，係設於該晶片非作用面及第二包覆層上。
  19. 如申請專利範圍第18項所述之晶片尺寸封裝件，其中，該強化防護層係環氧樹脂材料。
  20. 如申請專利範圍第15項所述之晶片尺寸封裝件，復包括增層結構，係形成於該介電層及線路層上。
  21. 如申請專利範圍第15項所述之晶片尺寸封裝件，其中，該第二包覆層係環氧樹脂材料。
  22. 如申請專利範圍第15項所述之晶片尺寸封裝件，其中，該第一包覆層係含環氧樹脂的油墨。
TW099121402A 2010-06-30 2010-06-30 晶片尺寸封裝件及其製法 TWI414027B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW099121402A TWI414027B (zh) 2010-06-30 2010-06-30 晶片尺寸封裝件及其製法
US12/967,844 US20120001328A1 (en) 2010-06-30 2010-12-14 Chip-sized package and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099121402A TWI414027B (zh) 2010-06-30 2010-06-30 晶片尺寸封裝件及其製法

Publications (2)

Publication Number Publication Date
TW201201288A TW201201288A (en) 2012-01-01
TWI414027B true TWI414027B (zh) 2013-11-01

Family

ID=45399094

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099121402A TWI414027B (zh) 2010-06-30 2010-06-30 晶片尺寸封裝件及其製法

Country Status (2)

Country Link
US (1) US20120001328A1 (zh)
TW (1) TWI414027B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8247269B1 (en) * 2011-06-29 2012-08-21 Fairchild Semiconductor Corporation Wafer level embedded and stacked die power system-in-package packages
TWI538125B (zh) * 2012-03-27 2016-06-11 南茂科技股份有限公司 半導體封裝結構的製作方法
US10192796B2 (en) 2012-09-14 2019-01-29 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming dual-sided interconnect structures in FO-WLCSP
US9263511B2 (en) * 2013-02-11 2016-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
KR101590453B1 (ko) * 2013-07-31 2016-02-02 앰코 테크놀로지 코리아 주식회사 휨 개선을 위한 반도체 칩 다이 구조 및 방법
US9824989B2 (en) 2014-01-17 2017-11-21 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package and methods of forming thereof
US9704769B2 (en) 2014-02-27 2017-07-11 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming encapsulated wafer level chip scale package (EWLCSP)
US9786631B2 (en) 2014-11-26 2017-10-10 Taiwan Semiconductor Manufacturing Company, Ltd. Device package with reduced thickness and method for forming same
JP6354794B2 (ja) * 2016-06-21 2018-07-11 トヨタ自動車株式会社 燃料電池システム
US10163801B2 (en) * 2016-10-14 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of chip package with fan-out structure
US10872855B2 (en) * 2018-06-29 2020-12-22 Taiwan Semiconductor Manufacturing Company, Ltd. Chip package and method of fabricating the same
CN109003907B (zh) * 2018-08-06 2021-10-19 中芯集成电路（宁波）有限公司 封装方法
CN111933534B (zh) * 2019-05-13 2023-01-24 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装结构
US20210287953A1 (en) * 2020-03-12 2021-09-16 Didrew Technology (Bvi) Limited Embedded molding fan-out (emfo) packaging and method of manufacturing thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200614392A (en) * 2004-10-26 2006-05-01 Advanced Chip Eng Tech Inc Chip-size package structure and method of the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7619901B2 (en) * 2007-06-25 2009-11-17 Epic Technologies, Inc. Integrated structures and fabrication methods thereof implementing a cell phone or other electronic system
TWI421956B (zh) * 2010-07-13 2014-01-01 矽品精密工業股份有限公司 晶片尺寸封裝件及其製法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200614392A (en) * 2004-10-26 2006-05-01 Advanced Chip Eng Tech Inc Chip-size package structure and method of the same

Also Published As

Publication number Publication date
TW201201288A (en) 2012-01-01
US20120001328A1 (en) 2012-01-05

Similar Documents

Publication Publication Date Title
TWI414027B (zh) 晶片尺寸封裝件及其製法
US10177078B2 (en) Method for forming chip package structure
US9716080B1 (en) Thin fan-out multi-chip stacked package structure and manufacturing method thereof
TWI700805B (zh) 具有電磁干擾遮蔽的半導體裝置
JP5095113B2 (ja) 固体撮像装置の製造方法、及び固体撮像装置
US7772691B2 (en) Thermally enhanced wafer level package
US20100167471A1 (en) Reducing warpage for fan-out wafer level packaging
TWI508245B (zh) 嵌埋晶片之封裝件及其製法
TWI423355B (zh) 晶片尺寸封裝件及其製法
TWI421956B (zh) 晶片尺寸封裝件及其製法
US9142523B2 (en) Semiconductor device and manufacturing method thereof
US11855023B2 (en) Wafer level fan out semiconductor device and manufacturing method thereof
TWI550783B (zh) 電子封裝件之製法及電子封裝結構
US8779573B2 (en) Semiconductor package having a silicon reinforcing member embedded in resin
TWI503933B (zh) 半導體封裝件及其製法
TWI713849B (zh) 半導體製程及半導體結構
TW201405673A (zh) 晶片尺寸封裝件之製法
JPWO2018043008A1 (ja) 半導体装置の製造方法
CN102332408B (zh) 芯片尺寸封装件及其制法
KR20080095797A (ko) 릴리징층을 갖는 적층 패키지 및 그 형성 방법
TW201401451A (zh) 半導體封裝結構
TWI786494B (zh) 半導體封裝件之製法
US20100052161A1 (en) Semiconductor wafer with adhesive protection layer
TWI352410B (en) Cdim package structure with pre-setting fan out st
TWI768593B (zh) 半導體封裝件及其製法