TWI416661B - 空隙製造方法、電阻式記憶元件及其製造方法 - Google Patents

空隙製造方法、電阻式記憶元件及其製造方法 Download PDF

Info

Publication number
TWI416661B
TWI416661B TW098145665A TW98145665A TWI416661B TW I416661 B TWI416661 B TW I416661B TW 098145665 A TW098145665 A TW 098145665A TW 98145665 A TW98145665 A TW 98145665A TW I416661 B TWI416661 B TW I416661B
Authority
TW
Taiwan
Prior art keywords
layer
patterned sacrificial
patterned
manufacturing
sacrificial layer
Prior art date
Application number
TW098145665A
Other languages
English (en)
Other versions
TW201123344A (en
Inventor
wei su Chen
Original Assignee
Ind Tech Res Inst
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ind Tech Res Inst filed Critical Ind Tech Res Inst
Priority to TW098145665A priority Critical patent/TWI416661B/zh
Priority to US12/649,350 priority patent/US8212231B2/en
Priority to US12/649,333 priority patent/US8241990B2/en
Publication of TW201123344A publication Critical patent/TW201123344A/zh
Application granted granted Critical
Publication of TWI416661B publication Critical patent/TWI416661B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices

Landscapes

  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

空隙製造方法、電阻式記憶元件及其製造方法
本發明是有關於一種空隙製造方法、電阻式記憶元件及其製造方法，且特別是有關於一種可製造空隙結構的空隙製造方法、與利用此空隙製造方法來製造具有空氣介電層的電阻式記憶元件及其製造方法。
隨著可攜式產品的蓬勃發展及功能需求的提升，使得當前全球記憶體市場需求急速擴張，其中又以非揮發性記憶體(Non-Volatile Memory,NVM)的快速成長最引人側目。為因應此產業變化，全球各大廠與研究機構對於下一個世代記憶體技術開發均早已如火如荼般地展開。在各種可能的技術中，電阻式記憶元件(Resist RAM,RRAM)為受相當注目的技術之一。
電阻式記憶元件利用電流熱效應而改變電阻變化材料層的電阻值，並且，以不同的電阻值來代表不同位元值，例如，以高電阻代表位元值1，且以低電阻代表位元值0。
在電阻式記憶元件中，一般是以金屬氧化物來作為電阻變化材料層。在該電阻變化材料層旁邊通常存在接觸孔洞，這些接觸孔洞是利用氧化矽或氮化矽之類的材料所形成的。然而，在電阻式記憶元件的製程中，上述介電層會因製程而產生漏電流，此漏電流會破壞電阻變化材料層的電性。另外，在電阻式記憶元件的製程中，所使用之用來蝕刻或清洗的電漿帶有的電荷也可能會破壞電阻變化材料層的電性。如此一來，電阻式記憶元件的開啟/關閉的電阻變化量及均勻度，將受到不良的影響。
有鑑於此，本發明提供一種空隙製造方法，利用圖案化犧牲層與反應物彼此之間的高選擇性製造具有空隙之結構。
本發明提供一種電阻式記憶元件的製造方法，利用成分包括具導電性鍺銻碲合金的圖案化犧牲層而能發揮並聯電極的效果，以避免電阻變化材料層受到電荷的破壞。
本發明提供一種電阻式記憶元件，具有空氣介電層而能在高頻率無線射頻下進行操作、並能消除雜散電容，且可形成具有高密度的記憶體單元的電阻式記憶元件。
基於上述，在一實施範例中，提出一種空隙(air gap)製造方法。首先，在基底上形成圖案化犧牲層，此圖案化犧牲層的材料包括鍺銻碲合金。接著，於圖案化犧牲層上覆蓋介電層。之後，提供反應物與圖案化犧牲層反應而移除圖案化犧牲層，以在圖案化犧牲層原本的位置形成一具有空隙之結構。
在一實施範例中，提出一種電阻式記憶元件的製造方法，至少包括下列步驟。首先，提供基底，此基底具有主動區域。主動區域中已形成有前端電路(FEOL CKT)，且前端電路具有陣列設置的多個導電通道。接著，於主動區域中形成多個下電極，且每一下電極對應於每一導電通道而設置。再來，於基底上形成圖案化犧牲層，此圖案化犧牲層覆蓋下電極，且圖案化犧牲層具有對應於每一下電極而設置的多個開口，每一開口曝露出每一下電極的一部分。繼之，於圖案化犧牲層上依序形成電阻變化材料層與上電極層，其中，電阻變化材料層與上電極層填入開口。接著，移除主動區域之外的上電極層、電阻變化材料層及圖案化犧牲層。再來，於基底上形成導電層。繼之，圖案化此導電層、上電極層與電阻變化材料層，以使導電層形成多條圖案化內連線、且使圖案化犧牲層的一部分曝露出來。之後，提供反應物與圖案化犧牲層進行反應而移除圖案化犧牲層，以在圖案化犧牲層原本的位置形成空氣介電層。
在一實施範例中，提出一種電阻式記憶元件，包括：基底、多個下電極、依序堆疊的圖案化電阻變化材料層與圖案化上電極層以及多條圖案化內連線。基底具有主動區域，主動區域中已形成有前端電路，且前端電路具有陣列設置的多個導電通道。下電極設置於主動區域中，且每一下電極對應於每一導電通道而設置。依序堆疊的圖案化電阻變化材料層與圖案化上電極層架橋於下電極上，特別是，圖案化電阻變化材料層與下電極之間存在有一空氣介電層。圖案化內連線設置於圖案化上電極層上。
基於上述，空隙製造方法利用成分包括鍺銻碲合金的圖案化犧牲層，搭配對於該圖案化犧牲層具有高反應性的反應物(主要為五倍子酸、或氫氦電漿)，而能夠移除圖案化犧牲層，以製造空隙。應用上述空隙製造方法的電阻式記憶元件及其製造方法，可製造出具有空氣介電層的電阻式記憶元件。特別是，在製造電阻式記憶元件的過程中，成分包括鍺銻碲合金的圖案化犧牲層還能夠發揮保護電阻變化材料層的效果。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
在一實施範例中，提出一種空隙(air gap)製造方法。首先，在基底上形成至少一層材料包括鍺銻碲合金圖案化犧牲層，接著在其上覆蓋介電層。提供反應物與圖案化犧牲層反應而移除此圖案化犧牲層，以在圖案化犧牲層原本的位置形成具有空隙之結構。
在此實施例中，上述的反應物包括有機酸，此有機酸實質上由五倍子酸(gallic acid)與溶劑所構成。
而在一實施範例中，上述的反應物包括氫氦電漿。此氫氦電漿的氫氣的重量百分比約為5%，而氫氦電漿的氦氣的重量百分比約為95%。氫氦電漿與該圖案化犧牲層反應了400秒～800秒。此氫氦電漿的氫氣的重量百分比可隨著設計上的需求加以調整，而且亦可調整反應的時間，並不限於上述之條件。
在此實施例中，移除圖案化犧牲層的步驟之後，更包括以去離子水清洗此介電層。而在此實施例中，以去離子水清洗介電層的步驟之後，可進一步以包括異丙醇(isopropyl alcohol,IPA)的溶液對介電層進行乾燥清洗(dry cleaning)使得會造成圖案崩塌(Pattern Collapse)的水分完全或幾乎完全被異丙醇帶走。在一實施例中，上述的介電層的材質包括氧化矽或氮化矽或其他材質之介電材料。
在一實施例中，還可以在上述介電層上覆蓋半導體層與金屬層的多數層堆疊。上述半導體層的材質包括：多晶矽或複晶矽。上述金屬層的材質包括：鋁、銅、鎢、鎳、鈷、鈦、鈦化鎢、氮化鈦、氮化鉭、矽化鈦、矽化鉭、矽化鎳或矽化鈷。
在此實施例中，上述的基底上已形成有金屬圖案，且金屬圖案上形成有金屬氧化層，當利用反應物移除圖案化犧牲層時，反應物可同時移除金屬氧化層。
在上述實施例中，圖案化犧牲層的退火溫度可為約100℃～400℃之間。
在一實施範例中，提出一種電阻式記憶元件的製造方法，可採用下列步驟完成，但不受此限制。首先，提供基底，此基底具有主動區域。主動區域中已形成有前端電路(FEOL CKT)，且前端電路具有陣列設置的多個導電通道。接著，於主動區域中形成多個下電極，且每一下電極對應於每一導電通道而設置。再來，於基底上形成圖案化犧牲層，此圖案化犧牲層覆蓋下電極，且圖案化犧牲層具有對應於每一下電極而設置的多個開口，每一開口曝露出每一下電極的一部分。
繼之，於圖案化犧牲層上依序形成電阻變化材料層與上電極層，其中，電阻變化材料層與上電極層填入開口。接著，移除主動區域之外的上電極層、電阻變化材料層及圖案化犧牲層。再來，於基底上形成導電層。繼之，圖案化此導電層、上電極層與電阻變化材料層，以使導電層形成多條圖案化內連線、且使圖案化犧牲層的一部分曝露出來。之後，提供反應物與圖案化犧牲層進行反應而移除圖案化犧牲層，以在圖案化犧牲層原本的位置形成空氣介電層。
在此實施例中，上述的圖案化犧牲層的材質可包括鍺銻碲合金。
在此實施例中，上述的反應物包括有機酸，此有機酸實質上例如由五倍子酸與溶劑所構成。
在本發明的一實施例中，上述的反應物可包括氫氦電漿。氫氦電漿的氫氣的重量百分比為5%，而氫氦電漿的氦氣的重量百分比為95%。氫氦電漿與該圖案化犧牲層反應了400秒～800秒。此氫氦電漿的氫氣的重量百分比可隨著設計上的需求加以調整，而且亦可調整反應的時間，並不限於上述之條件。
在此實施例中，上述在移除圖案化犧牲層的步驟之後，更包括以去離子水清洗電阻變化材料層。在此實施例中，去離子水清洗電阻變化材料層的步驟之後，更包括以異丙醇對電阻變化材料層進行乾燥清洗使得會造成圖案崩塌的水分完全被異丙醇帶走。
在上述實施例中，圖案化犧牲層的退火溫度為100℃～400℃。
在此實施例中，圖案化犧牲層的材質包括非晶形碳薄膜。而上述的反應物包括氧氣電漿。
在本發明的一實施例中，上述的每一下電極包括一第一膜層與位於該第一膜層上的一第二膜層，且第一膜層與第二膜層的材料包括例如Ti/TiN。可知道，第一膜層與第二膜層的金屬堆疊可依照電阻式記憶元件的電性不斷改良而有所變化，層數可增加或減少，也就是說，可適當調整金屬堆疊的組成結構與材質。
在本發明的一實施例中，上述的上電極層包括：一第三膜層與位於第三膜層上的一第四膜層，且第三膜層與第四膜層的材料包括：Ti/TiN。類似地，第三膜層與第四膜層的金屬堆疊可依照電阻式記憶元件的電性不斷改良而有所變化，層數可增加或減少，也就是說，可適當調整金屬堆疊的組成結構與材質。
在本發明的一實施例中，上述的導電層的材料包括：Al、AlCu、Al/TaN、AlCu/TaN或AlCu/TiN。
在本發明的一實施例中，上述的電阻變化材料層的材料包括：氧化鉿(HfOx)、氧化鎳(NiOx)、氧化鈦(TiOx)、氧化鋯(ZrOx)、氧化矽(SiOx)(x≠2)、氧化鎢(WOx)或氧化銅(CuOx)。
在一實施範例中，提出一種電阻式記憶元件，包括：基底、多個下電極、依序堆疊的圖案化電阻變化材料層與圖案化上電極層以及多條圖案化內連線。基底具有主動區域，主動區域中已形成有前端電路，且前端電路具有陣列設置的多個導電通道。下電極設置於主動區域中，且每一下電極對應於每一導電通道而設置。依序堆疊的圖案化電阻變化材料層與圖案化上電極層架橋於下電極上，特別是，圖案化電阻變化材料層與下電極之間存在有一空氣介電層。圖案化內連線設置於圖案化上電極層上。
在本發明的一實施例中，上述的每一下電極包括：一第一膜層與位於第一膜層上的一第二膜層，且第一膜層與該第二膜層的材料包括：Ti/TiN。
在本發明的一實施例中，上述的圖案化電阻變化材料層的材料包括：氧化鉿(HfOx)、氧化鎳(NiOx)、氧化鈦(TiOx)、氧化鋯(ZrOx)、氧化矽(SiOx)(x≠2)、氧化鎢(WOx)或氧化銅(CuOx)。
在此實施例中，上述的圖案化上電極層包括第三膜層與位於第三膜層上的第四膜層，在一實施例中，此第三膜層與第四膜層的材料分別可包括鈦(Ti)與氮化鈦(TiN)之堆疊結構。
在此實施例中，上述的圖案化內連線的材料可包括例如鋁-金屬合金層，例如純鋁(Al)、鋁-銅(AlCu)、鋁-氮化鉭(Al/TaN)、鋁-銅-氮化鉭(AlCu/TaN)或鋁-銅-氮化鈦(AlCu/TiN)等等，或是其他包括任何金屬層之材料。
基於上述，空隙製造方法利用成分包括鍺銻碲合金的圖案化犧牲層，搭配對於圖案化犧牲層具有高反應性的反應物(在此實施例中是採用例如五倍子酸、或氫氦電漿)，而能夠移除圖案化犧牲層，並製造具有空隙之結構。應用上述空隙製造方法的電阻式記憶元件及其製造方法，可製造出具有空氣介電層的電阻式記憶元件。例如在一例子中，製造電阻式記憶元件的過程，成分採用包括鍺銻碲合金的圖案化犧牲層，還能發揮保護電阻變化材料層的效果。
底下將配合圖示說明不同的實施範例。
空隙製造方法
圖1A～圖1C為實施例的一種空隙製造方法的流程示意圖。請參照圖1，首先，在基底110上形成圖案化犧牲層120，此圖案化犧牲層120的材料包括鍺銻碲合金(GeX SbY TeZ )，可以此材料為主要之組合。Ge:Sb:Te的組成比X:Y:Z可以是2:2:5，或是其他適合的比例。鍺銻碲合金是一種特殊的相變化材料，可利用物理氣相沈積法、化學氣相沈積法或是適合的薄膜沈積方法，來進行相變化材料薄膜的沈積。之後，可再搭配一般的微影蝕刻製程，以得到圖1所示的圖案化犧牲層120。
請參照圖1B，接著，於圖案化犧牲層120上覆蓋介電層130。介電層130的一部分覆蓋住圖案化犧牲層120與鄰近的基底110，且介電層130還曝露出部分的圖案化犧牲層120。形成介電層130的方式可以是利用遮罩(mask)
搭配薄膜沈積製程，以在局部的圖案化犧牲層120上形成介電層130。此介電層130的材質可以是氧化矽、氮化矽或其他合適的介電材質。若介電層130材質機械強度不足導致軟化塌陷，還可以在介電層130上覆蓋半導體層(未繪示)與金屬層(未繪示)的多數層堆疊。半導體層的材質包括：多晶矽或複晶矽。上述金屬層的材質包括：鋁、銅、鎢、鎳、鈷、鈦、鈦化鎢、氮化鈦、氮化鉭、矽化鈦、矽化鉭、矽化鎳或矽化鈷。更詳細而言，可在介電層130的上或下方鍍著複晶矽(Amorphous Silicon)或其他機械強度較強之金屬、半導體、介電堆疊多層材料或甚至可不用到介電層材料，依照應用領域而定。
之後，請參照圖1C，提供反應物140與圖案化犧牲層120反應而移除圖案化犧牲層120，以在圖案化犧牲層120原本的位置形成一空隙G。
在一實施例中，上述空隙G的製造方法使用鍺銻碲合金作為圖案化犧牲層120的主要材質。特別是，反應物140可與鍺銻碲合金進行高選擇性反應，使得幾乎接近完全移除圖案化犧牲層120成為可能。舉例而言，反應物140可採用有機酸，且有機酸實質上例如由五倍子酸(gallic acid)與溶劑所構成。以五倍子酸為主要成分的有機酸可與鍺銻碲合金進行良好的反應，而能以濕式清洗的方式幾乎完全移除圖案化犧牲層130。
另外，反應物140也可採用氫氦電漿。類似地，氫氦電漿可與鍺銻碲合金進行良好的反應，而能以電漿清洗的方式來移除圖案化犧牲層120。此處，並不限制氫氦電漿的組成比例、及氫氦電漿與圖案化犧牲層120進行反應的時間長短。例如，較佳的實施例是，氫氦電漿的氫氣的重量百分比為5%，氫氦電漿的氦氣的重量百分比為95%；而氫氦電漿與圖案化犧牲層120可反應約400秒～800秒，以便幾乎完全移除圖案化犧牲層120。
上述幾乎完全移除圖案化犧牲層120，並非完全不殘留任何圖案化犧牲層120，但採用本實施例所提出的反應物140(有機酸、或是氫氦電漿)，可讓欲形成之空隙結構，形成具有非常好的空間，而幾乎沒有殘留，或是殘留量相當少，可視為達到完全移除之標準或設計上的要求。
請參照圖1D，在如圖1C所示移除圖案化犧牲層120的步驟之後，還可使用去離子水150清洗介電層130。這樣，可清除殘留的反應物140。
請再參照圖1E，在如圖1D所示以去離子水150清洗介電層130的步驟之後，還可使用例如異丙醇160對介電層130進行乾燥清洗，以去除殘留的水分。
上述實施例中提出使用鍺銻碲合金與五倍子酸(或氫氦電漿)進行反應而製造空隙G的實施例，其具有極大的應用範圍，例如可使用於微米機電系統(Micro Electro Mechanical Systems,MEMS)、奈米機電系統(Nano Electro Mechanical Systems,NEMS)、銅導線製程、無線射頻元件、電阻式記憶元件、動態隨機存取記憶體等領域中。
舉例而言，當將上述空隙製造方法應用於微米機電系統或奈米機電系統中時，如圖1A所示，可將圖案化犧牲層120製造成具有高長寬比(L/D)的圖案，且如圖1C所示，當將圖案化犧牲層120幾乎完全移除後，介電層130可成為懸臂(Cantilever Beam)結構。對於在微米機電系統、或奈米機電系統中製造微小尺度之懸臂的難題，上述空隙製造方法可提供良好的解決方案。
另外，上述空隙製造方法也可以用來製造銅導線製程中的空氣介電層，相對於傳統上採用氧化矽等作為介電層的銅導線製程，具有空氣介電層的銅導線製程結構具有更小的寄生電容。另外，上述空隙製造方法也可以用來製造無線射頻元件(Radio Frequency device)中的空氣介電層。相對於傳統上採用氧化矽等作為介電層的無線射頻元件，具有空氣介電層的無線射頻元件的運作速度更快。
圖2A～圖2B為本發明較佳實施例的另一種空隙製造方法的局部流程示意圖。請同時參照圖2A與圖2B，基底110上已形成有金屬圖案170，且金屬圖案170上形成有金屬氧化層170a，當利用反應物140移除圖案化犧牲層120時，反應物140可同時移除金屬氧化層170a。
反應物140(例如氫氦電漿)本來就可用於藉由還原方法移除金屬圖案170的原生氧化層(native oxide)(即金屬氧化層170a)，此方法在一實施例中包括藉由包含重量百分比為5%氫氣的氫氦電漿的還原反應，以去除金屬原生氧化層，其中此被還原金屬仍停留在其原來金屬氧化層的位置，而五倍子酸(gallic acid)則可精確地將這些被還原金屬從原來金屬表面位置上移除。並且，從上述的說明可知，反應物140對於鍺銻碲合金可具有高反應性。藉由這樣的特性，如圖2A與圖2B所示的例子中，可知道反應物140(五倍子酸或氫氦電漿)可同時移除金屬氧化層170a與圖案化犧牲層120，而不會對於介電層130與金屬圖案170造成影響。
上述圖1A與圖2A所述的圖案化犧牲層120的退火溫度可為100℃～400℃(主要成分為採用鍺銻碲合金)。圖案化犧牲層120在進行化學氣相沈積(Chemical Vapor Deposition)方法沈積此金屬的沈積溫度較高，其意義在於，可以在進行鍍金屬膜(一般溫度約為300℃到400℃左右)的步驟之後，再利用圖案化犧牲層120搭配反應物140來製造空隙G，如此一來，可提高製程的彈性。一般而言，若是利用光阻作為圖案化犧牲層、且搭配光阻剝除液或氧氣電漿的方式來製造空隙G時，以光阻為材料的圖案化犧牲層並無法承受200℃～400℃的高溫。
上述的空隙製造方法具有相當大的應用範圍。底下僅電阻式記憶元件來進行相關的說明，然並非以此為限制。
電阻式記憶元件的製造方法
圖3A～圖3J為本發明較佳實施例的一種電阻式記憶元件的製造方法的製造流程示意圖。在圖3A～圖3J中，I-I線段可代表沿著X方向，而II-II線段可代表沿著Y方向。以下，請參照圖3A～圖3J理解電阻式記憶元件的製造流程。
請參照圖3A，第(1)部分為元件俯視圖，第(2)部分為第(1)部份之I-I線段的剖面圖。首先，提供基底210，基底210具有主動區域212。主動區域212中已形成有前端電路220，且前端電路220具有陣列設置的多個導電通道222。
請同時參照圖3B與圖3C，第(1)部分為元件俯視圖，第(2)部分為第(1)部份之I-I線段的剖面圖。接著，於主動區域212中形成多個下電極230，且每一下電極230對應於每一導電通道222而設置。形成下電極230的步驟例如是，如圖3B所示於基底210上依序沈積第一膜層230a與第二膜層230b。之後，如圖3C所示對於第一膜層230a與第二膜層230b進行微影蝕刻製程。如此，可形成多個下電極230。請參照圖3C，每一下電極230可包括：第一膜層230a與位於第一膜層230a上的第二膜層230b，且第一膜層230a的材料可為Ti，第二膜層230b的材料例如為TiN。然而，第一膜層230a與第二膜層230b的金屬堆疊可依照電阻式記憶元件的電性不斷改良而有所變化，層數可增加或減少，也就是說，可適當調整金屬堆疊的組成結構與材質。此處僅為舉例，並非用以限定本發明。
請同時參照圖3D與圖3E，第(1)部分為元件俯視圖，第(2)部分為第(1)部份之I-I線段的剖面圖。再來，於基底210上形成圖案化犧牲層240a，此圖案化犧牲層240a覆蓋下電極230，且圖案化犧牲層240a具有對應於每一下電極而設置的多個開口OP，每一開口OP曝露出每一下電極230的一部分。形成圖案化犧牲層240a的步驟例如是，如圖3D所示在基底210上覆蓋一層犧牲層240。之後，如圖3E所示，對於犧牲層240進行微影蝕刻製程，而形成開口OP。在一實施例中，圖案化犧牲層240a的材質可以是鍺銻碲合金、或是非晶形碳薄膜。並且，圖案化犧牲層240a的退火溫度可為例如100℃～400℃。
請參照圖3F，第(1)部分為元件俯視圖，第(2)部分為第(1)部份之I-I線段的剖面圖。繼之，於圖案化犧牲層240a上依序形成電阻變化材料層250與上電極層260，其中，電阻變化材料層250與上電極層260填入開口OP。電阻變化材料層250的材料可以是氧化鉿(HfOx)、氧化鎳(NiOx)、氧化鈦(TiOx)、氧化鋯(ZrOx)、氧化矽(SiOx)(x≠2)、氧化鎢(WOx)或氧化銅(CuOx)。上電極層260可包括：第三膜層260a與位於第三膜層260a上的第四膜層260b，且第三膜層260a的材料可以是Ti，第四膜層260b的材料可以是例如為TiN。然而，第三膜層260a與第四膜層260b的金屬堆疊可依照電阻式記憶元件的電性不斷改良而有所變化，層數可增加或減少，也就是說，可適當調整金屬堆疊的組成結構與材質。此處僅為舉例，非用以限定本發明。
請參照圖3G，第(1)部分為元件俯視圖，第(2)部分為第(1)部份之I-I線段的剖面圖。接著，移除主動區域212之外的上電極層260、電阻變化材料層250及圖案化犧牲層240a。此步驟可利用一般的微影蝕刻製程來達成。
請參照圖3H，第(1)部分為元件俯視圖，第(2)部分為第(1)部份之I-I線段的剖面圖。再來，於基底210上形成導電層270。形成導電層270的方式可以是物理氣相沈積法或合適的薄膜沈積製程。導電層270的材料可以是鋁-金屬單層或多層結構，例如純鋁(Al)、鋁-銅(AlCu)合金、鋁-氮化鉭(Al/TaN)雙層結構、鋁-銅-氮化鉭(AlCu/TaN)雙層結構或鋁-銅-氮化鈦(AlCu/TiN)雙層結構等等，或是其他包括任何金屬層之材料。。
請參照圖3I，第(1)部分為元件俯視圖，第(2)部分為第(1)部份之I-I線段的剖面圖，第(3)部分為第(1)部份之II-II線段的剖面圖。繼之，圖案化此導電層270、上電極層260與電阻變化材料層250，以使導電層270形成多條圖案化內連線270a、且使圖案化犧牲層240a的一部分曝露出來。更詳細而言，如圖3I的第(3)部分所示，在對於導電層270進行微影蝕刻時，同時對於導電層270下方的多層堆疊膜層(上電極層260與電阻變化材料層250)進行過度蝕刻，以使得圖案化犧牲層240a的側面曝露出來。在考慮避免電漿充電的情形發生，在導電層270之間的圖案化犧牲層240a完全或幾乎完全移除是選項之一。
請參照圖3J，第(1)部分為元件俯視圖，第(2)部分為第(1)部份之I-I線段的剖面圖，第(3)部分為第(1)部份之II-II線段的剖面圖。之後，提供反應物280與圖案化犧牲層240a進行反應而移除圖案化犧牲層240a，以在圖案化犧牲層240a原本的位置形成空氣介電層290。當圖案化犧牲層240a的材質為鍺銻碲合金時，反應物280可使用例如有機酸，此有機酸實質上由五倍子酸與溶劑所構成，或者，反應物280可使用氫氦電漿。氫氦電漿的氫氣的重量百分比例如為5%，而氫氦電漿的氦氣的重量百分比例如為95%。氫氦電漿與該圖案化犧牲層240a反應了約400秒～800秒。另外，當圖案化犧牲層240a的材質為非晶形碳薄膜時，反應物290可使用氧氣電漿。至此，可完成電阻式記憶元件200的製作。
請繼續參照圖3J，類似於圖1D所說明的，在移除圖案化犧牲層240a的步驟之後，還可以利用去離子水150清洗電阻變化材料層250。並且，類似於圖1E所說明的，在以去離子水150清洗電阻變化材料層250的步驟之後，還可利用異丙醇對電阻變化材料層250進行乾燥清洗使得會造成圖案崩塌的水分完全被異丙醇帶走。
請再參照圖3I，由於圖案化犧牲層240a採用可導電的鍺銻碲合金或非晶形碳薄膜，所以圖案化犧牲層240a可以發生並聯電極的效果。更詳細而言，當以電漿(未繪示)對於導電層270、上電極層260與電阻變化材料層250進行蝕刻時，電漿本身的電荷大部分會傳導到圖案化犧牲層240a上，而不會傳導到電阻變化材料層250與下電極230之間的界面。如此一來，可避免傷害到電阻變化材料層250與下電極230之間的界面(電阻式記憶元件200的操作區域)的電性，以使得電阻式記憶元件200能夠維持良好的操作特性。
再者，上述的圖案化犧牲層240a與反應物280具有高選擇性，所以能夠良好地移除圖案化犧牲層240a，以在電阻式記憶元件200中形成空氣介電層290。特別是，反應物280不含有鹵素，所以不會對於電阻式記憶元件200的膜層與電性造成影響。當反應物280是使用有機酸(由五倍子酸與溶劑構成)進行濕式清洗時，可進一步避免電漿電荷對於電阻式記憶元件200所造成之破壞。
圖案化犧牲層240a的退火溫度可為100℃～400℃，所以，圖案化犧牲層240a可以到製程步驟的最後一道才進行去除。也就是說，圖案化犧牲層240a可以承受如圖3H形成導電層270時的高溫，不會被高溫環境造成損害。
電阻式記憶元件200的空氣介電層290，可避免漏電流效應而能消除雜訊，並能降低寄生電容，而使電阻式記憶元件200在高頻進行操作。
上述圖3J所示，具有導電通道222的電阻式記憶元件200的結構，其可以具有與柱狀式(pillar)的電阻式記憶元件的相同記憶體密度。如此，可大幅增加單位面積內的電阻式記憶單元的密度。
電阻式記憶元件
圖3J為本發明較佳實施例的一種電阻式記憶元件的示意圖，其中，第(1)部分為元件俯視圖，第(2)部分為第(1)部份之I-I線段的剖面圖，第(3)部分為第(1)部份之II-II線段的剖面圖。此電阻式記憶元件200包括：基底210、多個下電極230、依序堆疊的圖案化的電阻變化材料層250與圖案化的上電極層260以及多條圖案化內連線270a。基底210具有主動區域212，主動區域212中已形成有前端電路220，且前端電路220具有陣列設置的多個導電通道222。下電極230設置於主動區域212中，且每一下電極230對應於每一導電通道222而設置。依序堆疊的圖案化的電阻變化材料層250與圖案化的上電極層260架橋於下電極230上，特別是，圖案化的電阻變化材料層250與下電極230之間存在有一空氣介電層290。圖案化內連線270a設置於圖案化的上電極層260上。
關於電阻式記憶元件200的每一個元件的構成、材質等已經於上述圖3A～圖3J的電阻式記憶元件的製造方法中提及，在此即不予以重述。
基於上述，本實施例的空隙製造方法、電阻式記憶元件及其製造方法至少具有以下優點：上述的空隙製造方法利用主要成分為鍺銻碲合金的圖案化犧牲層，搭配對於該圖案化犧牲層具有高反應性的反應物(主要為五倍子酸、或氫氦電漿)，而能夠幾乎完全移除圖案化犧牲層，以製造空隙。應用上述空隙製造方法的電阻式記憶元件及其製造方法，可製造出具有空氣介電層的電阻式記憶元件。在製造電阻式記憶元件的過程中，成分例如主要為鍺銻碲合金的圖案化犧牲層還能夠發揮保護電阻變化材料層的效果。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
110、210．．．基底
120、240a．．．圖案化犧牲層
130．．．介電層
140、280．．．反應物
150．．．去離子水
160．．．異丙醇
170．．．金屬圖案
170a．．．金屬氧化層
200．．．電阻式記憶元件
212．．．主動區域
220．．．前端電路
222．．．導電通道
230．．．下電極
230a．．．第一膜層
230b．．．第二膜層
240．．．犧牲層
250．．．電阻材料變化層
260．．．上電極層
260a．．．第三膜層
260b．．．第四膜層
270．．．導電層
270a．．．圖案化內連線
290．．．空氣介電層
G．．．空隙
OP．．．開口
圖1A～圖1E為本發明實施例的一種空隙製造方法的流程示意圖。
圖2A～圖2B為本發明實施例的另一種空隙製造方法的局部流程示意圖。
圖3A～圖3J為本發明實施例的一種電阻式記憶元件的製造方法的製造流程示意圖。
200．．．電阻式記憶元件
210．．．基底
212．．．主動區域
220．．．前端電路
222．．．導電通道
230．．．下電極
230a．．．第一膜層
230b．．．第二膜層
240a．．．圖案化犧牲層
250．．．電阻材料變化層
260．．．上電極層
260a．．．第三膜層
260b．．．第四膜層
270a．．．圖案化內連線
290．．．空氣介電層
OP．．．開口

Claims (28)

  1. 一種空隙製造方法，包括：在一基底上形成一圖案化犧牲層，該圖案化犧牲層的材料包括鍺銻碲合金；於該圖案化犧牲層上覆蓋一介電層；以及提供一反應物與該圖案化犧牲層反應而移除該圖案化犧牲層，以在該圖案化犧牲層原本的位置形成一具有空隙之結構，該反應物包括：一有機酸，該有機酸實質上由五倍子酸與溶劑所構成，或者，該反應物包括：一氫氦電漿。
  2. 如申請專利範圍第1項所述之空隙製造方法，其中，該氫氦電漿的氫氣的重量百分比為5%，而該氫氦電漿的氦氣的重量百分比為95%。
  3. 如申請專利範圍第1項所述之空隙製造方法，其中，該氫氦電漿與該圖案化犧牲層反應了400秒~800秒。
  4. 如申請專利範圍第1項所述之空隙製造方法，在移除該圖案化犧牲層的步驟之後，更包括：以一去離子水清洗該介電層。
  5. 如申請專利範圍第4項所述之空隙製造方法，在以該去離子水清洗該介電層的步驟之後，更包括：以一異丙醇對該介電層進行乾燥清洗。
  6. 如申請專利範圍第1項所述之空隙製造方法，其中，該介電層的材質包括：氧化矽或氮化矽。
  7. 如申請專利範圍第1項所述之空隙製造方法，更包 括在該介電層上覆蓋半導體層與金屬層的多數層堆疊。
  8. 如申請專利範圍第7項所述之空隙製造方法，其中，該半導體層的材質包括：多晶矽或複晶矽。
  9. 如申請專利範圍第7項所述之空隙製造方法，其中，該金屬層的材質包括：鋁、銅、鎢、鎳、鈷、鈦、鈦化鎢、氮化鈦、氮化鉭、矽化鈦、矽化鉭、矽化鎳或矽化鈷。
  10. 如申請專利範圍第1項所述之空隙製造方法，其中，該基底上已形成有一金屬圖案，且該金屬圖案上形成有一金屬氧化層，當利用該反應物移除該圖案化犧牲層時，該反應物可同時移除該金屬氧化層。
  11. 如申請專利範圍第1項所述之空隙製造方法，其中，該圖案化犧牲層的退火溫度為100℃~400℃。
  12. 一種電阻式記憶元件的製造方法，包括：提供一基底，具有一主動區域，該主動區域中已形成有一前端電路，且該前端電路具有陣列設置的多個導電通道；於該主動區域中形成多個下電極，且每一下電極對應於每一導電通道而設置；於該基底上形成一圖案化犧牲層，該圖案化犧牲層覆蓋該些下電極，且該圖案化犧牲層具有對應於每一下電極而設置的多個開口，每一開口曝露出每一下電極的一部分；於該圖案化犧牲層上依序形成一電阻變化材料層與一上電極層，其中，該電阻變化材料層與該上電極層填入 該些開口；移除該主動區域之外的該上電極層、該電阻變化材料層及該圖案化犧牲層；於該基底上形成一導電層；圖案化該導電層、該上電極層與該電阻變化材料層，以使該導電層形成多條圖案化內連線、且使該圖案化犧牲層的一部分曝露出來；以及提供一反應物與該圖案化犧牲層進行反應而移除該圖案化犧牲層，以在該圖案化犧牲層原本的位置形成一空氣介電層，其中，該圖案化犧牲層的材質包括：鍺銻碲合金；該反應物包括：一有機酸，該有機酸實質上由五倍子酸與溶劑所構成，或者，該反應物包括：一氫氦電漿。
  13. 如申請專利範圍第12項所述之電阻式記憶元件的製造方法，其中，該氫氦電漿的氫氣的重量百分比為5%，而該氫氦電漿的氦氣的重量百分比為95%。
  14. 如申請專利範圍第12項所述之電阻式記憶元件的製造方法，其中，該氫氦電漿與該圖案化犧牲層反應了400秒~800秒。
  15. 如申請專利範圍第12項所述之電阻式記憶元件的製造方法，在移除該圖案化犧牲層的步驟之後，更包括：以一去離子水清洗該電阻變化材料層。
  16. 如申請專利範圍第15項所述之電阻式記憶元件的製造方法，在以該去離子水清洗該電阻變化材料層的步驟之後，更包括： 以一異丙醇對該電阻變化材料層進行乾燥清洗。
  17. 如申請專利範圍第12項所述之電阻式記憶元件的製造方法，其中，該圖案化犧牲層的退火溫度為100℃~400℃。
  18. 如申請專利範圍第12項所述之電阻式記憶元件的製造方法，其中，該圖案化犧牲層的材質包括：非晶形碳薄膜。
  19. 如申請專利範圍第18項所述之電阻式記憶元件的製造方法，其中，該反應物包括：氧氣電漿。
  20. 如申請專利範圍第12項所述之電阻式記憶元件的製造方法，其中，每一下電極包括：一第一膜層與位於該第一膜層上的一第二膜層，且該第一膜層與該第二膜層的材料包括：Ti/TiN。
  21. 如申請專利範圍第12項所述之電阻式記憶元件的製造方法，其中，該上電極層包括：一第三膜層與位於該第三膜層上的一第四膜層，且該第三膜層與該第四膜層的材料包括：Ti/TiN。
  22. 如申請專利範圍第12項所述之電阻式記憶元件的製造方法，其中，該導電層的材料包括鋁-銅(AlCu)合金、鋁-氮化鉭(Al/TaN)雙層結構、鋁-銅-氮化鉭(AlCu/TaN)雙層結構或鋁-銅-氮化鈦(AlCu/TiN)雙層結構，或是其他包括鋁-金屬合金層之材料。
  23. 如申請專利範圍第12項所述之電阻式記憶元件的製造方法，其中，該電阻變化材料層的材料包括：氧化 鉿(HfOx)、氧化鎳(NiOx)、氧化鈦(TiOx)、氧化鋯(ZrOx)、氧化矽(SiOx)、氧化鎢(WOx)或氧化銅(CuOx)。
  24. 一種電阻式記憶元件，包括：一基底，具有一主動區域，該主動區域中已形成有一前端電路，且該前端電路具有陣列設置的多個導電通道；多個下電極，設置於該主動區域中，且每一下電極對應於每一導電通道而設置；依序堆疊的一圖案化電阻變化材料層與一圖案化上電極層，架橋於該些下電極上，該圖案化電阻變化材料層與該些下電極之間存在有一空氣介電層；以及多條圖案化內連線，設置於該圖案化上電極層上，其中該電阻式記憶元件是利用申請專利範圍第12項所述的電阻式記憶元件的製造方法而製造。
  25. 如申請專利範圍第24項所述之電阻式記憶元件，其中，每一下電極包括：一第一膜層與位於該第一膜層上的一第二膜層，且該第一膜層與該第二膜層的材料包括：Ti/TiN。
  26. 如申請專利範圍第24項所述之電阻式記憶元件，其中，該圖案化電阻變化材料層的材料包括：氧化鉿(HfOx)、氧化鎳(NiOx)、氧化鈦(TiOx)、氧化鋯(ZrOx)、氧化矽(SiOx)、氧化鎢(WOx)或氧化銅(CuOx)。
  27. 如申請專利範圍第24項所述之電阻式記憶元件，其中，該圖案化上電極層包括：一第三膜層與位於該第三膜層上的一第四膜層，且該第三膜層與該第四膜層的 材料包括：Ti/TiN。
  28. 如申請專利範圍第24項所述之電阻式記憶元件，其中，該圖案化內連線的材料包括：鋁-銅(AlCu)合金、鋁-氮化鉭(Al/TaN)雙層結構、鋁-銅-氮化鉭(AlCu/TaN)雙層結構或鋁-銅-氮化鈦(AlCu/TiN)雙層結構，或是其他包括鋁-金屬合金層之材料。
TW098145665A 2009-12-29 2009-12-29 空隙製造方法、電阻式記憶元件及其製造方法 TWI416661B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW098145665A TWI416661B (zh) 2009-12-29 2009-12-29 空隙製造方法、電阻式記憶元件及其製造方法
US12/649,350 US8212231B2 (en) 2009-12-29 2009-12-30 Resistive memory device with an air gap
US12/649,333 US8241990B2 (en) 2009-12-29 2009-12-30 Air gap fabricating method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098145665A TWI416661B (zh) 2009-12-29 2009-12-29 空隙製造方法、電阻式記憶元件及其製造方法

Publications (2)

Publication Number Publication Date
TW201123344A TW201123344A (en) 2011-07-01
TWI416661B true TWI416661B (zh) 2013-11-21

Family

ID=44186304

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098145665A TWI416661B (zh) 2009-12-29 2009-12-29 空隙製造方法、電阻式記憶元件及其製造方法

Country Status (2)

Country Link
US (2) US8212231B2 (zh)
TW (1) TWI416661B (zh)

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9012307B2 (en) 2010-07-13 2015-04-21 Crossbar, Inc. Two terminal resistive switching device structure and method of fabricating
US9570678B1 (en) 2010-06-08 2017-02-14 Crossbar, Inc. Resistive RAM with preferental filament formation region and methods
US9601692B1 (en) 2010-07-13 2017-03-21 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
US8946046B1 (en) 2012-05-02 2015-02-03 Crossbar, Inc. Guided path for forming a conductive filament in RRAM
US8441835B2 (en) 2010-06-11 2013-05-14 Crossbar, Inc. Interface control for improved switching in RRAM
JP5981424B2 (ja) 2010-06-11 2016-08-31 クロスバー， インコーポレイテッドＣｒｏｓｓｂａｒ， Ｉｎｃ． メモリー素子に関する柱状構造及び方法
US8374018B2 (en) 2010-07-09 2013-02-12 Crossbar, Inc. Resistive memory using SiGe material
US8168506B2 (en) 2010-07-13 2012-05-01 Crossbar, Inc. On/off ratio for non-volatile memory device and method
US8947908B2 (en) 2010-11-04 2015-02-03 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
US8884261B2 (en) 2010-08-23 2014-11-11 Crossbar, Inc. Device switching using layered device structure
US8569172B1 (en) 2012-08-14 2013-10-29 Crossbar, Inc. Noble metal/non-noble metal electrode for RRAM applications
US8467227B1 (en) 2010-11-04 2013-06-18 Crossbar, Inc. Hetero resistive switching material layer in RRAM device and method
US9401475B1 (en) 2010-08-23 2016-07-26 Crossbar, Inc. Method for silver deposition for a non-volatile memory device
US8404553B2 (en) * 2010-08-23 2013-03-26 Crossbar, Inc. Disturb-resistant non-volatile memory device and method
US8889521B1 (en) 2012-09-14 2014-11-18 Crossbar, Inc. Method for silver deposition for a non-volatile memory device
US8492195B2 (en) 2010-08-23 2013-07-23 Crossbar, Inc. Method for forming stackable non-volatile resistive switching memory devices
US8558212B2 (en) 2010-09-29 2013-10-15 Crossbar, Inc. Conductive path in switching material in a resistive random access memory device and control
US8391049B2 (en) 2010-09-29 2013-03-05 Crossbar, Inc. Resistor structure for a non-volatile memory device and method
USRE46335E1 (en) 2010-11-04 2017-03-07 Crossbar, Inc. Switching device having a non-linear element
US8502185B2 (en) 2011-05-31 2013-08-06 Crossbar, Inc. Switching device having a non-linear element
US8088688B1 (en) 2010-11-05 2012-01-03 Crossbar, Inc. p+ polysilicon material on aluminum for non-volatile memory device and method
US8930174B2 (en) 2010-12-28 2015-01-06 Crossbar, Inc. Modeling technique for resistive random access memory (RRAM) cells
US9153623B1 (en) 2010-12-31 2015-10-06 Crossbar, Inc. Thin film transistor steering element for a non-volatile memory device
US8815696B1 (en) 2010-12-31 2014-08-26 Crossbar, Inc. Disturb-resistant non-volatile memory device using via-fill and etchback technique
US8791010B1 (en) 2010-12-31 2014-07-29 Crossbar, Inc. Silver interconnects for stacked non-volatile memory device and method
US8450710B2 (en) 2011-05-27 2013-05-28 Crossbar, Inc. Low temperature p+ silicon junction material for a non-volatile memory device
US9620206B2 (en) 2011-05-31 2017-04-11 Crossbar, Inc. Memory array architecture with two-terminal memory cells
US8394670B2 (en) 2011-05-31 2013-03-12 Crossbar, Inc. Vertical diodes for non-volatile memory device
US8619459B1 (en) 2011-06-23 2013-12-31 Crossbar, Inc. High operating speed resistive random access memory
US9564587B1 (en) 2011-06-30 2017-02-07 Crossbar, Inc. Three-dimensional two-terminal memory with enhanced electric field and segmented interconnects
US8946669B1 (en) 2012-04-05 2015-02-03 Crossbar, Inc. Resistive memory device and fabrication methods
US8659929B2 (en) 2011-06-30 2014-02-25 Crossbar, Inc. Amorphous silicon RRAM with non-linear device and operation
US9627443B2 (en) 2011-06-30 2017-04-18 Crossbar, Inc. Three-dimensional oblique two-terminal memory with enhanced electric field
US9166163B2 (en) 2011-06-30 2015-10-20 Crossbar, Inc. Sub-oxide interface layer for two-terminal memory
CN103828047A (zh) 2011-07-22 2014-05-28 科洛斯巴股份有限公司 用于非易失性存储器装置的p+硅锗材料的种子层及方法
US8674724B2 (en) 2011-07-29 2014-03-18 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US10056907B1 (en) 2011-07-29 2018-08-21 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US9729155B2 (en) 2011-07-29 2017-08-08 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
TWI483394B (zh) * 2011-12-27 2015-05-01 Ind Tech Res Inst 電阻式隨機存取記憶體及其製作方法
US8878152B2 (en) * 2012-02-29 2014-11-04 Intermolecular, Inc. Nonvolatile resistive memory element with an integrated oxygen isolation structure
US8716098B1 (en) 2012-03-09 2014-05-06 Crossbar, Inc. Selective removal method and structure of silver in resistive switching device for a non-volatile memory device
US9087576B1 (en) 2012-03-29 2015-07-21 Crossbar, Inc. Low temperature fabrication method for a three-dimensional memory device and structure
US9685608B2 (en) * 2012-04-13 2017-06-20 Crossbar, Inc. Reduced diffusion in metal electrode for two-terminal memory
US9511560B2 (en) 2012-04-13 2016-12-06 Infineon Technologies Ag Processing a sacrificial material during manufacture of a microfabricated product
US8658476B1 (en) 2012-04-20 2014-02-25 Crossbar, Inc. Low temperature P+ polycrystalline silicon material for non-volatile memory device
US8796658B1 (en) 2012-05-07 2014-08-05 Crossbar, Inc. Filamentary based non-volatile resistive memory device and method
US8765566B2 (en) 2012-05-10 2014-07-01 Crossbar, Inc. Line and space architecture for a non-volatile memory device
US10096653B2 (en) 2012-08-14 2018-10-09 Crossbar, Inc. Monolithically integrated resistive memory using integrated-circuit foundry compatible processes
US9583701B1 (en) 2012-08-14 2017-02-28 Crossbar, Inc. Methods for fabricating resistive memory device switching material using ion implantation
US8946673B1 (en) 2012-08-24 2015-02-03 Crossbar, Inc. Resistive switching device structure with improved data retention for non-volatile memory device and method
US9312483B2 (en) 2012-09-24 2016-04-12 Crossbar, Inc. Electrode structure for a non-volatile memory device and method
US9576616B2 (en) 2012-10-10 2017-02-21 Crossbar, Inc. Non-volatile memory with overwrite capability and low write amplification
US11068620B2 (en) 2012-11-09 2021-07-20 Crossbar, Inc. Secure circuit integrated with memory layer
US8982647B2 (en) 2012-11-14 2015-03-17 Crossbar, Inc. Resistive random access memory equalization and sensing
US9412790B1 (en) 2012-12-04 2016-08-09 Crossbar, Inc. Scalable RRAM device architecture for a non-volatile memory device and method
US9406379B2 (en) 2013-01-03 2016-08-02 Crossbar, Inc. Resistive random access memory with non-linear current-voltage relationship
US9324942B1 (en) 2013-01-31 2016-04-26 Crossbar, Inc. Resistive memory cell with solid state diode
US9112145B1 (en) 2013-01-31 2015-08-18 Crossbar, Inc. Rectified switching of two-terminal memory via real time filament formation
US8934280B1 (en) 2013-02-06 2015-01-13 Crossbar, Inc. Capacitive discharge programming for two-terminal memory cells
GB2516841A (en) * 2013-07-31 2015-02-11 Ibm Resistive memory element based on oxygen-doped amorphous carbon
US9390965B2 (en) 2013-12-20 2016-07-12 Taiwan Semiconductor Manufacturing Co., Ltd. Air-gap forming techniques for interconnect structures
US9230647B2 (en) 2013-12-27 2016-01-05 Taiwan Semiconductor Manufacturing Co., Ltd. Metal line connection for improved RRAM reliability, semiconductor arrangement comprising the same, and manufacture thereof
US10290801B2 (en) 2014-02-07 2019-05-14 Crossbar, Inc. Scalable silicon based resistive memory device
WO2019067315A1 (en) * 2017-09-26 2019-04-04 Applied Materials, Inc. METHOD, MATERIALS AND PROCESSES FOR REMOVING NATIVE OXIDE AND REFORMING DIELECTRIC OXIDES, ENABLING BETTER BIOSPER PERFORMANCE
US10651373B2 (en) * 2018-09-28 2020-05-12 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and fabrication method thereof
US11532786B2 (en) * 2018-11-16 2022-12-20 Tetramem Inc. Large-scale crossbar arrays with reduced series resistance
US11239418B2 (en) 2020-01-06 2022-02-01 International Business Machines Corporation Memory device having a ring heater
US11711989B2 (en) 2021-03-23 2023-07-25 International Business Machines Corporation Phase change memory
US20230275121A1 (en) * 2022-02-28 2023-08-31 Taiwan Semiconductor Manufacturing Company Limited Semiconductor structure and method of manufacture

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6287979B1 (en) * 2000-04-17 2001-09-11 Chartered Semiconductor Manufacturing Ltd. Method for forming an air gap as low dielectric constant material using buckminsterfullerene as a porogen in an air bridge or a sacrificial layer
US20040165422A1 (en) * 2003-02-24 2004-08-26 Horii Hideki Phase changeable memory devices and methods for fabricating the same
US20070054493A1 (en) * 2005-09-05 2007-03-08 Samsung Electronics Co., Ltd. Methods of forming patterns using phase change material and methods for removing the same
US20070158633A1 (en) * 2005-12-27 2007-07-12 Macronix International Co., Ltd. Method for Forming Self-Aligned Thermal Isolation Cell for a Variable Resistance Memory Array
US20080135758A1 (en) * 2006-12-06 2008-06-12 Electronics And Telecommunications Research Institute Bolometer and method of manufacturing the same

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10014920C1 (de) * 2000-03-17 2001-07-26 Infineon Technologies Ag Verfahren zur Herstellung eines Grabenkondensators
US6936357B2 (en) * 2001-07-06 2005-08-30 Technologies And Devices International, Inc. Bulk GaN and ALGaN single crystals
US20070158200A1 (en) * 2002-10-29 2007-07-12 Microfabrica Inc. Electrochemical fabrication processes incorporating non-platable metals and/or metals that are difficult to plate on
US6795338B2 (en) * 2002-12-13 2004-09-21 Intel Corporation Memory having access devices using phase change material such as chalcogenide
US6815704B1 (en) * 2003-09-04 2004-11-09 Silicon Storage Technology, Inc. Phase change memory device employing thermally insulating voids
US7361991B2 (en) * 2003-09-19 2008-04-22 International Business Machines Corporation Closed air gap interconnect structure
US7113055B2 (en) * 2003-11-07 2006-09-26 Matsushita Electric Industrial Co., Ltd. Piezoelectric resonator, method of manufacturing piezoelectric resonator, and filter, duplexer, and communication device using piezoelectric resonator
US6936840B2 (en) * 2004-01-30 2005-08-30 International Business Machines Corporation Phase-change memory cell and method of fabricating the phase-change memory cell
US7238959B2 (en) * 2004-11-01 2007-07-03 Silicon Storage Technology, Inc. Phase change memory device employing thermally insulating voids and sloped trench, and a method of making same
US7259038B2 (en) * 2005-01-19 2007-08-21 Sandisk Corporation Forming nonvolatile phase change memory cell having a reduced thermal contact area
KR100652410B1 (ko) * 2005-05-07 2006-12-01 삼성전자주식회사 탄소나노튜브의 전기역학적 특성을 이용한 나노 반도체스위치소자 및 그의 제조방법과 탄소나노튜브의 전기역학적특성을 이용한 메모리소자 및 그의 구동방법
US7507986B2 (en) * 2005-11-21 2009-03-24 Macronix International Co., Ltd. Thermal isolation for an active-sidewall phase change memory cell
US7829876B2 (en) * 2005-11-21 2010-11-09 Macronix International Co., Ltd. Vacuum cell thermal isolation for a phase change memory device
US20070132049A1 (en) * 2005-12-12 2007-06-14 Stipe Barry C Unipolar resistance random access memory (RRAM) device and vertically stacked architecture
KR100695168B1 (ko) * 2006-01-10 2007-03-14 삼성전자주식회사 상변화 물질 박막의 형성방법, 이를 이용한 상변화 메모리소자의 제조방법
US7928421B2 (en) * 2006-04-21 2011-04-19 Macronix International Co., Ltd. Phase change memory cell with vacuum spacer
KR100822800B1 (ko) * 2006-05-24 2008-04-17 삼성전자주식회사 상변화 기억소자 및 그 형성 방법
US7763546B2 (en) * 2006-08-02 2010-07-27 Qualcomm Mems Technologies, Inc. Methods for reducing surface charges during the manufacture of microelectromechanical systems devices
KR100807230B1 (ko) * 2006-09-27 2008-02-28 삼성전자주식회사 상변화 물질층 및 이를 포함하는 상변화 메모리 장치
US20080096344A1 (en) * 2006-10-24 2008-04-24 Macronix International Co., Ltd. Method for Manufacturing a Resistor Random Access Memory with a Self-Aligned Air Gap insulator
US8106376B2 (en) * 2006-10-24 2012-01-31 Macronix International Co., Ltd. Method for manufacturing a resistor random access memory with a self-aligned air gap insulator

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6287979B1 (en) * 2000-04-17 2001-09-11 Chartered Semiconductor Manufacturing Ltd. Method for forming an air gap as low dielectric constant material using buckminsterfullerene as a porogen in an air bridge or a sacrificial layer
US20040165422A1 (en) * 2003-02-24 2004-08-26 Horii Hideki Phase changeable memory devices and methods for fabricating the same
US20070054493A1 (en) * 2005-09-05 2007-03-08 Samsung Electronics Co., Ltd. Methods of forming patterns using phase change material and methods for removing the same
US20070158633A1 (en) * 2005-12-27 2007-07-12 Macronix International Co., Ltd. Method for Forming Self-Aligned Thermal Isolation Cell for a Variable Resistance Memory Array
US20080135758A1 (en) * 2006-12-06 2008-06-12 Electronics And Telecommunications Research Institute Bolometer and method of manufacturing the same

Also Published As

Publication number Publication date
TW201123344A (en) 2011-07-01
US8212231B2 (en) 2012-07-03
US8241990B2 (en) 2012-08-14
US20110156201A1 (en) 2011-06-30
US20110155991A1 (en) 2011-06-30

Similar Documents

Publication Publication Date Title
TWI416661B (zh) 空隙製造方法、電阻式記憶元件及其製造方法
JP5863302B2 (ja) 二端子抵抗性スイッチングデバイス構造及びその製造方法
KR100668846B1 (ko) 상변환 기억 소자의 제조방법
KR101851101B1 (ko) 개선된 형성 전압 특성을 갖는 저항성 랜덤 액세스 메모리 (ｒｒａｍ) 및 이의 제조 방법
KR100713936B1 (ko) 상변환 기억 소자 및 그의 제조방법
JP5502339B2 (ja) 半導体装置及び半導体装置の製造方法
TWI392087B (zh) 固態電解質記憶元件及其製造方法
JP6190387B2 (ja) 容量型微細加工トランスデューサ及びその製造方法
CN104979470A (zh) Rram单元的底电极的形成
JP2010177257A (ja) 半導体装置及びその製造方法
JP6209537B2 (ja) 容量性マイクロマシン・トランスデューサ及びこれを製造する方法
JP2011211101A (ja) 記憶素子及びその製造方法
JP6328131B2 (ja) 容量性マイクロマシントランスデューサ及びその製造方法
JP4317015B2 (ja) カーボン含有アンチヒューズ材料を使用した金属対金属アンチヒューズ
US7446014B2 (en) Nanoelectrochemical cell
US20150263073A1 (en) Rram array having lateral rram cells and vertical conducting structures
US11201283B2 (en) Scaled nanotube electrode for low power multistage atomic switch
JP2023550907A (ja) ピラーセルＰＣＭ用のｉｎ－ｓｉｔｕドリフト緩和ライナ
TWI536556B (zh) 電阻式記憶體及其製造方法
TW201401595A (zh) 電阻式記憶體及其製造方法
TWI818709B (zh) 相變化記憶體結構及其製造方法
TWI433364B (zh) 電阻式記憶元件及其製造方法
US20210354977A1 (en) Microelectromechanical Device with Beam Structure over Silicon Nitride Undercut
US7884430B2 (en) Isolated metal plug process for use in fabricating carbon nanotube memory cells
CN109545963B (zh) 制造相变化记忆体的方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees