TWI818709B - 相變化記憶體結構及其製造方法 - Google Patents
相變化記憶體結構及其製造方法 Download PDFInfo
- Publication number
- TWI818709B TWI818709B TW111133320A TW111133320A TWI818709B TW I818709 B TWI818709 B TW I818709B TW 111133320 A TW111133320 A TW 111133320A TW 111133320 A TW111133320 A TW 111133320A TW I818709 B TWI818709 B TW I818709B
- Authority
- TW
- Taiwan
- Prior art keywords
- phase change
- dielectric layer
- layer
- change memory
- electrode
- Prior art date
Links
- 230000008859 change Effects 0.000 title claims abstract description 157
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 238000010438 heat treatment Methods 0.000 claims description 70
- 238000000034 method Methods 0.000 claims description 55
- 230000008569 process Effects 0.000 claims description 31
- 239000010410 layer Substances 0.000 description 278
- 239000003795 chemical substances by application Substances 0.000 description 36
- 239000000463 material Substances 0.000 description 23
- 239000012782 phase change material Substances 0.000 description 13
- 238000001039 wet etching Methods 0.000 description 10
- 238000005530 etching Methods 0.000 description 9
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 239000007772 electrode material Substances 0.000 description 7
- 239000004020 conductor Substances 0.000 description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910000618 GeSbTe Inorganic materials 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910001215 Te alloy Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
一種相變化記憶體結構，包括基底、第一介電層與多個相變化記憶胞。第一介電層設置在基底上。每個相變化記憶胞包括第一電極、加熱層、相變化層與第二電極。第一電極設置在第一介電層中。加熱層設置在第一電極上。相變化層設置在加熱層上。第二電極設置在相變化層上。在相鄰兩個相變化記憶胞之間具有氣隙。氣隙位在相鄰兩個加熱層之間以及相鄰兩個相變化層之間。
Description
本發明是有關於一種記憶體結構及其製造方法，且特別是有關於一種相變化記憶體(phase change memory，PCM)結構及其製造方法。
相變化記憶體是一種非揮發性記憶體。相變化記憶體是利用相變化材料在結晶相和非晶相之間相互轉變時所表現出來的導電性差異來進行資料儲存的記憶體元件。舉例來說，相變化材料在非晶相狀態下具有相對高的電阻，且相變化材料在結晶相狀態下具有相對低的電阻。此外，相變化記憶體是藉由加熱來進行操作。然而，在對相變化材料進行加熱時，若熱能容易散逸，則需要更大的操作功率(如，重置功率(RESET power))來對選定的相變化記憶胞進行操作，且散逸的熱能會對相鄰的相變化記憶胞造成熱干擾(thermal disturb)。因此，如何降低相變化記憶體的操作功率(如，重置功率)以及防止相鄰的相變化記憶胞之間的熱干擾為目前持續努力的目標。
本發明提供一種相變化記憶體結構，其可有效地降低操作功率(如，重置功率)以及防止相變化記憶胞之間的熱干擾。
本發明提出一種相變化記憶體結構，包括基底、第一介電層與多個相變化記憶胞(phase change memory cell)。第一介電層設置在基底上。每個相變化記憶胞包括第一電極、加熱層(heater layer)、相變化層(phase change layer)與第二電極。第一電極設置在第一介電層中。加熱層設置在第一電極上。相變化層設置在加熱層上。第二電極設置在相變化層上。在相鄰兩個相變化記憶胞之間具有氣隙(air gap)。氣隙位在相鄰兩個加熱層之間以及相鄰兩個相變化層之間。
依照本發明的一實施例所述，在上述相變化記憶體結構中，氣隙更可位在相鄰兩個第二電極之間。
依照本發明的一實施例所述，在上述相變化記憶體結構中，第二電極的側壁、相變化層的側壁與加熱層的側壁可彼此對準。
依照本發明的一實施例所述，在上述相變化記憶體結構中，更可包括第二介電層與第三介電層。第二介電層設置在氣隙與相變化層之間、氣隙與加熱層之間以及氣隙與第一介電層之間。第三介電層設置在氣隙上方且連接於第二介電層。
依照本發明的一實施例所述，在上述相變化記憶體結構中，第二介電層可共形地設置在相變化層的側壁、加熱層的側壁以及第一介電層的頂面上。
依照本發明的一實施例所述，在上述相變化記憶體結構中，第二介電層與第三介電層可圍繞氣隙。
依照本發明的一實施例所述，在上述相變化記憶體結構中，第三介電層更可設置在第二電極上。
本發明提出一種相變化記憶體結構的製造方法，包括以下步驟。提供基底。在基底上形成第一介電層。形成多個相變化記憶胞。每個相變化記憶胞包括第一電極、加熱層、相變化層與第二電極。第一電極設置在第一介電層中。加熱層設置在第一電極上。相變化層設置在加熱層上。第二電極設置在相變化層上。在相鄰兩個相變化記憶胞之間形成氣隙。氣隙位在相鄰兩個加熱層之間以及相鄰兩個相變化層之間。
依照本發明的一實施例所述，在上述相變化記憶體結構的製造方法中，在相變化記憶胞的兩側可具有開口。氣隙的形成方法可包括以下步驟。在第一介電層、加熱層、相變化層與第二電極上共形地形成第二介電層。在第二介電層上形成填入開口的第三介電層。利用第二介電層作為終止層，對第三介電層進行平坦化製程。在第二介電層與第三介電層上形成第四介電層。移除第三介電層，而形成氣隙。
依照本發明的一實施例所述，在上述相變化記憶體結構的製造方法中，更可包括以下步驟。在對第三介電層進行平坦化製程之後，移除部分第三介電層，以降低第三介電層的高度。在移除部分第三介電層的製程中，同時移除位在第二電極上的部分第二介電層。
基於上述，在本發明所提出的相變化記憶體結構及其製造方法中，在相鄰兩個相變化記憶胞之間具有氣隙，且氣隙位在相鄰兩個加熱層之間以及相鄰兩個相變化層之間。由於氣隙的導熱性差，因此在對選定的相變化記憶胞進行操作時，可藉由位在相鄰兩個加熱層之間以及相鄰兩個相變化層之間的氣隙來防止熱能散逸，因此可有效地降低操作功率(如，重置功率)以及防止相變化記憶胞之間的熱干擾。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
下文列舉實施例並配合附圖來進行詳細地說明，但所提供的實施例並非用以限制本發明所涵蓋的範圍。為了方便理解，在下述說明中相同的構件將以相同的符號標示來說明。此外，附圖僅以說明為目的，並未依照原尺寸作圖。事實上，為論述清晰起見，可任意增大或減小各種特徵的尺寸。
圖1A至圖1J為根據本發明的一些實施例的相變化記憶體結構及其製造方法的製造流程剖面圖。
請參照圖1A，提供基底100。在一些實施例中，基底100可為半導體基底(如，矽基底)、化合物半導體基底(如，砷化鎵基底)或絕緣體上半導體(semiconductor-on-insulator，SOI)基底，但本發明並不以此為限。在一些實施例中，在基底100上可具有半導體元件(如主動元件及/或被動元件)(未示出)等所需的構件，於此省略其說明。
接著，在基底100上形成介電層102。介電層102可為單層結構或多層結構。在一些實施例中，介電層102的材料例如是氧化矽。在一些實施例中，介電層102的形成方法例如是化學氣相沉積法(如，電漿增強化學氣相沉積法(plasma-enhanced chemical vapor deposition，PECVD))。在一些實施例中，在介電層102中可具有內連線結構(未示出)等所需的構件，於此省略其說明。
然後，可在介電層102中形成電極104。在一些實施例中，電極104的材料例如是銅或鋁。在一些實施例中，電極104可藉由鑲嵌製程(damascene process)來形成。
請參照圖1B，可在介電層102與電極104上依序形成加熱材料層106、相變化材料層(phase change material layer)108與電極材料層110。在一些實施例中，加熱材料層106的材料例如是鎢等導電材料。在一些實施例中，加熱材料層106的形成方法例如是物理氣相沉積法或化學氣相沉積法。在一些實施例中，相變化材料層108的材料例如是鍺銻碲合金(Ge-Sb-Te alloy)等相變化材料。在一些實施例中，相變化材料層108的形成方法例如是物理氣相沉積法。在一些實施例中，電極材料層110的材料例如是鋁等導電材料。在一些實施例中，電極材料層110的形成方法例如是物理氣相沉積法。
請參照圖1C，可對電極材料層110、相變化材料層108與加熱材料層106進行圖案化，而形成電極110a、相變化層108a與加熱層106a。在一些實施例，可藉由微影製程與蝕刻製程對電極材料層110、相變化材料層108與加熱材料層106進行圖案化。在另一些實施例中，可藉由圖案化硬罩幕層(未示出)作為罩幕，對電極材料層110、相變化材料層108與加熱材料層106進行圖案化。
此外，藉由上述方法，可形成多個相變化記憶胞112。每個相變化記憶胞112包括電極104、加熱層106a、相變化層108a與電極110a。電極104設置在介電層102中。加熱層106a設置在電極104上。加熱層106a的材料例如是鎢等導電材料。相變化層108a設置在加熱層106a上。相變化層108a的材料例如是鍺銻碲合金等相變化材料。電極110a設置在相變化層108a上。電極110a的材料例如是鋁等導電材料。此外，在相變化記憶胞112的兩側可具有開口OP。在一些實施例中，開口OP可位在相鄰兩個電極110a之間、相鄰兩個相變化層108a之間以及相鄰兩個加熱層106a之間。
請參照圖1D，可在介電層102、加熱層106a、相變化層108a與電極110a上共形地形成介電層114。在一些實施例中，介電層114的材料例如是氮化矽。在一些實施例中，介電層114的形成方法例如是化學氣相沉積法。
請參照圖1E，可在介電層114上形成填入開口OP的介電層116。在一些實施例中，介電層116的材料例如是氧化矽。在一些實施例中，介電層116的形成方法例如是化學氣相沉積法。
請參照圖1F，可利用介電層114作為終止層，對介電層116進行平坦化製程。在一些實施例中，在對介電層116進行平坦化製程之後，可暴露出部分介電層114。在一些實施例中，平坦化製程例如是化學機械研磨製程。舉例來說，可利用介電層114作為研磨終止層，對介電層116進行化學機械研磨製程，以對介電層116進行平坦化。
請參照圖1G，在對介電層116進行平坦化製程之後，可移除部分介電層116，以降低介電層116的高度。在一些實施例中，介電層116的頂面S1的高度可低於電極110a的頂面S2的高度。在一些實施例中，介電層116的頂面S1的高度可等於或高於電極110a的底面S3的高度。在一些實施例中，介電層116的頂面S1的高度可低於電極110a的頂面S2的高度，且介電層116的頂面S1的高度可等於或高於電極110a的底面S3的高度。在一些實施例中，部分介電層116的移除方法例如是乾式蝕刻法。
此外，在移除部分介電層116的製程中，可同時移除位在電極110a上的部分介電層114。在一些實施例中，在移除部分介電層116的製程中，可同時移除位在電極110a的頂面S2上的部分介電層114，且更可同時移除位在電極110a的側壁上的部分介電層114。
請參照圖1H，可在介電層114與介電層116上形成介電層118。在一些實施例中，介電層118更可形成在電極110a上。在一些實施例中，介電層118可共形地形成在介電層114、介電層116與電極110a上。在一些實施例中，介電層118的材料例如是氮化矽。在一些實施例中，介電層118的形成方法例如是化學氣相沉積法。
請參照圖1I，可移除介電層116，而形成氣隙AG。藉此，可在相鄰兩個相變化記憶胞112之間形成氣隙AG。在本實施例中，氣隙AG位在相鄰兩個加熱層106a之間以及相鄰兩個相變化層108a之間。在一些實施例中，氣隙AG可形成在相變化記憶胞112的兩側。此外，可藉由調整圖1G中的介電層116的高度來調整氣隙AG的形成位置。舉例來說，在另一些實施例中，氣隙AG更可位在相鄰兩個電極110a之間。
在一些實施例中，介電層116的移除方法可包括以下步驟。首先，可在相變化記憶胞區的邊緣處的介電層118中形成孔洞(未示出)，且孔洞暴露出部分介電層116。在一些實施例中，可藉由微影製程與蝕刻製程對介電層116進行圖案化，而形成孔洞。接著，可對介電層116進行濕式蝕刻製程，而移除介電層116。在上述濕式蝕刻製程中，蝕刻劑可穿過孔洞而對介電層116進行蝕刻，藉此移除介電層116。在一些實施例中，上述濕式蝕刻製程對介電層116的蝕刻速率可遠大於上述濕式蝕刻製程對介電層114的蝕刻速率以及上述濕式蝕刻製程對介電層118的蝕刻速率。
請參照圖1J，可在介電層118上形成介電層120。介電層120的材料例如是氧化矽。在一些實施例中，介電層120的形成方法例如是化學氣相沉積法(如，電漿增強化學氣相沉積法(PECVD))。
接著，可在介電層120中形成插塞122。插塞122可穿過介電層118而電性連接至電極110a。在一些實施例中，插塞122可為通孔插塞(via plug)。在一些實施例中，插塞122的材料例如是鎢等導電材料。在一些實施例中，插塞122可藉由鑲嵌製程(damascene process)來形成。
以下，藉由圖1J來說明上述實施例的相變化記憶體結構10。此外，雖然相變化記憶體結構10的形成方法是以上述方法為例來進行說明，但本發明並不以此為限。
請參照圖1J，相變化記憶體結構10包括基底100、介電層102與多個相變化記憶胞112。在一些實施例中，多個相變化記憶胞112可彼此分離。介電層102設置在基底100上。每個相變化記憶胞112包括電極104、加熱層106a、相變化層108a與電極110a。電極104設置在介電層102中。加熱層106a設置在電極104上。在本實施例中，加熱層106a的寬度可等於電極104的寬度，但本發明並不以此為限。在另一些實施例中，加熱層106a的寬度可大於或小於電極104的寬度。相變化層108a設置在加熱層106a上。電極110a設置在相變化層108a上。在一些實施例中，電極110a的側壁、相變化層108a的側壁與加熱層106a的側壁可彼此對準。在相鄰兩個相變化記憶胞112之間具有氣隙AG。氣隙AG位在相鄰兩個加熱層106a之間以及相鄰兩個相變化層108a之間。
相變化記憶體結構10更可包括介電層114與介電層118。介電層114設置在氣隙AG與相變化層108a之間、氣隙AG與加熱層106a之間以及氣隙AG與介電層102之間。介電層114可共形地設置在相變化層108a的側壁、加熱層106a的側壁以及介電層102的頂面上。介電層118設置在氣隙AG上方且連接於介電層114。在一些實施例中，介電層118更可設置在電極110a上。在一些實施例中，介電層114與介電層118可圍繞氣隙AG。
相變化記憶體結構10更可包括介電層120與插塞122。介電層120設置在介電層118上。插塞122設置在介電層120中，且電性連接至電極110a。在一些實施例中，插塞122可穿過介電層118而電性連接至電極110a。
此外，電容器結構10中的各構件的詳細內容(如，材料與形成方法等)已於上述實施例進行詳盡地說明，於此不再說明。
基於上述實施例可知，在相變化記憶體結構10及其製造方法中，在相鄰兩個相變化記憶胞112之間具有氣隙AG，且氣隙AG位在相鄰兩個加熱層106a之間以及相鄰兩個相變化層108a之間。由於氣隙AG的導熱性差，因此在對選定的相變化記憶胞112進行操作時，可藉由位在相鄰兩個加熱層106a之間以及相鄰兩個相變化層108a之間的氣隙AG來防止熱能散逸，因此可有效地降低操作功率(如，重置功率)以及防止相變化記憶胞112之間的熱干擾。
圖2A至圖2C為根據本發明的另一些實施例的相變化記憶體結構及其製造方法的製造流程剖面圖。
請參照圖2A，提供如圖1F所示的結構，此外，圖1F的結構及其製造方法已於上述實施例進行詳盡地說明，於此不再說明。如圖2A所示，介電層116的頂面S1的高度可高於電極110a的頂面S2的高度。
接著，可在介電層114與介電層116上形成介電層118。在一些實施例中，介電層118的材料例如是氮化矽。在一些實施例中，介電層118的形成方法例如是化學氣相沉積法。
請參照圖2B，可移除介電層116，而形成氣隙AG。藉此，可在相鄰兩個相變化記憶胞112之間形成氣隙AG。氣隙AG位在相鄰兩個加熱層106a之間以及相鄰兩個相變化層108a之間。在本實施例中，氣隙AG更可位在相鄰兩個電極110a之間。
在一些實施例中，介電層116的移除方法可包括以下步驟。首先，可在相變化記憶胞區的邊緣處的介電層118中形成孔洞(未示出)，且孔洞暴露出部分介電層116。在一些實施例中，可藉由微影製程與蝕刻製程對介電層116進行圖案化，而形成孔洞。接著，可對介電層116進行濕式蝕刻製程，而移除介電層116。在上述濕式蝕刻製程中，蝕刻劑可穿過孔洞而對介電層116進行蝕刻，藉此移除介電層116。在一些實施例中，上述濕式蝕刻製程對介電層116的蝕刻速率可遠大於上述濕式蝕刻製程對介電層114的蝕刻速率以及上述濕式蝕刻製程對介電層118的蝕刻速率。
請參照圖2C，可在介電層118上形成介電層120。介電層120的材料例如是氧化矽。在一些實施例中，介電層120的形成方法例如是化學氣相沉積法(如，電漿增強化學氣相沉積法)。
接著，可在介電層120中形成插塞122。插塞122可穿過介電層118與介電層114而電性連接至電極110a。在一些實施例中，插塞122可為通孔插塞。在一些實施例中，插塞122的材料例如是鎢等導電材料。在一些實施例中，插塞122可藉由鑲嵌製程來形成。
以下，藉由圖2C來說明上述實施例的相變化記憶體結構20。此外，雖然相變化記憶體結構20的形成方法是以上述方法為例來進行說明，但本發明並不以此為限。
請參照圖2C，相變化記憶體結構20包括基底100、介電層102與多個相變化記憶胞112。在一些實施例中，多個相變化記憶胞112可彼此分離。介電層102設置在基底100上。每個相變化記憶胞112包括電極104、加熱層106a、相變化層108a與電極110a。電極104設置在介電層102中。加熱層106a設置在電極104上。在本實施例中，加熱層106a的寬度可等於電極104的寬度，但本發明並不以此為限。在另一些實施例中，加熱層106a的寬度可大於或小於電極104的寬度。相變化層108a設置在加熱層106a上。電極110a設置在相變化層108a上。在一些實施例中，電極110a的側壁、相變化層108a的側壁與加熱層106a的側壁可彼此對準。在相鄰兩個相變化記憶胞112之間具有氣隙AG。氣隙AG位在相鄰兩個加熱層106a之間以及相鄰兩個相變化層108a之間。在本實施例中，氣隙AG更可位在相鄰兩個電極110a之間。
相變化記憶體結構20更可包括介電層114與介電層118。介電層114設置在氣隙AG與電極110a之間、氣隙AG與相變化層108a之間、氣隙AG與加熱層106a之間以及氣隙AG與介電層102之間。介電層114可共形地設置在電極110a的側壁、相變化層108a的側壁、加熱層106a的側壁以及介電層102的頂面上。介電層118設置在氣隙AG上方且連接於介電層114。在一些實施例中，介電層114與介電層118可圍繞氣隙AG。
相變化記憶體結構20更可包括介電層120與插塞122。介電層120設置在介電層118上。插塞122設置在介電層120中，且電性連接至電極110a。在一些實施例中，插塞122可穿過介電層118與介電層114而電性連接至電極110a。
此外，電容器結構20中的各構件的詳細內容(如，材料與形成方法等)已於上述實施例進行詳盡地說明，於此不再說明。
基於上述實施例可知，在相變化記憶體結構20及其製造方法中，在相鄰兩個相變化記憶胞112之間具有氣隙AG，且氣隙AG位在相鄰兩個加熱層106a之間以及相鄰兩個相變化層108a之間。由於氣隙AG的導熱性差，因此在對選定的相變化記憶胞112進行操作時，可藉由位在相鄰兩個加熱層106a之間以及相鄰兩個相變化層108a之間的氣隙AG來防止熱能散逸，因此可有效地降低操作功率(如，重置功率)以及防止相變化記憶胞112之間的熱干擾。
綜上所述，在上述實施例的相變化記憶體結構及其製造方法中，由於位在相鄰兩個加熱層之間以及相鄰兩個相變化層之間的氣隙具有較差的導熱性，因此在對選定的相變化記憶胞進行操作時，可藉由氣隙來防止熱能散逸，因此可有效地降低操作功率(如，重置功率)以及防止相變化記憶胞之間的熱干擾。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10, 20:相變化記憶體結構
100:基底
102, 114, 116, 118, 120:介電層
104, 110a:電極
106:加熱材料層
106a:加熱層
108:相變化材料層
108a:相變化層
110:電極材料層
112:相變化記憶胞
122:插塞
AG:氣隙
OP:開口
S1, S2:頂面
S3:底面
圖1A至圖1J為根據本發明的一些實施例的相變化記憶體結構及其製造方法的製造流程剖面圖。
圖2A至圖2C為根據本發明的另一些實施例的相變化記憶體結構及其製造方法的製造流程剖面圖。
10:相變化記憶體結構
100:基底
102,114,118,120:介電層
104,110a:電極
106a:加熱層
108a:相變化層
112:相變化記憶胞
122:插塞
AG:氣隙
Claims (10)
- 一種相變化記憶體結構，包括：基底；第一介電層，設置在所述基底上；以及多個相變化記憶胞，其中每個所述相變化記憶胞包括：第一電極，設置在所述第一介電層中；加熱層，設置在所述第一電極上，其中所述第一電極直接接觸所述加熱層；相變化層，設置在所述加熱層上；以及第二電極，設置在所述相變化層上，其中在相鄰兩個所述相變化記憶胞之間具有氣隙，且所述氣隙位在相鄰兩個所述加熱層之間以及相鄰兩個所述相變化層之間。
- 如請求項1所述的相變化記憶體結構，其中所述氣隙更位在相鄰兩個所述第二電極之間。
- 如請求項1所述的相變化記憶體結構，其中所述第二電極的側壁、所述相變化層的側壁與所述加熱層的側壁彼此對準。
- 如請求項1所述的相變化記憶體結構，更包括：第二介電層，設置在所述氣隙與所述相變化層之間、所述氣隙與所述加熱層之間以及所述氣隙與所述第一介電層之間；以及第三介電層，設置在所述氣隙上方且連接於所述第二介電層。
- 如請求項4所述的相變化記憶體結構，其中所述第二介電層共形地設置在所述相變化層的側壁、所述加熱層的側壁以及所述第一介電層的頂面上。
- 如請求項4所述的相變化記憶體結構，其中所述第二介電層與所述第三介電層圍繞所述氣隙。
- 如請求項4所述的相變化記憶體結構，其中所述第三介電層更設置在所述二電極上。
- 一種相變化記憶體結構的製造方法，包括：提供基底；在所述基底上形成第一介電層；形成多個相變化記憶胞，其中每個所述相變化記憶胞包括：第一電極，設置在所述第一介電層中；加熱層，設置在所述第一電極上，其中所述第一電極直接接觸所述加熱層；相變化層，設置在所述加熱層上；以及第二電極，設置在所述相變化層上；以及在相鄰兩個所述相變化記憶胞之間形成氣隙，其中所述氣隙位在相鄰兩個所述加熱層之間以及相鄰兩個所述相變化層之間。
- 如請求項8所述的相變化記憶體結構的製造方法，其中在所述相變化記憶胞的兩側具有開口，且所述氣隙的形成方法包括：在所述第一介電層、所述加熱層、所述相變化層與所述第二 電極上共形地形成第二介電層；在所述第二介電層上形成填入所述開口的第三介電層；利用所述第二介電層作為終止層，對所述第三介電層進行平坦化製程；在所述第二介電層與所述第三介電層上形成第四介電層；以及移除所述第三介電層，而形成所述氣隙。
- 如請求項9所述的相變化記憶體結構的製造方法，更包括：在對所述第三介電層進行所述平坦化製程之後，移除部分所述第三介電層，以降低所述第三介電層的高度，其中在移除部分所述第三介電層的製程中，同時移除位在所述第二電極上的部分所述第二介電層。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW111133320A TWI818709B (zh) | 2022-09-02 | 2022-09-02 | 相變化記憶體結構及其製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW111133320A TWI818709B (zh) | 2022-09-02 | 2022-09-02 | 相變化記憶體結構及其製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI818709B true TWI818709B (zh) | 2023-10-11 |
| TW202412295A TW202412295A (zh) | 2024-03-16 |
Family
ID=89857563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW111133320A TWI818709B (zh) | 2022-09-02 | 2022-09-02 | 相變化記憶體結構及其製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI818709B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201834289A (zh) * | 2016-12-15 | 2018-09-16 | 南韓商三星電子股份有限公司 | 可變電阻記憶體裝置 |
| US20180358557A1 (en) * | 2015-12-11 | 2018-12-13 | Samsung Electronics Co., Ltd. | Variable resistive memory device |
| TWI755256B (zh) * | 2020-10-20 | 2022-02-11 | 台灣積體電路製造股份有限公司 | 記憶裝置及其形成方法 |
| TWI767895B (zh) * | 2016-01-27 | 2022-06-21 | 南韓商三星電子股份有限公司 | 記憶體裝置、其製造方法以及包含上述的電子設備 |
-
2022
- 2022-09-02 TW TW111133320A patent/TWI818709B/zh active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20180358557A1 (en) * | 2015-12-11 | 2018-12-13 | Samsung Electronics Co., Ltd. | Variable resistive memory device |
| TWI767895B (zh) * | 2016-01-27 | 2022-06-21 | 南韓商三星電子股份有限公司 | 記憶體裝置、其製造方法以及包含上述的電子設備 |
| TW201834289A (zh) * | 2016-12-15 | 2018-09-16 | 南韓商三星電子股份有限公司 | 可變電阻記憶體裝置 |
| TWI755256B (zh) * | 2020-10-20 | 2022-02-11 | 台灣積體電路製造股份有限公司 | 記憶裝置及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202412295A (zh) | 2024-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20180219153A1 (en) | Semiconductor Constructions, Methods of Forming Memory, and Methods of Forming Vertically-Stacked Structures | |
| KR102112642B1 (ko) | 비아 구조물 및 이의 형성 방법 | |
| US8273598B2 (en) | Method for forming a self-aligned bit line for PCRAM and self-aligned etch back process | |
| US20080265238A1 (en) | Phase change memory devices and methods for manufacturing the same | |
| JP2007288201A (ja) | 均質性が改善された側壁スペーサを備えたメモリセル | |
| JP2013232480A (ja) | 半導体装置およびその製造方法 | |
| JP2010503218A (ja) | スタガードコンタクトを持つファインピッチアレイを含む半導体デバイスと、その設計および製造のための方法 | |
| TWI550778B (zh) | 半導體結構 | |
| US9209387B2 (en) | Phase change memory and fabrication method | |
| TW202137518A (zh) | 三維記憶體元件及其製造方法 | |
| JP4159027B2 (ja) | 半導体素子及びその製造方法 | |
| TW202034549A (zh) | 積體晶片 | |
| TW202141822A (zh) | 記憶體元件及其形成方法 | |
| TW202304030A (zh) | 半導體積體電路器件及其製造方法 | |
| TW202125713A (zh) | 相變記憶體 | |
| TWI783494B (zh) | 積體晶片及其形成方法 | |
| CN107978675A (zh) | 相变随机存储器存储单元及其制作方法、电子装置 | |
| TWI521674B (zh) | 電阻式記憶元件及其製造方法 | |
| TWI818709B (zh) | 相變化記憶體結構及其製造方法 | |
| CN108123035B (zh) | 相变化记忆体 | |
| KR20160043208A (ko) | 가변 저항 메모리 소자의 제조 방법 | |
| TWI681509B (zh) | 電阻式隨機存取記憶體及其形成方法 | |
| KR100413479B1 (ko) | 반도체 소자의 커패시터 형성 방법 | |
| CN105428525A (zh) | 相变化记忆体及其制造方法 | |
| US20230157185A1 (en) | Phase change memory gaps |