KR960008514B1 - 테스트 소켓 및 그를 이용한 노운 굳 다이 제조방법 - Google Patents

테스트 소켓 및 그를 이용한 노운 굳 다이 제조방법 Download PDF

Info

Publication number
KR960008514B1
KR960008514B1 KR1019930013979A KR930013979A KR960008514B1 KR 960008514 B1 KR960008514 B1 KR 960008514B1 KR 1019930013979 A KR1019930013979 A KR 1019930013979A KR 930013979 A KR930013979 A KR 930013979A KR 960008514 B1 KR960008514 B1 KR 960008514B1
Authority
KR
South Korea
Prior art keywords
substrate
test
test socket
burn
semiconductor chip
Prior art date
Application number
KR1019930013979A
Other languages
English (en)
Other versions
KR950004465A (ko
Inventor
현인호
이상혁
김일웅
Original Assignee
삼성전자 주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 김광호 filed Critical 삼성전자 주식회사
Priority to KR1019930013979A priority Critical patent/KR960008514B1/ko
Priority to FR9409169A priority patent/FR2708106B1/fr
Priority to JP6172395A priority patent/JP2801858B2/ja
Publication of KR950004465A publication Critical patent/KR950004465A/ko
Priority to US08/644,396 priority patent/US5644247A/en
Application granted granted Critical
Publication of KR960008514B1 publication Critical patent/KR960008514B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0483—Sockets for un-leaded IC's having matrix type contact fields, e.g. BGA or PGA devices; Sockets for unpackaged, naked chips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/316—Testing of analog circuits
    • G01R31/3161—Marginal testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Connecting Device With Holders (AREA)

Abstract

내용 없음.

Description

테스트 소켓 및 그를 이용한 노운 굳 다이 제조방법
제1도는 종래의 노운 굳 다이용 테스트 소켓의 단면도.
제2도는 이 발명에 따른 노운 굳 다이용 테스트 소켓의 분리 사시도.
제3도는 제2도에서의 III-III선에 따른 단면도.
제4도는 (a) 및 (b)는 이 발명에 따른 노운 굳 다이 제조 공정도이다.
이 발명은 테스트 소켓 및 그를 이용한 노운 굳 다이 제조방법에 관한 것으로서, 더욱 상세하게는 통상의 반도체 제조 공정을 사용하여 웨이퍼에서 분리된 다수개의 반도체 칩을 일괄적으로 전기적 및 번인(Burn in) 테스트를 실시하여 모든 테스트를 마친 무결함의 베어칩(bare chip)인 노운 굳 다이(Known Good Die)를 대량으로 제조할 수 있는 테스트 소켓 및 그를 이용한 노운 굳 다이 제조방법에 관한 것이다.
일반적으로 반도체 칩은 제조된 후에 제품의 신뢰성을 확인하기 위하여 각종 테스트를 실시한다. 상기 테스트는 반도체 칩의 모든 입출력단자를 테스트 신호 발생회로와 연결하여 정상적인 동작 및 단선 여부를 테스트하는 전기적 테스트와, 상기 반도체 칩의 전원 입력단자등 몇몇 입출력 단자들을 테스트 신호 발생회로와 연결하여 정상 동작 조건보다 높은 온도, 전압 및 전류등으로 스트레스를 인가하여 반도체 칩의 수명 및 결함 발생 여부를 체크하는 번인 테스트가 있다. 예를들어 디램(DRAM)의 경우는 통상 결함이 있는 기억회로, 기억 셀 및 배선등을 체크하는 번인 테스트 방법이 있다.
결과적으로, 반도체 칩은 번인 테스트시 정상 상태에서 사용될 때 어떤 장애를 일으킬 우려가 있는 그러한 결함, 예를들어 게이트 산화막의 절연막 파괴등이 반드시 발생한다. 그러므로 번인 테스트는 테스트를 실시하는 동안 결함이 발생된 칩을 검출하여 출하전에 미리 제거함으로서 제품의 신뢰성을 보장하는 것이다.
그런데 웨이퍼에서 분리된 보통의 베어칩 상태로는 테스트 신호 발생회로와의 전기적 연결이 어려워 전기적 및 번인 테스트가 거의 불가능하다. 그러므로 통상 전기적으로 및 번인 테스트는 반도체 칩이 몰딩부재, 예를들어 에폭시 몰딩 컴파운드(Epoxy Molding Compound; 이하 EMC라 약칭함)로 패키징된 상태에서 실시하게 된다. 여기에서, 상기 반도체 패키지의 기본형은 다이패드상에 테스트를 거치지 않은 반도체 칩이 설정되어 있으며, 상기 칩의 본딩패드들과 리드들의 일측이 와이어로 연결되어 있고, 상기 칩 및 와이어를 감싸 보호하는 반도체 패키지의 몸체가 형성되어 있다. 상기 반도체 패키지 몸체 외부로 상기 리드들의 타측인 외부 리드들이 돌출되어 있으며, 상기 외부리드들이 삽입될 수 있는 소켓 구멍을 구비한 테스트 소켓에 상기 반도체 패키지의 외부 리드들을 삽입한 후, 상기 테스트 소켓을 다시 번인 테스트 기판에 장착하여 번인 테스트를 실시한다.
그러나 상기와 같은 반도체 패키지는 고밀도 실장에 한계가 있어 최근에는 패키지를 이용하지 않고 다수개의 베어 칩(Bare chip)을 절연 세라믹 기판상에 직접 실장하는 플립 칩(Flip chip)을 이용한 멀티 칩(Multi chip) 제조 기술이 개발되어, 고속, 대용량 및 소형이면서 대규모 집적도를 이룰 수 있는 많은 반도체 칩 집적방법들이 제안되어 있다. 이들중 한가지 대표적인 방법이 멀티 칩 모듈(Multi Chip Module; 이하 MCM이라 약칭함)이다.
접속된 다수개의 반도체 칩이 내장되어 초 대규모 집적도(very large scale integration)를 얻을 수 있는 것으로, 현재 IBM사, DEC사, Hitachi사등에 의해 슈퍼 컴퓨터등에 성공적으로 적용되고 있다.
그러나, 상기 MCM은 다음과 같은 이유 때문에 기술적 및 경제적으로 많은 제한을 받는다. 즉, 종래의 단일 반도체 칩 패키징 기술에 비하여 다수개의 반도체 칩이 내장되는 MCM은 집적 규모는 커졌지만 생산수율은 현저히 낮아 생산 비용이 매우 증대되는 문제점이 있어 MCM의 충분한 시장 확보에 어려움이 있다. 특히, 상기 MCM의 가장 어려운 문제점은 생산수율과 직적 관련되는, 테스트가 완료되어 종래 패키징 기술에서와 같은 고정도의 신뢰성이 인정되는 노운 굳 다이의 충분한 확보가 어렵다.
이와 같이 MCM에 적용되는 노운 굳 다이의 중요성에 대한 인식이 높아가고 있음에도 불구하고, 저가의 노운 굳 다이를 대량생산하는 데는 상당한 난점이 있다. 즉, 웨이퍼에서 분리된 단일 베어칩은 외부리드가 없으므로 상기 반도체 패키지 테스트에 적용되는 테스트 소켓을 이용할 수 없어, 베어칩 상태에서 인쇄회로 기판(Printed Circuit Board; 이하 PCB라 약칭함)상에 설치되기 이전에 전기적 및 번인 테스트를 할 수 없는 문제점이 있다.
이러한 문제점을 해결하기 위한 기술로서, 핫 척 프로브(hot chuck probe) 방법, 탭(TAB; tape automated bonding) 방법, 플립칩 테스트 소켓 어댑터(Flip chip test scoket adapter)를 사용하는 방법, 웨이퍼 레벨 테스트 방법 및 테스트 하우징에 의해 제공된 노운 굳 다이 제조방법등 다양한 방법이 개발되고 있다. 이들 방법들은 나름대로의 장점이 있으나 노운 굳 다이의 대량 생산을 위한 단가의 절감 측면에서 모두 단점을 갖고 있다.
이러한 방법들을 개략적으로 살펴보면 다음과 같다.
먼저, 핫 척 프르브 방법은 웨이퍼 상태의 베어 칩의 본딩패드들과 접촉될 수 있는 단자들을 구비한 핫 첫 프르브를 칩의 본딩패드에 접촉시킨 후, 테스트를 실시하는 방법으로서, 웨이퍼 상태에서 별도의 추가 공정이 불필요하며, 웨이퍼 상태로 수요자에게 공급할 수 있는 이점이 있으나, 테스트에 많은 시간이 소요되며, 다른 종류의 반도체 칩에는 별도의 핫 척 프르브를 제작하여야 하므로 제조 단가가 상승하는 문제점이 있다.
상기 탭 방법은 절연 필름상에 금속박막 리드들이 형성되어 있는 테이프 캐리어의 리드들의 일측상에 웨이퍼에서 절단되어 있는 반도체 칩을, 범프를 개재시켜 실장한 후, 상기 리드들의 타측을 테스트 단자들과 연결하여 테스트를 실시하는 방법이다.
상기 플립칩 테스트 소켓 어댑터를 사용하는 방법은 미합중국 특허번호 제5,006,792호에 개시되어 있는 것으로서, 칩의 본딩패드마다 솔더 범프(Solder bump)를 형성한 베어칩 상태에서, 이를 전용 어댑터에 삽입하여 테스트를 실시한다. 상기 테스트 소켓 어댑터는 삽입될 반도체 칩의 솔더범프와 대응 접속되는 캔틸 레버 빔(Cantilever beams)들이 형성된 기판을 구비한다. 상기 기판은 케이스내에 수납되며, 상기 케이스의 밖으로 돌출되어 있는 입출력 단자들이 번인 테스트 기판상에 삽입되어 번인 테스트가 실시된다.
상기의 탭 방법 및 테스트 소켓 어댑터를 사용하는 방법은 이미 보편화되어 있는 탭 기술을 사용할 수 있으며, 패키징 이전의 베어칩 상태에서 테스트를 가능하게 하는 장점이 있다.
그러나, 단일 반도체 칩의 본딩패드상에 범프를 형성하는 공정은 고집적회에 따른 본딩패드간의 미세 피치화로 높은 정밀도를 요하는 고가의 장비가 필요하게 되며, 테스트시 개별 반도체 칩을 다루어야 하기 때문에 칩 핸들링이 어렵고, 소량의 칩이 테스트되므로 통상의 반도체 패키지에 비하여 단가가 매우 높은 문제점이 있다. 또한 탭 방법에 따른 테이프 캐리어는 한번 사용된 후 재사용이 불가능하며, 상기 테스트 소켓 어댑터를 사용하는 방법은 테스트 소켓의 구조가 복잡하여 제조가 매우 어려운 문제점이 있다.
또한 웨이퍼 레벨 테스트는 웨이퍼상의 모든 칩에 접촉단자를 연결시킨 후, 일괄적으로 테스트를 실시하는 방법이 이상적인 방법이지만, 모든 칩의 본딩패드들과 대응되는 접촉단자의 제작이 현실적으로 불가능하며, 동일 기판에 따른 노이즈 발생등의 문제점이 있다.
이와 같은 문제점들을 해결하기 위하여 미합중국 특허번호 제5,173,451호에 개시되어 있는 테스트 하우징에 의해 제공된 노운 굳 다이 제조방법을 제1도를 참조하여 살펴보면 다음과 같다.
먼저, 중앙에 다이수용공간(11)이 형성되어 있는 사각 형상의 세라믹 기판(12)의 외부에 외부 접촉리드(14)들이 설치되어 있으며, 상기 다이수용공간(11)의 내부에 접착테이프(13)에 의해 반도체 칩(16)이 실장되어 있다. 상기 세라믹 기판(12) 내측의 단부에 상기 반도체 칩(16)의 본딩패드(15)들에 대응되는 접촉패드(17)들이 형성되어 있으며, 상기 접촉패드(17)들은 상기 외부 접촉리드(14)들과 내부배선(도시되지 않음)에 의해 연결되어 있다. 상기 본딩패드(15)와 접촉패드(17)들은 와이어(18)로 접속되어 있으며, 상기 와이어(18)는 제거를 용이하게 하기 위하여 접촉패드(17)에 와이어 볼을 형성하지 않는 소프트 본드를 실시한다.
다음 상기 세라믹 기판(12)의 상부에 사각 형상의 덮개(19)가 탑재되어 내부를 밀폐시킨 후, 상기 외부 접촉리드(14)들을 테스트 기판(도시되지 않음)에 삽입하여 번인 테스트를 실시한다.
이러한 테스트 하우징에 제공된 노운 굳 다이(10)는 종래의 반도체 패키지와 같은 외부 접촉리드(14)등을 구비하는 세라믹 기판(12)의 다이수용공간(11)에 단일 칩(16)을 접촉 테이프(13)를 사용하여 설정하고, 상기 칩(16)의 본딩패드(15)들과 상기 기판(12) 내부의 접촉패드(17)들을 와이어(18)로 접속시킨다. 그다음 다수개의 노운 굳 다이(10)를 테스트 기판에 장착하여 일괄적으로 번인 테스트를 실시한다.
그다음 테스트를 거친 테스트 하우징에 제공된 노운 굳 다이(10)를 테스트 기판에서 분리하고, 덮개(19)를 제거한 후, 와이어(18)를 제거하고, 반도체 칩(16)을 분리하여 테스트를 거친 무결함의 노운 굳 다이를 얻을 수 있다.
따라서 비교적 여러개의 노운 굳 다이를 통상의 와이어 본딩 공정을 이용하여 한번의 테스트 공정에서 얻을 수 있으므로 수율을 향상시킬 수 있는 장점이 있다.
그러나 상기 세라믹 기판(12)의 구조가 복잡하고 한가지 종류로만 사용이 제한 되므로 세라믹 기판(12)의 제작에 따른 비용이 상승하며, 한차례 와이어 본딩된 본딩패드(15)가 손상되어 반도체 칩의 신뢰성을 떨어뜨리는 문제점이 있다.
이 발명은 상기와 같은 문제점들을 해결하기 위한 것으로서, 이 발명의 목적은 제작이 용이한 테스트 소켓상에 다수개의 반도체 칩들을 탑재한 후, 와이어 본딩을 실시하고 다수개의 테스트 소켓을 테스트 기판상에 탑재하여 번인 테스트 등을 실시하여 다량의 노운 굳 다이를 저렴하게 얻을 수 있는 테스트 소켓을 제공함에 있다.
이 발명의 다른 목적은 번인 테스트 시 반도체 칩의 손상을 방지함은 물론, 다량의 노운 굳 다이를 용이하게 얻을 수 있는 노운 굳 다이 제조방법을 제공함에 있다.
상기와 같은 목적을 달성하기 위한 이 발명에 따른 테스트 소켓의 특징은, 테스트 소켓 일측단에 외부의 번인 테스트 기판과 접속되는 외부 접촉단자들이 형성되어 있으며, 상기 외부 접촉단자와 일정간격으로 다수개의 관통공들이 형성되어 있고, 상기 관통공의 주위에 상기 접촉리드들과 금속배선으로 연결되어 있는 적어도 하나 이상의 랜드패턴들이 형성되어 있는 기판과; 상기 기판의 중앙부에 형성된 관통공의 상부에 접촉수단에 의해 실장되는 다수개의 본딩패드를 갖는 반도체 칩들과; 상기 반도체 칩들의 본딩패드들과 랜드패턴들을 전기적으로 연결하는 와이어들과; 상기 기판의 외부 접촉단자들이 노출되도록 결합수단에 의해 결합되며, 상기 반도체 칩들과 와이어들를 덮어서 보호하는 케이스를 구비하는 점에 있다.
이 발명에 따른 테스트 소켓을 이용한 노운 굳 다이 제조방법의 특징은, 기판의 중앙부에 일정간격으로 형성되어 있는 관통공들과, 상기 관통공들의 주변에 형성되어 있는 랜드패턴들과, 기판의 일측에 외부단자와 연결되도록 형성되어 있는 접촉단자들을 구비하는 기판상에 상기 관통공들 상부에 양면성 접착 테이프를 개재한 후 반도체 칩들을 실장하는 공정과; 상기 반도체 칩의 본딩패드들과 기판의 랜드패턴들을 와이어로 연결하는 공정과; 상기 기판을 테스트 기판상에 탑재하여 번인 테스트를 실시하는 공정과; 상기 와이어들을 절단수단을 사용하여 절단하는 공정과; 상기 기판의 관통공을 통하여 상기 반도체 칩의 뒷면을 분리수단으로 밀어올려서 번인 테스트를 마친 무결함의 반도체 칩을 분리하는 공정을 구비하는 점에 있다.
이하, 이 발명에 따른 테스트 소켓 및 그를 이용한 노운 굳 다이 제조방법에 대하여 첨부 도면을 참조하여 상세히 설명한다.
제2도 및 제3도는 이 발명에 따른 노운 굳 다이용 테스트 소켓(20)을 설명하기 위한 도면들로서, 서로 연관시켜 설명한다.
소정재질, 예를들어 세라믹이나 플라스틱으로된 사각형상의 기판(22) 일측에 외부와의 연결을 위하여 접촉리드, 예를들어 삽입단자(24)들이 형성되어 있으며, 상기 기판(22)에 일정간격으로 관통공(21)들이 형성되어 있고, 상기 관통공(21)들의 주변에 랜드패턴(27)들이 형성되어 있다. 이때 상기 관통공(21)들은 실장되는 반도체 칩(26)에 비해 그 지름이 작아야 함은 물론이고, 상기 랜드패턴(27)들은 상기 반도체 칩(26)의 본딩패드(25)들과 대응되도록 형성되어야 한다.
상기 랜드패턴(27)들은 상기 기판(22)의 내부에 형성된 적어도 하나 이상의 금속배선(30)들에 의해 상기 삽입단자(24)들과 연결되어 있으며, 상기 기판(22)의 네모서리에 결합수단, 예를들어 나사홈(31)들이 형성되어 있다.
상기 기판(22)의 상부에 상기 관통공(21)들을 덮도록 반도체 칩(26)이 접착수단, 예를들어 양면 접착테이프(23a)들로 실장되어 있으며, 상기 접착테이프(23)는 폴리 이미드 필름의 양면에 접착제가 도포되어 있는 양면 접착용 절연 테이프이며, 번인 공정시의 높은 온도, 예를들어 120~150℃ 정도에서 견딜 수 있는 내열 테이프이다.
또한 상기 접착 테이프(23)는 중앙에 상기 관통공(21)과 대칭되는 홀(21a)이 형성되어 있고, 상기 홀(21a)은 반도체 칩(28)을 분리하는 후속 공정시, 반도체 칩(26)과 접착테이프(23)와의 분리를 용이하게 하여 위한 것으로서, 상기 반도체 칩(26)의 밑면이 상기 관통공(21) 및 홀(21a)을 통해 노출되어 있다. 이때 홀(21a)을 형성하지 않을 수도 있다. 또한 상기 반도체 칩(26)의 본딩패드(25)들과 대응되도록 형성되어 있는 랜드패턴(27)들이 본딩패드(25)와 와이어(28)로 연결되어 있다.
또한 정전기를 방지할 수 있는 소정재질, 예를들어 저항이 낮은 금속, 정전기 방지용 플라스틱 또는 정전기 방지재가 도포되어 있는 플라스틱용으로 형성되어 있는 사각 형상의 케이스(29)가 상기 기판(22)의 상부에 탑재되어 있으며, 상기 케이스(29)의 네 모퉁이에는 상기 나사홈(31)과 대응되는 위치에 관통공(32)들이 형성되어 있는 결합 수단, 예를들어 나사(33)로 상기 기판(22)과 케이스(29)가 고정되어 진다. 이때 상기 케이스(29)는 상기 반도체 칩(26)들과 와이어(28)들을 외부의 접촉으로부터 보호하여 와이어(28)의 변형등을 방지하는 것으로서, 상기 삽입 단자(24)들을 덮지 않도록 형성되어 있다.
이와 같이 구비된 다수개의 테스트 소켓(20)들을 번인 테스트 기판(도시되지 않음) 상에 삽입 설치된 후, 통상의 반도체 칩(26) 작동 조건보다 높은 온도, 전압 및 전류등으로 스트레스를 인가하여 번인 테스트를 실시한다. 상기와 같이 번인 테스트후 나사(33)를 풀고 케이스(29)를 제거한 후 본딩된 반도체 칩을 분리한다.
따라서 상기 번인 테스트를 거친 무결함의 반도체 칩(28)들을 분리하여 노운 굳 다이가 얻어진다.
상기의 테스트 소켓(20)은 하나의 테스트 소켓(20)에 다수개, 예를들어 8~10개의 반도체 칩(26)이 실장되며, 번인 테스트 기판에 다수개, 예를들어 20개 정도의 테스트 소켓(20)이 장착되므로 한번에 약 160~200개 정도로 많은 수의 반도체 칩(26)을 일괄적으로 한번의 번인 테스트에서 테스트할 수 있으므로 다량의 노운 굳 다이를 얻을 수 있다. 또한 상기 기판(22)은 상기 와이어(28)의 착탈이 반복되는 접촉패드(27)들에 이상이 생기지 않는 한 거의 반영구적으로 사용할 수 있으며, 플라스틱 재질로된 PCB로 기판(22)을 형성할 경우 기판(22)의 제조 단가가 매우 저렴하다.
제4도 (a) 및 (b)는 이 발명에 따른 테스트 소켓을 이용한 노운 굳 다이 제조 공정도이다.
제4도 (a)를 참조하면, 노운 굳 다이 제조를 위한 테스트 소켓(40)은 일정간격으로 관통공(41)들이 형성되어 있는 사각 형상의 PCB 기판(42)와, 상기 PCB 기판(42)의 상부를 덮어 나사(53)로 고정되는 사각 형상의 케이스(49)로 구성되어 있다. 상기 PCB 기판(42)는 일측에 외부와의 전기적 접촉을 위한 삽입단자(도시되지 않음)들이 형성되어 있으며, 상기 관통공(41)들의 주변에 랜드패턴(도시되지 않음)들이 형성되어 있다.
상기의 PCB 기판(42)상에 상기 관통공(41)들을 덮도록 소정 형상, 예를들어 사각형상의 접착 테이프(43)들을 부착시킨 후, 상기 접착 테이프(43)상에 웨이퍼에서 분리된 각각의 반도체 칩(46)들을 실장한 후, 상기 반도체 칩(46)의 본딩패드(도시되지 않음)들과 상기 PCB 기판(42)의 랜드패턴들을 와이어(48)로 연결하고, 상기 PCB 기판(42)상에 케이스(49)를 나사(53)로 고정시킨다. 이때 상기 양면 접착 테이프(43)는 상기 반도체 칩(43)의 분리 공정을 고려하여 칩 어태치면에는 접착력을 비교적 약하게 하여 칩분리를 용이하게 할 수도 있다.
제4도 (나)를 참조하면, 제4도 (가)와 같은 구조로 된 상기 다수개의 반도체 칩(46)들이 와이어 본딩되어 있는 PCB 기판(42)과 케이스(49)로 테스트 소켓(40)의 삽입 단자들을 번인 테스트 기판(도시되지 않음)상에 실장하여 번인 테스트를 실시한다.
그다음 상기 케이스(49)를 제거한 후 절단수단, 예를들어 다이어몬드 블레이드, 레이져 및 날카로운 단부를 갖는 상/하·좌/우로 이동되는 끝 형상의 절단기(55)로 상기 반도체 칩(46)의 본딩패드상의 와이어 볼(56)의 상측을 절단한다.
그다음 상기 와이어 볼(56)이 절단되어진 범프(57)가 본딩패드들 상에 형성되어 있는 반도체 칩(46)들의 배면을 분리수단, 예를들어 쏘잉공정시에 사용되는 이젝트 핀(56)으로 관통공(41)을 통하여 반도체 칩(46)의 밑면을 가격하여 상기 접착 테이프(53)로부터 분리시킨다.
그다음 상기 번인 테스트를 거친 무결함의 노운 굳 다이(46)를 이송수단, 예를들어 진공척(59)으로 흡입하여 칩 캐리어(도시되지 않음)로 순차적으로 이송한다.
상기의 노운 굳 다이(46)들은 본딩패드들상에 와이어 볼(56)이 절단되고 남은 범프(57)들이 남게되며, 상기 범프(57)들은 실장 공정시에 플립칩 범프로 직접 사용되거나 그 위에 재차 와이어 본딩이 실시될 수 있다.
그러므로 종래의 테스트 소켓 어댑터를 사용하는 방법과 핫 척 프르브 방법과 탭 방법등에서 발생되는 단점들을 보완하거나 해결하여 대량의 양질의 노운 굳 다이를 제조할 수 있다.
이상에서 설명한 바와 같이 이 발명에 따른 테스트 소켓은 일정간격으로 형성되어 있는 관통공들과, 상기 관통공들의 주위로 형성되어 있는 랜드패턴들과, 일측에 외부와 연결되도록 접촉리드들이 형성되어 있는 기판을 구비하며, 상기 기판의 상측에 설치되는 케이스로 구성되어 있다.
상기의 테스트 소켓을 이용한 노운 굳 다이의 제조 방법은 상기 기판의 관통공들을 덮도록 접착 테이프로 반도체 칩들을 실장한 후, 상기 반도체 칩의 본딩패드들과 기판의 랜드패턴들을 와이어로 연결된다. 그다음 상기 테스트 소켓을 테스트 기판상에 탑재하여 번인 테스트를 실시하고, 상기 와이어를 절단수단을 사용하여 절단한 후, 상기 기판의 관통공을 통하여 상기 반도체 칩의 뒷면을 이젝트 핀으로 가격하여 테스트를 거친 무결함의 반도체 칩인 노운 굳 다이를 분리하여 칩 캐리어에 탑재하여 이송한다.
따라서 상술된 바와 같이 노운 굳 다이를 제조하는 기판은 플라스틱 재질로 하여 만들면 되기 때문에 거의 반영구적으로 사용할 수 있으며, 통상의 PCB 기판을 사용하면 기판의 제조 단가가 매우 저렴한 이점이 있다.
또한 하나의 기판에 다수개의 반도체 칩을 실장하고, 상기의 기판을 다수개 번인 테스트 기판상에 탑재하여 번인 테스트를 실시하므로 다수개의 노운 굳 다이를 저렴한 가격에 공급할 수 있어 MCM을 고가의 슈퍼 컴퓨터 뿐 아니라 개인용 컴퓨터등에도 확대 사용할 수 있는 효과가 있다.
이와 같이 이 발명에 따른 테스트 소켓 및 그를 이용한 노운 굳 다이 제조방법은 테스트 소켓상에 적어도 하나 이상의 반도체 칩을 실장하여 번인 테스트를 거친 후 다량의 노운 굳 다이를 제조할 수 있기 때문에 이 발명의 기술적 사상이 벗어나지 않는 범위내에서 본 실시예에 국한되지 않고 다양한 변조 변화가 가능함은 자명하다.

Claims (10)

  1. 테스트 소켓 일측단에 외부의 번인 테스트 기판과 접속되는 외부 접촉단자들이 형성되어 있으며, 상기 외부 접촉단자와 일정간격으로 다수개의 관통공들이 형성되어 있고, 상기 관통공의 주위에 상기 접촉리드들과 금속배선으로 연결되어 있는 적어도 하나 이상의 랜드패턴들이 형성되어 있는 기판과; 상기 기판의 중앙부에 형성된 관통공의 상부에 접촉수단에 의해 실장되는 다수개의 본딩패드를 갖는 반도체 칩들과; 상기 반도체 칩들의 본딩패드들과 랜드패턴들을 전기적으로 연결하는 와이어들과; 상기 기판의 외부 접촉단자들이 노출되도록 결합수단에 의해 결합되며, 상기 반도체 칩들과 와이어를 덮어서 보호하는 케이스를 구비하여 되는 테스트 소켓.
  2. 제1항에 있어서, 상기 기판이 플라스틱이나 세라믹중 어느 하나로 되어 있는 테스트 소켓.
  3. 제1항에 있어서, 상기 접착수단이 양면 접착성을 갖는 양면 접착 테스트인 테스트 소켓.
  4. 제3항에 있어서, 상기 접착 테이프가 번인 테스트 공정시 적당한 온도에서 견딜 수 있는 내열성 테이프인 테스트 소켓.
  5. 제3항 또는 제4항에 있어서, 상기 접착 테이프의 중앙 부분이 상기 관통공에 대응되는 홀이 형성되어 있는 테스트 소켓.
  6. 제1항에 있어서, 상기 결합수단이 상기 기판의 네모퉁이에 형성되어 있는 나사홈과, 상기 나사홈에 결합되는 나사로 구성되어 있는 테스트 소켓.
  7. 제1항에 있어서, 상기 케이스가 정전기를 방지할 수 있는 저항이 낮은 금속이나 정전기 방지용 플라스틱 또는 정전기 방지재가 도포되어 있는 플라스틱중 임의의 군으로 선택되는 테스트 소켓.
  8. 기판의 중앙부에 일정간격으로 형성되어 있는 관통공들과, 상기 관통공들의 주변에 형성되어 있는 랜드패턴들과, 기판의 일측에 외부단자와 연결되도록 형성되어 있는 접촉리드들을 구비하는 기판상에 상기 관통공들 상부에 양면성 접착 테이프를 개재한 후 반도체 칩들을 실장하는 공정과; 상기 반도체 칩의 본딩패드들과 기판의 랜드패턴들을 와이어로 연결하는 공정과; 상기 기판을 테스트 기판상에 탑재하여 번인 테스트를 실시하는 공정과; 상기 와이어들을 절단수단을 사용하여 절단하는 공정과; 상기 기판의 관통공을 통하여 상기 반도체 칩의 뒷면을 분리수단으로 밀어올려서 번인 테스트를 마친 무결함의 반도체 칩을 분리하는 공정을 구비하는 노운 굳 다이 제조방법.
  9. 제8항에 있어서, 상기 반도체 칩의 실장 공정시 양면 접착력을 갖는 내열성 테이프를 개재시켜 실시하는 노운 굳 다이 제조방법.
  10. 제8항에 있어서, 상기 절단수단이 블래이드, 레이저 및 끝 형상의 절단기중 임의의 군으로 선택되는 노운 굳 다이 제조방법.
KR1019930013979A 1993-07-23 1993-07-23 테스트 소켓 및 그를 이용한 노운 굳 다이 제조방법 KR960008514B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019930013979A KR960008514B1 (ko) 1993-07-23 1993-07-23 테스트 소켓 및 그를 이용한 노운 굳 다이 제조방법
FR9409169A FR2708106B1 (fr) 1993-07-23 1994-07-25 Douille d'essais et procédé de production de microplaquettes reconnues bonnes en utilisant cette douille.
JP6172395A JP2801858B2 (ja) 1993-07-23 1994-07-25 テストソケット及びそれを用いたｋｇｄの製造方法
US08/644,396 US5644247A (en) 1993-07-23 1996-05-09 Test socket and method for producing known good dies using the test socket

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930013979A KR960008514B1 (ko) 1993-07-23 1993-07-23 테스트 소켓 및 그를 이용한 노운 굳 다이 제조방법

Publications (2)

Publication Number Publication Date
KR950004465A KR950004465A (ko) 1995-02-18
KR960008514B1 true KR960008514B1 (ko) 1996-06-26

Family

ID=19359871

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930013979A KR960008514B1 (ko) 1993-07-23 1993-07-23 테스트 소켓 및 그를 이용한 노운 굳 다이 제조방법

Country Status (4)

Country Link
US (1) US5644247A (ko)
JP (1) JP2801858B2 (ko)
KR (1) KR960008514B1 (ko)
FR (1) FR2708106B1 (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5578934A (en) * 1991-06-04 1996-11-26 Micron Technology, Inc. Method and apparatus for testing unpackaged semiconductor dice
JP3186925B2 (ja) * 1994-08-04 2001-07-11 シャープ株式会社 パネルの実装構造並びに集積回路搭載テープおよびその製造方法
US5836071A (en) * 1996-12-26 1998-11-17 Texas Instrument Incorporated Method to produce known good die using temporary wire bond, die attach and packaging
US5834945A (en) * 1996-12-31 1998-11-10 Micron Technology, Inc. High speed temporary package and interconnect for testing semiconductor dice and method of fabrication
JP3739907B2 (ja) * 1997-10-07 2006-01-25 松下電器産業株式会社 チップ搭載済基板のプラズマクリーニング方法
KR100270888B1 (ko) * 1998-04-08 2000-12-01 윤종용 노운 굿 다이 제조장치
US6777965B1 (en) 1998-07-28 2004-08-17 Micron Technology, Inc. Interposer for electrically coupling a semiconductive device to an electrical apparatus
US6353326B2 (en) 1998-08-28 2002-03-05 Micron Technology, Inc. Test carrier with molded interconnect for testing semiconductor components
US6392427B1 (en) 1998-12-21 2002-05-21 Kaitech Engineering, Inc. Testing electronic devices
US6285202B1 (en) 1999-02-19 2001-09-04 Micron Technology, Inc. Test carrier with force applying mechanism guide and terminal contact protector
JP3724979B2 (ja) * 1999-04-27 2005-12-07 富士通株式会社 半導体装置
US7054161B1 (en) * 2000-04-19 2006-05-30 James Stephen L Slotted adhesive for die-attach in BOC and LOC packages
JP4188942B2 (ja) * 2005-05-12 2008-12-03 日本航空電子工業株式会社 コネクタ
US20070020964A1 (en) * 2005-07-22 2007-01-25 Domintech Co., Ltd. Memory module with chip hold-down fixture
US7733106B2 (en) * 2005-09-19 2010-06-08 Formfactor, Inc. Apparatus and method of testing singulated dies
TW200745572A (en) * 2006-06-09 2007-12-16 Visera Technologies Co Ltd Manufacturing method of wafer-level testing circuit board, and the structure thereof
US7901955B2 (en) * 2007-06-25 2011-03-08 Spansion Llc Method of constructing a stacked-die semiconductor structure
KR101539402B1 (ko) * 2008-10-23 2015-07-27 삼성전자주식회사 반도체 패키지
US8849469B2 (en) 2010-10-28 2014-09-30 Microsoft Corporation Data center system that accommodates episodic computation
CN106531723B (zh) * 2016-11-28 2019-02-01 西安科锐盛创新科技有限公司 裸芯片测试结构的制备方法
CN112051646B (zh) * 2019-06-06 2022-06-14 青岛海信宽带多媒体技术有限公司 一种光模块
CN111394777B (zh) * 2020-02-19 2022-02-22 深圳市海铭德科技有限公司 一种用于芯片镀膜工艺的顶针顶出力的监测方法
CN111352024A (zh) * 2020-04-30 2020-06-30 镭神技术（深圳）有限公司 大功率激光芯片测试老化夹具
CN112234043B (zh) * 2020-09-02 2024-06-25 江苏盐芯微电子有限公司 集成电路封装结构及集成电路封装方法
CN113238164B (zh) * 2021-05-14 2022-11-29 山东英信计算机技术有限公司 一种检测bga锡球焊接不良的装置及方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2614134B1 (fr) * 1987-04-17 1990-01-26 Cimsa Sintra Procede de connexion d'un composant electronique pour son test et son montage, et dispositif de mise en oeuvre de ce procede
EP0384599A1 (en) * 1989-02-03 1990-08-29 General Electric Company Integrated circuit test structure and test process
JP2746763B2 (ja) * 1991-02-18 1998-05-06 シャープ株式会社 バーンイン装置およびこれを用いるバーンイン方法
US5091769A (en) * 1991-03-27 1992-02-25 Eichelberger Charles W Configuration for testing and burn-in of integrated circuit chips
US5173451A (en) * 1991-06-04 1992-12-22 Micron Technology, Inc. Soft bond for semiconductor dies
US5367253A (en) * 1991-06-04 1994-11-22 Micron Semiconductor, Inc. Clamped carrier for testing of semiconductor dies
US5378981A (en) * 1993-02-02 1995-01-03 Motorola, Inc. Method for testing a semiconductor device on a universal test circuit substrate

Also Published As

Publication number Publication date
JP2801858B2 (ja) 1998-09-21
JPH0777556A (ja) 1995-03-20
US5644247A (en) 1997-07-01
FR2708106A1 (fr) 1995-01-27
FR2708106B1 (fr) 1996-11-08
KR950004465A (ko) 1995-02-18

Similar Documents

Publication Publication Date Title
KR960008514B1 (ko) 테스트 소켓 및 그를 이용한 노운 굳 다이 제조방법
JP2960649B2 (ja) Ｋｇｄアレイ用テストアセンブリ
US5468157A (en) Non-destructive interconnect system for semiconductor devices
US7362113B2 (en) Universal wafer carrier for wafer level die burn-in
US5895230A (en) Integrated circuit chip package having configurable contacts and method for making the same
US5949242A (en) Method and apparatus for testing unpackaged semiconductor dice
US5378981A (en) Method for testing a semiconductor device on a universal test circuit substrate
US6222379B1 (en) Conventionally sized temporary package for testing semiconductor dice
US7394268B2 (en) Carrier for test, burn-in, and first level packaging
US6258609B1 (en) Method and system for making known good semiconductor dice
US5897193A (en) Semiconductor wafer
US6677668B1 (en) Configuration for testing a substrate mounted with a most performance-demanding integrated circuit
EP1081757B1 (en) Multichip module packaging process for known good die burn-in
JP2716663B2 (ja) 半導体ダイの試験装置
KR950012291B1 (ko) 테스트 소켓 및 그를 이용한 노운 굿 다이 제조방법
KR0141453B1 (ko) 노운 굳 다이의 제조장치와 제조방법
KR950014752B1 (ko) 인쇄회로보드를 이용한 노운 굳 다이 제조방법
EP0170022B1 (en) Semiconductor power device package for surface mounting
KR0151827B1 (ko) 리드프레임을 이용한 노운 굳 다이 제조방법
KR0125970B1 (ko) 노운 굳 다이 어레이용 테스트 소켓
KR0169819B1 (ko) 본딩 패드와 내부리드가 직접 전기적 연결되는 노운 굿 다이 제조 장치
KR0181100B1 (ko) 서포트 링 패드가 형성된 리드 프레임을 이용한 노운 굳 다이 제조장치
KR19980025882A (ko) 노운 굿 다이의 제조 방법
JP2917553B2 (ja) 半導体装置のエージング方法
KR0179094B1 (ko) 노운 굿 다이 검사용 장치

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120531

Year of fee payment: 17

EXPY Expiration of term