JP3188876B2 - プロダクト・チップをテストする方法、テスト・ヘッド及びテスト装置 - Google Patents

プロダクト・チップをテストする方法、テスト・ヘッド及びテスト装置

Info

Publication number
JP3188876B2
JP3188876B2 JP36136198A JP36136198A JP3188876B2 JP 3188876 B2 JP3188876 B2 JP 3188876B2 JP 36136198 A JP36136198 A JP 36136198A JP 36136198 A JP36136198 A JP 36136198A JP 3188876 B2 JP3188876 B2 JP 3188876B2
Authority
JP
Japan
Prior art keywords
chips
board
wafer
crescent
product
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP36136198A
Other languages
English (en)
Other versions
JPH11251383A (ja
Inventor
ポール・エム・ガスケ
トーマス・ダブリュ・バチェルダー
デニス・アール・バリンジャー
デニス・アール・コンチ
ジェームス・エム・クラフツ
デビッド・エル・ガーデル
マーク・アール・ラフォース
チャールズ・エイチ・ペリー
ドクター・ロジャー・アール・スクミッド
ジョセフ・ジェイ・バン・ホーン
ウェイド・エイチ・ホワイト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH11251383A publication Critical patent/JPH11251383A/ja
Application granted granted Critical
Publication of JP3188876B2 publication Critical patent/JP3188876B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures

Landscapes

  • Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は一般に、集積回路を
テストする装置に関して、特に、ウエハ・レベルで集積
回路をテストまたはバーンインする装置に関する。より
詳細には、本発明は、専用のウエハ接触ボードから空間
的に分離されるが、電気的に接続される汎用テスタ・チ
ップ・ボードを有する、デュアル・ボード・テスタ・イ
ンタフェースに関する。
【０００２】
【従来の技術】集積回路をウエハ・レベルでテスト及び
バーンインすることが、特に関心の的となっている。な
ぜなら、この早期の段階における故障の判断は、コスト
を多大に低減するからである。ウエハ・バーンインは、
多数のチップを含む半導体モジュール内にパッケージ化
するための既知の優れたダイを提供する魅力的な技術で
ある。
【０００３】Leasらによる米国特許第５６００２５７号
は、集積回路ウエハ上の全てのプロダクト・チップを、
同時にテストまたは同時にバーンインする構成を開示す
る。この構成は、テスト・ヘッドと半導体ウエハとの間
の熱マッチングと、大規模電力分配と、電力分配構造か
ら短絡したプロダクト・チップを除去する電子手段とを
提供する。１実施例では、テスト・ヘッドがガラス・セ
ラミック基板、すなわちシリコンに熱的に緊密にマッチ
ングされた材料を含み、テスト・チップが片側に配置さ
れ、またプローブが別の側に配置される。ガラス・セラ
ミック基板は、集積回路ウエハ上の各プロダクト・チッ
プに、最小の電圧降下により電流を提供するための、十
分な数の銅のパワー・プレーンを有する。テスト・チッ
プは、プロダクト・ウエハ上の各チップに、厳密に制御
されたＶdd及びグラウンド電圧を提供するための電圧レ
ギュレータを有する。これらの電圧は、そのチップ及び
その隣接チップにより引き込まれる電流に実質的に無関
係であり、プロダクト・ウエハ上の短絡チップの存在に
実質的に無関係である。レギュレータはまた、パワーを
短絡チップから遮断するためにも使用され得る。
【０００４】米国特許出願第８８２９８９号は、複数の
ガラス・セラミック基板が一緒に配列され、大きな面積
のテスト・ヘッドを提供する改善された構成を提供す
る。
【０００５】しかしながら、これらの両方の構成は、テ
スタ・チップがバーンインの間にウエハとほぼ同一の温
度で動作するほど、テスタ・チップをプロダクト・ウエ
ハの近くに提供するので、テスタ・チップの寿命を制限
する。更に、ウエハ上の全てのチップに接触するための
これらの両方の構成は、高価なハードウェアを含み、ま
た、異なるフットプリントを有する種々のタイプのチッ
プへ接触することができない。
【０００６】例えば、技術の改善によりチップ設計が"
縮小"し、チップのサイズが小さくなって、ウエハ上に
形成できるチップ数が増加したとき、増加されたチップ
数及び新たなチップ・フットプリントに適応させるよう
にテスト・ヘッド全体を再設計する必要がないのが望ま
しい。従って、改善されたテスタ・チップ寿命と、コン
タクトを専用化するための優れた柔軟性及び廉価性の両
方を提供する、より適切な解決策が必要とされる。そし
て、この解決策が以下の本発明により提供される。
【０００７】
【発明が解決しようとする課題】本発明の目的は、集積
回路ウエハ上の複数のプロダクト・チップを同時にテス
ト及びバーンインするための、改善されたテスト構成を
提供することである。
【０００８】本発明の別の目的は、プロダクト・ウエハ
をバーンイン温度に保持する間に、テスタ・チップをか
なり低い温度に保持する手段を提供することである。
【０００９】本発明の特徴は、少なくとも２つのボード
またはキャリアを有するテスト・ヘッドを提供すること
であり、一方のボードは被テスト・ウエハに熱的にマッ
チングされて、専用化され、他方はテスト・チップを実
装される。そして、２つのボード間に温度差を提供する
ために、それらの間に接続及び断熱を提供する手段が設
けられる。
【００１０】本発明の別の特徴は、メモリまたは論理ウ
エハのファミリ内の異なるチップ・フットプリントを有
するウエハが、同一のテスタ・チップ・ボードと、異な
る専用のボードとによりテストされることである。
【００１１】更に本発明の別の特徴は、ボードがタイル
状に配列されたガラス・セラミック部分から成り、全て
の個々のタイルが同一であり、個々のタイルが互いに回
転されることである。
【００１２】更に本発明の別の特徴は、プロダクト・ウ
エハとの接続に適したようにボードを専用化するため
に、ボード上で薄膜配線が使用されることである。
【００１３】更に本発明の別の特徴は、２つのボード間
にインターポーザを使用して、相互接続配線のための間
隔をあけ、それらの間の接続を提供することである。
【００１４】
【課題を解決するための手段】本発明のこれらの及び他
の目的、特徴及び利点が、第１のボードと第２のボード
を含むテスト・ヘッドにより達成される。第１のボード
は、プローブ側と接続側とを有し、プローブ側はプロダ
クト・ウエハ上の少なくとも１つのダイに接触するため
のプローブを有し、接続側は第２のボードへの電気接続
のために適応化される。第２のボードは、コンタクト側
とテスタ・チップ側とを有し、コンタクト側は第１のボ
ードの接続側への電気接続のためのコンタクトを有し、
テスタ・チップ側は電力をダイに分配するための、また
はダイをテストするためのテスタ・チップを有する。
【００１５】
【発明の実施の形態】本発明は、バーンインの間に、テ
スタ・チップとウエハが接近するにも関わらず、テスタ
・チップがウエハよりも著しく低い温度で動作可能なよ
うに、テスタ・チップをプロダクト・ウエハから絶縁す
る方法を提供することにより、前記米国特許第５６００
２５７号及び前記米国特許出願第８８２９８９号を改良
するものである。本発明はまた、実質的に異なるコンタ
クト・フットプリントを有するチップに、接触、テスト
及びバーンインするための迅速で廉価な方法を提供する
改善された接触柔軟性を提供する。更に本発明は、温度
が変化しても接触の劣化を発生せずに、非常に大きなウ
エハ上の、実質的に全てのプロダクト・チップとの接触
を提供及び維持する手段を提供する。
【００１６】本発明は、単一のチップをテスト及びバー
ンインするために使用され得るが、ウエハと一体の非常
に多数のプロダクト・チップ（例えば４分の１のチップ
または大多数など）に接触、テストまたはバーンインす
るために、特にプロダクト・ウエハ上の全ての、または
実質的に全てのプロダクト・チップに同時に接触するた
めに最も好適である。
【００１７】本願では、図１に示されるように、テスト
されるプロダクト・ウエハ上に位置決めされるテスト・
ヘッドに関連して、"頂部"または"上面"、"底部"また
は"底面"、"上"、"下"などの語句が、テスト・ヘッド及
びウエハが実際に保持される方向には関係無しに定義さ
れる。たとえ介在する層が存在しても、ある層は別の層
上に存在する。
【００１８】図１及び図２に示される１実施例では、テ
スト・ヘッド２０が２つの分離されたテスト・ボード、
すなわち特定のプロダクト・チップに合うように設計特
定化された専用ボード２２及びキャリア・ボード２４か
ら形成される。専用ボード２２は、プロダクト・ウエハ
２６に接触するために使用され、キャリア・ボード２４
は、個々のテスタ・チップ２８を載置するために使用さ
れる。ここでテスタ・チップ２８は、調整されたパワー
及びテスト信号を、ウエハ２６上のプロダクト・チップ
３０に提供するために使用される。専用ボード２２及び
キャリア・ボード２４の両方は、３次元配線を有する多
層ボードである。好適には、専用ボード２２及びキャリ
ア・ボード２４は、ほぼ同一のサイズである。各ボード
は、相互接続のためのコンタクトを対向面上に有し、反
対面上には、プロダクト・ウエハ２６上のプロダクト・
チップ３０、またはテスタ・チップ２８のいずれかに接
続するためのコンタクトを有する。
【００１９】前記米国特許第５６００２５７号で述べら
れるように、専用ボード２２は、テストされるウエハの
熱膨張率（ＴＣＥ）に一致する熱膨張率を有する材料か
ら成る。ガラス・セラミックまたは窒化アルミニウムな
どのセラミック材料が好適である。A. H. Kumarによる
米国特許第４３０１３２４号で述べられるように、特に
ガラス・セラミックが好適である。ガラス・セラミック
は、最小の電圧降下により、ウエハ・テスト及びバーン
インに必要とされる大きな電流を導通するように、厚い
銅導体の多くの層を有する。
【００２０】専用ボード２２はまた、低ＴＣＥを有する
絶縁された金属、またはポリマと低ＴＣＥ金属の交互層
から成る積層金属から形成され得る。低ＴＣＥ金属は、
インバーまたはコバー（Kovar）などの金属合金、及び
タングステンまたはモリブデンなどの元素金属を含む。
積層金属については、Duxらによる米国特許第５２２４
２６５号、及びChenらによる米国特許第５１２８００８
号で述べられている。要求される電流が余り大きくな
く、薄膜層内で収容され得る場合、専用ボード２２はプ
ロダクト・ウエハ２６と同じ材料（通常はシリコン）か
ら形成され得る。この場合、対向面の間に、プロダクト
・ウエハとテスタ・チップ間に孤立した接触を提供する
フィード・スルーが形成されなければならない。
【００２１】専用ボード２２は、図２の断面図に示され
るように、ベース４０、少なくとも１つの薄膜層４２及
びウエハ・コンタクト・プローブ４４を含む。好適に
は、図３乃至図５に示されるように、標準の内部導体
（図示せず）、及びベース４０の底面５０上にバイア４
８を有する標準ベース４０が使用される。プロダクト・
チップ３０の任意のコンタクト・フットプリントをバイ
ア４８に接続するために、薄膜層４２及びウエハ・コン
タクト・プローブ４４の配列だけが変更される。バイア
４８はプロダクト・ファミリ内の全ての製品のために、
ベース４０上に標準のパターンを有する。専用ボード２
２のエッジ付近のバイア４８の配列の拡大図が図４に示
される。図５は、４つのベースが専用ボード２２の中央
付近で一緒にタイル状に配置された、バイア４８の配列
の拡大図を示す。図示のバイアの配列は、等しいＸピッ
チ及びＹピッチを有するが他の配列も可能である。
【００２２】従って、異なるパッド・フットプリントを
有するプロダクト・ファミリ内の広範囲のプロダクト・
チップ３０（例えばメモリ、マイクロプロセッサ、カス
タム論理及び混合信号論理）が、ベース４０上の薄膜層
４２及びコンタクト・プローブ４４の比較的単純な変更
により接触され、完成された専用ボード２２が提供され
る。全ての専用化を薄膜層４２内に提供することによ
り、ベース４０が全てのこうした専用ボードに対して同
一となり、コストを低減し形成時間を短縮することがで
きる。周知のように、薄膜層４２は、配線パターン５２
（図６）を形成するための１つまたは幾つかの導電層及
び絶縁層を含む。
【００２３】薄膜配線レベル４２内の配線パターン５２
が図６に示され、図７に拡大図で示されるように、ベー
ス４０の底面５０上のバイア４８をプローブ・コンタク
ト・パッド５４に接続するように専用化される。そして
図８及び図９に示されるように、ウエハ・コンタクト・
プローブ４４がプローブ・コンタクト・パッド５４に取
り付けられる。配線５２の経路、及びプローブ・コンタ
クト・パッド５４及びウエハ・コンタクト・プローブ４
４の位置は、特定のチップ・パッド・フットプリントに
適合するように専用化される。図６乃至図９に示される
場合では、ＤＲＡＭチップ上のパッドのリニア・アレイ
に接触する、プローブのリニア・プローブ・アレイが提
供される。図１０は、図５のバイア４８、図７の配線パ
ターン５２、及び図９のプローブ・コンタクト・パッド
５４及びウエハ・コンタクト・プローブ４４のオーバレ
イを示しそれらの間の接続を示す。
【００２４】専用ボード２２は、図１、図３に示される
ように、また前記米国特許出願第８８２９８９号で述べ
られるように、一緒に接合される幾つかのより小さなボ
ードまたはタイル６０のアレイから形成される。８イン
チ・ウエハまたは１２インチ・ウエハをプロービングす
るために、６インチのガラス・セラミック・タイル６０
の２×２アレイが使用され得る。好適には、タイル・ア
レイ内の各タイル６０が、他のベースと同一のベース４
０を有し、タイル６０が単にお互いに対して回転され
て、図３の底面図に示されるように、ウエハの４つの四
分区画とのコンタクト配列を提供する。もちろん、図９
に示されるように、薄膜層４２及びコンタクト・プロー
ブ４４は、回転を考慮するように、また専用ボード２２
に渡って、コンタクトの一貫した方位を提供するように
ベース４０に提供される。配線パターン５２はまた、専
用ボードの回転を考慮して、専用ボードを構成する４つ
のタイルの各々に対して専用化されなければならない。
【００２５】図１１に示されるように、キャリア・ボー
ド２４との接続のためのコンタクト６２ａのアレイが、
キャリア・ボード２４に面する専用ボード２２の上面６
３に配置される。コンタクト６２ａの各アレイに隣接
し、アレイ６２ａのパワー・コンタクトとグラウンド・
コンタクト間に接続されるデカップリング・コンデンサ
６４が、テストされるプロダクト・チップ３０の非常に
近くにデカップリング・キャパシタンスを提供する。デ
カップリング・コンデンサ６４は、専用ボード２２の上
面６３、すなわちプロダクト・チップ３０とは反対側の
面上に示されるが、これらはより接近し改善されたデカ
ップリングのために、プロダクト・チップ３０に面する
専用ボード２２の底面上の薄膜配線４２内にも提供され
得る。
【００２６】図１２に示されるように、専用ボード２２
への接続のためのキャリア・ボード２４上のコンタクト
６２ｂのアレイが、専用ボード２２に面するキャリア・
ボード２４の底面６５上に配置される。ボード２２及び
２４上の対向するコンタクト６２ａ、６２ｂは、約７５
０μｍ乃至１０００μｍ（約３０ミル乃至４０ミル）の
範囲のほぼ等しい寸法を有する。コンタクト間の間隔は
約２５０μｍ（１０ミル）であり、約１０００μｍ乃至
１２５０μｍ（４０ミル乃至５０ミル）のピッチを提供
する。キャリア・ボード２４内の内部配線（図示せず）
が、コンタクト６２ｂをキャリア・ボード２４の上面７
０の薄膜配線（図示せず）に接続し、その上面７０には
テスタ・チップ２８、デカップリング・コンデンサ７
２、及び信号ピン７４が取り付けられる。テスタ・チッ
プ２８に延びる配線は、パワー線、グラウンド線、及び
信号線を含み、前記米国特許第５６００２５７号で述べ
られるように、キャリア・ボード２４内の導電配線層内
に提供される。パワー接続及び信号接続は、図１３に示
されるように、パワー・タブ７５及び信号ピン７４を通
じてキャリア２４に提供される。信号は、信号ピン７４
に接続されるテスタからケーブルを通じてキャリア２４
に提供される。
【００２７】プロダクト・ファミリ内の全ての被テスト
・ウエハに対して、同一のキャリア・ボード２４が使用
され、これらのウエハがキャリア・ボード上に実装され
るテスタ・チップによりテストされる。キャリア・ボー
ド２４は、前述のように、プロダクト・ウエハ２６に熱
的にマッチングされた材料から形成され得る。従って、
キャリア・ボード２４は、専用ボード２２のタイル６０
と同様に、個々のタイル７０から形成され得る。そし
て、キャリア・ボードのタイル７０が、専用ボード２２
のタイル６０に関連して前述したように回転され、４つ
の別々のパーツ番号の必要性を除去する。この場合、テ
スタ・チップ２８も回転される。次に、専用ボード２２
上の専用層４２が、回転を考慮してセットされる。この
場合、専用ボード２２の４つのタイル６０の各々が異な
る薄膜層４２を有し、各こうしたパーツが専用ボード２
２のある特定の四分区画内でのみ使用され得る。必要に
応じて、追加の配線レベルを提供する薄膜層がキャリア
・ボード２４上にも提供され得る。
【００２８】しかしながら、キャリア・ボード２４に対
する熱マッチング要求が著しく緩和され、プロダクト・
ウエハとの熱膨張率の緊密なマッチングの必要性が除去
される。第１に、キャリア・ボード２４は、専用ボード
２２が遭遇する温度変位に遭遇しない。これはテスト・
ヘッドがもっぱらテストのために使用される場合であ
り、またボード２２、２４間に十分な熱抵抗が提供され
る場合、バーンインにも当てはまる。第２に、ボード２
２、２４間のコンタクトは、ウエハ３０上のパッドより
も多大に大きいので、ボード間接続はボード−ウエハ間
接続よりも多大に大きな熱不整合を許容できる。従っ
て、専用ボード２２に対して前述した材料に加え、キャ
リア・ボード２４はＦＲ４、Ｇｅｔｅｋ、及びテフロン
などの標準のＰＣボード材料から形成され得る。
【００２９】本発明者は、図１４の実施例で示されるよ
うに、ガラス・セラミックから成る専用ボード２２、及
び標準のＰＣボード材料であるＦＲ４から成るキャリア
・ボード２４'を含むテスト・ヘッド２０'を組み立て、
テストした。キャリア・ボード２４'は、ウエハ３０上
の各チップのためのドータ・カード２８'を含み、これ
は短絡したプロダクト・チップ３０をウエハ２６から切
断するための単純な方法を提供する。ドータ・カード２
８'は、こうした短絡チップとの接触を切断するために
簡単に除去され得る。或いは、テスト回路、電源制御回
路（電圧レギュレータなど）、メモリ、タイミング及び
フォーマット生成、ピン・エレクトロニクス及びサポー
ト回路（例えばデジタル−アナログ変換器など）を含む
テスタ・チップ２８が、全てドータ・カード２８'上に
提供され得る。テスタ・チップ２８は全てが同一である
必要はなく、様々なテスト機能を提供するために、また
信号ピン７４と他のテスタ・チップ間のファンアウトの
ために幾つかの異なるチップが使用され得る。
【００３０】専用ボード２２とキャリア・ボード２４間
のコンタクトは、係属中の米国特許出願第０８／５７０
０７６号で述べられるように、プラスチックの相互接続
ハウジング７８を通じて延びる相互接続ピン７６により
提供される。図１及び図２に示されるように、また図１
５乃至図１７に拡大されて示されるように、専用ボード
２２の各タイルに対応して、４つの相互接続ハウジング
７８がインバーのフレーム８０内に実装される。フレー
ム８０およびハウジング７８の組合せは、相互接続用の
インターポーザとして働く。ピン７６の正面図及び側面
図が、それぞれ図１５乃至図１６に示される。各ピン
は、ボード２２、２４間のバネ圧コンタクトを提供する
ために、曲率半径８２を有する一片のワイヤから形成さ
れる。相互接続ハウジング７８は、図１７に示されるよ
うに、各ピンに対するスロット８４を有し、ピン７６の
屈曲を可能にする。各相互接続ハウジング７８は、２つ
の対向するボード２２、２４上のコンタクト６２ａ、６
２ｂを相互接続するために、ピン７６の３３×３３アレ
イを具備し、それらの間で１０８９個のコンタクトが提
供され、プロダクト・ウエハ全体では、１７４２４個の
個々のコンタクトが提供される。インバーのフレーム８
０は、テスト・ヘッド２０により提供される大きな面積
に渡って熱マッチングを提供する。ボード２２、２４上
のコンタクト６２ａ、６２ｂは、約０．７５ｍｍ乃至１
ｍｍ（約３０ミル乃至４０ミル）の十分に大きな寸法を
提供され、相互接続ハウジング７８といずれかのボード
との間の熱勾配または熱膨張率の差が許容される。
【００３１】テスト・ヘッド２０のアセンブリにおい
て、インバーのフレーム８０が専用ボード２２に位置合
せされ接着される。次に、相互接続ハウジング７８が、
インバーのフレーム８０内に設置される。次に、キャリ
ア２４が、ピン７６とパッド６２ｂ間の接続のために位
置決めされる。１ピン当たり約１５グラムの力が、ウエ
ハ２６とテスト・ヘッド２０間に加えられ、コンポーネ
ント間の良好な電気接続を保証する。
【００３２】バーンインの間に、キャリア・ボード２４
がウエハ２６または専用ボード２２よりも著しく低い温
度で保持されるように、ボード２２と２４の間に熱抵抗
が提供される。熱抵抗は、ボード２２、２４とインバー
のフレーム８０またはプラスチック相互接続ハウジング
７８との間のエア・ギャップにより、最も容易に提供さ
れる。ボード間の空間をＯリングまたは他のガスケット
により密封し、真空排気することにより改善された熱抵
抗が提供される。専用ボード２２とキャリア・ボード２
４間に十分な熱抵抗を提供することにより、プロダクト
・チップ３０が１４０℃以上の温度でバーンインされる
間に、テスタ・チップ２８が８５℃以下の温度に保持さ
れ得る。従って、テスタ・チップ２８の繰返しバーンイ
ン応力が回避され、それらの有効寿命が向上される。
【００３３】改善された熱抵抗を提供することに加え、
ボード２２と２４の間の空間を真空排気することによ
り、ピン７６を圧縮するために必要な力が提供され、従
ってパッド６２ａ、６２ｂ間の良好な電気接触が提供さ
れる。
【００３４】本発明は、プロダクト・ウエハ２６上の全
てのプロダクト・チップ３０を同時にテストまたはバー
ンインすることを可能にするが、より少ない数のチップ
のテストにも適応し得る。図１８、図１９に示されるよ
うに、テスト・ヘッド２０の２つのステップの各々にお
いて、チップの半分がテストされる。陰影付けされた領
域が、テスト・ヘッド２０のテスト・プローブ４４と、
プロダクト・ウエハ２６上のプロダクト・チップ３０と
の間の接触領域を示す。最初に、図１８に示されるよう
に、テスト・ヘッド２０がプロダクト・チップ３０のコ
ンタクト列３０ａに位置決めされ、同時にテストされ
る。次にテストの完了後、同時テスト・ステップのため
に、テスト・ヘッドがプロダクト・チップの列３０ｂと
接触するようにステップ送りされる。従って、２つのテ
スト・ステップだけにより、ウエハ２６上の全てのチッ
プが接触され、完全にテストされる。
【００３５】ウエハ２６をテスト・ヘッド２０に接触さ
せるのに必要とされる力を提供するために、２つの方法
が使用可能である。一般に、ウエハ２６は真空により、
Ｘ−Ｙ−Ｚ−θステッパ上に装着された真空チャックに
保持され、機械的な力及び位置決めが、Ｘ−Ｙ−Ｚ−θ
ステッパを通じて提供される。或いは、図２０乃至図２
１に示されるように、位置決めについては、同様にＸ−
Ｙ−Ｚ−θステッパにより提供されるが、ウエハとテス
ト・ヘッド間の力は、真空チャックとテスト・ヘッド間
に真空を提供することにより増強される。
【００３６】図２０に示されるように、ウエハ２６は、
真空溝８８及びウエハ抑え真空ポート９０を有する真空
チャック８６上に真空装着される。真空チャック８６は
また、図２１に示されるように、Ｏリング・シール９２
と真空チャック８６をテスト・ヘッド２０に真空密封す
るための、プローブ・システム真空ポート９４を有す
る。それにより、気圧Ｆまで加えられ、全てのウエハ・
コンタクト・プローブ４４を一様に圧縮する。必要に応
じて、追加の圧力が従来の機械式手段により提供され得
る。ウエハ２６はまた、機械式または静電式手法により
真空チャック８６にクランプされ得る。Ｏリング・シー
ル９２に加え、ガスケットまたはＣリングなどの他のシ
ールも使用され得る。好適には、シールのコンプライア
ンスは、ほぼプローブ４４のコンプライアンスに等し
い。
【００３７】図２２乃至図２３は、テスト・ヘッド２０
に対するウエハ２６のステップ送りを示す。一旦ウエハ
２６上のチップの第１のセットがテストされると、図２
２に示されるように、真空がプローブ・システム真空ポ
ート９４から解除され、真空チャック８６が下降される
（図２０）。次に、真空チャック８６により運搬された
ウエハ２６が、Ｘ−Ｙ−Ｚ−θステッパ９６により再度
位置合せされる。次に、真空チャック８６が上昇され、
図２３に示されるように、別のグループのチップの接触
のためにウエハ２６とテスト・ヘッド２０との間の接触
を再度確立する。真空の使用は、完全に機械的な力に頼
る従来システムにより提供されるよりも低い機械応力に
より、相当に高い、またより一様な力の印加を可能にす
る。このことは特に、非常に多数のプローブを有するプ
ローブ・アレイの場合に有利である。
【００３８】テストのスループットは、図２４の三日月
状のテスト・プローブ・パターンを用いることにより、
図１８乃至図１９の直線のプローブ・パターンよりも多
大に改善される。１つの三日月状のテスト・プローブ・
パターンによりテストされるチップは、図２４に示すよ
うに、円形状のプロダクト・ウエハのチップのうち、プ
ロダクト・ウエハの周辺エッジに沿って順次配置された
複数個のチップ３０ａであり、即ち各行のチップのうち
ウエハの周辺エッジに隣接するチップ３０ａである。三
日月形状は、各ステップ毎に、ほぼ全てのプローブがチ
ップに当たることを可能にし、実質的に効率を高め、全
ウエハ・テストに要求されるステップ数を低減する。例
えば、図２４に示される６０４個のダイは、１２８チッ
プの並列テスタにより僅か６ステップでテストされ得
る。図２５の直線プローブ・パターンまたはエリア・ア
レイ・プローブ・パターン（図示せず）では、１タイル
当たり３２個のプローブを有する対称のタイルを用いる
ことにより、８ステップが要求される。従って、三日月
状のプローブ配列は、標準のエリア・アレイまたは直線
ストライプ状パターンに比較して、スループットの２５
％の向上をもたらす。更に有利な点として、三日月状プ
ローブ・パターンは、エリア・アレイまたはストライプ
状パターンよりも、より一様で不変の力を提供する。そ
の上、真空支援Ｚ力のために、密封するのに必要な面積
が低減される。更に、ウエハ・エッジを越えて延びるプ
ローブの数が実質的に低減され、プローブ損傷の可能性
を実質的に制限する。最終的に、ステップ送りは、三日
月状またはストライプ状のプローブ・パターンに対し
て、オール・イン・ワン方向であり、プローブ装置及び
機構を単純化する。エリア・アレイ・パターンは複数の
方向のステップ送りを要求する。
【００３９】第１のテスト・ステップでは、図２４の陰
影付けされた全てのチップ３０ａがテストされる。次に
ウエハ２６が−Ｘ寸法だけステップ送りされ、陰影付け
されたチップに隣接するチップ３０ｂがテストされる。
そして全てのチップがテストされるまで、この手順が繰
り返される。この場合、６回のプローブ・タッチダウン
が要求される。
【００４０】まとめとして、本発明の構成に関して以下
の事項を開示する。
【００４１】（１）プロダクト・ウエハ上の少なくとも
１つのダイに接触するためのプローブを有するプローブ
側と、第２のボードとの電気接続のために適応化される
接続側とを有する第１のボードと、前記第１のボードの
前記接続側との電気接続のためのコンタクトを有するコ
ンタクト側と、前記ダイにパワーを分配するための、ま
たは前記ダイをテストするためのテスタ・チップを有す
るテスタ・チップ側とを有する第２のボードとを含む、
テスト・ヘッド。 （２）前記第１のボードが、前記プロダクト・ウエハの
熱膨張率にマッチングする熱膨張率を有する材料を含
む、前記（１）記載のテスト・ヘッド。 （３）前記第２のボードが、前記プロダクト・ウエハの
熱膨張率にマッチングする熱膨張率を有する材料を含
む、前記（１）記載のテスト・ヘッド。 （４）前記第１のボードが、前記プロダクト・ウエハの
熱膨張率にマッチングする熱膨張率を有する材料を含
み、前記第１のボードが、前記ダイに接触するように当
該ボードを専用化するベース及び薄膜層を含み、前記テ
スト・ヘッドが前記第１のボードと前記第２のボード間
にインターポーザを含み、前記インターポーザがフレー
ム内に設けられるハウジングを含む、前記（１）記載の
テスト・ヘッド。 （５）前記第１及び第２のボード間に熱抵抗を含む、前
記（１）記載のテスト・ヘッド。 （６）前記熱抵抗が前記第１及び第２のボード間の空間
を含み、空気が前記熱抵抗を提供する、前記（５）記載
のテスト・ヘッド。 （７）前記熱抵抗が前記第１及び第２のボード間の耐熱
材料を含む、前記（５）記載のテスト・ヘッド。 （８）前記耐熱材料が前記第１及び第２のボード間のイ
ンターポーザを含む、前記（７）記載のテスト・ヘッ
ド。 （９）前記熱抵抗が前記第１及び第２のボード間の空気
または真空を含む、前記（５）記載のテスト・ボード。 （１０）前記第１のボードと前記第２のボード間にデカ
ップリング・コンデンサを含む、前記（１）記載のテス
ト・ヘッド。 （１１）前記第１のボード上に複数のパワー・パッドを
含み、前記デカップリング・コンデンサが各前記パワー
・パッド上に提供される、前記（１０）記載のテスト・
ヘッド。 （１２）プロダクト・ウエハ上の集積回路プロダクト・
チップをバーンイン可能な装置であって、プローブが実
装されるプローブ側と、テスタ・チップが実装されるテ
スタ・チップ側とを有するテスト・ヘッドを含み、前記
テスタ・チップが前記プローブに電気的に接続され、前
記プロダクト・ウエハ上の前記集積回路プロダクト・チ
ップが約１４０℃の温度の間に、前記プローブが前記プ
ロダクト・チップに接触し、前記プロダクト・チップが
前記約１４０℃の温度の間に、前記テスト・ヘッドが前
記テスタ・チップを１００℃以下の温度に保つように構
成される、装置。 （１３）前記テスト・ヘッドが、前記プローブ側と、第
２のボードとの電気接続のために適応化される接続側と
を有する第１のボードと、前記第１のボードの前記接続
側との電気接続のためのコンタクトを有するコンタクト
側と、前記テスタ・チップ側とを有する第２のボードと
を含む、前記（１２）記載の装置。 （１４）プロダクト・ウエハ上の複数の集積回路プロダ
クト・チップをテストまたはバーンインする方法であっ
て、前記プロダクト・チップが信号入出力パッド、グラ
ウンド・パッド、及びパワー・パッドを有するものにお
いて、 ａ）前記プロダクト・ウエハ上の前記複数のプロダクト
・チップのパッドを、同時にテスト・ヘッドに接触させ
るステップであって、前記テスト・ヘッドが、前記プロ
ダクト・ウエハ上の少なくとも１つのダイに接触するた
めのプローブを有するプローブ側と、第２のボードとの
電気接続のために適応化される接続側とを有する第１の
ボードと、前記第１のボードの前記接続側との電気接続
のためのコンタクトを有するコンタクト側と、前記プロ
ダクト・チップにパワーを分配するための、または前記
プロダクト・チップをテストするためのテスタ・チップ
を有するテスタ・チップ側とを有する第２のボードとを
含み、 ｂ）電源から前記テスト・ヘッドを通じて、前記プロダ
クト・チップの前記パワー・パッドにパワーを供給する
ステップと、 ｃ）前記テスト・ヘッドを通じて、前記プロダクト・ウ
エハ上の前記複数のプロダクト・チップをテストまたは
バーンインするステップとを含む、方法。 （１５）プロダクト・ウエハ上の集積回路プロダクト・
チップをバーンインする方法であって、 ａ）前記プロダクト・ウエハ上の前記プロダクト・チッ
プのパッドを、テスト・ヘッドに接触させるステップで
あって、前記テスト・ヘッドが、プローブが実装される
プローブ側と、テスタ・チップが実装されるテスタ・チ
ップ側とを有し、前記テスタ・チップが前記プローブに
電気的に接続されるものにおいて、前記プロダクト・ウ
エハ上の前記集積回路プロダクト・チップが約１４０℃
の温度の間に、前記プローブが前記プロダクト・チップ
に接触し、前記プロダクト・チップが前記約１４０℃の
温度の間に、前記テスト・ヘッドが前記テスタ・チップ
を１００℃以下の温度に保つように構成され、 ｂ）電源から前記テスト・ヘッドを通じて、前記プロダ
クト・チップのパワー・パッドにパワーを供給するステ
ップと、 ｃ）前記テスト・ヘッドを通じて、前記プロダクト・ウ
エハ上の前記複数のプロダクト・チップをバーンインす
るステップとを含む、方法。 （１６）所与の直径を有する半導体ウエハをテストする
テスト構造であって、前記ウエハ直径よりも大きなチャ
ック寸法を有するチャックと、前記ウエハ直径よりも大
きなテスト・ヘッド寸法を有するテスト・ヘッドと、前
記ウエハを前記チャックにクランプする手段と、前記チ
ャックと前記テスト・ヘッドとの間の真空を密封するシ
ールとを含む、構造。 （１７）半導体ウエハをテストするためのテスタであっ
て、前記ウエハ上の複数のチップに同時に接触し、テス
トするプローブを有するテスト・ヘッドを含み、被テス
ト・チップ間の前記チップがテストされないようなパタ
ーンに前記プローブが配列される、テスタ。 （１８）前記パターンが複数のストライプを含む、前記
（１７）記載のテスタ。 （１９）前記ストライプが三日月状である、前記（１
８）記載のテスタ。 （２０）ステップ送りがもっぱら一方向となるように、
前記プローブが配列される、前記（１７）記載のテス
タ。 （２１）半導体ウエハをテストするためのテスタであっ
て、プローブの複数のセットを含み、各プローブ・セッ
トが前記ウエハ上の１チップをテストし、前記プローブ
・セットが三日月状パターンに配列される、テスタ。 （２２）前記プローブ・セットが複数の三日月状パター
ンに配列される、前記（２１）記載のテスタ。 （２３）前記プローブ・セットが異なる凸状を有する三
日月状パターンに配列される、前記（２２）記載のテス
タ。 （２４）前記プローブ・セットが反対方向を向く三日月
状パターンに配列される、前記（２２）記載のテスタ。 （２５）前記ウエハがチップの行を有し、第１のチップ
が前記ウエハのエッジに隣接するあらゆる行内に存在
し、前記三日月状パターンがあらゆる行内の前記第１の
チップを含む、前記（２１）記載のテスタ。
【図面の簡単な説明】
【図１】テストのために位置決めされた本発明のテスト
・ヘッド及びウエハの拡大斜視図である。
【図２】図１に示されるテスト・ヘッドのパーツの断面
図である。
【図３】配列を表す厚膜バイアのプロダクト特有でない
レイアウトを含む領域を示す、専用ボードのベースの底
面の平面図であり、Ｘ及びＹのピッチは等しい。
【図４】専用ボードのエッジ付近の１つのタイルのエッ
ジ部分を示す、図３の厚膜バイアのレイアウトの拡大図
である。
【図５】４つのタイルの交差領域を示す、図４の厚膜バ
イアのレイアウトの拡大図である。
【図６】プロダクト・ウエハ上のプロダクト・チップの
アレイとの接触のための、専用のウエハ・コンタクト・
プローブとパッドとの専用の薄膜配線を示す、専用ボー
ドの底面の平面図である。
【図７】４つのタイルの交差領域を示す、図６の専用の
薄膜配線の拡大図である。
【図８】特定のプロダクト・ウエハ用に適合化されたプ
ローブ・コンタクト・パッド及びウエハ・コンタクト・
プローブの構成を示す、専用ボードの底面の平面図であ
る。
【図９】４つのタイルの交差領域を示す、図８のプロー
ブ・コンタクト・パッド及びウエハ・コンタクト・プロ
ーブの拡大図である。
【図１０】図５の厚膜、図７の専用の薄膜配線及び図９
のプローブ・コンタクト・パッド及びプローブのオーバ
レイであり、バイアからプローブへの専用の接続を示す
図である。
【図１１】ボード間接続用のコンタクトのアレイ及びデ
カップリング・コンデンサを示す、専用ボードの上面の
平面図である。
【図１２】ボード間接続用のコンタクトのアレイ及びパ
ワー・バス・タブを示す、キャリア・ボードの底面の平
面図である。
【図１３】テスタ・チップのアレイ、各テスタ・チップ
周辺のデカップリング・コンデンサ、パワー・バス・タ
ブ、及びキャリア・ボードへのＩ／Ｏ接続用のピンを示
す、キャリア・ボードの上面の平面図である。
【図１４】キャリア・ボードが標準のＰＣボード材料か
ら成り、ドータ・カードを分布された、本発明の代替実
施例のテスト・ヘッドの拡大斜視図である。
【図１５】ボード間接続用に使用されるピンの正面図で
ある。
【図１６】ボード間接続用に使用されるピンの別の側面
図である。
【図１７】図１５乃至図１６のピンのための相互接続ハ
ウジングの平面図である。
【図１８】プロダクト・チップの交互の行をテストする
ために分布された、本発明のテスト・ヘッドによるプロ
ダクト・ウエハのテストを示す図である。
【図１９】プロダクト・チップの交互の行をテストする
ために分布された、本発明のテスト・ヘッドによるプロ
ダクト・ウエハのテストを示す図である。
【図２０】気圧の増大により、真空チャックが保持する
プロダクト・ウエハをテスト・ヘッドに接続する、プロ
ダクト・ウエハと本発明のテスト・ヘッドとの接触を示
す図である。
【図２１】気圧の増大により、真空チャックが保持する
プロダクト・ウエハをテスト・ヘッドに接続する、プロ
ダクト・ウエハと本発明のテスト・ヘッドとの接触を示
す図である。
【図２２】図２０乃至図２１において、気圧の増大によ
り、真空チャックが保持するプロダクト・ウエハをテス
ト・ヘッドに接続し、別途プロダクト・ウエハとチャッ
クとの真空接続を提供するとき、プロダクト・ウエハの
ステップ送りによりテスト・ヘッドをプロダクト・ウエ
ハと接触させる図である。
【図２３】図２０乃至図２１において、気圧の増大によ
り、真空チャックが保持するプロダクト・ウエハをテス
ト・ヘッドに接続し、別途プロダクト・ウエハとチャッ
クとの真空接続を提供するとき、プロダクト・ウエハの
ステップ送りによりテスト・ヘッドをプロダクト・ウエ
ハと接触させる図である。
【図２４】プローブが三日月状のストライプに配列され
る場合の、プローブとプロダクト・ウエハとの接触を示
す図である。
【図２５】プローブが直線状のストライプに配列される
場合の、プローブとプロダクト・ウエハとの接触を示す
図である。
【符号の説明】
２０、２０' テスト・ヘッド ２２ 専用ボード ２４、２４' キャリア・ボード ２６ プロダクト・ウエハ ２８ テスタ・チップ ２８' ドータ・カード ３０ プロダクト・チップ ３０ａ、３０ｂ プロダクト・チップのコンタクト列 ４０ ベース ４２ 薄膜層（薄膜配線レベル） ４４ ウエハ・コンタクト・プローブ ４８ バイア ５０ ベース底面 ５２ 配線パターン ５４ プローブ・コンタクト・パッド ６０、７０ タイル ６２ａ、６２ｂ コンタクト・パッド ６３ 専用ボード上面 ６４、７４ デカップリング・コンデンサ ６５ キャリア・ボード底面 ７０ キャリア・ボード上面 ７２ 信号ピン ７５ パワー・タブ ７６ 相互接続ピン ７８ 相互接続ハウジング ８０ フレーム ８２ 曲率半径 ８４ スロット ８６ 真空チャック ８８ 真空溝 ９０ ウエハ抑え真空ポート ９２ Ｏリング・シール ９４ プローブ・システム真空ポート ９６ Ｘ−Ｙ−Ｚ−θステッパ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 トーマス・ダブリュ・バチェルダー アメリカ合衆国05488、バーモント州ス ワントン、グランド・アベニュー 118 (72)発明者 デニス・アール・バリンジャー アメリカ合衆国12589、ニューヨーク州 ウォーキル、ニュー・ハーレイ・ロード 478 (72)発明者 デニス・アール・コンチ アメリカ合衆国05452、バーモント州エ セックス・ジャンクション、ロツンダ・ アベニュー 11 (72)発明者 ジェームス・エム・クラフツ アメリカ合衆国05674、バーモント州ウ ォーレン、プランクトン・ロード（番地 なし) (72)発明者 デビッド・エル・ガーデル アメリカ合衆国05454、バーモント州フ ェアファックス、リチャーズ・ロード 51 (72)発明者 マーク・アール・ラフォース アメリカ合衆国05452、バーモント州エ セックス・ジャンクション、ブルースタ ーン・ロード １ (72)発明者 チャールズ・エイチ・ペリー アメリカ合衆国12603、ニューヨーク州 ポキプシ、スパイ・ヒル・ロード 14 (72)発明者 ドクター・ロジャー・アール・スクミッ ド アメリカ合衆国12601、ニューヨーク州 ポキプシ、ルッカーマン・アベニュー 44 (72)発明者 ジョセフ・ジェイ・バン・ホーン アメリカ合衆国05489、バーモント州ア ンダーヒル、ベアタウン・ロード 51 (72)発明者 ウェイド・エイチ・ホワイト アメリカ合衆国12538、ニューヨーク州 ハイド・パーク、リスター・ドライブ ６ (56)参考文献 特開 平７−66252（ＪＰ，Ａ) 特開 平７−50325（ＪＰ，Ａ) 特開 平７−201935（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/66

Claims (11)

    (57)【特許請求の範囲】
  1. 【請求項１】円形状プロダクト・ウエハに行列状に配置
    されたプロダクト・チップをテストする方法であって、 （ａ）上記円形状プロダクト・ウエハのチップのうち、
    上記円形状プロダクト・ウエハの左半分のエッジに沿っ
    て順次配置された複数のチップをテストする三日月状プ
    ローブ配列、及び該三日月状プローブ配列から所定の数
    のチップ分の距離だけ離された三日月状プローブ配列を
    含む複数の三日月状プローブ配列を有するテスト・ヘッ
    ドを上記円形状プロダクト・ウエハの上記チップに位置
    決めして同時にテストする工程と、 （ｂ）上記プロダクト・ウエハをステップ送りして、上
    記ステップ（ａ）においてテストしたチップにそれぞれ
    隣接するチップを同時にテストする工程とを含む、円形
    状プロダクト・ウエハのプロダクト・チップをテストす
    る方法。
  2. 【請求項２】上記円形状プロダクト・ウエハのエッジに
    沿って順次配置された複数のチップは、上記行のチップ
    のうち上記エッジに隣接するチップであることを特徴と
    する請求項１に記載のプロダクト・ウエハのプロダクト
    ・チップをテストする方法。
  3. 【請求項３】円形状プロダクト・ウエハに行列状に配置
    されたプロダクト・チップをテストするテスト・ヘッド
    であって、 上記円形状プロダクト・ウエハのチップのうち、上記円
    形状プロダクト・ウエハの左半分のエッジに沿って順次
    配置された複数のチップをテストする三日月状プローブ
    配列、及び該三日月状プローブ配列から所定の数のチッ
    プ分の距離だけ離された三日月状プローブ配列を含む複
    数の三日月状プローブ配列を有することを特徴とする円
    形状プロダクト・ウエハのプロダクト・チップをテスト
    するテスト・ヘッド。
  4. 【請求項４】上記円形状プロダクト・ウエハのエッジに
    沿って順次配置された上記複数のチップは、上記行のチ
    ップのうち上記エッジに隣接するチップであることを特
    徴とする請求項３に記載のテスト・ヘッド。
  5. 【請求項５】円形状プロダクト・ウエハに行列状に配置
    されたプロダクト・チップをテストする装置であって、 上記円形状プロダクト・ウエハのチップのうち、上記円
    形状プロダクト・ウエハの左半分のエッジに沿って順次
    配置された複数のチップをテストする三日月状プローブ
    配列、及び該三日月状プローブ配列から所定の数のチッ
    プ分の距離だけ離された三日月状プローブ配列を含む複
    数の三日月状プローブ配列を有することを特徴とする円
    形状プロダクト・ウエハのプロダクト・チップをテスト
    するテスト・ヘッドと、 上記プロダクト・ウエハを保持するチャックと、 該チャックをステップ送りするステッパとを備える、円
    形状プロダクト・ウエハのプロダクト・チップをテスト
    する装置。
  6. 【請求項６】上記円形状プロダクト・ウエハのエッジに
    沿って順次配置された上記複数のチップは、上記行のチ
    ップのうち上記エッジに隣接するチップであることを特
    徴とする請求項５に記載のテストする装置。
  7. 【請求項７】円形状プロダクト・ウエハに行列状に配置
    されたプロダクト・チップをバーンインしてテストする
    テスト・ヘッドであって、 上記円形状プロダクト・ウエハのチップのうち、上記円
    形状プロダクト・ウエハの左半分のエッジに沿って順次
    配置された複数のチップをテストする三日月状プローブ
    配列、及び該三日月状プローブ配列から所定の数のチッ
    プ分の距離だけ離された三日月状プローブ配列を含む複
    数の三日月状プローブ配列を一方の側に有し、コンタク
    トを他方の側に有する第１のボードと、 テスタ・チップを一方の側に搭載し、コンタクトを他方
    の側に有する第２のボードと、 上記第１のボードと上記第２のボードとの間に配置され
    た熱抵抗手段とを備える、円形状プロダクト・ウエハの
    プロダクト・チップをバーンインしてテストするテスト
    ・ヘッド。
  8. 【請求項８】上記円形状プロダクト・ウエハのエッジに
    沿って順次配置された上記複数のチップは、上記行のチ
    ップのうち上記エッジに隣接するチップであることを特
    徴とする請求項７に記載のテスト・ヘッド。
  9. 【請求項９】上記熱抵抗手段は、上記第１のボードと上
    記第２のボードとの間に配置された相互接続用のインタ
    ーポーザであって、上記第１のボードのコンタクトと上
    記第２のボードのコンタクトとを相互接続する相互接続
    ピンを支持するハウジングと、該ハウジングがはめ込ま
    れたフレームとを有し、上記プロダクト・ウエハのバー
    ン・インの間に生じる熱が、上記第２のボードに伝わる
    のを妨げる熱抵抗として働くことを特徴とする請求項７
    に記載のテスト・ヘッド。
  10. 【請求項１０】上記第１のボードが、上記プロダクト・
    ウエハの熱膨張率にマッチングする熱膨張率を有する材
    料で形成されていることを特徴とする請求項９に記載の
    テスト・ヘッド。
  11. 【請求項１１】上記第１のボードのコンタクトのうちの
    パワー・コンタクトとグラウンド・コンタクトとの間
    に、デカップリング・コンデンサが接続され、該デカッ
    プリング・コンデンサが上記第１のボードに形成されて
    いることを特徴とする請求項１０に記載のテスト・ヘッ
    ド。
JP36136198A 1997-12-29 1998-12-18 プロダクト・チップをテストする方法、テスト・ヘッド及びテスト装置 Expired - Fee Related JP3188876B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US99891397A 1997-12-29 1997-12-29
US08/998913 1997-12-29

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2000305671A Division JP3347131B2 (ja) 1997-12-29 2000-10-05 プロダクト・ウエハをテストする方法及び装置
JP2001107697A Division JP2001358187A (ja) 1997-12-29 2001-04-05 テスタ

Publications (2)

Publication Number Publication Date
JPH11251383A JPH11251383A (ja) 1999-09-17
JP3188876B2 true JP3188876B2 (ja) 2001-07-16

Family

ID=25545661

Family Applications (3)

Application Number Title Priority Date Filing Date
JP36136198A Expired - Fee Related JP3188876B2 (ja) 1997-12-29 1998-12-18 プロダクト・チップをテストする方法、テスト・ヘッド及びテスト装置
JP2000305671A Expired - Fee Related JP3347131B2 (ja) 1997-12-29 2000-10-05 プロダクト・ウエハをテストする方法及び装置
JP2001107697A Pending JP2001358187A (ja) 1997-12-29 2001-04-05 テスタ

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2000305671A Expired - Fee Related JP3347131B2 (ja) 1997-12-29 2000-10-05 プロダクト・ウエハをテストする方法及び装置
JP2001107697A Pending JP2001358187A (ja) 1997-12-29 2001-04-05 テスタ

Country Status (3)

Country Link
US (1) US6275051B1 (ja)
JP (3) JP3188876B2 (ja)
TW (1) TW405196B (ja)

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6525555B1 (en) * 1993-11-16 2003-02-25 Formfactor, Inc. Wafer-level burn-in and test
US20020053734A1 (en) * 1993-11-16 2002-05-09 Formfactor, Inc. Probe card assembly and kit, and methods of making same
US20100065963A1 (en) 1995-05-26 2010-03-18 Formfactor, Inc. Method of wirebonding that utilizes a gas flow within a capillary from which a wire is played out
US6201402B1 (en) 1997-04-08 2001-03-13 Celadon Systems, Inc. Probe tile and platform for large area wafer probing
US6586954B2 (en) * 1998-02-10 2003-07-01 Celadon Systems, Inc. Probe tile for probing semiconductor wafer
US6548907B1 (en) * 1998-04-28 2003-04-15 Fujitsu Limited Semiconductor device having a matrix array of contacts and a fabrication process thereof
JP2001091540A (ja) * 1999-09-27 2001-04-06 Hitachi Ltd プローブ構造体
US6392428B1 (en) * 1999-11-16 2002-05-21 Eaglestone Partners I, Llc Wafer level interposer
US6476629B1 (en) * 2000-02-23 2002-11-05 Micron Technology, Inc. In-tray burn-in board for testing integrated circuit devices in situ on processing trays
US7262611B2 (en) * 2000-03-17 2007-08-28 Formfactor, Inc. Apparatuses and methods for planarizing a semiconductor contactor
US6537831B1 (en) 2000-07-31 2003-03-25 Eaglestone Partners I, Llc Method for selecting components for a matched set using a multi wafer interposer
US6812048B1 (en) 2000-07-31 2004-11-02 Eaglestone Partners I, Llc Method for manufacturing a wafer-interposer assembly
US6483330B1 (en) * 2000-09-11 2002-11-19 Eaglestone Partners I, Llc Method for selecting components for a matched set using wafer interposers
US6815712B1 (en) 2000-10-02 2004-11-09 Eaglestone Partners I, Llc Method for selecting components for a matched set from a wafer-interposer assembly
JP2002110751A (ja) * 2000-10-03 2002-04-12 Hitachi Ltd 半導体集積回路装置の検査装置および製造方法
US6828810B2 (en) * 2000-10-03 2004-12-07 Renesas Technology Corp. Semiconductor device testing apparatus and method for manufacturing the same
US6686657B1 (en) * 2000-11-07 2004-02-03 Eaglestone Partners I, Llc Interposer for improved handling of semiconductor wafers and method of use of same
US6830940B1 (en) * 2000-11-16 2004-12-14 Optical Communication Products, Inc. Method and apparatus for performing whole wafer burn-in
US6529022B2 (en) * 2000-12-15 2003-03-04 Eaglestone Pareners I, Llc Wafer testing interposer for a conventional package
US6673653B2 (en) 2001-02-23 2004-01-06 Eaglestone Partners I, Llc Wafer-interposer using a ceramic substrate
US6729019B2 (en) * 2001-07-11 2004-05-04 Formfactor, Inc. Method of manufacturing a probe card
JP2004534957A (ja) * 2001-07-11 2004-11-18 フォームファクター，インコーポレイテッド プローブ・カードの製造方法
JP2003107131A (ja) * 2001-09-28 2003-04-09 Mitsubishi Electric Corp 半導体検査装置及び半導体検査方法
TWI318300B (en) * 2002-06-28 2009-12-11 Celadon Systems Inc Shielded probe apparatus for probing semiconductor wafer
US20040012405A1 (en) * 2002-07-19 2004-01-22 Chipmos Technologies (Bermuda) Ltd. Probe card with full wafer contact configuration
JP2004233155A (ja) * 2003-01-29 2004-08-19 Fujitsu Ltd プローブカードおよび半導体チップの検査方法
US6842022B2 (en) 2002-09-20 2005-01-11 Agilent Technologies, Inc. System and method for heterogeneous multi-site testing
US6975128B1 (en) 2003-03-28 2005-12-13 Celadon Systems, Inc. Electrical, high temperature test probe with conductive driven guard
TWI239685B (en) * 2003-05-13 2005-09-11 Jsr Corp Flaky probe, its manufacturing method and its application
US7071012B2 (en) * 2003-07-05 2006-07-04 Micron Technology, Inc. Methods relating to the reconstruction of semiconductor wafers for wafer-level processing
JP4118223B2 (ja) 2003-10-27 2008-07-16 日本圧着端子製造株式会社 Ｚｉｆコネクタ及びこれを用いた半導体試験装置
US7394161B2 (en) * 2003-12-08 2008-07-01 Megica Corporation Chip structure with pads having bumps or wirebonded wires formed thereover or used to be tested thereto
US6974249B1 (en) * 2004-03-17 2005-12-13 The United States Of America As Represented By The Secretary Of The Air Force Thermal history sensor
US8581610B2 (en) * 2004-04-21 2013-11-12 Charles A Miller Method of designing an application specific probe card test system
US7301326B1 (en) * 2004-07-13 2007-11-27 Intest Corporation Modular interface
JP4535494B2 (ja) * 2004-10-20 2010-09-01 ルネサスエレクトロニクス株式会社 薄膜プローブシートの製造方法および半導体チップの検査方法
JP4695447B2 (ja) * 2005-06-23 2011-06-08 株式会社日本マイクロニクス プローブ組立体およびこれを用いた電気的接続装置
KR100674440B1 (ko) * 2005-08-12 2007-01-25 주식회사 파이컴 프로브 카드 제조 방법 및 장치
US7733106B2 (en) * 2005-09-19 2010-06-08 Formfactor, Inc. Apparatus and method of testing singulated dies
US7382143B2 (en) * 2006-05-18 2008-06-03 Centipede Systems, Inc. Wafer probe interconnect system
JP5024861B2 (ja) * 2006-08-01 2012-09-12 日本電子材料株式会社 プローブカード
US7443180B2 (en) * 2006-12-06 2008-10-28 International Business Machines Corporation On-chip probing apparatus
JP4850284B2 (ja) * 2007-03-28 2012-01-11 富士通セミコンダクター株式会社 半導体装置の試験装置
US7728609B2 (en) * 2007-05-25 2010-06-01 Celadon Systems, Inc. Replaceable probe apparatus for probing semiconductor wafer
JP2009031192A (ja) * 2007-07-30 2009-02-12 Japan Electronic Materials Corp プローブカードおよびプローブカードの製造方法
US7442045B1 (en) 2007-08-17 2008-10-28 Centipede Systems, Inc. Miniature electrical ball and tube socket with self-capturing multiple-contact-point coupling
US7888955B2 (en) * 2007-09-25 2011-02-15 Formfactor, Inc. Method and apparatus for testing devices using serially controlled resources
US7977959B2 (en) 2007-09-27 2011-07-12 Formfactor, Inc. Method and apparatus for testing devices using serially controlled intelligent switches
JP2009099630A (ja) * 2007-10-12 2009-05-07 Japan Electronic Materials Corp 半導体検査装置
JP4542587B2 (ja) * 2008-02-04 2010-09-15 日本特殊陶業株式会社 電子部品検査装置用配線基板
US20090224793A1 (en) * 2008-03-07 2009-09-10 Formfactor, Inc. Method And Apparatus For Designing A Custom Test System
US8122309B2 (en) * 2008-03-11 2012-02-21 Formfactor, Inc. Method and apparatus for processing failures during semiconductor device testing
WO2009131100A1 (ja) * 2008-04-21 2009-10-29 日本発條株式会社 プローブカード
US7893701B2 (en) * 2008-05-05 2011-02-22 Formfactor, Inc. Method and apparatus for enhanced probe card architecture
US8095841B2 (en) 2008-08-19 2012-01-10 Formfactor, Inc. Method and apparatus for testing semiconductor devices with autonomous expected value generation
US7944225B2 (en) * 2008-09-26 2011-05-17 Formfactor, Inc. Method and apparatus for providing a tester integrated circuit for testing a semiconductor device under test
JP4398513B1 (ja) * 2009-04-28 2010-01-13 株式会社アドバンテスト 配線基板ユニットおよび試験装置
JP5530124B2 (ja) 2009-07-03 2014-06-25 株式会社日本マイクロニクス 集積回路の試験装置
US8400176B2 (en) * 2009-08-18 2013-03-19 Formfactor, Inc. Wafer level contactor
JP2011089891A (ja) * 2009-10-22 2011-05-06 Micronics Japan Co Ltd 電気的接続装置及びこれを用いる試験装置
US8564322B2 (en) * 2009-12-21 2013-10-22 International Business Machines Corporation Receiver signal probing using a shared probe point
US8476538B2 (en) * 2010-03-08 2013-07-02 Formfactor, Inc. Wiring substrate with customization layers
JP5232193B2 (ja) * 2010-05-12 2013-07-10 日本特殊陶業株式会社 電子部品検査装置用配線基板
JP6980996B2 (ja) * 2016-10-27 2021-12-15 ウシオ電機株式会社 半導体レーザ素子の製造方法、チップオンサブマウント素子、および半導体レーザ素子
JP6575557B2 (ja) * 2017-04-07 2019-09-18 トヨタ自動車株式会社 全固体電池及び全固体電池の製造方法
JP7209938B2 (ja) * 2018-02-27 2023-01-23 株式会社東京精密 プローバ
KR102107101B1 (ko) * 2018-03-26 2020-05-12 영남대학교 산학협력단 마이크로 엘이디 검증용 기판과, 이의 제작 방법 및 이를 이용한 마이크로 엘이디 검증 방법
CN111273155A (zh) * 2020-02-13 2020-06-12 佛山普瑞威尔科技有限公司 一种芯片烧录检测方法、***和计算机可读存储介质
CN115629299B (zh) * 2022-12-19 2023-03-17 柯泰光芯(常州)测试技术有限公司 一种实现隔离开尔文测试的半导体芯片测试方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4783719A (en) * 1987-01-20 1988-11-08 Hughes Aircraft Company Test connector for electrical devices
KR970010656B1 (ko) * 1992-09-01 1997-06-30 마쯔시다 덴기 산교 가부시끼가이샤 반도체 테스트 장치, 반도체 테스트 회로칩 및 프로브 카드
JP2976322B2 (ja) 1993-08-03 1999-11-10 東京エレクトロン株式会社 プローブ装置
US5570032A (en) 1993-08-17 1996-10-29 Micron Technology, Inc. Wafer scale burn-in apparatus and process
JPH0766252A (ja) 1993-08-25 1995-03-10 Tokyo Electron Ltd プローブカード
KR0140034B1 (ko) * 1993-12-16 1998-07-15 모리시다 요이치 반도체 웨이퍼 수납기, 반도체 웨이퍼의 검사용 집적회로 단자와 프로브 단자와의 접속방법 및 그 장치, 반도체 집적회로의 검사방법, 프로브카드 및 그 제조방법
JP2764854B2 (ja) 1993-12-28 1998-06-11 株式会社日本マイクロニクス プローブカード及び検査方法
US5966021A (en) * 1996-04-03 1999-10-12 Pycon, Inc. Apparatus for testing an integrated circuit in an oven during burn-in

Also Published As

Publication number Publication date
US6275051B1 (en) 2001-08-14
JP2001358187A (ja) 2001-12-26
TW405196B (en) 2000-09-11
JP3347131B2 (ja) 2002-11-20
JPH11251383A (ja) 1999-09-17
JP2001168156A (ja) 2001-06-22

Similar Documents

Publication Publication Date Title
JP3188876B2 (ja) プロダクト・チップをテストする方法、テスト・ヘッド及びテスト装置
US5929651A (en) Semiconductor wafer test and burn-in
US5283107A (en) Modular multilayer interwiring structure
US6020745A (en) Method of batch testing surface mount devices using a substrate edge connector
US5014161A (en) System for detachably mounting semiconductors on conductor substrate
US5036380A (en) Burn-in pads for tab interconnects
US5923181A (en) Methods and apparatus for burn-in stressing and simultaneous testing of semiconductor device chips in a multichip module
US20060006892A1 (en) Flexible test head internal interface
JPH07297243A (ja) プローブ・カード・アセンブリ
JPH06103730B2 (ja) 高密度超小形電子モジュ−ル
EP0245179B1 (en) System for detachably mounting semiconductors on conductor substrate.
US20010050567A1 (en) Segmented architecture for wafer test & burn-in
US20040135594A1 (en) Compliant interposer assembly for wafer test and "burn-in" operations
US20040075455A1 (en) Mosaic decal probe
CA1303752C (en) Burn-in pads for tab interconnect structures
JPH0989981A (ja) チップキャリア
US20240118315A1 (en) Cryogenic probe card
JPH11121553A (ja) ウェハ一括型測定検査のためプローブカードおよびそのプローブカードを用いた半導体装置の検査方法
TW202319756A (zh) 探針卡
US20020189089A1 (en) Mounting electrical devices to circuit boards
JPH11160358A (ja) プローブ装置
JPH10246752A (ja) 半導体チップに接続するための装置
JP2001228174A (ja) プローブシートの製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees