TWI411052B - 撓性板上覆晶應用之可撓性電路基板 - Google Patents

撓性板上覆晶應用之可撓性電路基板 Download PDF

Info

Publication number
TWI411052B
TWI411052B TW095142149A TW95142149A TWI411052B TW I411052 B TWI411052 B TW I411052B TW 095142149 A TW095142149 A TW 095142149A TW 95142149 A TW95142149 A TW 95142149A TW I411052 B TWI411052 B TW I411052B
Authority
TW
Taiwan
Prior art keywords
circuit substrate
mounting pad
dielectric layer
circuit
flip chip
Prior art date
Application number
TW095142149A
Other languages
English (en)
Other versions
TW200805525A (en
Inventor
Charles Cohn
Original Assignee
Agere Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agere Systems Inc filed Critical Agere Systems Inc
Publication of TW200805525A publication Critical patent/TW200805525A/zh
Application granted granted Critical
Publication of TWI411052B publication Critical patent/TWI411052B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09881—Coating only between conductors, i.e. flush with the conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/016—Temporary inorganic, non-metallic carrier, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0376—Etching temporary metallic carrier substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/202—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using self-supporting metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

撓性板上覆晶應用之可撓性電路基板
本發明係關於積體電路晶片之電路基板，本發明之具體實施例提供用於撓性板上覆晶應用之改良式可撓性電路基板。
直接晶片附著(DCA)指一種半導體組裝技術，其中一積體電路晶片係直接安裝於其之最後電路基板上並電連接至其之最後電路基板，而不用經歷傳統組裝與封裝。有利地，在DCA中消除習知的裝置封裝可簡化製程並減少該積體電路晶片於該最後電路基板上會佔據的空間。由於該積體電路晶片與該電路基板間之較短互連路徑，而亦會改善效能。
覆晶附著至一可撓性電路基板(撓性板上覆晶(FCoF))係DCA之一種變化，其係逐漸發展成電子裝置之部分種類之構造的主流程序。一覆晶包含一積體電路晶片，其具有附著至該晶片之焊墊的多個導電焊塊。於FCoF中。此等焊塊係直接附著至一可撓性電路基板。該可撓性電路基板(依次)包含銅電線路，其可用以使該覆晶以一種類似於習知剛性印刷電路板之方式與其他電子組件連接在一起。可撓性電路基板係延伸地用於其中需要其之可折彎與彎曲成可撓性形狀之獨特能力的應用。可撓性電路基板例如係用於筆記型電腦、硬碟機、PCMCIA(個人電腦記憶卡國際協會)連接器、攜行電腦塢、指向裝置、光碟唱機與行動電話。
將一覆晶安裝於一可撓性電路基板上涉及將該覆晶上之焊塊附著至併入該可撓性電路基板之銅電線路。於一可撓性電路基板中，此等銅電線路一般係以聚合物覆蓋層之部分種類(通常稱為「焊料遮罩」)來加以覆蓋。據此，於該聚合物覆蓋層中產生開口以產生附著區，進而使該覆晶上之焊塊能夠接近下方的銅電線路。隨後運用一高溫回焊程序以使該等焊塊永久附著至該等銅電線路。接著，一非導電性側填滿材料係分配至該覆晶與該可撓性電路基板之間的區域中。該側填滿材料會保護該等焊塊免受濕氣與其他環境危害物的侵害；對該裝配件提供額外機械強度；以及補償該覆晶與該可撓性電路基板間的熱膨脹差異。
由於該側填滿材料具有許多功能，該側填滿材料最好能完全且均勻地填充該覆晶與該可撓性電路基板間的區域。此需要精確地控制覆晶與可撓性電路基板間的距離(「平衡距離」)。不幸地，在習知的FCoF應用中，此平衡距離係受許多因素所影響，包括該可撓性電路基板上之附著區的尺寸、該聚合物覆蓋層(即，焊料遮罩)的厚度、焊塊合金之延展性與該等焊塊之回焊剖面。例如，若在該可撓性電路基板上曝露一大的附著區，則座落於該區之焊塊在該高溫回焊程序期間將具有沿該等曝露之銅電線路而蜷縮的趨勢。此使得該平衡距離會縮小，並危及於該覆晶與該可撓性電路基板間一完全且均勻之側填滿材料層的應用。
因此，需要一種用於FCoF應用之改良式可撓性電路基板，其可在該覆晶與該可撓性電路基板間促進一與習知可撓性電路基板相比之下較大且較均勻之平衡距離。
本發明藉由提供一種用於FCoF應用之改良式可撓性電路基板來滿足上文所指明的需求。此電路基板之具體實施例運用實質上與該可撓性電路基板之表面齊平的安裝襯墊。以此方式，優點係在該可撓性電路基板與一所附著之覆晶間產生一與習知可撓性電路基板相比之下較大且較均勻之平衡距離。
根據本發明之一態樣，一種用於附著至一積體電路晶片之電路基板包含一電線路、一安裝襯墊與一介電層。該安裝襯墊具有一第一表面、一或多個側壁與一第二表面。該第一表面係附著至該電線路。依次地，該介電層實質上會覆蓋該安裝襯墊之一或多個側壁並具有一實質上與該等安裝襯墊之第二表面共平面的最上部表面。
於一說明性具體實施例中，一電路基板係可撓性且係配置成用於附著至一具有複數個焊塊的覆晶。該電路基板包含複數個電線路與相等數目之安裝襯墊。每一安裝襯墊具有一下表面、一側壁與一上表面。每一安裝襯墊之下表面係附著至一個別電線路。一介電層會覆蓋該等安裝襯墊之側壁並具有一實質上與該等安裝襯墊之上表面共平面的最上部表面。此外，於該等安裝襯墊之上表面上置放安裝襯墊蓋，並使該等安裝襯墊蓋於該介電層之最上部表面稍微突出。
優點係，此電路基板組態會在一覆晶附著至該電路基板時使該等安裝襯墊蓋能夠侷限該覆晶之焊塊。此侷限會限制該等焊塊的崩潰。因此，在一可於覆晶與電路基板間促進形成一完全且均勻之側填滿材料層的範圍內便可更加輕易維持該覆晶與該電路基板間的平衡距離。一較可靠晶片/基板裝配件從而係在運用具有根據本發明態樣之特徵的電路基板之情況下形成。
本發明之此等與其他特徵及優點將因結合隨附圖式來閱讀下列之詳細說明而變得明白。
本文中將結合示範性電路基板與形成該等示範性電路基板之方法來說明本發明。然而，應瞭解的是本發明並不限於本文中所顯示與說明之特定配置、材料、薄膜層與處理步驟。熟悉此項技術者將明白可對該等說明性具體實施例進行修改。
明確地說，關於處理步驟，應強調的是本文中所提供之說明並不意欲包括成功形成一功能性電路基板所需要的全部處理步驟。而是，為求說明之簡潔而刻意不說明某些習慣上用於形成此類電路基板之處理步驟(例如，清理步驟)。然而，熟悉此項技術者將輕易發現該等在此廣義說明中遭省略的處理步驟。此外，用於製造電路基板之處理步驟的細節可於許多出版物中發現，例如，編者C.A.Harper，電子材料及處理手冊，第三版，McGraw－Hill，2003，其係以提及之方式併入本文。
亦應瞭解的是隨附圖式中所顯示之各層及/或區域並未按比例而繪製。此外，為求說明之簡潔，該等圖式係僅侷限於該等顯示本發明之態樣所必須的說明性電路基板區域。於實際應用中，根據本發明之態樣的電路基板將很可能比該等於本文中所說明之電路基板更大。然而，該等更大之電路基板將仍歸屬本發明之範疇內。
圖1A與1B顯示根據本發明之一說明性具體實施例的電路基板100。圖1A係一平面圖，而圖1B係截取圖1A中所指明之平面的放大斷面圖。該電路基板包含一下部介電層110與一上部介電層120。於此等介電層中併入多個電線路(其全體由電線路130來代表)。安裝襯墊(其全體由安裝襯墊140來代表)係附著至每一電線路的上表面。最後，安裝襯墊蓋(其全體由安裝襯墊蓋150來代表)係附著至每一安裝襯墊的上表面。
基於說明之目的，在由圖1A與1B中所顯示之安裝襯墊140之上表面所界定之一平面中該等安裝襯墊係圓形。因此，每一安裝襯墊具有一單一側壁。然而，此形狀純粹係說明性，且其他安裝襯墊形狀將仍歸屬本發明之範疇內。例如，於一些應用中，可能偏好使用方形的安裝襯墊。此類安裝襯墊將具有四個側壁。方形安裝襯墊(例如)可能較適合一些類型的微影處理設備。
根據本發明之一態樣，圖1A與1B中所顯示之電路基板100係撓性。為成為撓性，該等介電層110、120較佳地包含一聚合物材料，例如(但不限於)聚醯亞胺。於該等安裝襯墊之下區域中的該下部介電層較佳地係約30微米厚，而該上部介電層較佳地係25微米厚。但是，其他厚度可同樣地適合且將為熟悉此項技術者所明白。該等電線路130與安裝襯墊140較佳地包含銅，因為銅的電阻率低。該等電線路與安裝襯墊較佳地具有約25微米之厚度。該等安裝襯墊蓋150較佳地包含沈積於鎳之上的金並具有約5微米的總厚度。鎳可阻止銅在該等銅安裝襯墊與附著至該等安裝襯墊蓋之相對側之特徵間的相互擴散。金可防止鎳遭氧化。
根據本發明之另一態樣，圖1A與1B中所顯示之特有電路基板100係配置成用於附著至一覆晶。但是，應注意，一電路基板並不一定得配置成用於附著至一特定類型之積體電路晶片才屬於本發明之範疇內。覆晶之設計、操作特性與製程將為熟悉此項技術者所熟知。此外，覆晶係詳細地說明於許多已經出版之出版物中，包括1999年CRC出版社編者G.R.Blackwell《電子封裝手冊》，其係以引用方式併入本文。簡言之，如同其他類型之積體電路晶片，覆晶一般係運用習知半導體處理技術而於一半導體晶圓上製造成重複的圖案。形成該等覆晶之後，焊塊係於該等覆晶之頂部附著至焊墊，同時該等覆晶仍包含在該半導體晶圓中。該等覆晶之焊墊係透過該等覆晶之金屬化層級而在該等覆晶內電連接至該半導體電路。一般而言，該等焊塊(依次)包含鉛且亦可包含錫。焊塊可以許多方式多以形成或置放於該等覆晶上，包括蒸鍍、電鍍、印刷、噴射、凸塊與直接置放。
參考圖2A與2B可較佳地瞭解一覆晶對電路基板100的附著。一包含附著至該電路基板100之覆晶210之裝配件200的平面圖係顯示於圖2A中。同一裝配件之放大斷面圖係顯示於圖2B中，其截取圖2A中所指明之平面。該覆晶包含多個焊塊(其全體由焊塊220來代表)。一側填滿材料230會填充該覆晶與該電路基板間的區域。
該覆晶210上之焊塊220係以使該覆晶在其之焊塊朝下的情況下置放於該電路基板之頂部上時焊塊之位置匹配該電路基板100上之安裝襯墊蓋150之位置的方式來加以配置。此配置使每一焊塊能夠直接附著至一相對應的安裝襯墊蓋。該覆晶對該電路基板之實際附著較佳地係由一高溫回焊程序來完成。該高溫回焊程序所利用之溫度取決於該等焊塊所採用之特定焊料合金，並將為熟悉此項技術者所熟知。
應注意的是在將該等焊塊220置放成接觸該等安裝襯墊蓋150之前，該等焊塊及/或安裝襯墊蓋視情況可以一助熔劑材料加以塗布。助熔劑會從欲進行焊接之表面移除氧化作用並防止在焊接程序本身期間之進一步的氧化作用。
一旦達成附著，該側填滿材料230較佳地係應用至該裝配件200。該側填滿材料可沿著該覆晶210之一或二邊緣進行針狀分配。其係藉由毛細管作用引入該覆晶與電路基板100間的區域，隨後並經熱固化以形成一永久的接合。如前述，完全且均勻應用該側填滿材料十分重要，因為該側填滿材料會保護該等焊塊免受濕氣與其他環境危害物的侵害；對該裝配件提供額外機械強度；以及補償該覆晶與該可撓性電路基板間的熱膨脹差異。該側填滿材料較佳地包含一環氧樹脂黏著劑。
根據本發明之一態樣，應注意的是該上部介電層120之最上部表面實質上係與該等安裝襯墊140之上表面共平面。在此配置之情況下，該等安裝襯墊蓋150會稍微突出於該上部介電層的表面之上。此配置具有許多優點。至少一優點依靠在典型高溫回焊程序期間，焊料將延伸(或蜷縮)於金屬表面上(即，「弄濕」該等金屬表面)，但不會延伸於介電質、非金屬表面上的事實。據此，在高溫回焊之後，該覆晶210之焊塊220將傾向於侷限於其個別安裝襯墊蓋之頂部，因為該等安裝襯墊蓋會在該電路基板100之表面上形成分離的金屬島。
在該高溫回焊程序期間將該等焊塊220侷限於該等安裝襯墊蓋150之頂部將在該覆晶附著程序期間限制該等焊塊的崩潰。一給定之焊塊在回焊期間橫向延伸得愈多，則該焊塊之高度將減少得愈多。然而，在精確控制延伸之程度時，如同本文中所說明之具體實施例的情況中，一給定之焊塊在附著期間就高度而言將減少得較少。從而在該電路基板100與該附著之覆晶210間與一習知電路基板相比之下會獲得一較大且較均勻的平衡距離。據此，在一可於覆晶與電路基板間促進形成一完全且均勻之側填滿材料層的範圍內便可更加輕易地維持該平衡距離。因此，一較可靠晶片/基板裝配件係在運用具有根據本發明態樣之特徵的電路基板之情況下形成。
此外，進一步的利益可藉由對該電路基板100添加一或多個散熱器而獲得。圖3顯示具有一添加之散熱器310的裝配件200。該散熱器310係直接附著至該等電線路130中之一者的下表面。該散熱器較佳地包含一具有高導熱性之金屬材料，例如(但不限於)銅、銀、金或鋁。該散熱器較佳地亦具有如鰭般之突出物，其作用以提升從該散熱器至該散熱器周圍之環境空氣的熱對流傳送。
優點係，附著至該散熱器310之電線路130與該電線路之附屬安裝襯墊140會結合以從該覆晶210至該散熱器310形成低熱阻路徑。從而係增強來自該覆晶之熱散逸。此外，甚至更大的熱散逸增強可藉由運用多個如同圖3中所顯示之散熱器，或藉由運用一毗鄰於附著至相同電位之一個以上安裝襯墊之電線路的較大散熱器而獲得。附著至一個以上安裝襯墊之電線路通常係用於習知電路基板，例如接地匯流條。
現參考圖4A至4I說明一種形成該電路基板100的說明性方法。首先，一電線路層130L(較佳地包含銅)係運用一黏著劑而暫時附著至一剛性支撐板420，並產生圖4A中所顯示的裝配件。該剛性支撐板在該初始處理步驟期間作用以支撐該裝配件。於此處理時間點，該電線路層可視情況(例如)若該電線路層係由銅形成則藉由運用包含氫氣酸之溶液來加以化學粗糙化。該電線路層之粗糙化將提升稍後所沈積之層的黏著力。
接著，該等安裝襯墊140係藉由一圖案電鍍程序來形成。首先，於圖4A裝配件上沈積一第一光阻層430。該第一光阻層較佳地包含一適當的乾膜光聚合物，例如市面上可獲得之杜邦(DuPont)印刷電路材料(美國北卡羅來納州的三角研究園區)。該第一光阻層之厚度較佳地係等於該等安裝襯墊之所需厚度(例如，25微米)。該等安裝襯墊之負影像隨後係藉由習知的曝光與顯影技術而形成於該第一光阻層中。該結果裝配件係顯示於圖4B中。接著，安裝襯墊材料(較佳地包含銅)係電鍍至圖4B裝配件上。該安裝襯墊材料僅沈積於該電線路層130L之曝露部分上。從而，形成安裝襯墊140，如同圖4C中所顯示。
在形成該等安裝襯墊140之後，剝除該第一光阻層430，並產生圖4D中所顯示之裝配件。接著，於該裝配件之表面上形成該上部介電層120。形成該上部介電層較佳地係藉由一熱塑性聚合物積層(例如，聚醯亞胺)之真空輔助積層法。此種聚合物積層在市面上可從(例如)Rogers股份有限公司(美國康乃迪克州的Rogers)獲得。此等類型之聚合物積層的積層法包含運用一液壓機對欲積層之裝配件施加壓力。該液壓機具有二個加熱壓板，其在施加壓力時橫跨該裝配件使熱均勻分佈。於真空輔助積層法中，該等壓板係密封於真空環境中。藉助於真空，在積層法程序期間所需之壓力便較少，且實際上在該聚合物積層與其上將有所附著之基板間沒有捕捉任何的空氣。該聚合物積層隨後係加以固化，而沈積於該等安裝襯墊之上表面上之該聚合物積層的任何殘餘物係藉由習知基於過錳酸鹼除污程序來加以移除。該結果裝配件係顯示於圖4E中。此時，該暫時性剛性支撐板420不再需要繼續進行處理，而可加以移除。
接著，於該電線路層130L之下表面上沈積一第二光阻層440。如同於該第一光阻層430之情況中，該第二光阻層較佳地包含一適當的乾膜光聚合物。在該第二光阻層就適當位置的情況下，該裝配件係曝露於一電鍍處理以在該等安裝襯墊140之上表面上沈積該安裝襯墊蓋150，並且較佳地包含於鎳上所沈積的金。該結果裝配件係顯示於圖4F中。
接著，該等電線路130之正影像係藉由習知的曝光與顯影技術而圖案化至該第二光阻層440中。該結果裝配件係顯示於圖4G中。在該圖案化第二光阻層就適當位置的情況下，該裝配件隨後係曝露於一濕式化學蝕刻劑，其作用以蝕刻該電線路層130L之遭曝露部分，以便能界定該等分離的電線路。該濕式化學蝕刻劑(例如)可包含氯化鐵之溶液。在此濕式蝕刻程序期間，該等安裝襯墊蓋150會作用為一抗蝕劑，並從而保護該等安裝襯墊140免於遭蝕刻。該結果裝配件係顯示於圖4H中。此時，該等電線路130之下表面可視情況再次加以化學粗糙化，以提升稍後所沈積之層的黏著力。
欲完成該電路基板，一層下部介電層材料(例如，聚醯亞胺)係運用與形成該上部介電層120所使用之聚合物積層相似的適當聚合物積層經壓力/真空積層成圖4H裝配件之下面部分。此形成該下部介電層110。在固化該下部介電層之後，圖4I中所顯示之裝配件便產生。圖4I中之電路基板係與圖1B中所顯示之電路基板100相同。
重要地，應瞭解的是，儘管本發明之說明性具體實施例於本文中已參考隨附圖式加以說明，然而本發明並不限於此等明確的具體實施例。例如，一電路基板可配置成用於附著至一與該等說明性具體實施例中所說明之積體電路晶片完全不同類型的積體電路晶片，且仍歸屬本發明之範疇內。此外，形成一電路基板的元件與材料於其他具體實施例中可有所不同。熟悉此項技術者將發現可進行多種其他變更與修改，而不會背離隨附申請專利範圍之範疇。
100．．．電路基板
110．．．下部介電層
120．．．上部介電層
130．．．電線路
130L．．．電線路層
140．．．安裝襯墊
150．．．安裝襯墊蓋
200．．．裝配件
210．．．覆晶
220．．．焊塊
230．．．側填滿材料
310．．．散熱器
420．．．剛性支撐板
430．．．第一光阻層
440．．．第二光阻層
圖1A顯示根據本發明一說明性具體實施例之一電路基板的平面圖。
圖1B顯示圖1A之電路基板的斷面圖。
圖2A顯示一包含附著至圖1A電路基板之覆晶之裝配件的平面圖。
圖2B顯示圖2A裝配件之斷面圖。
圖3顯示具有一添加之散熱器之圖2A裝配件的斷面圖。
圖4A至4I顯示在不同形成階段期間之圖1A電路基板。
100．．．電路基板
110．．．下部介電層
120．．．上部介電層
130．．．電線路
140．．．安裝襯墊
150．．．安裝襯墊蓋
200．．．裝配件
210．．．覆晶
220．．．焊塊
230．．．側填滿材料

Claims (9)

  1. 一種用於附著至一積體電路晶片的電路基板，該電路基板包含：一電線路；一安裝襯墊，該安裝襯墊具有一第一表面、一或多個側壁與一第二表面，該第一表面係附著至該電線路；以及一在該安裝襯墊形成後形成之介電層，該介電層實質上覆蓋該安裝襯墊之該一或多個側壁並具有實質上與該安裝襯墊之該第二表面共平面的一最上部表面，以及一安裝襯墊蓋，該安裝襯墊蓋係置放於該安裝襯墊之該第二表面上且突出於該介電層之該最上部表面之上方。
  2. 如請求項1之電路基板，其中該電路基板係撓性。
  3. 如請求項1之電路基板，其中該電路基板係配置成用於附著至一覆晶。
  4. 如請求項1之電路基板，其進一步包含一第二介電層，其中該電線路之至少一部分係形成於實質上覆蓋該安裝襯墊之該一或多個側壁之介電層與該第二介電層間。
  5. 如請求項1之電路基板，其進一步包含一散熱器。
  6. 一種裝配件，其包含：一電路基板，該電路基板包括：一電線路；一安裝襯墊，該安裝襯墊具有一第一表面、一或多個側壁與一第二表面，該第一表面係附著至該電線路； 一在該安裝襯墊形成後形成之介電層，該介電層實質上覆蓋該安裝襯墊之該一或多個側壁並具有實質上與該安裝襯墊之該第二表面共平面的一最上部表面；以及一安裝襯墊蓋，該安裝襯墊蓋係置放於該安裝襯墊之該第二表面上且突出於該介電層之該最上部表面之上方；以及一積體電路晶片，該積體電路晶片附著至該電路基板。
  7. 如請求項6之裝配件，其中該積體電路晶片係一覆晶，其包含複數個焊塊。
  8. 如請求項7之裝配件，其中該等焊塊中之一者係電連接至該電路基板上的安裝襯墊蓋。
  9. 一種形成用於附著至一積體電路晶片之一電路基板的方法，該方法包含下列步驟：形成一電線路層；形成一安裝襯墊，該安裝襯墊具有一第一表面、一或多個側壁與一第二表面，該第一表面係附著至該電線路；在該安裝襯墊形成後形成一介電層，該介電層實質上覆蓋該安裝襯墊之該一或多個側壁並具有實質上與該安裝襯墊之該第二表面共平面的一最上部表面；以及形成一安裝襯墊蓋，該安裝襯墊蓋係置放於該安裝襯墊之該第二表面上且突出於該介電層之該最上部表面之上方。
TW095142149A 2006-02-23 2006-11-14 撓性板上覆晶應用之可撓性電路基板 TWI411052B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/360,200 US7394028B2 (en) 2006-02-23 2006-02-23 Flexible circuit substrate for flip-chip-on-flex applications

Publications (2)

Publication Number Publication Date
TW200805525A TW200805525A (en) 2008-01-16
TWI411052B true TWI411052B (zh) 2013-10-01

Family

ID=38051870

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095142149A TWI411052B (zh) 2006-02-23 2006-11-14 撓性板上覆晶應用之可撓性電路基板

Country Status (6)

Country Link
US (1) US7394028B2 (zh)
EP (1) EP1827067B1 (zh)
JP (2) JP5905181B2 (zh)
KR (1) KR101297915B1 (zh)
CN (1) CN100547778C (zh)
TW (1) TWI411052B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5183893B2 (ja) * 2006-08-01 2013-04-17 新光電気工業株式会社 配線基板及びその製造方法、及び半導体装置
JP5324051B2 (ja) * 2007-03-29 2013-10-23 新光電気工業株式会社 配線基板の製造方法及び半導体装置の製造方法及び配線基板
TWI365517B (en) * 2008-05-23 2012-06-01 Unimicron Technology Corp Circuit structure and manufactring method thereof
US8372692B2 (en) * 2010-01-27 2013-02-12 Marvell World Trade Ltd. Method of stacking flip-chip on wire-bonded chip
US9930789B2 (en) 2010-04-12 2018-03-27 Seagate Technology Llc Flexible printed circuit cable with multi-layer interconnection and method of forming the same
US8237275B2 (en) 2010-06-21 2012-08-07 Aeroflex Colorado Springs Inc. Tungsten stiffener for flexible substrate assembly
US8871157B2 (en) * 2011-05-17 2014-10-28 Rainin Instrument, Llc Electronic pipette with two-axis controller
CN103165545B (zh) * 2011-12-19 2016-05-18 精材科技股份有限公司 晶片封装体及其形成方法
US9148962B2 (en) * 2013-01-02 2015-09-29 International Business Machines Corporation Heat transfer device for wave soldering
CN104157627B (zh) * 2013-05-14 2019-11-08 飞兆半导体公司 半导体组件
US10057981B2 (en) * 2015-06-10 2018-08-21 Industry Foundation Of Chonnam National University Stretchable circuit board and method of manufacturing the same
KR102137698B1 (ko) 2015-07-10 2020-08-13 주식회사 엘지화학 배터리 보호 회로 장치
KR102135271B1 (ko) 2015-07-10 2020-07-17 주식회사 엘지화학 배터리 보호 회로 장치
US10355371B2 (en) 2017-03-03 2019-07-16 Microsoft Technology Licensing, Llc Flexible conductive bonding
TWI833444B (zh) * 2022-11-14 2024-02-21 南茂科技股份有限公司 薄膜覆晶封裝結構
CN116895726B (zh) * 2023-09-11 2023-12-22 深圳明阳电路科技股份有限公司 一种micro-led芯片及其集成方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6862189B2 (en) * 2000-09-26 2005-03-01 Kabushiki Kaisha Toshiba Electronic component, circuit device, method for manufacturing the circuit device, and semiconductor device

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3088877B2 (ja) * 1992-06-25 2000-09-18 日東電工株式会社 フィルムキャリアの製造方法および半導体装置
WO1996008037A1 (en) * 1994-09-06 1996-03-14 Sheldahl, Inc. Printed circuit substrate having unpackaged integrated circuit chips directly mounted thereto and method of manufacture
JP3474937B2 (ja) * 1994-10-07 2003-12-08 株式会社東芝 実装用配線板の製造方法、半導体パッケージの製造方法
US6140707A (en) * 1998-05-07 2000-10-31 3M Innovative Properties Co. Laminated integrated circuit package
JP2000353760A (ja) * 1999-06-10 2000-12-19 Sony Chem Corp 半導体素子搭載用中継基板の製造方法
JP2001185653A (ja) * 1999-10-12 2001-07-06 Fujitsu Ltd 半導体装置及び基板の製造方法
JP2002118204A (ja) * 1999-11-17 2002-04-19 Sumitomo Bakelite Co Ltd 半導体装置、並びに半導体搭載用基板及びその製造方法
JP2001230551A (ja) * 2000-02-14 2001-08-24 Ibiden Co Ltd プリント配線板並びに多層プリント配線板及びその製造方法
JP3546961B2 (ja) 2000-10-18 2004-07-28 日本電気株式会社 半導体装置搭載用配線基板およびその製造方法、並びに半導体パッケージ
JP3817453B2 (ja) * 2001-09-25 2006-09-06 新光電気工業株式会社 半導体装置
JP3537417B2 (ja) * 2001-12-25 2004-06-14 株式会社東芝 半導体装置およびその製造方法
JP2003309214A (ja) * 2002-04-17 2003-10-31 Shinko Electric Ind Co Ltd 配線基板の製造方法
TW531052U (en) 2002-04-29 2003-05-01 Via Tech Inc Flip chip and flip chip packaging substrate
US7399661B2 (en) * 2002-05-01 2008-07-15 Amkor Technology, Inc. Method for making an integrated circuit substrate having embedded back-side access conductors and vias
EP1435765A1 (en) * 2003-01-03 2004-07-07 Ultratera Corporation Method of forming connections on a conductor pattern of a printed circuit board
JP2004343030A (ja) * 2003-03-31 2004-12-02 North:Kk 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール
US20040232562A1 (en) * 2003-05-23 2004-11-25 Texas Instruments Incorporated System and method for increasing bump pad height
US6888255B2 (en) * 2003-05-30 2005-05-03 Texas Instruments Incorporated Built-up bump pad structure and method for same
JP2005011918A (ja) * 2003-06-18 2005-01-13 Daiwa Kogyo:Kk 配線基板及びその製造方法
JP2005026636A (ja) * 2003-07-04 2005-01-27 Sony Corp 半導体装置及びその製造方法
JP3918803B2 (ja) * 2003-11-17 2007-05-23 株式会社トッパンＮｅｃサーキットソリューションズ 半導体装置用基板及びその製造方法
US20050121225A1 (en) * 2003-12-03 2005-06-09 Phoenix Precision Technology Corporation Multi-layer circuit board and method for fabricating the same
JP2005251780A (ja) * 2004-03-01 2005-09-15 Matsushita Electric Ind Co Ltd 半導体回路部品およびその製造方法
JP4260672B2 (ja) * 2004-04-16 2009-04-30 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法及び中継基板の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6862189B2 (en) * 2000-09-26 2005-03-01 Kabushiki Kaisha Toshiba Electronic component, circuit device, method for manufacturing the circuit device, and semiconductor device

Also Published As

Publication number Publication date
KR20070087519A (ko) 2007-08-28
EP1827067B1 (en) 2016-09-21
JP5905181B2 (ja) 2016-04-20
JP5882390B2 (ja) 2016-03-09
US20070194456A1 (en) 2007-08-23
TW200805525A (en) 2008-01-16
EP1827067A2 (en) 2007-08-29
US7394028B2 (en) 2008-07-01
CN100547778C (zh) 2009-10-07
KR101297915B1 (ko) 2013-08-22
JP2007227933A (ja) 2007-09-06
EP1827067A3 (en) 2009-05-13
CN101026143A (zh) 2007-08-29
JP2014160857A (ja) 2014-09-04

Similar Documents

Publication Publication Date Title
TWI411052B (zh) 撓性板上覆晶應用之可撓性電路基板
US7193329B2 (en) Semiconductor device
JP2592038B2 (ja) 半導体チップ実装方法および基板構造体
KR100698526B1 (ko) 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지
US6787923B2 (en) Solder masks for use on carrier substrates, carrier substrates and semiconductor device assemblies including such solder masks
JP2008270810A (ja) ヒートシンクおよびアースシールドの機能を向上させるための半導体デバイスパッケージ
US20080224276A1 (en) Semiconductor device package
JP2007335740A (ja) 半導体装置および半導体装置の製造方法
TWI624011B (zh) 封裝結構及其製法
US6320250B1 (en) Semiconductor package and process for manufacturing the same
TWI351749B (en) Packaging substrate and method for menufacturing t
US7967184B2 (en) Padless substrate for surface mounted components
CN111312665B (zh) 封装结构及其制造方法
JP2011054670A (ja) 半導体モジュールおよびその製造方法、ならびに携帯機器
JP2004207278A (ja) 回路装置およびその製造方法
US11682648B2 (en) Semiconductor device and method of fabricating the same
CN215266272U (zh) 基于铜箔载板的高散热板级扇出封装结构
JPH06291246A (ja) マルチチップ半導体装置
JP5069879B2 (ja) 回路装置
JP2000091496A (ja) 半導体装置及びその製造方法
JP2005072622A (ja) 実装基板の製造方法および電子回路素子の実装方法
JPH10321792A (ja) 半導体装置及びその製造方法