JP3681323B2 - メモリカード - Google Patents
メモリカード Download PDFInfo
- Publication number
- JP3681323B2 JP3681323B2 JP2000200266A JP2000200266A JP3681323B2 JP 3681323 B2 JP3681323 B2 JP 3681323B2 JP 2000200266 A JP2000200266 A JP 2000200266A JP 2000200266 A JP2000200266 A JP 2000200266A JP 3681323 B2 JP3681323 B2 JP 3681323B2
- Authority
- JP
- Japan
- Prior art keywords
- identification code
- host system
- memory
- output
- memory card
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000015654 memory Effects 0.000 claims description 93
- 230000005540 biological transmission Effects 0.000 claims description 29
- 238000001514 detection method Methods 0.000 claims description 20
- 238000006243 chemical reaction Methods 0.000 claims description 9
- 230000010365 information processing Effects 0.000 claims description 5
- 230000004044 response Effects 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000012938 design process Methods 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000007634 remodeling Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- XOOUIPVCVHRTMJ-UHFFFAOYSA-L zinc stearate Chemical compound [Zn+2].CCCCCCCCCCCCCCCCCC([O-])=O.CCCCCCCCCCCCCCCCCC([O-])=O XOOUIPVCVHRTMJ-UHFFFAOYSA-L 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Storage Device Security (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、例えば情報処理装置などのホストシステムに接続して使用されるメモリカードに関する。
【０００２】
【従来の技術】
従来、メモリカードは、情報処理を行うホストシステムに接続して使用され、ホストシステムに対してデータを記憶・再生するものであり、データの書き換えが可能である例えばフラッシュメモリなどを用いている。ホストシステムが、メモリカード内のデバイスＩＤ（IDentification）を、認識、受用（適合）可能と判定した場合にのみ、ホストシステムからメモリカードにデータの読み出しができ、メモリカードからホストシステムにデータの書き込みおよび消去などの動作ができる。
【０００３】
図３は従来のメモリカードの第１構成例を示すブロック図である。図３において、メモリカード１０１は、データを書き換え可能である構成メモリ部１０２と、バスバッファ、アドレスレコーダなどよりなるカード制御部１０３とを有している。
【０００４】
構成メモリ部１０２はデバイスＩＤを持つコマンド制御方式のメモリ部を有している。デバイスＩＤは、製造メーカコード（例えばシャープ株式会社のコードはＢ０Ｈ）とデバイスコード（例えば１６Ｍｂの１機種ではＤ０Ｈ、これは機種毎に異なる）とで構成されている。
【０００５】
カード制御部１０３は、アドレスレコーダなどより構成メモリ部１０２を制御してアドレスバスＡＢおよびデータバスＤＢ，ＤＢ’を介して、ホストシステム１００側からデータを構成メモリ部１０２の所定のアドレスに書き込んだり、構成メモリ部１０２からホストシステム１００側に、所定のアドレスに対応するデータを読み出したりする。
【０００６】
また、カード制御部１０３は、リセット信号ＲＥＳＥＴが入力され、構成メモリ部１０２に対してリセット信号ＲＥＳＥＴ’を出力して、構成メモリ部１０２をＲＥＳＥＴ状態にすることができる。なお、メモリカードによっては、一般に、ハイレベルでＲＥＳＥＴ状態になるカードと、ロウレベルでＲＥＳＥＴ状態になるカードの２種類があるが、ここでは、ハイレベルでＲＥＳＥＴ状態になる場合を示している。
【０００７】
さらに、カード制御部１０３は、書き込み選択信号であるライトイネーブル信号ＷＥ＃、チップ選択信号であるチップイネーブル信号ＣＥ＃、データ出力選択信号であるアウトプットイネーブル信号ＯＥ＃が入力され、構成メモリ部１０２に対してライトイネーブル信号ＷＥ＃’、チップイネーブル信号ＣＥ＃’、アウトプットイネーブル信号ＯＥ＃’を出力して、ロウレベルで構成メモリ部１０２をアクティブ状態にすることができるものである。カード制御部１０３は、ホストシステム１００からのコマンド信号をデータバスＤＢ，ＤＢ’を介して構成メモリ部１０２に出力することにより、アドレスに対応したデータの読み出しや書込みを制御するようになっている。この場合、ライトイネーブル信号ＷＥ＃はロウレベルである。なお、＃は信号レベルの反転を示すものであり、ロウ（Ｌｏｗ）アクティブであることを示している。
【０００８】
上記構成により、ホストシステム１００が、メモリカード１０１からデバイスＩＤを読み出してデバイスＩＤの識別、受用可能か否かを判定する際に、構成メモリ部１０２が読み出し可能な状態（リードアレイモード）時に、ホストシステム１００からチップイネーブル信号ＣＥ＃をアクティブ状態（ロウレベル）に設定し、ライトイネーブル信号ＷＥ＃をアクティブ状態（ロウレベル）に設定し、アウトプットイネーブル信号ＯＥ＃を非アクティブ状態（ハイレベル）に設定し、ホストシステム１００からデータバスＤＢを介してカード制御部１０３にＩＤ送出要求コマンドの９０９０Ｈを出力したときに、カード制御部１０３からデータバスＤＢ’を介して構成メモリ部１０２にＩＤ送出要求コマンドの９０９０Ｈを出力する。
【０００９】
構成メモリ部１０２では、ＩＤ送出要求コマンドの９０９０Ｈを認識し、内部に格納されたデバイスＩＤを、データバスＤＢ’を介してカード制御部１０３に出力する。さらに、カード制御部１０３ではデバイスＩＤをデータバスＤＢを介してホストシステム１００側に出力する。
【００１０】
ホストシステム１００側では、メモリカード１０１からのデバイスＩＤを識別することにより受用（適合）可能か否かを判定する。ホストシステム１００側において識別、受用可能であれば、以後、メモリカード１０１として、コマンド入力による各種動作を続行することができるが、逆に、識別、受用不可能の場合には、そのホストシステム１００で、メモリカード１０１はコマンド入力による各種動作を続行することができない。
【００１１】
なお、コマンド信号として、ＩＤ送出要求コマンド／９０９０Ｈについて説明したが、これに限らず、例えばシャープ株式会社が販売しているフラッシュメモリカードでは、、リセットコマンド／ＦＦＦＦＨ、ステータスレジスタ読み出しコマンド／７０７０Ｈ、ステータスレジスタクリアコマンド／５０５０Ｈ、消去コマンド／Ｄ０Ｄ０Ｈ、書込みセットアップコマンド／４０４０Ｈ、書込みコマンド／１０１０Ｈなどがある。
【００１２】
また、回路を簡略化したメモリカードでは、カード制御部１０３の機能をアドレス信号によるデコード機能のみとして、構成メモリ部１０２のデータバスＤＢ’を１６ビットまたは８ビットに固定してホストシステム１００からのデータバスＤＢと直接接続してもよい。この場合、ホストシステム１００からのライトイネーブル信号ＷＥ＃、アウトプットイネーブル信号ＯＥ＃、リセット信号ＲＥＳＥＴの各信号線をそれぞれ、構成メモリ部１０２へのライトイネーブル信号ＷＥ＃、アウトプットイネーブル信号ＯＥ＃、リセット信号ＲＥＳＥＴの各信号線にそれぞれ直接接続する。
【００１３】
さらに、構成メモリ部１０２が複数のメモリからなる場合には、カード制御部１０３は、アドレス信号の上位ビット部をデコードすることにより、対応したメモリを選択する機能を有している。
【００１４】
以上のように、ホストシステム１００がメモリカード１０１からのデバイスＩＤを識別できないときに、コマンド入力によるメモリカード１０１の各種動作を続行できないという問題を解決する一例として、特開平１１−３２８００９号公報の「メモリカード及びそのメモリカードによる動作互換性判定方法」が提案されている。これを図４に示している。
【００１５】
図４は、従来のメモリカードの第２構成例を示すブロック図である。図４において、メモリカード２０１は、アドレスデコーダ２０２と、第１メモリ２０３および第２メモリ２０４と、コマンドデコーダ２０５と、シーケンサ２０６と、レジスタ２０７と、ステータスレジスタ２０８と、テーブル格納部２０９とを備えている。
【００１６】
アドレスデコーダ２０２は、アドレスバスＡＢを介して入力されたアドレス信号をデコードし、第１メモリ２０３あるいは第２メモリ２０４に対して、第１メモリ２０３あるいは第２メモリ２０４を排他的に選択するようにチップイネーブル信号ＣＥ♯を生成して出力するものである。
【００１７】
第１メモリ２０３および第２メモリ２０４は、データバスＤＢからコマンド信号が入力され、アドレスデコーダ２０２によってイネーブル状態にあるメモリ側が、入力されたコマンド信号に従って動作するようになっている。
【００１８】
コマンドデコーダ２０５は、データバスＤＢを介して入力されたコマンド信号をデコードし、デコードした結果に応じて、シーケンサ２０６にトリガ信号を出力するようになっている。
【００１９】
シーケンサ２０６は、コマンドデコーダ２０５からのトリガ信号によって動作を開始し、レジスタ２０７、ステータスレジスタ２０８およびテーブル格納部２０９を制御するものである。シーケンサ２０６は、ホストシステム２００から入力されレジスタ２０７に格納されているデバイスＩＤ（製造メーカコードおよびデバイスコード）がデバイスＩＤテーブルに含まれているかどうかを調べ、含まれている場合には、ステータスレジスタ２０８に例えば「００ｈ」というコードをセットし、含まれていない場合には、ステータスレジスタ２０８に例えば「ＦＦｈ」というコードをセットするようになっている。
【００２０】
レジスタ２０７は、データバスＤＢを介してホストシステム２００と接続されており、シーケンサ２０６の指令に従ってデータバスＤＢから入力されたデバイスＩＤ（製造メーカコードおよびデバイスコード）を一旦格納するようになっている。
【００２１】
ステータスレジスタ２０８は、データバスＤＢを介してホストシステム２００と接続されており、ホストシステム２００によって「００ｈ」というコードが読み出された場合には、第１メモリ２０３および第２メモリ２０４を構成するＩＣメモリと動作に互換性のあるメモリカード２０１としてデータ読み出し・書き込みおよび消去などの動作を行い、また、ホストシステム２００によって「ＦＦｈ」というコードが読み出された場合には、メモリカード２０１に対してデータの読み出しのみ行うようになっている。
【００２２】
テーブル格納部２０９はデバイスＩＤテーブルを有しており、デバイスＩＤテーブルは、第１メモリ２０３および第２メモリ２０４を構成するＩＣメモリと動作に互換性がある各ＩＣメモリのそれぞれのデバイスＩＤ（製造メーカコードおよびデバイスコード）をテーブル化したものである。
【００２３】
上記構成により、まず、第１メモリ２０３および第２メモリ２０４とアルゴリズムに互換性を有する各構成メモリの認識情報（デバイスＩＤ）を、テーブル格納部２０９のデバイスＩＤテーブルに予め格納しておく。
【００２４】
次に、ホストシステム２００がメモリカード２０１に対して、識別、受用可能なデバイスＩＤを知らせ、メモリカード２０１は、その知らされたデバイスＩＤがデバイスＩＤテーブルに存在するか否かを調べ、その判定結果（デバイスＩＤの有無）をホストシステム２００に出力する。
【００２５】
さらに、ホストシステム２００では、デバイスＩＤによってではなく、メモリカード２０１内部で判定された判定結果に基づいてメモリカード２０１を認識、受用可能か否かを判定する。デバイスＩＤテーブルに存在しないデバイスＩＤは、ホストシステム２００が認識、受用不可能と判定する。
【００２６】
【発明が解決しようとする課題】
上記従来の図３のメモリカード１０１では、構成メモリ部１０２として使用できるメモリにはアルゴリズムに互換性があるものが数多く存在する。ところが、アルゴリズムに互換性があっても、認識、受用の可否を判断するデバイスＩＤの例えば製造メーカコードや機種コードが異なると、それらを構成メモリ部１０２に使用したメモリカード１０１は、ホストシステム１００側において認識、受用不可能と判断されてしまう。よって、メモリカード１０１は、デバイスＩＤが異なっていることを除けば、ホストシステム１００に使用できる状態にあるにも拘わらず、上記判定結果からホストシステム１００に使用することができない。
【００２７】
また、図４のメモリカード２０１では、ホストシステム２００で認識、受用可能なデバイスＩＤがデバイスＩＤテーブル内に存在するか否かを調べ、その判定結果をホストシステム２００に出力する。メモリカード２０１はホストシステム２００側にメモリカード２０１の判定結果を検知するソフト的機能を有する必要があり、新規システムではメモリカード２０１に受用可能なホストシステムの要求するデバイスＩＤをデバイスＩＤテーブルに登録することにより、汎用性を持たせ使用適応範囲を広げる手段としては有効である。しかし、ホストシステム２００側が上記機能を有せず、構成メモリ部２０３，２０４のデバイスＩＤ出力で適応、受用可能か判断する場合は、メモリカード２０１をホストシステム２００に使用することができない。メモリカード２０１は、実際にはホストシステム２００に使用できるのであるから、ユーザ側が、どうしても認識、受用可能としたい場合には、ホストシステム２００のソフトウェアの更新、装置の改造をする必要があった。
【００２８】
一般的に、メモリは設計、製造プロセスの進歩に従って世代交代が進むため、製品寿命は概ね１０年以内であると考えられるが、ホストシステム２００の製品寿命は１０年以上である場合が多く、メモリが製造中止になりメモリカード２０１の供給も不可能になるという事態が生じる。この場合、ホストシステム２００のソフトウェアまたはハードウェアの変更を行って、使用する構成メモリ部のデバイスＩＤを認識できるようにすれば良いが、既に市場に出てしまったホストシステム２００のソフトウェアまたはハードウェアの変更を実施するのは極めて困難である。
【００２９】
本発明は、上記従来の事情に鑑みて為されたもので、ホストシステムの適合メモリとアルゴリズムに互換性がありながら、既に登録したデバイスＩＤと異なっていても、ホストシステムのソフトウェアやハードウェアの変更を必要とせず、ホストシステムに認識、受用可能と識別させることができるメモリカードを提供することを目的とする。
【００３０】
【課題を解決するための手段】
本発明のメモリカードは、少なくとも１つのコマンド制御方式のメモリを有し、該メモリに識別符号を記憶する構成メモリ部と、情報処理を行うホストシステムに接続することにより該ホストシステムから該メモリに対してデータの書き込みおよび読み出しを制御するためのカード制御部とを備え、該ホストシステムが該識別符号を認識、受用可能とする識別符号と判定した場合に該ホストシステムに対してデータの書き込みおよび読み出しを可能とするメモリカードにおいて、該ホストシステムから入力される識別符号送出要求コマンドを検出するコマンド検出部を有し、該コマンド検出部が該識別符号送出要求コマンドを検出したときのみ、出力を許可する識別符号出力許可信号を該コマンド検出部から出力すると共に、該識別符号出力許可信号により該構成メモリ部から該カード制御部への出力を不許可とする出力不許可信号を該構成メモリ部に出力する出力変換手段と、該コマンド検出部からの該識別符号出力許可信号により、該ホストシステムに擬似的に適合する識別符号を該ホストシステムに出力可能とする識別符号制御部とをさらに備えたものであり、そのことにより上記目的が達成される。
【００３１】
この構成により、ホストシステムから入力される識別符号送出要求コマンドに対して、メモリカードに既に登録した識別符号（例えばデバイスＩＤ）とは別に、ホストシステムに擬似的に適合する識別符号を出力可能としたので、メモリ設計や製造プロセスの進歩によって世代交代が進んでも、ホストシステム側のソフトウェアやハードウェアを変更することなく、そのホストシステムの適合メモリとアルゴリズムに互換性があるメモリを持つメモリカードでありながら、ホストシステムと適合する識別符号を有していないために使用不可能であったメモリカードに対して、ホストシステムに認識、受用可能と識別させることが可能となって、そのメモリカードをホストシステムに使用することが可能となる。
【００３２】
また、識別符号送出要求コマンドの検出に基づいて、識別符号制御部と構成メモリ部との出力変換を容易にすることが可能となる。これによれば、識別符号送出要求コマンドの検出時に、構成メモリ部に格納された識別符号をホストシステムに出力する代わりに、ホストシステムに擬似的に適合する識別符号を自動的にホストシステム側に出力することが可能となる。
【００３４】
さらに、好ましくは、本発明のメモリカードにおける識別符号制御部は、ホストシステムが認識、受用可能とする識別符号を予め識別符号テーブルに格納すると共に、識別符号送出要求コマンドに対して、ホストシステムが認識、受用可能とする識別符号を識別符号テーブルからホストシステムに出力可能とする。
【００３５】
この構成により、ホストシステムが認識、受用可能とする識別符号を識別符号テーブルに格納するので、ユーザ所望の識別符号を識別符号テーブルから選択的に取得することが可能となる。
【００３６】
さらに、好ましくは、本発明のメモリカードにおける識別符号制御部は、外部から識別符号を設定可能とするセレクト回路を有し、このセレクト回路によって設定された識別符号を選択的に識別符号テーブルからホストシステムに出力する。
【００３７】
この構成により、識別符号テーブルに設定された識別符号から、対象とするホストシステムに応じた所望の識別符号を、外部からセレクト回路を用いて容易に選択して、ホストシステムに出力することが可能となる。
【００３８】
さらに、好ましくは、本発明のメモリカードにおける識別符号テーブルは、対象とするホストシステムに応じて、メモリの製造メーカコードおよびデバイスコードをデバイスＩＤとして予め複数種類設定する。
【００３９】
この構成により、識別符号テーブルに対して、対象とするホストシステムに応じて、製造時などに、メモリの製造メーカコードおよびデバイスコードをデバイスＩＤとして予め複数種類設定することができる。
【００４０】
【発明の実施の形態】
以下、本発明に係るメモリカードについて図面を参照しながら説明する。
【００４１】
図１は本発明の一実施形態におけるメモリカードの構成例を示すブロック図である。図１において、メモリカード１は、データを書き換え可能である構成メモリ部２と、バスバッファ、アドレスデコーダなどよりなるカード制御部３と、識別符号送出要求コマンド信号としてのＩＤ送出要求コマンド信号を検出するコマンド検出部４と、コマンド検出部４による検出時にＩＤ変換を行う識別符号制御部としてのＩＤ制御部５とを備えている。
【００４２】
構成メモリ部２は、少なくとも１つのコマンド制御方式のメモリからなっており、識別符号としてのデバイスＩＤを記憶すると共にデータを書き換え可能としている。デバイスＩＤとは、製造メーカコードとデバイスコードで構成されている。
【００４３】
カード制御部３は、ホストシステム１０からのリセット信号ＲＥＳＥＴ、ライトイネーブル信号ＷＥ＃、チップイネーブル信号ＣＥ＃、アウトプットイネーブル信号ＯＥ＃の各信号線、アドレスバスＡＢおよびデータバスＤＢがそれぞれ各入力端子にそれぞれ接続され、各出力端子からリセット信号ＲＥＳＥＴ’、ライトイネーブル信号ＷＥ＃’、チップイネーブル信号ＣＥ＃’の各信号線およびデータバスＤＢ’をそれぞれ介して構成メモリ部２の各入力端子にそれぞれ接続されており、構成メモリ部２に対して、ライトイネーブル信号ＷＥ＃’、チップイネーブル信号ＣＥ＃’のロウレベルでアクティブ状態にすると共に、リセット信号ＲＥＳＥＴ’のハイレベルでＲＥＳＥＴ状態にすることができるようになっている。
【００４４】
カード制御部３は、アウトプットイネーブル信号ＯＥ＃’、ライトイネーブル信号ＷＥ＃’およびチップイネーブル信号ＣＥ＃’によって構成メモリ部２がアクティブ状態で、ホストシステム１０のホストシステムコネクション部から、アドレスバスＡＢを介して入力されるアドレス信号と、データバスＤＢ，ＤＢ’を介して入力されるコマンド信号およびデータ信号とを、構成メモリ部２に出力することによって指定アドレスにデータの書込みを行うように制御するものである。
【００４５】
また、カード制御部３は、アウトプットイネーブル信号ＯＥ＃’、ライトイネーブル信号ＷＥ＃’およびチップイネーブル信号ＣＥ＃’によって構成メモリ部２がアクティブ状態で、ホストシステム１０のホストシステムコネクション部から、アドレスバスＡＢを介して入力されるアドレス信号と、データバスＤＢ，ＤＢ’を介して入力されるコマンド信号とを、構成メモリ部２に出力することによって指定アドレスのデータをデータバスＤＢ，ＤＢ’を介して読み出すように制御するものである。
【００４６】
さらに、カード制御部３は、構成メモリ部２が複数個存在する構成メモリ部の場合に、それら構成メモリ部２をアドレス信号ＡＤによりデコードして選択する機能と、チップイネーブル信号ＣＥ＃およびアドレス信号ＡＤの最下位ビットの設定にてデータバスＤＢを１６ビットまたは８ビットに制御する機能などを含んでいる。
【００４７】
コマンド検出部４は、ホストシステム１０から入力されるデバイスＩＤ送出要求コマンドのみの検出を行い、ＩＤ送出要求コマンドの検出により、アウトプットイネーブルコントロール信号ＯＥＣ＃を、ＩＤ制御部５に出力すると共にＯＥ＃制御ＯＲゲート４１の一方の入力端子に出力するようになっている。ＯＥ＃制御ＯＲゲート４１の他方の入力端子にはアウトプットイネーブル信号ＯＥ＃がホストシステム１０から入力可能になっている。これらのコマンド検出部４とＯＥ＃制御ＯＲゲートにより出力変換手段が構成され、出力変換手段は、コマンド検出部４によるＩＤ送出要求コマンドの検出時に、ＩＤ制御部５にＩＤ出力許可信号（アウトプットイネーブルコントロール信号ＯＥＣ＃がロウレベル）を出力すると共に、構成メモリ部２に出力不許可信号（アウトプットイネーブル信号ＯＣ＃’がハイレベル）を出力するものである。
【００４８】
ＩＤ制御部５は、識別符号テーブルとしてのＩＤテーブル５１と、セレクト回路５２と、識別符号設定手段としてのＩＤ設定ＳＷ５３と、識別符号出力部としてのＩＤ出力部５４とを有している。
【００４９】
ＩＤテーブル５１はマスクＲＯＭ、ＥＥＰＲＯＭおよびフラッシュＲＯＭの何れかで構成され、メモリカード１が複数のホストシステム１０で使用される場合に、対象となるホストシステム１０が認識、受用可能とするデバイスＩＤを複数種類格納している。
【００５０】
セレクト回路５２は、ＩＤ設定ＳＷ５３の設定によって、製造時に外部から所望のデバイスＩＤを設定できるようになっている。セレクト回路５２は、ＩＤ設定ＳＷ５３からの指定を受けて、製造時にＩＤテーブル５１内に設定された複数のデバイスＩＤから１組のデバイスＩＤを選択してＩＤ出力部５４に送出することができるようになっている。つまり、送出されるデバイスＩＤは使用するホストシステム１０が識別、受用可能とするデバイスＩＤを予め調査しておき、メモリカード１の製造時に、外部から設定しておく。なお、メモリカード１が唯一のホストシステム１０を対象とする場合は、１組のデバイスＩＤが登録されたＩＤテーブル５１を備えればよい。この場合には、セレクト回路５２を必要としないため回路の簡略化が図られる。
【００５１】
ＩＤ出力部５４は、コマンド検出部４からのアウトプットイネーブルコントロール信号ＯＥＣ＃によってデータバスＤＢの使用権を獲得し、ＩＤテーブル５１から選択されたデバイスＩＤがデータバスＤＢを介してホストシステム１０に出力可能になっている。
【００５２】
また、ＩＤ出力部５４の出力としてはパラレルデータであるが、セレクト回路５２の入力部をシリアルＥＥＰＲＯＭなどの不揮発性メモリで構成し、その後、シリアル−パラレル変換をすることにより、ＩＤ制御部５におけるデバイス端子の削減化を図ることができる。
【００５３】
上記構成により、以下、その動作を説明する。
【００５４】
図２は図１のメモリカードにおいてＩＤ変換による適合性確保の方法を示すフローチャートである。図２に示すように、まず、ステップＳ１でホストシステム１０からのコマンド信号の検出を行い、ステップＳ２でコマンド検出部４がＩＤ送出要求コマンドかどうかを判断し、ステップＳ２でＩＤ送出要求コマンドであると判断するまで、即ち、ＩＤ送出要求コマンド受け付け時以外の場合にはステップＳ１，Ｓ２を繰り返す。
【００５５】
次に、ホストシステム１０からチップイネーブル信号ＣＥ＃をアクティブ状態（ロウレベル）、ライトイネーブル信号ＷＥ＃をアクティブ状態（ロウレベル）に設定し、かつアウトプットイネーブル信号ＯＥ＃を非アクティブ状態（ハイレベル）に設定することにより、構成メモリ部２を読み出し可能な状態（リードアレイモード）となった後に、データバスＤＢにＩＤ送出要求コマンドの９０９０Ｈを入力する。コマンド検出部４はＩＤ送出要求コマンドの９０９０Ｈを検出する。
【００５６】
このＩＤ送出要求コマンド受け付け時、即ち、ステップＳ２でコマンド検出部４がＩＤ送出要求コマンドであると判断した場合には、ステップＳ３でデータバスＤＢをＩＤ出力部５４に切換える。即ち、コマンド検出部４はデバイスＩＤ送出要求コマンドの９０９０Ｈを検出することにより、アウトプットイネーブルコントロール信号ＯＥＣ＃をハイレベルにしてＩＤ制御部５およびＯＲゲート４１に出力し、ＯＲゲート４１は、その出力端からアウトプットイネーブル信号ＯＥ＃’をハイレベル（非アクティブ状態）にして、データバスＤＢ’を介した構成メモリ部２からカード制御部３へのデータ出力を禁止すると同時に、ＩＤ制御部５にはデータバスＤＢへのデータ出力を許可する。
【００５７】
この状態で、ステップＳ４でデータバスＤＢを介して対象ホストシステム１０に応じたデバイスＩＤをホストシステム１０に送出する。即ち、ＩＤ設定ＳＷ５３による外部設定条件でＩＤ制御部５内のセレクト回路５２で指定を受けたＩＤテーブル５１内のデバイスＩＤを、ＩＤ出力部５４からデータバスＤＢを介してホストシステム１０に送出する。
【００５８】
その後、ステップＳ５でデータバスＤＢを構成メモリ部２（ＩＣメモリ部）に切換える。
【００５９】
上述した９０９０Ｈ以外のコマンド、例えば、リセットコマンド／ＦＦＦＦＨ、ステータスレジスタ読み出しコマンド／７０７０Ｈ、ステータスレジスタクリアコマンド／５０５０Ｈ、消去セットアップコマンド／２０２０Ｈ、消去コマンド／Ｄ０Ｄ０Ｈ、書込みセットアップコマンド／４０４０Ｈ、書込みコマンド／１０１０Ｈなどのコマンド信号がホストシステム１０から入力された場合や、メモリカード１にリセット端子６が存在する場合、リセット端子６へのリセット信号ＲＥＳＥＴがアクティブ（ハイレベルでアクティブ状態になるカードと、ロウレベルでアクティブ状態になるカードがある）になった場合には、アウトプットイネーブルコントロール信号ＯＥＣ＃がロウレベルになり、ＯＲゲート６にて構成メモリ部２に入力されるアウトプットイネーブル信号ＯＥ＃’をアクティブ可能な状態（ホストシステム１０からのＯＥ＃によりＯＥ＃’をロウレベルにすることができる）にすると同時に、ＩＤ制御部５内のＩＤ出力部５３の出力が禁止され、構成メモリ部２に対しての動作は図３の従来技術のメモリカード１０１と同様の動作となる。
【００６０】
以上により、本実施形態のメモリカード１によれば、ユーザが使用するホストシステム１０のデバイスＩＤをそのままメモリカード１のデバイスＩＤに設定するため、ホストシステム１０が、認識、受用不可能となることはない。したがって、図３で説明した従来技術のメモリカード１０１のように、ホストシステム１００が認識、受用可能なデバイスとしてそのデバイスＩＤを既に登録しているメモリとアルゴリズムに互換性が有りながらデバイスＩＤが異なるだけで、ホストシステム１００が認識、受用不可能としていた問題を解決することができる。
【００６１】
本発明のメモリカード１では、必ず、ホストシステム１０とメモリカード１とのデバイスＩＤが一致するように、外部からメモリカード１のＩＤテーブルを設定するため、必ず、ホストシステム１０が認識、受用可能とすることができて、メモリカード１をホストシステム１０に使用することができる。
【００６２】
以上のように、メモリカード１側でホストシステム１０を必ず認識、受用可能とできるため、ホストシステム１０側のソフトウェアの更新、装置の改造は不要とすることができる。例えば、通信に用いられる情報処理装置の場合、基地局を基点に中継局が各地に点在し、その各ホストシステムの更新改造には莫大な費用と労力、時間が必要となり、製品寿命は長くなるため、それに追従してその装置に使用されるメモリカードの仕様は長年変更されることはない。しかし、フラッシュメモリなどのメモリは市場競争力強化の側面からも、常にコストパフォーマンスが良い最新のデバイスメモリカードを用いることが求められており、製品寿命は必ずしも長くない。カード製造時においては、使用可能なメモリカードの共通化を図ることにより、コストダウン化、短ＴＡＴ（Ｔｕｒｎ−Ａｒｏｕｎｄ−Ｔｉｍｅ）化が可能になるという利点がある。
【００６３】
なお、本実施形態では、例えばマスクＲＯＭ、ＥＥＰＲＯＭ、フラッシュＲＯＭなどで形成された複数のデバイスＩＤを格納されたＩＤテーブルをセレクト回路によって指定し、１組のデバイスＩＤをＩＤ出力部５３にパラレルデータで送出する例であるが、これに限らず、他にセレクト回路の入力部をシリアルＥＥＰＲＯＭなどの不揮発メモリとし、その後、シリアル−パラレル変換の内部処理の後に、ＩＤ出力部にパラレルデータで送出する手段などであってもよい。
【００６４】
本実施形態では、識別符号としてデバイスＩＤを用いたが、これに限らず、識別符号としてデバイスＩＤ以外の符号番号やその他の信号であってもよい。例えば、対象とするホストシステムが上記した従来のホストシステム２００の場合には、ホストシステム２００はメモリカードに対して、識別、受用可能なデバイスＩＤを知らせ、メモリカードは、その知らされたデバイスＩＤがデバイスＩＤテーブルに存在するか否かを調べ、その判定結果信号（デバイスＩＤの有無）をホストシステム２００に出力することになっているが、この場合、識別符号として判定結果信号をホストシステム２００に出力するようにしてもよい。このとき、コマンド検出部４は、ホストシステム２００からのデバイスＩＤを検出し、ＩＤテーブル５１には判定結果信号（デバイスＩＤの有）を格納しておけばよい。
【００６５】
【発明の効果】
以上により、ホストシステムから入力される識別符号送出要求コマンドに対して、メモリカード（例えば構成メモリ部）に既に登録した識別符号とは別に、ホストシステムに擬似的に適合する識別符号を出力するため、メモリ設計や製造プロセスの進歩によって世代交代が進んでも、ホストシステム側のソフトウェアやハードウェアの変更することなく、そのホストシステムの適合メモリとアルゴリズムに互換性があるメモリを持つメモリカードでありながら、ホストシステムと適合する識別符号を有していないために使用不可能であったメモリカードに対して、ホストシステムに認識、受用可能と識別させることができて、そのメモリカードをホストシステムに使用することができる。
【００６６】
また、識別符号送出要求コマンドの検出に基づいて、識別符号制御部と構成メモリ部との出力切り換えを容易に行うことができる。これによれば、識別符号送出要求コマンドの検出時に、構成メモリ部に格納された識別符号をホストシステムに出力する代わりに、ホストシステムに擬似的に適合する識別符号を自動的にホストシステム側に出力することができる。
【００６７】
さらに、ホストシステムが認識、受用可能とするデバイスＩＤをＩＤテーブルに格納するため、ユーザ所望の識別符号を識別符号テーブルから選択的に取得することができる。
【００６８】
さらに、識別符号テーブルに設定された識別符号から、対象とするホストシステムに応じた所望の識別符号を、外部からセレクト回路を用いて容易に選択して、ホストシステムに出力することができる。
【００６９】
さらに、識別符号テーブルに対して、対象とするホストシステムに応じて、製造時などに、メモリの製造メーカコードおよびデバイスコードをデバイスＩＤとして予め複数種類設定することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態におけるメモリカードの構成例を示すブロック図である。
【図２】図１のメモリカードにおいてＩＤ切り換えによる適合性確保の方法を示すフローチャートである。
【図３】従来のメモリカードの第１構成例を示すブロック図である。
【図４】従来のメモリカードの第２構成例を示すブロック図である。
【符号の説明】
１ メモリカード
２ 構成メモリ部
３ カード制御部
４ コマンド検出部
５ ＩＤ制御部
５１ ＩＤテーブル
５２ セレクト回路
５３ ＩＤ出力部
６ ＯＥ＃制御ＯＲゲート
１０ ホストシステム
ＲＥＳＥＴ，ＲＥＳＥＴ’ リセット信号
ＷＥ＃，ＷＥ＃’ ライトイネーブル信号
ＣＥ＃，ＣＥ＃’ チップイネーブル信号
ＯＥ＃，ＯＥ＃’ アウトプットイネーブル信号
ＯＥＣ＃ アウトプットイネーブルコントロール信号
ＡＢ アドレスバス
ＤＢ，ＤＢ’ データバス
【発明の属する技術分野】
本発明は、例えば情報処理装置などのホストシステムに接続して使用されるメモリカードに関する。
【０００２】
【従来の技術】
従来、メモリカードは、情報処理を行うホストシステムに接続して使用され、ホストシステムに対してデータを記憶・再生するものであり、データの書き換えが可能である例えばフラッシュメモリなどを用いている。ホストシステムが、メモリカード内のデバイスＩＤ（IDentification）を、認識、受用（適合）可能と判定した場合にのみ、ホストシステムからメモリカードにデータの読み出しができ、メモリカードからホストシステムにデータの書き込みおよび消去などの動作ができる。
【０００３】
図３は従来のメモリカードの第１構成例を示すブロック図である。図３において、メモリカード１０１は、データを書き換え可能である構成メモリ部１０２と、バスバッファ、アドレスレコーダなどよりなるカード制御部１０３とを有している。
【０００４】
構成メモリ部１０２はデバイスＩＤを持つコマンド制御方式のメモリ部を有している。デバイスＩＤは、製造メーカコード（例えばシャープ株式会社のコードはＢ０Ｈ）とデバイスコード（例えば１６Ｍｂの１機種ではＤ０Ｈ、これは機種毎に異なる）とで構成されている。
【０００５】
カード制御部１０３は、アドレスレコーダなどより構成メモリ部１０２を制御してアドレスバスＡＢおよびデータバスＤＢ，ＤＢ’を介して、ホストシステム１００側からデータを構成メモリ部１０２の所定のアドレスに書き込んだり、構成メモリ部１０２からホストシステム１００側に、所定のアドレスに対応するデータを読み出したりする。
【０００６】
また、カード制御部１０３は、リセット信号ＲＥＳＥＴが入力され、構成メモリ部１０２に対してリセット信号ＲＥＳＥＴ’を出力して、構成メモリ部１０２をＲＥＳＥＴ状態にすることができる。なお、メモリカードによっては、一般に、ハイレベルでＲＥＳＥＴ状態になるカードと、ロウレベルでＲＥＳＥＴ状態になるカードの２種類があるが、ここでは、ハイレベルでＲＥＳＥＴ状態になる場合を示している。
【０００７】
さらに、カード制御部１０３は、書き込み選択信号であるライトイネーブル信号ＷＥ＃、チップ選択信号であるチップイネーブル信号ＣＥ＃、データ出力選択信号であるアウトプットイネーブル信号ＯＥ＃が入力され、構成メモリ部１０２に対してライトイネーブル信号ＷＥ＃’、チップイネーブル信号ＣＥ＃’、アウトプットイネーブル信号ＯＥ＃’を出力して、ロウレベルで構成メモリ部１０２をアクティブ状態にすることができるものである。カード制御部１０３は、ホストシステム１００からのコマンド信号をデータバスＤＢ，ＤＢ’を介して構成メモリ部１０２に出力することにより、アドレスに対応したデータの読み出しや書込みを制御するようになっている。この場合、ライトイネーブル信号ＷＥ＃はロウレベルである。なお、＃は信号レベルの反転を示すものであり、ロウ（Ｌｏｗ）アクティブであることを示している。
【０００８】
上記構成により、ホストシステム１００が、メモリカード１０１からデバイスＩＤを読み出してデバイスＩＤの識別、受用可能か否かを判定する際に、構成メモリ部１０２が読み出し可能な状態（リードアレイモード）時に、ホストシステム１００からチップイネーブル信号ＣＥ＃をアクティブ状態（ロウレベル）に設定し、ライトイネーブル信号ＷＥ＃をアクティブ状態（ロウレベル）に設定し、アウトプットイネーブル信号ＯＥ＃を非アクティブ状態（ハイレベル）に設定し、ホストシステム１００からデータバスＤＢを介してカード制御部１０３にＩＤ送出要求コマンドの９０９０Ｈを出力したときに、カード制御部１０３からデータバスＤＢ’を介して構成メモリ部１０２にＩＤ送出要求コマンドの９０９０Ｈを出力する。
【０００９】
構成メモリ部１０２では、ＩＤ送出要求コマンドの９０９０Ｈを認識し、内部に格納されたデバイスＩＤを、データバスＤＢ’を介してカード制御部１０３に出力する。さらに、カード制御部１０３ではデバイスＩＤをデータバスＤＢを介してホストシステム１００側に出力する。
【００１０】
ホストシステム１００側では、メモリカード１０１からのデバイスＩＤを識別することにより受用（適合）可能か否かを判定する。ホストシステム１００側において識別、受用可能であれば、以後、メモリカード１０１として、コマンド入力による各種動作を続行することができるが、逆に、識別、受用不可能の場合には、そのホストシステム１００で、メモリカード１０１はコマンド入力による各種動作を続行することができない。
【００１１】
なお、コマンド信号として、ＩＤ送出要求コマンド／９０９０Ｈについて説明したが、これに限らず、例えばシャープ株式会社が販売しているフラッシュメモリカードでは、、リセットコマンド／ＦＦＦＦＨ、ステータスレジスタ読み出しコマンド／７０７０Ｈ、ステータスレジスタクリアコマンド／５０５０Ｈ、消去コマンド／Ｄ０Ｄ０Ｈ、書込みセットアップコマンド／４０４０Ｈ、書込みコマンド／１０１０Ｈなどがある。
【００１２】
また、回路を簡略化したメモリカードでは、カード制御部１０３の機能をアドレス信号によるデコード機能のみとして、構成メモリ部１０２のデータバスＤＢ’を１６ビットまたは８ビットに固定してホストシステム１００からのデータバスＤＢと直接接続してもよい。この場合、ホストシステム１００からのライトイネーブル信号ＷＥ＃、アウトプットイネーブル信号ＯＥ＃、リセット信号ＲＥＳＥＴの各信号線をそれぞれ、構成メモリ部１０２へのライトイネーブル信号ＷＥ＃、アウトプットイネーブル信号ＯＥ＃、リセット信号ＲＥＳＥＴの各信号線にそれぞれ直接接続する。
【００１３】
さらに、構成メモリ部１０２が複数のメモリからなる場合には、カード制御部１０３は、アドレス信号の上位ビット部をデコードすることにより、対応したメモリを選択する機能を有している。
【００１４】
以上のように、ホストシステム１００がメモリカード１０１からのデバイスＩＤを識別できないときに、コマンド入力によるメモリカード１０１の各種動作を続行できないという問題を解決する一例として、特開平１１−３２８００９号公報の「メモリカード及びそのメモリカードによる動作互換性判定方法」が提案されている。これを図４に示している。
【００１５】
図４は、従来のメモリカードの第２構成例を示すブロック図である。図４において、メモリカード２０１は、アドレスデコーダ２０２と、第１メモリ２０３および第２メモリ２０４と、コマンドデコーダ２０５と、シーケンサ２０６と、レジスタ２０７と、ステータスレジスタ２０８と、テーブル格納部２０９とを備えている。
【００１６】
アドレスデコーダ２０２は、アドレスバスＡＢを介して入力されたアドレス信号をデコードし、第１メモリ２０３あるいは第２メモリ２０４に対して、第１メモリ２０３あるいは第２メモリ２０４を排他的に選択するようにチップイネーブル信号ＣＥ♯を生成して出力するものである。
【００１７】
第１メモリ２０３および第２メモリ２０４は、データバスＤＢからコマンド信号が入力され、アドレスデコーダ２０２によってイネーブル状態にあるメモリ側が、入力されたコマンド信号に従って動作するようになっている。
【００１８】
コマンドデコーダ２０５は、データバスＤＢを介して入力されたコマンド信号をデコードし、デコードした結果に応じて、シーケンサ２０６にトリガ信号を出力するようになっている。
【００１９】
シーケンサ２０６は、コマンドデコーダ２０５からのトリガ信号によって動作を開始し、レジスタ２０７、ステータスレジスタ２０８およびテーブル格納部２０９を制御するものである。シーケンサ２０６は、ホストシステム２００から入力されレジスタ２０７に格納されているデバイスＩＤ（製造メーカコードおよびデバイスコード）がデバイスＩＤテーブルに含まれているかどうかを調べ、含まれている場合には、ステータスレジスタ２０８に例えば「００ｈ」というコードをセットし、含まれていない場合には、ステータスレジスタ２０８に例えば「ＦＦｈ」というコードをセットするようになっている。
【００２０】
レジスタ２０７は、データバスＤＢを介してホストシステム２００と接続されており、シーケンサ２０６の指令に従ってデータバスＤＢから入力されたデバイスＩＤ（製造メーカコードおよびデバイスコード）を一旦格納するようになっている。
【００２１】
ステータスレジスタ２０８は、データバスＤＢを介してホストシステム２００と接続されており、ホストシステム２００によって「００ｈ」というコードが読み出された場合には、第１メモリ２０３および第２メモリ２０４を構成するＩＣメモリと動作に互換性のあるメモリカード２０１としてデータ読み出し・書き込みおよび消去などの動作を行い、また、ホストシステム２００によって「ＦＦｈ」というコードが読み出された場合には、メモリカード２０１に対してデータの読み出しのみ行うようになっている。
【００２２】
テーブル格納部２０９はデバイスＩＤテーブルを有しており、デバイスＩＤテーブルは、第１メモリ２０３および第２メモリ２０４を構成するＩＣメモリと動作に互換性がある各ＩＣメモリのそれぞれのデバイスＩＤ（製造メーカコードおよびデバイスコード）をテーブル化したものである。
【００２３】
上記構成により、まず、第１メモリ２０３および第２メモリ２０４とアルゴリズムに互換性を有する各構成メモリの認識情報（デバイスＩＤ）を、テーブル格納部２０９のデバイスＩＤテーブルに予め格納しておく。
【００２４】
次に、ホストシステム２００がメモリカード２０１に対して、識別、受用可能なデバイスＩＤを知らせ、メモリカード２０１は、その知らされたデバイスＩＤがデバイスＩＤテーブルに存在するか否かを調べ、その判定結果（デバイスＩＤの有無）をホストシステム２００に出力する。
【００２５】
さらに、ホストシステム２００では、デバイスＩＤによってではなく、メモリカード２０１内部で判定された判定結果に基づいてメモリカード２０１を認識、受用可能か否かを判定する。デバイスＩＤテーブルに存在しないデバイスＩＤは、ホストシステム２００が認識、受用不可能と判定する。
【００２６】
【発明が解決しようとする課題】
上記従来の図３のメモリカード１０１では、構成メモリ部１０２として使用できるメモリにはアルゴリズムに互換性があるものが数多く存在する。ところが、アルゴリズムに互換性があっても、認識、受用の可否を判断するデバイスＩＤの例えば製造メーカコードや機種コードが異なると、それらを構成メモリ部１０２に使用したメモリカード１０１は、ホストシステム１００側において認識、受用不可能と判断されてしまう。よって、メモリカード１０１は、デバイスＩＤが異なっていることを除けば、ホストシステム１００に使用できる状態にあるにも拘わらず、上記判定結果からホストシステム１００に使用することができない。
【００２７】
また、図４のメモリカード２０１では、ホストシステム２００で認識、受用可能なデバイスＩＤがデバイスＩＤテーブル内に存在するか否かを調べ、その判定結果をホストシステム２００に出力する。メモリカード２０１はホストシステム２００側にメモリカード２０１の判定結果を検知するソフト的機能を有する必要があり、新規システムではメモリカード２０１に受用可能なホストシステムの要求するデバイスＩＤをデバイスＩＤテーブルに登録することにより、汎用性を持たせ使用適応範囲を広げる手段としては有効である。しかし、ホストシステム２００側が上記機能を有せず、構成メモリ部２０３，２０４のデバイスＩＤ出力で適応、受用可能か判断する場合は、メモリカード２０１をホストシステム２００に使用することができない。メモリカード２０１は、実際にはホストシステム２００に使用できるのであるから、ユーザ側が、どうしても認識、受用可能としたい場合には、ホストシステム２００のソフトウェアの更新、装置の改造をする必要があった。
【００２８】
一般的に、メモリは設計、製造プロセスの進歩に従って世代交代が進むため、製品寿命は概ね１０年以内であると考えられるが、ホストシステム２００の製品寿命は１０年以上である場合が多く、メモリが製造中止になりメモリカード２０１の供給も不可能になるという事態が生じる。この場合、ホストシステム２００のソフトウェアまたはハードウェアの変更を行って、使用する構成メモリ部のデバイスＩＤを認識できるようにすれば良いが、既に市場に出てしまったホストシステム２００のソフトウェアまたはハードウェアの変更を実施するのは極めて困難である。
【００２９】
本発明は、上記従来の事情に鑑みて為されたもので、ホストシステムの適合メモリとアルゴリズムに互換性がありながら、既に登録したデバイスＩＤと異なっていても、ホストシステムのソフトウェアやハードウェアの変更を必要とせず、ホストシステムに認識、受用可能と識別させることができるメモリカードを提供することを目的とする。
【００３０】
【課題を解決するための手段】
本発明のメモリカードは、少なくとも１つのコマンド制御方式のメモリを有し、該メモリに識別符号を記憶する構成メモリ部と、情報処理を行うホストシステムに接続することにより該ホストシステムから該メモリに対してデータの書き込みおよび読み出しを制御するためのカード制御部とを備え、該ホストシステムが該識別符号を認識、受用可能とする識別符号と判定した場合に該ホストシステムに対してデータの書き込みおよび読み出しを可能とするメモリカードにおいて、該ホストシステムから入力される識別符号送出要求コマンドを検出するコマンド検出部を有し、該コマンド検出部が該識別符号送出要求コマンドを検出したときのみ、出力を許可する識別符号出力許可信号を該コマンド検出部から出力すると共に、該識別符号出力許可信号により該構成メモリ部から該カード制御部への出力を不許可とする出力不許可信号を該構成メモリ部に出力する出力変換手段と、該コマンド検出部からの該識別符号出力許可信号により、該ホストシステムに擬似的に適合する識別符号を該ホストシステムに出力可能とする識別符号制御部とをさらに備えたものであり、そのことにより上記目的が達成される。
【００３１】
この構成により、ホストシステムから入力される識別符号送出要求コマンドに対して、メモリカードに既に登録した識別符号（例えばデバイスＩＤ）とは別に、ホストシステムに擬似的に適合する識別符号を出力可能としたので、メモリ設計や製造プロセスの進歩によって世代交代が進んでも、ホストシステム側のソフトウェアやハードウェアを変更することなく、そのホストシステムの適合メモリとアルゴリズムに互換性があるメモリを持つメモリカードでありながら、ホストシステムと適合する識別符号を有していないために使用不可能であったメモリカードに対して、ホストシステムに認識、受用可能と識別させることが可能となって、そのメモリカードをホストシステムに使用することが可能となる。
【００３２】
また、識別符号送出要求コマンドの検出に基づいて、識別符号制御部と構成メモリ部との出力変換を容易にすることが可能となる。これによれば、識別符号送出要求コマンドの検出時に、構成メモリ部に格納された識別符号をホストシステムに出力する代わりに、ホストシステムに擬似的に適合する識別符号を自動的にホストシステム側に出力することが可能となる。
【００３４】
さらに、好ましくは、本発明のメモリカードにおける識別符号制御部は、ホストシステムが認識、受用可能とする識別符号を予め識別符号テーブルに格納すると共に、識別符号送出要求コマンドに対して、ホストシステムが認識、受用可能とする識別符号を識別符号テーブルからホストシステムに出力可能とする。
【００３５】
この構成により、ホストシステムが認識、受用可能とする識別符号を識別符号テーブルに格納するので、ユーザ所望の識別符号を識別符号テーブルから選択的に取得することが可能となる。
【００３６】
さらに、好ましくは、本発明のメモリカードにおける識別符号制御部は、外部から識別符号を設定可能とするセレクト回路を有し、このセレクト回路によって設定された識別符号を選択的に識別符号テーブルからホストシステムに出力する。
【００３７】
この構成により、識別符号テーブルに設定された識別符号から、対象とするホストシステムに応じた所望の識別符号を、外部からセレクト回路を用いて容易に選択して、ホストシステムに出力することが可能となる。
【００３８】
さらに、好ましくは、本発明のメモリカードにおける識別符号テーブルは、対象とするホストシステムに応じて、メモリの製造メーカコードおよびデバイスコードをデバイスＩＤとして予め複数種類設定する。
【００３９】
この構成により、識別符号テーブルに対して、対象とするホストシステムに応じて、製造時などに、メモリの製造メーカコードおよびデバイスコードをデバイスＩＤとして予め複数種類設定することができる。
【００４０】
【発明の実施の形態】
以下、本発明に係るメモリカードについて図面を参照しながら説明する。
【００４１】
図１は本発明の一実施形態におけるメモリカードの構成例を示すブロック図である。図１において、メモリカード１は、データを書き換え可能である構成メモリ部２と、バスバッファ、アドレスデコーダなどよりなるカード制御部３と、識別符号送出要求コマンド信号としてのＩＤ送出要求コマンド信号を検出するコマンド検出部４と、コマンド検出部４による検出時にＩＤ変換を行う識別符号制御部としてのＩＤ制御部５とを備えている。
【００４２】
構成メモリ部２は、少なくとも１つのコマンド制御方式のメモリからなっており、識別符号としてのデバイスＩＤを記憶すると共にデータを書き換え可能としている。デバイスＩＤとは、製造メーカコードとデバイスコードで構成されている。
【００４３】
カード制御部３は、ホストシステム１０からのリセット信号ＲＥＳＥＴ、ライトイネーブル信号ＷＥ＃、チップイネーブル信号ＣＥ＃、アウトプットイネーブル信号ＯＥ＃の各信号線、アドレスバスＡＢおよびデータバスＤＢがそれぞれ各入力端子にそれぞれ接続され、各出力端子からリセット信号ＲＥＳＥＴ’、ライトイネーブル信号ＷＥ＃’、チップイネーブル信号ＣＥ＃’の各信号線およびデータバスＤＢ’をそれぞれ介して構成メモリ部２の各入力端子にそれぞれ接続されており、構成メモリ部２に対して、ライトイネーブル信号ＷＥ＃’、チップイネーブル信号ＣＥ＃’のロウレベルでアクティブ状態にすると共に、リセット信号ＲＥＳＥＴ’のハイレベルでＲＥＳＥＴ状態にすることができるようになっている。
【００４４】
カード制御部３は、アウトプットイネーブル信号ＯＥ＃’、ライトイネーブル信号ＷＥ＃’およびチップイネーブル信号ＣＥ＃’によって構成メモリ部２がアクティブ状態で、ホストシステム１０のホストシステムコネクション部から、アドレスバスＡＢを介して入力されるアドレス信号と、データバスＤＢ，ＤＢ’を介して入力されるコマンド信号およびデータ信号とを、構成メモリ部２に出力することによって指定アドレスにデータの書込みを行うように制御するものである。
【００４５】
また、カード制御部３は、アウトプットイネーブル信号ＯＥ＃’、ライトイネーブル信号ＷＥ＃’およびチップイネーブル信号ＣＥ＃’によって構成メモリ部２がアクティブ状態で、ホストシステム１０のホストシステムコネクション部から、アドレスバスＡＢを介して入力されるアドレス信号と、データバスＤＢ，ＤＢ’を介して入力されるコマンド信号とを、構成メモリ部２に出力することによって指定アドレスのデータをデータバスＤＢ，ＤＢ’を介して読み出すように制御するものである。
【００４６】
さらに、カード制御部３は、構成メモリ部２が複数個存在する構成メモリ部の場合に、それら構成メモリ部２をアドレス信号ＡＤによりデコードして選択する機能と、チップイネーブル信号ＣＥ＃およびアドレス信号ＡＤの最下位ビットの設定にてデータバスＤＢを１６ビットまたは８ビットに制御する機能などを含んでいる。
【００４７】
コマンド検出部４は、ホストシステム１０から入力されるデバイスＩＤ送出要求コマンドのみの検出を行い、ＩＤ送出要求コマンドの検出により、アウトプットイネーブルコントロール信号ＯＥＣ＃を、ＩＤ制御部５に出力すると共にＯＥ＃制御ＯＲゲート４１の一方の入力端子に出力するようになっている。ＯＥ＃制御ＯＲゲート４１の他方の入力端子にはアウトプットイネーブル信号ＯＥ＃がホストシステム１０から入力可能になっている。これらのコマンド検出部４とＯＥ＃制御ＯＲゲートにより出力変換手段が構成され、出力変換手段は、コマンド検出部４によるＩＤ送出要求コマンドの検出時に、ＩＤ制御部５にＩＤ出力許可信号（アウトプットイネーブルコントロール信号ＯＥＣ＃がロウレベル）を出力すると共に、構成メモリ部２に出力不許可信号（アウトプットイネーブル信号ＯＣ＃’がハイレベル）を出力するものである。
【００４８】
ＩＤ制御部５は、識別符号テーブルとしてのＩＤテーブル５１と、セレクト回路５２と、識別符号設定手段としてのＩＤ設定ＳＷ５３と、識別符号出力部としてのＩＤ出力部５４とを有している。
【００４９】
ＩＤテーブル５１はマスクＲＯＭ、ＥＥＰＲＯＭおよびフラッシュＲＯＭの何れかで構成され、メモリカード１が複数のホストシステム１０で使用される場合に、対象となるホストシステム１０が認識、受用可能とするデバイスＩＤを複数種類格納している。
【００５０】
セレクト回路５２は、ＩＤ設定ＳＷ５３の設定によって、製造時に外部から所望のデバイスＩＤを設定できるようになっている。セレクト回路５２は、ＩＤ設定ＳＷ５３からの指定を受けて、製造時にＩＤテーブル５１内に設定された複数のデバイスＩＤから１組のデバイスＩＤを選択してＩＤ出力部５４に送出することができるようになっている。つまり、送出されるデバイスＩＤは使用するホストシステム１０が識別、受用可能とするデバイスＩＤを予め調査しておき、メモリカード１の製造時に、外部から設定しておく。なお、メモリカード１が唯一のホストシステム１０を対象とする場合は、１組のデバイスＩＤが登録されたＩＤテーブル５１を備えればよい。この場合には、セレクト回路５２を必要としないため回路の簡略化が図られる。
【００５１】
ＩＤ出力部５４は、コマンド検出部４からのアウトプットイネーブルコントロール信号ＯＥＣ＃によってデータバスＤＢの使用権を獲得し、ＩＤテーブル５１から選択されたデバイスＩＤがデータバスＤＢを介してホストシステム１０に出力可能になっている。
【００５２】
また、ＩＤ出力部５４の出力としてはパラレルデータであるが、セレクト回路５２の入力部をシリアルＥＥＰＲＯＭなどの不揮発性メモリで構成し、その後、シリアル−パラレル変換をすることにより、ＩＤ制御部５におけるデバイス端子の削減化を図ることができる。
【００５３】
上記構成により、以下、その動作を説明する。
【００５４】
図２は図１のメモリカードにおいてＩＤ変換による適合性確保の方法を示すフローチャートである。図２に示すように、まず、ステップＳ１でホストシステム１０からのコマンド信号の検出を行い、ステップＳ２でコマンド検出部４がＩＤ送出要求コマンドかどうかを判断し、ステップＳ２でＩＤ送出要求コマンドであると判断するまで、即ち、ＩＤ送出要求コマンド受け付け時以外の場合にはステップＳ１，Ｓ２を繰り返す。
【００５５】
次に、ホストシステム１０からチップイネーブル信号ＣＥ＃をアクティブ状態（ロウレベル）、ライトイネーブル信号ＷＥ＃をアクティブ状態（ロウレベル）に設定し、かつアウトプットイネーブル信号ＯＥ＃を非アクティブ状態（ハイレベル）に設定することにより、構成メモリ部２を読み出し可能な状態（リードアレイモード）となった後に、データバスＤＢにＩＤ送出要求コマンドの９０９０Ｈを入力する。コマンド検出部４はＩＤ送出要求コマンドの９０９０Ｈを検出する。
【００５６】
このＩＤ送出要求コマンド受け付け時、即ち、ステップＳ２でコマンド検出部４がＩＤ送出要求コマンドであると判断した場合には、ステップＳ３でデータバスＤＢをＩＤ出力部５４に切換える。即ち、コマンド検出部４はデバイスＩＤ送出要求コマンドの９０９０Ｈを検出することにより、アウトプットイネーブルコントロール信号ＯＥＣ＃をハイレベルにしてＩＤ制御部５およびＯＲゲート４１に出力し、ＯＲゲート４１は、その出力端からアウトプットイネーブル信号ＯＥ＃’をハイレベル（非アクティブ状態）にして、データバスＤＢ’を介した構成メモリ部２からカード制御部３へのデータ出力を禁止すると同時に、ＩＤ制御部５にはデータバスＤＢへのデータ出力を許可する。
【００５７】
この状態で、ステップＳ４でデータバスＤＢを介して対象ホストシステム１０に応じたデバイスＩＤをホストシステム１０に送出する。即ち、ＩＤ設定ＳＷ５３による外部設定条件でＩＤ制御部５内のセレクト回路５２で指定を受けたＩＤテーブル５１内のデバイスＩＤを、ＩＤ出力部５４からデータバスＤＢを介してホストシステム１０に送出する。
【００５８】
その後、ステップＳ５でデータバスＤＢを構成メモリ部２（ＩＣメモリ部）に切換える。
【００５９】
上述した９０９０Ｈ以外のコマンド、例えば、リセットコマンド／ＦＦＦＦＨ、ステータスレジスタ読み出しコマンド／７０７０Ｈ、ステータスレジスタクリアコマンド／５０５０Ｈ、消去セットアップコマンド／２０２０Ｈ、消去コマンド／Ｄ０Ｄ０Ｈ、書込みセットアップコマンド／４０４０Ｈ、書込みコマンド／１０１０Ｈなどのコマンド信号がホストシステム１０から入力された場合や、メモリカード１にリセット端子６が存在する場合、リセット端子６へのリセット信号ＲＥＳＥＴがアクティブ（ハイレベルでアクティブ状態になるカードと、ロウレベルでアクティブ状態になるカードがある）になった場合には、アウトプットイネーブルコントロール信号ＯＥＣ＃がロウレベルになり、ＯＲゲート６にて構成メモリ部２に入力されるアウトプットイネーブル信号ＯＥ＃’をアクティブ可能な状態（ホストシステム１０からのＯＥ＃によりＯＥ＃’をロウレベルにすることができる）にすると同時に、ＩＤ制御部５内のＩＤ出力部５３の出力が禁止され、構成メモリ部２に対しての動作は図３の従来技術のメモリカード１０１と同様の動作となる。
【００６０】
以上により、本実施形態のメモリカード１によれば、ユーザが使用するホストシステム１０のデバイスＩＤをそのままメモリカード１のデバイスＩＤに設定するため、ホストシステム１０が、認識、受用不可能となることはない。したがって、図３で説明した従来技術のメモリカード１０１のように、ホストシステム１００が認識、受用可能なデバイスとしてそのデバイスＩＤを既に登録しているメモリとアルゴリズムに互換性が有りながらデバイスＩＤが異なるだけで、ホストシステム１００が認識、受用不可能としていた問題を解決することができる。
【００６１】
本発明のメモリカード１では、必ず、ホストシステム１０とメモリカード１とのデバイスＩＤが一致するように、外部からメモリカード１のＩＤテーブルを設定するため、必ず、ホストシステム１０が認識、受用可能とすることができて、メモリカード１をホストシステム１０に使用することができる。
【００６２】
以上のように、メモリカード１側でホストシステム１０を必ず認識、受用可能とできるため、ホストシステム１０側のソフトウェアの更新、装置の改造は不要とすることができる。例えば、通信に用いられる情報処理装置の場合、基地局を基点に中継局が各地に点在し、その各ホストシステムの更新改造には莫大な費用と労力、時間が必要となり、製品寿命は長くなるため、それに追従してその装置に使用されるメモリカードの仕様は長年変更されることはない。しかし、フラッシュメモリなどのメモリは市場競争力強化の側面からも、常にコストパフォーマンスが良い最新のデバイスメモリカードを用いることが求められており、製品寿命は必ずしも長くない。カード製造時においては、使用可能なメモリカードの共通化を図ることにより、コストダウン化、短ＴＡＴ（Ｔｕｒｎ−Ａｒｏｕｎｄ−Ｔｉｍｅ）化が可能になるという利点がある。
【００６３】
なお、本実施形態では、例えばマスクＲＯＭ、ＥＥＰＲＯＭ、フラッシュＲＯＭなどで形成された複数のデバイスＩＤを格納されたＩＤテーブルをセレクト回路によって指定し、１組のデバイスＩＤをＩＤ出力部５３にパラレルデータで送出する例であるが、これに限らず、他にセレクト回路の入力部をシリアルＥＥＰＲＯＭなどの不揮発メモリとし、その後、シリアル−パラレル変換の内部処理の後に、ＩＤ出力部にパラレルデータで送出する手段などであってもよい。
【００６４】
本実施形態では、識別符号としてデバイスＩＤを用いたが、これに限らず、識別符号としてデバイスＩＤ以外の符号番号やその他の信号であってもよい。例えば、対象とするホストシステムが上記した従来のホストシステム２００の場合には、ホストシステム２００はメモリカードに対して、識別、受用可能なデバイスＩＤを知らせ、メモリカードは、その知らされたデバイスＩＤがデバイスＩＤテーブルに存在するか否かを調べ、その判定結果信号（デバイスＩＤの有無）をホストシステム２００に出力することになっているが、この場合、識別符号として判定結果信号をホストシステム２００に出力するようにしてもよい。このとき、コマンド検出部４は、ホストシステム２００からのデバイスＩＤを検出し、ＩＤテーブル５１には判定結果信号（デバイスＩＤの有）を格納しておけばよい。
【００６５】
【発明の効果】
以上により、ホストシステムから入力される識別符号送出要求コマンドに対して、メモリカード（例えば構成メモリ部）に既に登録した識別符号とは別に、ホストシステムに擬似的に適合する識別符号を出力するため、メモリ設計や製造プロセスの進歩によって世代交代が進んでも、ホストシステム側のソフトウェアやハードウェアの変更することなく、そのホストシステムの適合メモリとアルゴリズムに互換性があるメモリを持つメモリカードでありながら、ホストシステムと適合する識別符号を有していないために使用不可能であったメモリカードに対して、ホストシステムに認識、受用可能と識別させることができて、そのメモリカードをホストシステムに使用することができる。
【００６６】
また、識別符号送出要求コマンドの検出に基づいて、識別符号制御部と構成メモリ部との出力切り換えを容易に行うことができる。これによれば、識別符号送出要求コマンドの検出時に、構成メモリ部に格納された識別符号をホストシステムに出力する代わりに、ホストシステムに擬似的に適合する識別符号を自動的にホストシステム側に出力することができる。
【００６７】
さらに、ホストシステムが認識、受用可能とするデバイスＩＤをＩＤテーブルに格納するため、ユーザ所望の識別符号を識別符号テーブルから選択的に取得することができる。
【００６８】
さらに、識別符号テーブルに設定された識別符号から、対象とするホストシステムに応じた所望の識別符号を、外部からセレクト回路を用いて容易に選択して、ホストシステムに出力することができる。
【００６９】
さらに、識別符号テーブルに対して、対象とするホストシステムに応じて、製造時などに、メモリの製造メーカコードおよびデバイスコードをデバイスＩＤとして予め複数種類設定することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態におけるメモリカードの構成例を示すブロック図である。
【図２】図１のメモリカードにおいてＩＤ切り換えによる適合性確保の方法を示すフローチャートである。
【図３】従来のメモリカードの第１構成例を示すブロック図である。
【図４】従来のメモリカードの第２構成例を示すブロック図である。
【符号の説明】
１ メモリカード
２ 構成メモリ部
３ カード制御部
４ コマンド検出部
５ ＩＤ制御部
５１ ＩＤテーブル
５２ セレクト回路
５３ ＩＤ出力部
６ ＯＥ＃制御ＯＲゲート
１０ ホストシステム
ＲＥＳＥＴ，ＲＥＳＥＴ’ リセット信号
ＷＥ＃，ＷＥ＃’ ライトイネーブル信号
ＣＥ＃，ＣＥ＃’ チップイネーブル信号
ＯＥ＃，ＯＥ＃’ アウトプットイネーブル信号
ＯＥＣ＃ アウトプットイネーブルコントロール信号
ＡＢ アドレスバス
ＤＢ，ＤＢ’ データバス
Claims (4)
- 少なくとも１つのコマンド制御方式のメモリを有し、該メモリに識別符号を記憶する構成メモリ部と、情報処理を行うホストシステムに接続することにより該ホストシステムから該メモリに対してデータの書き込みおよび読み出しを制御するためのカード制御部とを備え、該ホストシステムが該識別符号を認識、受用可能とする識別符号と判定した場合に該ホストシステムに対してデータの書き込みおよび読み出しを可能とするメモリカードにおいて、
該ホストシステムから入力される識別符号送出要求コマンドを検出するコマンド検出部を有し、該コマンド検出部が該識別符号送出要求コマンドを検出したときのみ、出力を許可する識別符号出力許可信号を該コマンド検出部から出力すると共に、該識別符号出力許可信号により該構成メモリ部から該カード制御部への出力を不許可とする出力不許可信号を該構成メモリ部に出力する出力変換手段と、
該コマンド検出部からの該識別符号出力許可信号により、該ホストシステムに擬似的に適合する識別符号を該ホストシステムに出力可能とする識別符号制御部とをさらに備えたメモリカード。 - 前記識別符号制御部は、前記ホストシステムが認識、受用可能とする識別符号を予め識別符号に格納すると共に、前記識別符号送出要求コマンドに対して、該ホストシステムが認識、受用可能とする識別符号を該識別符号テーブルから該ホストシステムに出力可能とする請求項１に記載のメモリカード。
- 前記識別符号制御部は、外部から識別符号を設定可能とするセレクト回路を有し、該セレクト回路によって設定された識別符号を選択的に前記識別符号テーブルから前記ホストシステムに出力するようにした請求項２に記載のメモリカード。
- 前記識別符号テーブルは、対象とするホストシステムに応じて、メモリの製造メーカコードおよびデバイスコードをデバイスＩＤとして予め複数種類設定する請求項２または３に記載のメモリカード。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000200266A JP3681323B2 (ja) | 2000-06-30 | 2000-06-30 | メモリカード |
| US09/893,571 US6669099B2 (en) | 2000-06-30 | 2001-06-29 | Memory card |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000200266A JP3681323B2 (ja) | 2000-06-30 | 2000-06-30 | メモリカード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002024789A JP2002024789A (ja) | 2002-01-25 |
| JP3681323B2 true JP3681323B2 (ja) | 2005-08-10 |
Family
ID=18698160
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000200266A Expired - Fee Related JP3681323B2 (ja) | 2000-06-30 | 2000-06-30 | メモリカード |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6669099B2 (ja) |
| JP (1) | JP3681323B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3681323B2 (ja) * | 2000-06-30 | 2005-08-10 | シャープ株式会社 | メモリカード |
| DE10210327B4 (de) * | 2002-03-08 | 2012-07-05 | Arnold & Richter Cine Technik Gmbh & Co. Betriebs Kg | Digitale Laufbildkamera |
| DE10218313B4 (de) * | 2002-04-24 | 2018-02-15 | Arnold & Richter Cine Technik Gmbh & Co. Betriebs Kg | Digitale Laufbildkamera |
| US7716314B1 (en) * | 2003-12-30 | 2010-05-11 | Dinochip, Inc. | Traffic management in digital signal processor |
| JP4932324B2 (ja) * | 2006-05-18 | 2012-05-16 | 株式会社リコー | 動作要求受付装置、プログラム、記録媒体、動作要求受付装置の制御方法、通信システム及び通信システムの運用方法 |
| JP5055850B2 (ja) * | 2006-06-15 | 2012-10-24 | セイコーエプソン株式会社 | フラッシュメモリのコマンドタイプ判定方法、フラッシュメモリのコマンドタイプ判定プログラム、フラッシュメモリの制御方法、フラッシュメモリの制御プログラム |
| US20080235000A1 (en) * | 2007-03-22 | 2008-09-25 | Searete Llc, A Limited Liability Corporation Of The State Of Delaware | Implementing security control practice omission decisions from service emulation indications |
| US9558019B2 (en) | 2007-03-22 | 2017-01-31 | Invention Science Fund I, Llc | Coordinating instances of a thread or other service in emulation |
| JP5430708B2 (ja) * | 2012-04-13 | 2014-03-05 | 株式会社藤商事 | 遊技機 |
| US20150273337A1 (en) * | 2014-03-31 | 2015-10-01 | Google Inc. | Authenticate user with wireless game controller |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5938750A (en) * | 1996-06-28 | 1999-08-17 | Intel Corporation | Method and apparatus for a memory card bus design |
| JPH11328009A (ja) | 1998-05-12 | 1999-11-30 | Mitsubishi Electric Corp | メモリカード及びそのメモリカードによる動作互換性判定方法 |
| JPH11338762A (ja) * | 1998-05-26 | 1999-12-10 | Mitsubishi Electric Corp | Ｉｃメモリ及びそのｉｃメモリによる動作互換性判定方法 |
| JP3681323B2 (ja) * | 2000-06-30 | 2005-08-10 | シャープ株式会社 | メモリカード |
-
2000
- 2000-06-30 JP JP2000200266A patent/JP3681323B2/ja not_active Expired - Fee Related
-
2001
- 2001-06-29 US US09/893,571 patent/US6669099B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20020000474A1 (en) | 2002-01-03 |
| US6669099B2 (en) | 2003-12-30 |
| JP2002024789A (ja) | 2002-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6851018B2 (en) | Exchanging operation parameters between a data storage device and a controller | |
| US5648929A (en) | Flash memory card | |
| KR100991718B1 (ko) | 플래시 디바이스에서 부분적으로 소거된 유닛을 검출하는방법 | |
| US6601132B2 (en) | Nonvolatile memory and method of writing data thereto | |
| US5826007A (en) | Memory data protection circuit | |
| JP3681323B2 (ja) | メモリカード | |
| US6209043B1 (en) | Command-controllable IC memory with compatibility checking unit suspending memory operation/enabling data to be only read from memory when IC memory operation is host incompatible | |
| US7590793B2 (en) | Data access controlling method in flash memory and data access controlling program | |
| US5781796A (en) | System for automatic configuration of I/O base address without configuration program using readout data on common bus by responding device | |
| JP5884663B2 (ja) | 電子制御装置およびデータ書換システム | |
| KR100479274B1 (ko) | 반도체 메모리 장치 및 정보기기 | |
| KR20070074134A (ko) | 메모리 카드의 저장용량을 확장시키는 장치 및 그를 이용한메모리 카드의 동작 방법 | |
| EP1079340A2 (en) | Integrated circuit card protected from unauthorized access | |
| JP5010065B2 (ja) | マイクロコンピュータ | |
| JP2002150246A (ja) | 携帯可能電子装置 | |
| KR100499851B1 (ko) | 마이크로컴퓨터의 기입 종료 판별 방법 | |
| JP4661244B2 (ja) | 空気調和機 | |
| JP2005157684A (ja) | メモリカード及びメモリ判別方法 | |
| US7900007B2 (en) | Host device, storage device, and method for accessing storage device | |
| CN114115755B (zh) | 用于数据写入的方法及装置、存储介质 | |
| US20210303502A1 (en) | Data communication device and data communication module | |
| JP3912447B2 (ja) | メモリシステムおよび外部不揮発メモリの使用方法 | |
| JPH05324305A (ja) | プログラム変更方法 | |
| JP3668204B2 (ja) | 携帯可能電子装置及びデータ領域割当方法 | |
| JPH11328009A (ja) | メモリカード及びそのメモリカードによる動作互換性判定方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040802 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040824 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041025 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050131 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050324 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050517 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050517 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080527 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090527 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100527 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110527 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |