TWI409623B - 監控數位系統可靠度的系統及方法 - Google Patents

監控數位系統可靠度的系統及方法 Download PDF

Info

Publication number
TWI409623B
TWI409623B TW097112967A TW97112967A TWI409623B TW I409623 B TWI409623 B TW I409623B TW 097112967 A TW097112967 A TW 097112967A TW 97112967 A TW97112967 A TW 97112967A TW I409623 B TWI409623 B TW I409623B
Authority
TW
Taiwan
Prior art keywords
ring oscillator
digital system
digital
oscillator sensor
logic
Prior art date
Application number
TW097112967A
Other languages
English (en)
Other versions
TW200905463A (en
Inventor
Dae Ik Kim
Jonghae Kim
Moon Ju Kim
James R Moulic
Hong Hua Song
Original Assignee
Ibm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibm filed Critical Ibm
Publication of TW200905463A publication Critical patent/TW200905463A/zh
Application granted granted Critical
Publication of TWI409623B publication Critical patent/TWI409623B/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31937—Timing aspects, e.g. measuring propagation delay
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Manipulation Of Pulses (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Geophysics And Detection Of Objects (AREA)
  • Organic Low-Molecular-Weight Compounds And Preparation Thereof (AREA)
  • Testing Or Calibration Of Command Recording Devices (AREA)

Description

監控數位系統可靠度的系統及方法
本發明係關於失效預測之領域；具體而言，本發明係關於數位系統中以環狀振盪器感測器為主的可靠度測量系統與方法。
組成數位系統(好比積體電路或更大之系統)之各元件的失效率，基本上係與許多參數相關，其包含操作溫度，以及數位系統的縮放與互連幾何。雖然數位系統中的內建測試，會試圖預測一既定類型的數位系統之生命週期，但卻無法提供該製造之類型中每個特定數位系統的衰退資訊。目前顧客或使用者僅能在發生重大系統失效後，才能得知數位系統的問題。雖然數位系統的重大失效係可得而知的，但「軟性」失效(即數位系統效能或可靠度的嚴重降級)係不容易注意，這表示數位系統此類型的衰退可能導致運算與資料上的錯誤，且難以回復。
本發明揭露一種有效地監控或預估一特定數位系統之衰退與可靠度，以及若其有作業上的降級，或具體而言，相關聯之環狀振盪器感測器超過特定臨界值時，即發佈警告信號的方法。
因此，在一面向中，本發明提供一種監控數位系統之可靠 度的系統。此系統包含：至少一個環形振盪器感測器，係以與數位系統相關聯的方式實施，以促進監控其可靠度，其中數位系統包含一電路組成，其包含至少一個邏輯類型，此至少一個邏輯類型包含至少一個裝置類型。至少一個環狀振盪器感測器包含一電路組成，其包含根據數位系統之電路組成所選之至少一邏輯類型或至少一裝置類型的其中之一或多個類型，以將至少一環狀振盪器感測器之衰退與數位系統之衰退相互關聯。至少一環狀振盪器感測器輸出計數信號，而本系統更包含計數邏輯與控制邏輯。計數邏輯耦接至少一環狀振盪器感測器，以將計數邏輯轉換為一震盪頻率，而控制邏輯係耦接計數邏輯，以週期性地評估至少一環狀振盪器感測器之震盪頻率，並在發生以下至少一情況下，產生表示其可靠度衰退進而導致數位系統衰退之警告信號：若(i)至少一環狀振盪器感測器之測量或預估之震盪頻率低於數位系統之警告臨界頻率；或(ii)至少一環狀振盪器感測器之測量震盪頻率間之一差異的測量或預估改變率超過數位系統之可接受的改變率臨界值。
在另一面向中，本發明提供一種監控數位系統之可靠度的系統，其包含至少一環狀振盪器感測器，係嵌於數位系統中，以促進監控其可靠度。數位系統包含一電路組成，其包含至少一個邏輯類型與在至少一邏輯類型內實施的至少一裝置類型。此至少一環狀振盪器感測器包含一電路組成，係至少部分地映射實施於數位系統之電路組成中的至少一邏輯類型與至少一裝置類型的百分比，其中至少一環狀振盪器感測器的衰 退，係與數位系統的衰退相互關聯。至少一環狀振盪器感測器輸出計數信號，而本系統更包含計數邏輯與控制邏輯。計數邏輯耦接至少一環狀振盪器感測器，以將計數邏輯轉換為一震盪頻率，而控制邏輯係耦接計數邏輯，以週期性地評估至少一環狀振盪器感測器之震盪頻率，並在發生以下至少一情況下，產生表示其可靠度衰退進而導致數位系統衰退之警告信號：若(i)至少一環狀振盪器感測器之測量或預估之震盪頻率低於數位系統之警告臨界頻率；或(ii)至少一環狀振盪器感測器的測量震盪頻率間之一差異的測量或預估改變率超過數位系統可接受的改變率臨界值。
在又一面向中，本發明提供一種監控數位系統之可靠度的方法。本方法包含：取得嵌於數位系統內的至少一環狀振盪器感測器，以促進監控其可靠度，數位系統包含一電路組成，其包含至少一個邏輯類型，此至少一個邏輯類型包含至少一裝置類型，以及其中至少一環狀振盪器感測器的邏輯與裝置類型組成百分比，係映射數位系統內至少一邏輯類型或至少一裝置類型之一或多各類型的電路組成百分比，藉此將至少一環狀振盪器感測器的衰退與數位系統的衰退相互關聯，至少一環狀振盪器感測器輸出計數信號；將至少一環狀振盪器感測器的計數信號轉換為至少一環狀振盪器感測器的震盪頻率；以及週期性地評估至少一環狀振盪器感測器之震盪頻率，並在發生以下至少一情況下，產生表示其可靠度衰退進而導致數位系統衰退之警告信號：若(i)至少一環狀振盪器感測器之測量或預估之震盪頻 率低於數位系統之警告臨界頻率；或(ii)至少一環狀振盪器感測器的測量震盪頻率間之一差異的測量或預估改變率超過數位系統之可接受的改變率臨界值。
再者，本發明之技術亦可提供其他特徵及優點。本發明之其他實施例與面向之細節描述於此，並視為本發明之一部分。
如上述，本發明提供一種監控系統及方法，供主動追蹤特定數位系統之衰退及可靠度，以及若監控系統之降級超過預先設定的臨界值，則發佈警告信號。「數位系統」係指任何數位系統或電路，其包含例如處理器、以及簡單或複雜的非處理器為主的數位電路、記憶體等。舉一特定範例而言，數位系統係一微處理器，而特定臨界值為數位系統預先定義之可接受的最大作業頻率層級。
具體而言，本發明揭露一種利用一或多個環狀振盪器感測器來監控數位系統之可靠度的技術，其中環狀振盪器係以與數位系統相關聯的方式(例如嵌入於數位系統中)實施。在一實施例中，一或多個環狀振盪器感測器係整合於數位系統中可使用的空間內。舉一具體範例而言，數位系統可包含一半導體裝置，而一或多個環狀振盪器感測器係整合於半導體裝置內，鄰近或位於被監控之數位系統的一或多個數位功能區塊(或一或多個電路區域)中，以促進環狀振盪器感測器之衰退與數位系 統之衰退的相互關聯性。
再者，根據本發明之一面向，監控系統之一或多個環狀振盪器感測器具有一電路組成，其包含一或多個邏輯類型與/或裝置類型，係映射欲監控之數位系統的電路組成。在此所指的「邏輯類型」係好比AND邏輯電路、NAND邏輯電路、OR邏輯電路、NOR邏輯電路、或反相器(INVERTER)電路的邏輯電路類型。「裝置類型」係指用以實施一特定邏輯類型的裝置類型。舉例而言，薄氧化裝置、厚氧化裝置、低VT摻雜裝置、或高VT摻雜裝置，可用於實施數位系統之電路組成的一或多個邏輯類型。在一範例中，裝置類型係指電晶體類型，其包含一或多個薄氧化電晶體、厚氧化電晶體、低VT摻雜電晶體、或高VT電晶體。
舉一範例而言，若欲監控之數位系統的電路組成包含多個邏輯類型，其多個邏輯類型包含50%的NAND邏輯電路與50%的反相器邏輯電路，則以與數位系統相關聯的方式實施之環狀振盪器感測器，係包含映射數位系統之電路組成的組成，亦即其包含50%的NAND邏輯電路與50%的反相器邏輯電路。類似地，若占數位系統之電路組成50%的NAND邏輯電路為100%薄氧化裝置，則環狀振盪器感測器中占50%的NAND邏輯電路亦為100%薄氧化裝置。藉此，用於實施數位系統電路組成之邏輯類型的多個裝置類型，亦會在環狀振盪器感測器內被映射，而此環狀振盪器感測器係以與數位系統相關聯之方式 實施。這可使數位系統之衰退以及與數位系統相關聯之環狀振盪器感測器之衰退具有較佳的相互關聯性。再者，環狀振盪器感測器的震盪頻率會更接近數位系統之最大作業頻率，因為不同的裝置類型與邏輯類型通常會有不同的作業速率。
除了一或多個環狀振盪器感測器之外，本發明之監控系統與方法利用計數邏輯與控制邏輯。計數邏輯耦接環狀振盪器或測器，以將環狀振盪器感測器之計數信號轉換為震盪頻率。控制邏輯耦接計數邏輯，以週期性地評估一或多個環狀振盪器感測器之震盪頻率，以及在發生至少一個以下情況時，產生其可靠度衰退，即數位系統衰退的警告信號：若(i)至少一環狀振盪器感測器之測量或預估震盪頻率低於數位系統之警告臨界頻率，或(ii)至少一環狀振盪器感測器的測量震盪頻率間之差異的測量或預估改變率超過數位系統可接受之改變率臨界值。在一實作中，計數邏輯與控制邏輯耦接多個環狀振盪器感測器，其係以與數位系統相關聯之方式實施。在另一實作中，每個環狀振盪器感測器皆具有與其本身之相關聯的計數邏輯與控制邏輯，用於實施上述功能，其中數位系統內可實施多個獨立的監控系統。
參用下述及圖1－17將詳述本發明之前揭與其他面向。
習知監控數位系統之衰退的技術有許多缺失。一般而言，習知技術並沒有實體變換器(transducer)直接感測及測量數位 系統的衰退，系統層級的衰退偵測僅偵測「機器檢測」或應用軟體錯誤。習知技術並沒有直接測量特定數位系統之衰退的技術。再者，習知技術並無在數位系統中針對即將發生之衰退相關失效而提出警告的技術，亦沒有可避免因「軟性衰退」情況而導致運算失靈的技術。數位系統測試一般都很昂貴、費時、且不夠全面。
在典型數位系統生命週期模型中，在製造數位系統及其生命週期之初，數位系統的最大作業頻率(FMAX )比指定給數位系統之指定最大作業頻率(FSPEC )來的高。隨著數位系統的衰退，許多因素會導致系統效能的降低，因而減低最大作業頻率。降低數位系統效能的因素係取決於特定系統與使用系統之環境。舉例而言，若數位系統包含一處理器，則導致衰退的因素可能包含數位系統的熱選取(hot election)、電遷移(electromigration)、以及熱擴張(thermal expansion)等等。
可能的失效模式有二，其一為硬體失效，代表數位系統的突然失效。軟性衰退則發生在數位系統的作業逐漸降低至廠商所指定之最小作業頻率(FSPEC )等級或以下。由於此類衰退是逐漸式的，因此使用者可能不會注意到軟性衰退失效，亦即此類衰退可能導致運算及資料上有誤而未被查覺。一旦知悉數位系統的最大作業頻率(FMAX )降到廠商指定之數位系統的最大作業頻率(FSPEC )之下，即數位系統無法在所需條件下運作，則必須替換或修復系統。可惜的是，系統在廠商所指定 的最大作業頻率、或接近此作業頻率下運作所累積的衰退情況，可能會導致資料塊中的單一位元錯誤，進而使得測試指令向量(test instruction vector)難以偵測此類錯誤的發生。在衰退的數位系統中，習知技術較難區分好壞資料結果的界線。
圖1描述一監控系統的實施例，此監控系統係以與數位系統相關聯的方式實施，以監控數位系統的可靠度。此監控系統(標示為100)包含一或多個環狀振盪器感測器110、一或多個驅動器119、一或多個計數邏輯區塊120、以及一或多個控制邏輯區塊130。每個環狀振盪器感測器110具有一個組成，其一般包含多個元件。在圖1的實施例中，環狀振盪器感測器110包含複數個反相器112與二輸入NAND邏輯電路114串聯相接。NAND電路114的第一輸入係一致能輸入(enable input)115，而第二輸入係來自環狀振盪器感測器110輸出的反饋(feedback)信號117。共用電壓源VDD驅動環狀振盪器感測器之元件。此環狀振盪器感測器110，在與數位系統相互關聯並以與數位系統相關聯之方式實施時，提供一電路層級的感測器/變換器，以感測數位處理器的衰退。
如下詳述，藉由以與數位系統相關聯的方式實施環狀振盪器管理器(例如在包含數位系統的半導體晶粒上可使用的空間內實施)，環狀振盪器感測器的衰退可做適度的調整，以緊密映射(mirror)數位系統的衰退、或與其相互關聯。環狀振盪器感測器110係一類比環狀振盪器感測器，其係透過驅動器119 而與計數邏輯120分離。計數邏輯120包含一分頻器122，其作用相當於一類比對數位轉換器，而計數暫存器124係一額外元件，用以減少實施計數邏輯所需之位元數。增強環狀振盪器感測器與數位系統衰退的相互關聯性(correlation)的方法，係可利用提供與數位系統之特定數位功能區塊相關聯的多個環狀振盪器感測器，與/或與數位系統之不同電路區域相關聯之多個環狀振盪器感測器，以及利用相關聯之數位系統的數位功能區塊、或電路區域所使用的共用電壓供應器，來供應每個環狀振盪器感測器的電壓，並致能每個環狀振盪器感測器僅對數位功能區塊(或電路區域)接收之請求加以回應，因而確保環狀振盪器感測器僅在對應之數位功能區塊(或電路區域)為有效時才發生效用。本發明之此等與其他面向將詳述如下。
具優勢的是，在此所述之環狀振盪器感測器係類似數位系統之數位邏輯效能，即其衰退效果。環狀振盪器感測器為簡單的低功率感測器電路，與高正確性的計數邏輯一同實施。控制邏輯130利用許多程序的其中之一，供週期性地評估一或多個環狀振盪器感測器的震盪頻率，並產生表示其可靠度降低，即數位系統之可靠度降低之警告信號，而此數位系統係在設計上及運作上與環狀震盪系統相互關聯。
圖2描述數位系統201之一簡化實施例，其包含被觀察或監控之數位功能區塊205，以及監控系統200，其具有環狀振盪器感測器210，係具有類似數位功能區塊205之裝置類型組 成的電路組成。如圖示，數位功能區塊205具有一電路組成，其包含一邏輯類型，即一反相器邏輯電路。然而，每個反相器邏輯電路係利用不同的裝置類型實施。舉例而言，圖2A－2D描述四個可能用以實施反相器邏輯電路的裝置類型。圖2A中，所繪示之薄氧化裝置包含一對平行相連的NFET與PFET。圖2B係繪示厚氧化裝置，而圖2C與2D分別繪示低VT摻雜裝置以及高VT摻雜裝置。每個圖式代表本發明所指稱之不同裝置類型。其他邏輯電路可以不同裝置類型，以類似圖2A－2D所示之反相器的方式實施。在一範例中，裝置類型係指具有不同功能特徵的電晶體設計類型。為了增強衰退影響中的相互關聯性，圖2中所使用的環狀振盪器感測器，係類似受監控之數位功能區塊205中所使用的裝置類型。
圖3繪示本發明之一面向中數位系統301與監控系統300的另一實施例。在此實施例中，數位系統301包含受觀察的數位區塊305，其包含不同的邏輯類型。監控系統300具有一環狀振盪器感測器310，其具有映射受觀察數位區塊305之電路組成的邏輯電路組成。具體而言，在受觀察數位區塊305中的邏輯類型組成，會在環狀振盪器感測器310中作類似的組成。在此範例中，受觀察的數位區塊305實施NOR邏輯電路、NAND邏輯電路、以及反相邏輯電路。因此，環狀振盪器感測器310將此等邏輯元件的百分比，在定義環狀振盪器感測器之邏輯裝置鏈中做類似的組成。舉例而言，若於受觀察數位功能區塊305中，50%為NOR邏輯電路、25%為NAND邏輯電 路、以及25%為反相器邏輯電路，則在一實施例中，類似電路組成的百分比會在環狀振盪器感測器中作實質地重複。亦即，環狀振盪器感測器會以約50%的NOR邏輯電路、25%的NAND邏輯電路、以及25%的反相器邏輯電路實施。在此範例中，每個邏輯類型皆係利用裝置類型「a」實施。
圖4繪示數位系統401，其中受觀察數位功能區塊405包含多個邏輯類型與多個裝置類型。因此，相關聯的監控系統400具有環狀振盪器感測器410，係具有類似的多個邏輯類型與多個裝置類型。具體而言，被觀察的數位區塊405係包含多個NOR邏輯電路、NAND邏輯電路、以及反相器邏輯電路，每個邏輯電路係利用不同的裝置類型實施(即，裝置類型「a」、裝置類型「b」、以及裝置類型「c」)。環狀振盪器感測器的電路組成，其邏輯與裝置類型百分比，係映射受觀察之數位區塊的電路組成。在此情況下，33%的NOR邏輯電路、33%的NAND邏輯電路、以及33%的反相器邏輯電路，其中50%的NOR邏輯電路係屬裝置類型「a」，而50%屬裝置類型「b」，50%的NAND邏輯電路係屬裝置類型「a」，而50%屬裝置類型「b」，以及50%的反相器邏輯電路係屬於裝置類型「c」，而50%屬裝置類型「c」。
圖5中，數位系統501係包含多個數位功能區塊(其包含第一數位功能區塊505、第二數位功能區塊506、以及第k數位功能區塊507)。每個數位功能區塊具有相關聯的環狀振盪 器感測器(分別為感測器510、511、以及512)。在上述範例中，每個環狀振盪器感測器510、511及512會做類似其欲監控的對應數位功能區塊中的邏輯類型與裝置類型之組成。藉此，每個環狀振盪器感測器的衰退，係可做適度的調整以緊密地與各個受監控數位功能區塊之衰退相互關聯。
圖6繪示具有多個電路區域(即電路區域a 606、電路區域b 607、以及電路區域c 608)之單一第一數位功能區塊605，其電路區域中實施數位功能區塊。舉例而言，數位功能區塊可以在半導體裝置內不同位置設置不同密度的電路元件之方式，設置於半導體裝置內或橫跨半導體裝置。因此，在一既定數位功能區塊(或一既定數位系統內)中，位於一位置的某些裝置的衰退可能與另一位置之其他裝置的衰退不同。在此範例中，每個環狀振盪器610、611、及612因此具有類似欲監控之對應電路區域606、607、及608之電路組成的組成。此類似係使對應環狀振盪器感測器的組成緊密地映射受監控之電路區域中所使用的邏輯類型與裝置類型。
除了根據邏輯與裝置類型，將環狀振盪器感測器的衰退與數位系統或數位功能區塊相互關聯之外，環狀振盪器感測器的供電與操作亦可與受監控之數位系統或數位功能區塊相關聯。圖7所繪示之數位功能區塊705中，受監控的數位區塊係由電壓源VDD 720供應其電壓，其亦為監控環狀振盪器感測器710供應電壓。以供應驅動受監控之數位功能區塊相同的電 壓源來為環狀振盪器感測器供電，得以達成較佳的衰退相關聯性，因為感測器會經歷與受監控數位區塊相同之功率波動。
圖8描述一類似概念，其中數位系統801包含多個數位功能區塊(即第一數位功能區塊805、第二數位功能區塊806、以及第k數位功能區塊807)，分別以電壓源VDD1 820、VDD2 821、VDDK 822供應電壓。如圖示，每個相關聯的環狀振盪器感測器(即第一環狀振盪器感測器810、第二環狀振盪器感測器811、第K環狀振盪器感測器812)亦係以供應相關聯之受監控數位功能區塊所使用之電壓來供電。因此，舉例而言，若其中一個數位功能區塊重複地開啟或關閉電源，則該數位功能區塊的相關環狀振盪器感測器亦會重複地開啟或關閉電源，以將感測器衰退與數位功能區塊衰退做較佳的相互關聯性。舉例而言，包含浮點單元(floating point unit)的數位功能區塊可在不使用時關閉電源來省電。因此，在此實施例中，相關聯的環狀振盪器感測器的電源亦切斷，以將環狀振盪器感測器之衰退與浮點單元之衰退做較佳的相互關聯性。
圖9描述數位區塊905之一實施例，數位區塊係從待機模式(stand－by mode)啟動，回應於數位區塊所接收之請求(request)。在此實施例中，環狀振盪器感測器910僅在請求來到相關聯之數位區塊時，才以類似的方式致能。因此，轉換(transition)僅在於數位區塊接收請求並加以處置時，才發生於環狀振盪器感測器中。
圖10繪示圖9之類似概念，僅針對數位系統1000，其包含多個數位功能區塊(即第一數位功能區塊1005...第K數位功能區塊1006)，每個功能區塊接收其本身的運算請求輸入。相關聯的環狀振盪器感測器(第一環狀振盪器感測器1010...第K環狀振盪器感測器K)係電性連接以接收各自的請求輸入作為致能信號，以在相關聯之數位功能區塊有效時致能感測器。
圖11繪示本發明之各面向的數位系統與環狀振盪器感測器生命週期。如圖示，數位系統的生命週期始於其最大作業頻率(FMAX )大於廠商指定最小可接受之最大作業頻率(minimum acceptable maximum frequency)(FSPEC )。隨著時間的經過，數位系統會衰退，而數位系統的最大作業頻率(FMAX )漸漸降級到等於或低於廠商所指定之所需最大作業頻率(FSPEC )。
依照本發明之一面向，提供有一警告臨界頻率(FWARN )。此預設的警告臨界頻率(FWARN )可能大於或等於廠商指定之所需數位系統之最大作業頻率(FSPEC )。在圖11的生命週期圖式中，作業的警告臨界頻率係大於廠商指定之最小作業頻率，而當數位系統的作業最大頻率(FMAX )降至或低於作業的警告臨界頻率(FWARN )時，控制邏輯會產生警告信號，其被傳送到譬如數位系統的作業系統。
在此實施例中，警告信號表示數位系統的最大作業頻率 (FMAX )，在短期內可能會小於廠商指定之最大作業頻率(FSPEC )。此時，警告信號亦可提供給數位系統的使用者，以進行適當的程序，譬如關機。如下詳述，當數位系統的最大作業頻率(FMAX )係等於或低於數位系統作業的警告臨界頻率(FWARN )時，評估作業頻率的採樣率(sampling rate)亦會提高，以更正確地監控數位系統的狀態。
藉由將環狀振盪器感測器作業及組成與數位系統相互關聯，嵌入式環狀振盪器感測器的生命週期可作適度的調整，以緊密地匹配欲監控之數位系統的生命週期。因此，當在此所述之嵌入式環狀振盪器感測器的震盪頻率達到預設之警告臨界頻率(FWARN )時，即可產生警告信號，表示數位系統本身之可靠度衰退。圖中亦顯示不與數位系統之衰退相互緊密關聯之環狀振盪器感測器。與數位系統(其可選擇開關電源及/或選擇性地從待機模式變為啟動)不同的是，此種環狀振盪器感測器可被持續供電並維持有效。在此情況下，此種環狀振盪器感測器可提供較早的警告信號，表示數位系統已開始發生衰退現象。又如前述，當環狀振盪器感測器的震盪頻率位於或低於數位系統作業之警告臨界頻率(FWARN )時，即可增加決定環狀振盪器感測器之震盪頻率的採樣率，以更正確地監控數位系統的狀態，如下詳述。
圖12－15描述本發明之一面向中，監控系統之控制邏輯的許多不同實施例。
圖12繪示本發明之一面向中，追蹤環狀振盪器感測器之震盪頻率的實施例。在步驟1200，數位系統開機後，於步驟1210，在時間點(TK )讀取環狀振盪器感測器目前的震盪頻率(FK )。在一實施例中，環狀振盪器感測器目前之震盪頻率之讀取，等同決定環狀振盪器感測器目前之震盪頻率。此邏輯亦於步驟1220，抓取環狀振盪器感測器於時間點TK－1 之先前震盪頻率(FK－1 )。此先前震盪頻率可從趨勢資料庫1251中取得，此資料庫係可由控制邏輯存取。環狀振盪器感測器之先前震盪頻率與其目前震盪頻率之差異(DK )，係決定於步驟1230，而差異的改變率(RK )則係於步驟1240計算。環狀振盪器感測器所測量到的震盪頻率(FK )接著於時間點TK 紀錄於趨勢資料庫中，並同時於步驟1250紀錄環狀振盪器感測器之震盪頻率間之差異(DK )的改變率(RK )。爾後，於步驟1260，可於環狀振盪器感測器決定震盪頻率之每一週期時，或者可在其他指定間隔，進行趨勢分析。
圖13描述趨勢分析方法的實施例，其中環狀振盪器感測器所測量到之震盪頻率間的差異，其最新的N個改變率係在步驟1300，從趨勢資料庫1251中取得。從這些數值中，環狀振盪器感測器所測量到之震盪頻率間之差異，其下一個改變率(R’K＋1 )會於步驟1310中估算出。環狀振盪器感測器所測量到之震盪頻率間之差異，其預計的下一個改變率(R’K＋1 )可利用習知線性模型評估(linear model estimation)(譬如線性順序模型1320)決定之，其中線性預測係藉由先前決定的N個 改變率作出。或者，本發明可利用環狀振盪器衰退資料庫1315所取得之歷史衰退資訊。舉例而言，歷史衰退資訊可包含環狀振盪器感測器習知內建測試所取得之資訊。或者，歷史衰退資訊可藉由測量特定類型之其他環狀震盪感測器的衰退，作為目前正在被評估之環狀振盪器感測器衍生而出。根據環狀振盪器感測器，針對環狀振盪器感測器之震盪頻率間差異的下一個改變率，歷史衰退資訊可比線性發展模型(linear progression model)提供較正確的預估。
圖13的協定中，於步驟1330，預估環狀振盪器之下一個震盪頻率(F’K＋1 )，爾後，於步驟1340，邏輯決定預估的震盪頻率(F’K＋1 )是否低於預設的警告臨界頻率(FWARN )。若是，則接著於步驟1350，產生警告信號，而於步驟1360，完成趨勢分析。假設環狀振盪器感測器下一個預估的震盪頻率(F’K＋1 )大於預設的警告臨界頻率(FWARN )，則不產生警告信號，並於步驟1360結束趨勢分析。
圖14的邏輯係類似圖13的邏輯，除了環狀振盪器感測器的下一個震盪頻率(F’K＋1 )，其係直接從N個先前所儲存之振盪器感測器的測量震盪頻率作估計。具體而言，環狀振盪器感測器最新的N個先前儲存過的測量震盪頻率，係於步驟1400，從趨勢資料庫1251中取得，並於步驟1410，利用例如線性N級模型分析1320、或從環狀震盪衰退資料庫1315所取得的歷史衰退資訊，而從這些數值中預估環狀振盪器感測器的 下一個震盪頻率(F’K＋1 )。於步驟1420，若環狀振盪器感測器預估之下一個震盪頻率(F’K＋1 )低於預設警告臨界頻率(FWARN )，則於步驟1430，產生警告信號，進而於步驟1440，完成趨勢分析。若環狀振盪器感測器感測之下一個震盪頻率高於警告臨界頻率，則不會產生警告信號。
圖15描述趨勢分析方法的另一實施例，於步驟1500，從趨勢資料庫1251取得環狀振盪器感測器所測量之震盪頻率間差異的最新改變率。於步驟1510，從這些數值中，預估環狀振盪器感測器所測量之震盪頻率間差異的下一個改變率(R’K＋1 )。此環狀振盪器感測器所測量到之震盪頻率間差異的下一個預估改變率(R’K＋1 )，係可利用習知線性模型預測(譬如線性N級模型1320)、或從環狀振盪器衰退資料庫1315取得的歷史衰退資訊決定之。接著，於步驟1520，所預估的下一個改變率(R’K＋1 )與數位系統可接受的改變率臨界值(RWARN )相比。若所預估的下一個改變率大於可接受的改變率臨界值，則於步驟1530，產生警告信號，即於步驟1540完成趨勢分析。假設環狀振盪器感測器所測量之震盪頻率間差異的下一個預估改變率，係低於數位系統可接受之改變率臨界值，則於步驟1540結束趨勢分析。
圖16描述分析並動態調整控制邏輯於週期性地評估環狀振盪器感測器之震盪頻率時，所使用之採樣週期的實施例。
圖16呈現決定下一個採樣環狀振盪器感測器之震盪頻率的時間點。在此方法中，最新決定的震盪頻率間差異的改變率，以及環狀振盪器感測器之最新測量的震盪頻率，係於步驟1600，從趨勢資料庫1251中取得，並於步驟161o，用以預估環狀振盪器感測器之預估震盪頻率(F’K＋1 )何時會與作業之警告臨界頻率(FWARN )相等的時間間隔(T’K＋1 )。此預估可利用環狀振盪器感測器、或是與環狀振盪器感測器相互關聯之數位系統類型上之歷史衰退資訊取得。此資訊可從歷史衰退資料庫1315，或利用線性N級模型1320作線性發展分析加以取得。於步驟1620，預估採樣時間(其使環狀振盪器感測器所預估的震盪頻率到達預設警告臨界頻率)用來決定到達預設警告臨界頻率的預估採樣週期。於步驟1630，預估的採樣頻率(P’K＋1 )會接著與先前用以測量環狀振盪器感測器最新取得之震盪頻率的採樣週期(PK )作比較。於步驟1640，若先前所用之採樣週期大於到達預設警告臨界頻率(FWARN )的預估採樣週期，則用於環狀振盪器感測器之震盪頻率的下一個測量的採樣時間，係先前的採樣時間加上震盪頻率到達預設警告臨界頻率的預計採樣週期。或者，於步驟1660，若先前利用的採樣週期低於震盪頻率到達預設警告臨界頻率(P’K＋1 )的預估採樣週期，則下一個採樣時間係先前採樣間加上先前所用之採樣週期(PK )。一旦決定負責環狀振盪器感測器之震盪頻率的下一個決定之採樣時間，則於步驟1650完成採樣週期分析。
舉另一變化為例，上述控制協定可整合於控制協定譬如與 本申請案具有相同申請人，於2007年4月10日所申請，標題為”監控數位系統之可靠度”之美國專利申請案第11/733,318號，包含在此供參考。簡述之，此申請案描述持續監控數位系統之可靠度、或衰退，並在數位系統作業衰退到或超過一特定臨界值時發佈警告信號的技術。此技術包含週期性地決定數位系統之最大作業頻率，以及若發生至少一種以下情況，即產生一警告信號，表示數位係統之可靠度降級：(i)數位系統之測量或預估最大作業頻率低於數位系統之作業的警告臨界頻率，其中警告臨界頻率係大於或等於廠商所指定之最小所需之數位系統最大作業頻率；或(ii)數位系統之測量最大作業頻率間之差異的改變率超過數位系統可接受之改變率臨界值。舉例而言，警告信號可僅在二個控制協定皆同意的情況下才會產生，即表示至少一個環狀振盪器感測器其可靠度衰退的震盪頻率評估，，以及表示數位系統其可靠度衰退的最大作業頻率。
本發明之一或多個面向可包含於製品中，例如多個電腦程式產品，其具有譬如電腦可使用媒體。此媒體具有譬如電腦可讀取程式碼裝置或邏輯(例如指示、代碼、指令等)，以提供並增進本發明之各功能。此製品可被包含做為電腦系統的一部分或分開來販售。
圖17描述包含本發明一或多個面向之製品或電腦程式產品的範例。舉例而言，電腦程式產品1700包含一或多個電腦可使用媒體1702，用以儲存電腦可讀取程式碼裝置或邏輯 1704，以提供並實現本發明之一或多個面向。此媒體可為電子、磁性、光學、電磁、紅外線、或半導體系統(或裝置或元件)或傳播媒體。電腦可讀取媒體之範例包含半導體或固態記憶體、磁帶、可折式電腦磁片、隨機存取記憶體(RAM)、唯讀記憶體(ROM)、硬磁盤、以及光碟片。光碟片的範例包含唯讀光碟片(CD－ROM)、讀/寫光碟片(CD－R/W)及DVD。
程式指示的序列、或由一或多個電腦可讀取程式碼裝置或邏輯界定的一或多個相互關聯之模組的邏輯所組成，係導引本發明之一或多個面向的效能。
具優勢的是，本發明提供一種記憶體之可存取單元的資料結構。利用此資料結構，可增強記憶體存取與系統效能(例如增加速度)。此資料結構包含一或多個記憶體單元(例如頁)的指定(例如位址)，在資料結構中無需位址解譯、或任何其他測試的運作，即可存取記憶體單元。此資料結構可用於任何類型的處理環境，包含模擬的環境。
雖然本發明以上述實施例描述，但此等實施例僅供作為範例參考。舉例而言，本發明之一或多個面向可包含於非模擬之環境中。再者，本發明知一或多個面向可用於具有與上述架構不同及/或模擬非z/Architecture架構之基本架構的模擬環境。本發明可使用許多模擬器。模擬器可由許多公司提供販售。模擬相關之細節係描述於虛擬機器：系統與程序的多功能 平台(摩根克夫曼之電腦架構與設計系列) ，2005年6月3日，吉米史密斯與羅吉納兒所著，包含在此供參考。
輸入/輸出或I/O裝置(包含但不限於鍵盤、顯示器、指標裝置、DASD、磁帶、CD、DVD、拇指碟、及其他記憶體媒體等)可直接或透過中介I/O控制器耦接系統。網路配接器(network adapter)亦可耦接系統，以致能資料處理系統，透過中介私人或公用網路，而與其他資料處理系統、或與遠端印表機或儲存裝置耦接。數據機、纜線數據機、及乙太網卡為網路配接器的範例類型。
本發明之一或多個面向的各種功能可以軟體、韌體、硬體或其結合者實施。至少一個機器可讀取的程式儲存裝置，係可利用至少一個可由機器執行的程式指令運作本發明之各種功能。
在此所述之流程圖僅供作為範例參考，可構思此等圖式或步驟(或作業)之變化而不偏離本發明之精神。舉例而言，此等步驟可以不同順序運作，或可增加、刪除、或修改步驟。此等變化皆視為本發明之一部分。
雖然本發明係以較佳實施例作詳述，但熟此技藝者皆知有不同的變化、增加、代替及其類似者均不偏離本發明之精神，並被視為本發明以下請求項之範疇的一部分。
100‧‧‧監控系統
110‧‧‧環狀振盪器感測器
112‧‧‧反相器
114‧‧‧NAND邏輯電路
115‧‧‧致能輸入
117‧‧‧反饋信號
119‧‧‧驅動器
120‧‧‧計數邏輯
122‧‧‧分頻器
124‧‧‧計數暫存器
130‧‧‧控制邏輯
200、300、400‧‧‧監控系統
201、301、401、501、801、1000‧‧‧數位系統
205、305、405、505、506、507、605、705、805、806、807、905、1005、1006‧‧‧數位功能區塊
210、310、410、510、511、512、610、611、612、710、810、811、812、910、1010、1011‧‧‧環狀振盪器感測器
606、607、608‧‧‧電路區域
720、820、821、822‧‧‧電壓源
1251‧‧‧趨勢資料庫
1315‧‧‧環狀振盪器衰退資料庫
1320‧‧‧線性順序模型
1700‧‧‧電腦程式產品
1702‧‧‧電腦可使用媒體
1704‧‧‧電腦可讀取程式碼裝置或邏輯
本發明之標的係定義如說明書結尾的專利請求項。然而，透過伴隨圖式及示範實施例的詳述將更易明瞭發明本身及其他面向、特徵與優勢，其中：圖1繪示本發明之一面向中監控系統的一實施例；圖2繪示本發明之一面向中具有監控系統的數位系統之實施例，其係類似環狀振盪器感測器內之數位系統的裝置類型；圖2A－2D繪示本發明之一面向中可實施於被監控的數位系統中之反相器邏輯的數個裝置類型範例；圖3繪示根據本發明一面向之數位系統實施例，其實施類似環狀振盪器感測器內數位系統之邏輯類型的監控系統；圖4繪示根據本發明一面向之數位系統進一步之實施例，其實施類似環狀振盪器感測器內受觀察數位區塊之邏輯與裝置類型的監控系統；圖5繪示本發明之一面向中包含多個數位功能區塊的數位系統，每個功能區塊具有監控系統之一相關環狀振盪器感測器，其中每個環狀振盪器感測器係類似數位系統之邏輯類型與 裝置類型的百分比；圖6繪示本發明之一面向中具有多個電路區域之數位功能區塊的一實施例，每個電路區域具有監控系統之相關環狀振盪器感測器，係類似數位系統之邏輯類型與裝置類型的百分比；圖7繪示本發明之一面向中具有一監控系統之一相關環狀振盪器感測器的數位功能區塊的一實施例，其供應電源與被監控之數位功能區塊相同；圖8繪示本發明之一面向中具有多個數位功能區塊的數位系統之一實施例，各區塊具有一監控系統之一相關聯之環狀振盪器感測器其供應電源與數位功能區塊相同；圖9繪示本發明之一面向中(一監控系統之)一數位功能區塊與一相關聯之環狀振盪器感測器的實施例，係由數位功能區塊所接收之請求所致能；圖10繪示本發明之一面向中一數位系統之一實施例，其系統包含多個數位功能區塊，每個功能區塊具有(監控系統之)相關聯之環狀振盪器感測器，係由被監控之數位功能區塊接收之各請求所致能； 圖11繪示本發明之一面向中數位系統與相互關聯之環狀振盪器感測器生命週期，係比較二個不同環狀振盪器感測器之震盪頻率衰退與數位系統之最大作業頻率的衰退；圖12係本發明之一面向中追蹤一環狀振盪器感測器之震盪頻率的邏輯之一實施例的流程圖；圖13係本發明之一面向中運作震盪頻率趨勢分析並根據其結果產生警告信號的邏輯之一實施例的流程圖；圖14係本發明之一面向中運作震盪頻率趨勢分析並根據其結果產生警告信號的邏輯之另一實施例的流程圖；圖15係本發明之一面向中運作震盪頻率趨勢分析並根據其結果產生警告信號的邏輯之又一實施例的流程圖；圖16係本發明之一面向中實施一變數採樣週期以評估環狀振盪器感測器之震盪頻率的邏輯之一實施例的流程圖；以及圖17繪示整合本發明之一或多個面向的電腦程式產品的實施例。
100‧‧‧監控系統
110‧‧‧環狀振盪器感測器
112‧‧‧反相器
114‧‧‧NAND邏輯電路
115‧‧‧致能輸入
117‧‧‧反饋信號
119‧‧‧驅動器
120‧‧‧計數邏輯
122‧‧‧分頻器
124‧‧‧計數暫存器
130‧‧‧控制邏輯

Claims (20)

  1. 一種監控一數位系統之可靠度的系統，該系統包含：至少一環狀振盪器感測器，與該數位系統相關聯實施，以促進監控該數位系統之可靠度，該數位系統包含一電路組成(circuit composition)，係包含至少一邏輯類型，該至少一邏輯類型包含至少一裝置類型，其中該至少一環狀振盪器感測器包含一電路組成，該電路組成包含根據該數位系統之電路組成、所選擇之該數位系統之至少一邏輯類型或至少一裝置類型其中一或多個類型，以將該至少一環狀振盪器感測器之衰退與該數位系統之衰退相互關聯(correlate)，該至少一環狀振盪器感測器輸出計數信號；一計數邏輯，係耦接該至少一環狀振盪器感測器，以將該計數信號轉換為該至少一環狀振盪器感測器之一震盪頻率；以及一控制邏輯，係耦接該計數邏輯，以週期性地評估該至少一環狀振盪器感測器之震盪頻率，以及若發生以下至少一情況，則產生一警告信號，以表示該至少一環狀振盪器感測器之可靠度降低，因而表示該數位系統之可靠度降低：(i)該至少一環狀振盪器感測器之一測量或預估震盪頻率低於該數位系統之一警告臨界頻率；或(ii)該至少一環狀振盪器感測器所測量之震盪頻率間一差異之一測量或預估改變率超過該數位系統之一可接受之改變率臨界值。
  2. 如請求項1所述之系統，其中該數位系統之電路組成包含複數個邏輯類型，該至少一環狀振盪器感測器之電路組成亦包含該複數個邏輯類型，其中該至少一環狀振盪器感測器內複數個邏輯類型的特定邏輯類型之百分比，係映射(mrror)該數位系統內複數個邏輯類型的特定邏輯類型之百分比。
  3. 如請求項1所述之系統，其中該數位系統之電路組成包含複數個裝置類型，該至少一環狀振盪器感測器之電路組成亦包含該複數個裝置類型，其中該至少一環狀振盪器感測器內複數個裝置類型的特定裝置類型之百分比，係映射該數位系統內複數個裝置類型的特定裝置類型之百分比。
  4. 如請求項1所述之系統，其中該數位系統之電路組成包含複數個邏輯類型與複數個裝置類型，且其中該至少一環狀振盪器感測器之電路組成亦包含該數位系統之複數個邏輯類型與複數個裝置類型，其中該至少一環狀振盪器感測器內複數個邏輯類型之特定邏輯類型與複數個裝置類型之特定裝置類型之百分比，係映射該數位系統內複數個邏輯類型之特定邏輯類型與複數個裝置類型之特定裝置類型的百分比。
  5. 如請求項1所述之系統，其中該數位系統包含複數個數位功能區塊與複數個電路區域，且其中該系統更包含複數個環狀振盪器感測器，每個環狀振盪器感測器係與該數位系統之複數個數位功能區塊或複數個電路區域之至少一者相關聯，以映射 該數位系統一邏輯類型或一裝置類型組成之至少一者，並提供適用於監控該數位系統相關之至少一數位功能區塊或電路區域之衰退的計數信號。
  6. 如請求項1所述之系統，其中該數位系統之電路組成包含複數個邏輯類型，該複數個邏輯類型包含AND邏輯、NAND邏輯、OR邏輯、NOR邏輯、及INVERTER邏輯中之至少二者，且其中該數位系統之複數個邏輯類型更包含至少一裝置類型，該至少一裝置類型包含一薄氧化(thin oxide)裝置、一厚氧化(thick oxide)裝置、一低VT摻雜裝置、或一高VT摻雜裝置中之一或多個裝置。
  7. 如請求項1所述之系統，其中該數位系統與該至少一環狀振盪器感測器係由一共用電源來供電。
  8. 如請求項1所述之系統，其中該數位系統包含複數個數位功能區塊，其中該系統更包含複數個環狀振盪器感測器，每個環狀振盪器感測器係嵌於該複數個數位功能區塊中之一各別數位功能區塊，且其中每個數位功能區塊與相關聯之環狀振盪器感測器係由一共用電源來供電。
  9. 如請求項1所述之系統，其中該數位系統更包含至少一數位功能區塊，且該至少一環狀振盪器感測器係與該至少一數位功能區塊相關聯，其中該至少一環狀振盪器感測器更包含一致 能輸入(enable input)，係電性耦接該相關聯之至少一數位功能區塊之一輸入，該至少一環狀振盪器感測器藉由該相關聯之至少一數位功能區塊接收一請求而被致能。
  10. 如請求項1所述之系統，其中該控制邏輯利用該至少一環狀振盪器感測器複數個已決定之震盪頻率，以預估該至少一環狀振盪器感測器之一下一震盪頻率，且其中該警告信號之產生包含：若該至少一環狀振盪器感測器之預估之下一震盪頻率低於該警告臨界頻率，則產生該警告信號。
  11. 如請求項1所述之系統，其中該控制邏輯週期性地決定該至少一環狀振盪器感測器之測量震盪頻率間一差異之一改變率，並利用該至少一環狀振盪器感測器之測量震盪頻率間之複數個已決定之改變率，藉由一線性模型預估、或該至少一環狀振盪器感測器之一歷史衰退資料，來預估一下一改變率，其中該控制邏輯利用該至少一環狀振盪器感測器其測量震盪頻率間該差異預估之下一改變率，來預估該至少一環狀振盪器感測器之一下一震盪頻率，且其中產生該警告信號包含：若該至少一環狀振盪器感測器預估之下一震盪頻率低於該數位系統之一警告臨界頻率，則產生該警告信號。
  12. 如請求項1所述之系統，其中該控制邏輯更動態調整一採樣週期，該採樣週期係用於週期性地評估該至少一環狀振盪器感測器之震盪頻率，該動態調整包含： 預估該至少一環狀振盪器感測器之一最新決定之震盪頻率到該至少一環狀振盪器感測器到達該警告臨界頻率所歷經之一時間間隔；利用該預估之時間間隔，設定一下一採樣週期，以決定該至少一環狀振盪器感測器之震盪頻率；決定該下一採樣週期是否小於用以週期性地評估該至少一環狀振盪器感測器之震盪頻率之一先前採樣週期；以及若是，則增加該採樣週期，以增加該至少一環狀振盪器感測器之週期性評估震盪頻率之採樣率。
  13. 一種監控一數位系統之可靠度的系統，該系統包含：至少一環狀振盪器感測器，係嵌入於一數位系統，以促進監控該數位系統之可靠度，該數位系統包含一電路組成，係包含至少一邏輯類型，以及實施於該至少一邏輯類型中之至少一裝置類型，其中該至少一環狀振盪器感測器包含一電路組成，係至少部分映射實施於該數位系統之電路組成中之該至少一邏輯類型與該至少一裝置類型之百分比，且其中該至少一環狀振盪器感測器之衰退係與該數位系統之衰退相互關聯，該至少一環狀振盪器感測器輸出計數信號；計數邏輯，係耦接該至少一環狀振盪器感測器，以將該計數信號轉換為該至少一環狀振盪器感測器之一震盪頻率；以及控制邏輯，係耦接該計數邏輯，以週期性地評估該至少一環狀振盪器感測器之震盪頻率，以及若發生以下至少一情況，則產生一警告信號，以表示該至少一環狀振盪器感測器之可靠度降 低，因而表示該數位系統之可靠度降低：(i)該至少一環狀振盪器感測器之一測量或預估震盪頻率低於該數位系統之一警告臨界頻率；或(ii)該至少一環狀振盪器感測器之測量震盪頻率間一差異中之一測量或預估改變率超過該數位系統之一可接受之改變率臨界值。
  14. 如請求項13所述之系統，其中該數位系統與該至少一環狀振盪器感測器係由一共用電源來供電，該至少一環狀振盪器感測器之邏輯與裝置類型的電路組成，係映射實施於該數位系統內之邏輯與裝置類型之百分比，且該至少一環狀振盪器感測器係僅在該數位系統為有效時被致能，從而促進該至少一環狀振盪器感測器之衰退與該數位系統之衰退的相互關聯性。
  15. 一種監控一數位系統之可靠度的方法，該方法包含：取得嵌入於一數位系統之至少一環狀振盪器感測器，以促進監控該數位系統之可靠度，該數位系統包含一電路組成，係包含至少一邏輯類型，該至少一邏輯類型包含至少一裝置類型，其中該至少一環狀振盪器感測器之邏輯與裝置類型組成百分比，係映射該數位系統內該至少一邏輯類型或該至少一裝置類型之一或多個類型的電路組成百分比，以將該至少一環狀振盪器感測器之衰退與該數位系統之衰退相互關聯，該至少一環狀振盪器感測器輸出計數信號；將該至少一環狀振盪器感測器之計數信號轉換為該至少 一環狀振盪器感測器之一震盪頻率；以及週期性地評估該至少一環狀振盪器感測器之震盪頻率，且若發生以下至少一情況，則產生一警告信號，以表示該至少一環狀振盪器感測器之可靠度降低，因而表示該數位系統之可靠度降低：(i)該至少一環狀振盪器感測器之一測量或預估震盪頻率低於該數位系統之一警告臨界頻率；或(ii)該至少一環狀振盪器感測器之測量震盪頻率間之一差異中的一測量或預估改變率超過該數位系統之一可接受之改變率臨界值。
  16. 如請求項15所述之方法，其中該數位系統之電路組成包含複數個邏輯類型與複數個裝置類型，且其中該至少一環狀振盪器感測器之電路組成亦包含該數位系統之複數個邏輯類型與複數個裝置類型，其中該至少一環狀振盪器感測器內複數個邏輯類型之特定邏輯類型與複數個裝置類型之特定裝置類型的百分比，係映射該數位系統內複數個邏輯類型之特定邏輯類型與複數個裝置類型之特定裝置類型的百分比。
  17. 如請求項15所述之方法，其中該數位系統包含複數個數位功能區塊與多個電路區域，且其中該取得步驟更包含取得複數個環狀振盪器感測器，每個環狀振盪器感測器係與該數位系統之該複數個數位功能區塊或複數個電路區域之至少其一相關聯，以映射其一邏輯類型或一裝置類型組成之至少一者，並提 供適用於監控該數位系統相關聯至少一數位功能區塊或電路區域之衰退的計數信號。
  18. 如請求項15所述之方法，其中該數位系統與該至少一環狀振盪器感測器係由一共用電源來供電，且其中該方法更包含僅在當該數位系統為有效時，始致能該至少一環狀振盪器感測器，從而促進該至少一環狀振盪器感測器之衰退與該數位系統之衰退的相互關聯性。
  19. 如請求項15所述之方法，其中該數位系統更包含複數個數位功能區塊，且該取得步驟包含取得複數個環狀振盪器感測器，每個環狀振盪器感測器係嵌於該複數個數位功能區塊中之一各別數位功能區塊，其中每個數位功能區塊與相關聯之環狀振盪器感測器共用一供應電源，且該相關聯之環狀振盪器感測器僅在該數位功能區塊係為有效時始被致能。
  20. 如請求項15所述之方法，其中該數位系統之電路組成包含複數個邏輯類型，該複數個邏輯類型包含AND邏輯、NAND邏輯、OR邏輯、NOR邏輯、及INVERTER邏輯中之至少二者，其中該數位系統之複數個邏輯類型更包含至少一裝置類型，該至少一裝置類型包含一薄氧化裝置、一厚氧化裝置、一低VT摻雜裝置、或一高VT摻雜裝置中之一或多個裝置。
TW097112967A 2007-04-30 2008-04-10 監控數位系統可靠度的系統及方法 TWI409623B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/742,018 US7495519B2 (en) 2007-04-30 2007-04-30 System and method for monitoring reliability of a digital system

Publications (2)

Publication Number Publication Date
TW200905463A TW200905463A (en) 2009-02-01
TWI409623B true TWI409623B (zh) 2013-09-21

Family

ID=39688937

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097112967A TWI409623B (zh) 2007-04-30 2008-04-10 監控數位系統可靠度的系統及方法

Country Status (9)

Country Link
US (1) US7495519B2 (zh)
EP (1) EP2150827B1 (zh)
JP (1) JP5153865B2 (zh)
KR (1) KR20090099536A (zh)
CN (1) CN101669037B (zh)
AT (1) ATE501438T1 (zh)
DE (1) DE602008005445D1 (zh)
TW (1) TWI409623B (zh)
WO (1) WO2008132033A1 (zh)

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101313226B (zh) * 2005-12-30 2013-02-13 英特尔公司 半导体器件的寿命的动态估算方法和设备
US20090033155A1 (en) * 2007-06-08 2009-02-05 Renesas Technology Corp. Semiconductor integrated circuits
US9727440B2 (en) 2007-06-22 2017-08-08 Red Hat, Inc. Automatic simulation of virtual machine performance
US9569330B2 (en) 2007-06-22 2017-02-14 Red Hat, Inc. Performing dependency analysis on nodes of a business application service group
US9477572B2 (en) * 2007-06-22 2016-10-25 Red Hat, Inc. Performing predictive modeling of virtual machine relationships
US9678803B2 (en) 2007-06-22 2017-06-13 Red Hat, Inc. Migration of network entities to a cloud infrastructure
US7889013B2 (en) * 2007-08-28 2011-02-15 Intel Corporation Microelectronic die having CMOS ring oscillator thereon and method of using same
US20090250698A1 (en) * 2008-04-08 2009-10-08 Nagaraj Savithri Fabrication management system
US20090288092A1 (en) * 2008-05-15 2009-11-19 Hiroaki Yamaoka Systems and Methods for Improving the Reliability of a Multi-Core Processor
DE102008059502A1 (de) * 2008-11-28 2010-06-10 Advanced Micro Devices, Inc., Sunnyvale Kompensation der Leistungsbeeinträchtigung von Halbleiterbauelementen durch Anpassung des Tastgrades des Taktsignals
US8260708B2 (en) * 2009-04-17 2012-09-04 Empire Technology Development Llc Usage metering based upon hardware aging
CN102077173B (zh) * 2009-04-21 2015-06-24 艾格瑞***有限责任公司 利用写入验证减轻代码的误码平层
JP5439964B2 (ja) * 2009-06-12 2014-03-12 富士通セミコンダクター株式会社 遅延比較回路、遅延比較方法、遅延回路および半導体集積回路
US8154309B2 (en) * 2009-06-23 2012-04-10 International Business Machines Corporation Configurable PSRO structure for measuring frequency dependent capacitive loads
JP2011165796A (ja) * 2010-02-08 2011-08-25 Renesas Electronics Corp 劣化検出回路
US8456243B2 (en) * 2010-03-26 2013-06-04 Microchip Technology Incorporated Failsafe oscillator monitor and alarm
US9513329B2 (en) 2010-07-30 2016-12-06 Empire Technology Development Llc Aging-based usage metering of components
CN101980220B (zh) * 2010-10-15 2012-06-20 清华大学 一种基于近似概率转换的电路性能可靠性的估计方法
US8729920B2 (en) 2010-11-24 2014-05-20 International Business Machines Corporation Circuit and method for RAS-enabled and self-regulated frequency and delay sensor
US8935143B2 (en) 2010-12-15 2015-01-13 IP Cube Partners Co., Ltd. Semiconductor sensor reliability
US8680523B2 (en) 2010-12-16 2014-03-25 IP Cube Partners (ICP) Co., Ltd. Sensor for semiconductor degradation monitoring and modeling
US8373482B2 (en) * 2011-01-13 2013-02-12 Texas Instruments Incorporated Temperature sensor programmable ring oscillator, processor, and pulse width modulator
KR20120096329A (ko) 2011-02-22 2012-08-30 삼성전자주식회사 신호 분석 회로를 포함하는 집적 시스템
US8457835B2 (en) * 2011-04-08 2013-06-04 General Electric Company System and method for use in evaluating an operation of a combustion machine
US20130002297A1 (en) * 2011-06-28 2013-01-03 Texas Instruments, Incorporated Bias temperature instability-resistant circuits
US9098561B2 (en) 2011-08-30 2015-08-04 Intel Corporation Determining an effective stress level on a processor
CN105842602B (zh) * 2011-09-28 2019-01-11 英特尔公司 自主式通道级老化监控装置和方法
US9141159B2 (en) 2011-11-03 2015-09-22 International Business Machines Corporation Minimizing aggregate cooling and leakage power with fast convergence
US9823990B2 (en) * 2012-09-05 2017-11-21 Nvidia Corporation System and process for accounting for aging effects in a computing device
US9112484B1 (en) 2012-12-20 2015-08-18 Mie Fujitsu Semiconductor Limited Integrated circuit process and bias monitors and related methods
US8766695B1 (en) * 2012-12-28 2014-07-01 Sandisk Technologies Inc. Clock generation and delay architecture
CN104995841B (zh) 2013-01-06 2018-02-09 英派尔科技开发有限公司 基于老化的泄漏能量减小方法和***
US9310424B2 (en) 2013-02-25 2016-04-12 International Business Machines Corporation Monitoring aging of silicon in an integrated circuit device
US8713490B1 (en) 2013-02-25 2014-04-29 International Business Machines Corporation Managing aging of silicon in an integrated circuit device
DE102013204272A1 (de) * 2013-03-12 2014-09-18 Robert Bosch Gmbh Verfahren zum Erkennen einer Korrelation
US9317389B2 (en) 2013-06-28 2016-04-19 Intel Corporation Apparatus and method for controlling the reliability stress rate on a processor
US10145896B2 (en) 2013-08-06 2018-12-04 Global Unichip Corporation Electronic device, performance binning system and method, voltage automatic calibration system
US9477568B2 (en) 2013-09-27 2016-10-25 International Business Machines Corporation Managing interconnect electromigration effects
US9494641B2 (en) * 2014-01-24 2016-11-15 Nvidia Corporation Degradation detector and method of detecting the aging of an integrated circuit
US9246501B2 (en) 2014-04-29 2016-01-26 Honeywell International Inc. Converter for analog inputs
US9791499B2 (en) 2014-05-20 2017-10-17 International Business Machines Corporation Circuit to detect previous use of computer chips using passive test wires
EP2988141A1 (en) * 2014-08-19 2016-02-24 Nagravision S.A. Aging control of a system on chip
US9904339B2 (en) 2014-09-10 2018-02-27 Intel Corporation Providing lifetime statistical information for a processor
US9704598B2 (en) 2014-12-27 2017-07-11 Intel Corporation Use of in-field programmable fuses in the PCH dye
TW201708835A (zh) 2015-08-04 2017-03-01 財團法人工業技術研究院 電子電路監測系統及電子電路監測方法
US10247769B2 (en) 2015-09-02 2019-04-02 International Business Machines Corporation Measuring individual device degradation in CMOS circuits
JP6703398B2 (ja) * 2015-12-25 2020-06-03 ルネサスエレクトロニクス株式会社 半導体装置
JP2018050219A (ja) * 2016-09-23 2018-03-29 ルネサスエレクトロニクス株式会社 半導体装置
CN107957773B (zh) * 2016-10-17 2024-02-06 北京诺亦腾科技有限公司 穿戴装置、手套、动作捕捉装置及虚拟现实***
US10747258B1 (en) * 2017-02-28 2020-08-18 Amazon Technologies, Inc. Distributed digital ring oscillators in a digital system
US10126354B1 (en) 2017-06-28 2018-11-13 Globalfoundries Inc. Assessment of HCI in logic circuits based on AC stress in discrete FETs
GB2567420B (en) * 2017-10-02 2020-07-08 Advanced Risc Mach Ltd Adaptive voltage scaling methods and systems therefor
US11068589B2 (en) * 2017-12-22 2021-07-20 The Boeing Company Interference detecting ring oscillators
US10964649B2 (en) * 2018-08-03 2021-03-30 Arm Limited Tamper detection in integrated circuits
US11531385B2 (en) 2018-09-17 2022-12-20 Samsung Electronics Co., Ltd. Voltage droop monitoring circuits, system-on chips and methods of operating the system-on chips
TWI670943B (zh) * 2018-10-25 2019-09-01 創意電子股份有限公司 晶片與效能監控方法
CN109856525A (zh) * 2018-11-07 2019-06-07 宁波大学 一种基于查找表的电路老化检测传感器
US11169585B2 (en) * 2019-08-16 2021-11-09 Apple Inc. Dashboard with push model for receiving sensor data
CN110609188B (zh) * 2019-09-25 2022-07-15 潍柴动力股份有限公司 油量计量单元老化的检测方法、装置及设备
FR3107983B1 (fr) * 2020-03-05 2022-05-27 St Microelectronics Sa Dispositif de surveillance d'un circuit digital
CN115166462B (zh) * 2022-07-04 2023-08-22 赖俊生 一种半导体芯片全生命周期持续检测方法、装置和设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6285449B1 (en) * 1999-06-11 2001-09-04 University Of Chicago Optical method and apparatus for detection of defects and microstructural changes in ceramics and ceramic coatings
TWI246321B (en) * 2004-01-28 2005-12-21 Chunghwa Telecom Co Ltd Remote video-on-demand digital monitor system
TWI259415B (en) * 2003-10-24 2006-08-01 Chi-Fang Lin Integrated digital surveillance system structure and method thereof
US7157948B2 (en) * 2004-09-10 2007-01-02 Lsi Logic Corporation Method and apparatus for calibrating a delay line

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5493572A (en) 1981-04-17 1996-02-20 Hitachi, Ltd. Semiconductor integrated circuit with voltage limiter having different output ranges for normal operation and performing of aging tests
JPS59111514A (ja) 1982-12-17 1984-06-27 Hitachi Ltd 半導体集積回路
US5566185A (en) 1982-04-14 1996-10-15 Hitachi, Ltd. Semiconductor integrated circuit
JPH04274100A (ja) * 1991-03-01 1992-09-30 Nec Corp テスト回路内蔵のメモリーｌｓｉ
JP3020754B2 (ja) * 1992-10-02 2000-03-15 株式会社東芝 遅延時間測定回路
JP3484462B2 (ja) 1996-04-11 2004-01-06 株式会社ルネサステクノロジ フローティングｓｏｉ−ｍｏｓｆｅｔの寿命を予測する方法
JPH10135298A (ja) 1996-10-31 1998-05-22 Mitsubishi Electric Corp 配線の信頼性評価装置及びその方法
FR2764991B1 (fr) 1997-06-24 1999-09-03 Sgs Thomson Microelectronics Procede de test fonctionnel et circuit comprenant des moyens de mise en oeuvre du procede
JP2000012639A (ja) 1998-06-24 2000-01-14 Toshiba Corp モニターｔｅｇのテスト回路
JP3452849B2 (ja) * 1999-09-21 2003-10-06 ローム株式会社 遅延時間が設定可能な遅延回路およびその遅延時間測定方法
JP3415524B2 (ja) * 1999-12-14 2003-06-09 エヌイーシーマイクロシステム株式会社 ジッタ自動測定回路
US6535014B2 (en) 2000-01-19 2003-03-18 Lucent Technologies, Inc. Electrical parameter tester having decoupling means
JP4334105B2 (ja) * 2000-03-15 2009-09-30 パナソニック株式会社 半導体集積回路および遅延時間測定方法
DE60122960T2 (de) * 2000-04-20 2007-03-29 Texas Instruments Incorporated, Dallas Digitale eingebaute Selbsttestschaltungsanordnung für Phasenregelschleife
US6476632B1 (en) 2000-06-22 2002-11-05 International Business Machines Corporation Ring oscillator design for MOSFET device reliability investigations and its use for in-line monitoring
JP3405713B2 (ja) 2000-06-27 2003-05-12 松下電器産業株式会社 半導体装置の寿命推定方法および信頼性シミュレーション方法
JP3820172B2 (ja) 2002-03-26 2006-09-13 松下電器産業株式会社 半導体装置の寿命推定方法および信頼性シミュレーション方法
US7126365B2 (en) 2002-04-16 2006-10-24 Transmeta Corporation System and method for measuring negative bias thermal instability with a ring oscillator
US6903564B1 (en) 2003-11-12 2005-06-07 Transmeta Corporation Device aging determination circuit
US7212022B2 (en) 2002-04-16 2007-05-01 Transmeta Corporation System and method for measuring time dependent dielectric breakdown with a ring oscillator
US7292955B2 (en) 2002-04-24 2007-11-06 Semiconductor Energy Laboratory Co., Ltd. Method and apparatus for examining semiconductor apparatus and method for designing semiconductor apparatus
JP4360825B2 (ja) * 2002-04-24 2009-11-11 株式会社半導体エネルギー研究所 半導体装置の寿命予測方法
US6724214B2 (en) 2002-09-13 2004-04-20 Chartered Semiconductor Manufacturing Ltd. Test structures for on-chip real-time reliability testing
US7054787B2 (en) 2003-01-23 2006-05-30 Sun Microsystems, Inc. Embedded integrated circuit aging sensor system
DE10342997A1 (de) 2003-09-17 2005-04-28 Infineon Technologies Ag Elektronischer Schaltkreis, Schaltkreis-Testanordnung und Verfahren zum Ermitteln der Funktionsfähigkeit eines elektronischen Schaltkreises
US7282937B2 (en) 2003-12-31 2007-10-16 Intel Corporation On-chip frequency degradation compensation
US7129800B2 (en) 2004-02-04 2006-10-31 Sun Microsystems, Inc. Compensation technique to mitigate aging effects in integrated circuit components
US7231310B2 (en) 2004-05-20 2007-06-12 Semiconductor Energy Laboratory Co., Ltd. Method for evaluating semiconductor device
US7026838B2 (en) 2004-06-18 2006-04-11 Texas Instruments Incorporated Versatile system for accelerated stress characterization of semiconductor device structures
US7005871B1 (en) 2004-06-29 2006-02-28 Nvidia Corporation Apparatus, system, and method for managing aging of an integrated circuit
CN1312881C (zh) * 2004-09-09 2007-04-25 复旦大学 实时监测流数据突变的方法
US7085658B2 (en) 2004-10-20 2006-08-01 International Business Machines Corporation Method and apparatus for rapid inline measurement of parameter spreads and defects in integrated circuit chips
US7106088B2 (en) 2005-01-10 2006-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method of predicting high-k semiconductor device lifetime
US7338817B2 (en) 2005-03-31 2008-03-04 Intel Corporation Body bias compensation for aged transistors
US7190233B2 (en) 2005-07-12 2007-03-13 International Business Machines Corporation Methods and apparatus for measuring change in performance of ring oscillator circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6285449B1 (en) * 1999-06-11 2001-09-04 University Of Chicago Optical method and apparatus for detection of defects and microstructural changes in ceramics and ceramic coatings
TWI259415B (en) * 2003-10-24 2006-08-01 Chi-Fang Lin Integrated digital surveillance system structure and method thereof
TWI246321B (en) * 2004-01-28 2005-12-21 Chunghwa Telecom Co Ltd Remote video-on-demand digital monitor system
US7157948B2 (en) * 2004-09-10 2007-01-02 Lsi Logic Corporation Method and apparatus for calibrating a delay line

Also Published As

Publication number Publication date
US20080270049A1 (en) 2008-10-30
ATE501438T1 (de) 2011-03-15
EP2150827A1 (en) 2010-02-10
DE602008005445D1 (en) 2011-04-21
KR20090099536A (ko) 2009-09-22
JP5153865B2 (ja) 2013-02-27
CN101669037A (zh) 2010-03-10
CN101669037B (zh) 2012-12-05
US7495519B2 (en) 2009-02-24
EP2150827B1 (en) 2011-03-09
JP2010527174A (ja) 2010-08-05
WO2008132033A1 (en) 2008-11-06
TW200905463A (en) 2009-02-01

Similar Documents

Publication Publication Date Title
TWI409623B (zh) 監控數位系統可靠度的系統及方法
US8094706B2 (en) Frequency-based, active monitoring of reliability of a digital system
US11408932B2 (en) Integrated circuit workload, temperature and/or subthreshold leakage sensor
US9310426B2 (en) On-going reliability monitoring of integrated circuit chips in the field
US7005871B1 (en) Apparatus, system, and method for managing aging of an integrated circuit
US9117011B2 (en) Characterization and functional test in a processor or system utilizing critical path monitor to dynamically manage operational timing margin
TWI550288B (zh) 用於決定電路之預定物理性質之變化的設備及方法
KR101221081B1 (ko) 호스트 장치
US20150112660A1 (en) Semiconductor sensor reliability
US20230341460A1 (en) Integrated circuit workload, temperature, and/or sub-threshold leakage sensor
CN110319044B (zh) 风扇测试方法
US7984353B2 (en) Test apparatus, test vector generate unit, test method, program, and recording medium
JP6749515B1 (ja) 劣化予測情報蓄積装置、劣化予測装置、及び劣化予測プログラム
WO2023084529A1 (en) Integrated circuit degradation estimation and time-of-failure prediction using workload and margin sensing
WO2011114416A1 (ja) 半導体集積回路の電源電圧決定方法及び半導体集積回路の電源電圧制御システム
CN105842602A (zh) 自主式通道级老化监控装置和方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees