TWI408637B - 顯示裝置之驅動積體電路 - Google Patents

顯示裝置之驅動積體電路 Download PDF

Info

Publication number
TWI408637B
TWI408637B TW097115641A TW97115641A TWI408637B TW I408637 B TWI408637 B TW I408637B TW 097115641 A TW097115641 A TW 097115641A TW 97115641 A TW97115641 A TW 97115641A TW I408637 B TWI408637 B TW I408637B
Authority
TW
Taiwan
Prior art keywords
storage unit
bias
integrated circuit
driving
unit
Prior art date
Application number
TW097115641A
Other languages
English (en)
Other versions
TW200905633A (en
Inventor
Hak Yun Kim
Sang Jo Seo
Jeong Bae Bang
Bong Jo Shin
Ho Yong Choi
Keun Hyung Park
Yong Cheol Jeong
Original Assignee
Nat Univ Chungbuk Ind Acad
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nat Univ Chungbuk Ind Acad filed Critical Nat Univ Chungbuk Ind Acad
Publication of TW200905633A publication Critical patent/TW200905633A/zh
Application granted granted Critical
Publication of TWI408637B publication Critical patent/TWI408637B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/005—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor comprising combined but independently operative RAM-ROM, RAM-PROM, RAM-EPROM cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

顯示裝置之驅動積體電路
本發明是有關一種運用PSRAM或DRAM以做為圖形記憶體的驅動積體電路，並且特別是有關一種用於顯示裝置而能夠提高記憶體良率的驅動積體電路。
在用以驅動顯示裝置之驅動積體電路，通常運用靜態隨機存取記憶體(SRAM,”Static Random Access Memory”)做為圖形記憶體，近來已嘗試應用虛擬SRAM(PSRAM,”Pseudo SRAM”)或動態隨機存取記憶體(DRAM,”Dynamic Random Access Memory”)做為該圖形記憶體。
用於傳統PSRAM之增強偏壓的位準是由暫存器內的數位資料集合所控制。亦即，在傳統上，對於整合在晶圓內之所有驅動積體電路的參考偏壓位準是根據該暫存器內的數位資料集合所一次性地選定，並且最終字組線路偏壓的位準是按照所選定之參考偏壓位準而決定。
在此，於各驅動積體電路內之PSRAM由共同程式供應對應於該相同數位資料集合的參考偏壓。此時，該參考偏壓可隨著處理環境而改變，原因在於其係為類比電壓。
換言之，所有個別供應至該等驅動積體電路之數位資料雖具有相同的數值，然根據這些數位資料所個別產生之參考偏壓卻可能依處理環境而具有不同的數值。因此，部分的參考偏壓可能會具有顯著地偏離於目標值的位準，並且部分供應以此等參考偏壓的驅動積體電路可 能因此而無法運作。
按此方式所製造的驅動積體電路，連同前述程式儲存於其內之軟體，一併供應給顯示裝置製造商。此時，在所供應的驅動積體電路中，因為該程式無法運作，不得不拋除瑕疵性驅動積體電路，其為如前述具有顯著偏離於目標值之位準的參考偏壓所供應，。
總結而言，傳統上，對於所有在晶圓內形成之驅動積體電路中所提供的PSRAM，該等參考偏壓位準是為必要，其藉由共同程式所設定，因此無法補償在用於該PSRAM因處理變異性所致生之驅動電壓方面的不穩定性，並且由於該不穩定性而導致該驅動積體電路內的損失。
因此，本發明係針對於一種用於顯示裝置之驅動積體電路，其大幅地減輕因相關技藝之限制與缺點所導致的一或多個問題。
本發明之目的在於提供一種用於顯示裝置之驅動積體電路，其能夠利用額外的非揮發性記憶體以穩定字組線路偏壓，並且利用外部驅動電壓或是來自該驅動積體電路內之泵汲單元的泵汲電壓驅動該非揮發性記憶體，藉此將因添置該非揮發性記憶體而造成在該驅動積體電路尺寸方面的增加予以最小化，俾以能夠提高該驅動積體電路之良率而不致顯著地增加該驅動積體電路的大小。
本發明之額外優點、目的及特性部分陳述於後文，部分在熟悉本項技藝之人士檢閱下列說明後將更清楚，或可自本發明實作所習知。藉由在所撰說明與其申 請專利範圍內特定指陳之結構，及各隨附圖式，可實現並達成本發明之各項目的與其他優點。
為達到這些目的及其他優點，根據本發明之目的，如本文所具體實作且廣泛討論者，一種用於顯示裝置之驅動積體電路，包含：第一儲存單元，其用以儲存影像資料；第二儲存單元，其用以儲存參考資料，俾以控制對於第一儲存單元之操作所必要的各式驅動信號之位準；電力產生單元，其用以根據儲存在第二儲存單元內之參考資料而設定該等驅動信號的位準，同時將該等具有所設定之位準的驅動信號供應至第一儲存單元；及控制單元，其用以控制該電力產生單元的操作。
該等驅動信號可包含：字組線路偏壓，其用以驅動第一儲存單元的字組線路；位元線路預充電偏壓，其用以驅動第一儲存單元的位元線路；及電容器上方電極偏壓，其用以驅動第一儲存單元之電容器的上方電極。
該電力產生單元可藉由根據儲存在第二儲存單元內之參考資料以設定一參考偏壓位準來控制該驅動信號的位準。
第一儲存單元可為揮發性記憶體。
較佳地，第一儲存單元為動態隨機存取記憶體(DRAM)或虛擬靜態隨機存取記憶體(PSRAM)。
第二儲存單元可為非揮發性記憶體。
較佳地，第二儲存單元為電子可抹除及可程式化唯讀記憶體(EEPROM,”Electrically Erasable and Programable Read Only Memory”)、單次可程式化(OTP,”One-Time Programmable”)EPROM、鐵電RAM(FRAM,”Ferroelectric RAM”)、磁性RAM (MRAM,”Magnetic RAM”)及快閃記憶體之任一者。
該電力產生單元可包含：參考偏壓產生器，其用以根據來自第二儲存單元的參考資料以設定一參考偏壓位準，並且輸出具該所設定位準的參考偏壓；及RAM電力產生器，其用以自該參考偏壓產生器接收該參考偏壓、根據該所收參考偏壓之位準以設定該等驅動信號的位準，及輸出具該所設定位準的驅動信號。
該電力產生單元可進一步包含：增強時脈產生器，其用以將時脈信號提供至該RAM電力產生器，藉以讓該RAM電力產生器能夠放大並輸出該等驅動信號的任一者；RAM電力產生控制器，其用以控制該偏壓產生器之運作，根據來自提供於該控制單元內之記憶體操作模式控制暫存器的控制值來控制該參考偏壓產生器、RAM電力產生器及該增強時脈產生器的操作；及開機重置電路，其用以決定送至該等第一及第二儲存單元之驅動電壓是否為穩定，俾決定是否應操作第一儲存單元、第二儲存單元、參考偏壓產生器及RAM電力產生控制器。
第二儲存單元可透過對於該顯示裝置之驅動積體電路的複數個外部終端而分別地供應以該參考資料、井偏壓(well bias voltage)、位元線路預充電偏壓及字組線路偏壓(word line bias voltage)。
該驅動積體電路可進一步包含：泵汲單元(pumping unit)，其用以在該控制單元的控制下輸出泵汲電壓(pumped voltage)；穩定化電路，其用以穩定化來自該泵汲單元的泵汲電壓，俾透過第一至第三切換器而分別地產生對於驅動第二儲存單元及將該所產生偏壓供應至第二儲存單元所必要的偏壓；及參考電壓位準控制解碼 器，其中該控制單元可包含：控制暫存器，其用以控制該穩定化電路及第一至第三切換器的操作，藉此控制對於第二儲存單元之抹除操作及寫入操作的計時及該偏壓對第二儲存單元的施用時間；及RAM電力產生位準控制暫存器，其用以產生該參考資料，其中該參考電壓位準控制解碼器可自該RAM電力產生位準控制暫存器接收該參考資料、將該所收參考資料加以解碼，並且將該解碼參考資料供應至第二儲存單元。
該等偏壓可包含井偏壓、位元線路預充電偏壓及字組線路偏壓，其中該驅動積體電路可進一步含有：複數個外部終端，其用以分別地將該參考資料、井偏壓、位元線路預充電偏壓及字組線路偏壓供應至第二儲存單元；及複數個切換器，其各自用以在該控制單元的控制下建立或打斷該等外部終端其中之一之相對應者與第二儲存單元之間的電子連接。
第二儲存單元可進一步儲存用於設定第一儲存單元之更新時間的更新資料。
該驅動積體電路可進一步包含更新信號產生器，其用以根據來自第二儲存單元的更新資料來產生一更新信號，並且將所產生之更新資料供應至第一儲存單元。
應瞭解本發明前述一般說明與後續詳細說明兩者皆僅為示例性及解釋性，且係為提供本發明的進一步解釋。
現將詳細地參照於本發明各項較佳具體實施例，而在各附圖中說明該等之範例。將在全篇各圖式中盡可能地使用相同的參考編號，藉以指稱相同或類似的部分。 在後文中的本發明說明裡，對於併入於本案內之已知功能和組態詳細說明在有可能模糊本發明的主題項目時將予省略。
第一具體實施例
第一圖係方塊圖，其顯示根據本發明之第一具體實施例而用於顯示裝置之驅動積體電路的組態。
根據本發明之第一具體實施例而用於該顯示裝置的驅動積體電路可如第一圖所示包含：第一儲存單元301，其用以儲存影像資料；第二儲存單元302，其用以儲存用於控制對於第一儲存單元301操作所必要之各式驅動信號的位準之參考資料；電力產生單元101，其用以根據儲存在第二儲存單元302內之參考資料來設定該等驅動信號的位準，並且將該等設定位準之驅動信號供應至第一儲存單元301；及控制單元100，其用以控制電力產生單元101的操作。
在此，第一儲存單元301係儲存外部影像資料之圖形記憶體。較佳地，第一儲存單元301可為動態隨機存取記憶體(DRAM)，或是運用DRAM單元的虛擬靜態隨機存取記憶體(PSRAM)。
第二儲存單元302係可保留儲存於其內的資訊的非揮發性記憶體，即使並未對其供應電力亦然。較佳地，第二儲存單元302可為電子可抹除及可程式化唯讀記憶體(EEPROM)、單次可程式化(OTP)EPROM、鐵電RAM(FRAM)、磁性RAM(MRAM)及快閃記憶體之任一者。
電力產生單元101包含：參考偏壓產生器215，其用以根據來自第二儲存單元302的參考資料來設定一參考偏壓的位準，並且輸出該等設定位準之參考偏壓； RAM電力產生器213，其用以自參考偏壓產生器215接收該參考偏壓，根據所收參考偏壓之位準來設定該等驅動信號的位準，並且輸出該等設定位準之驅動信號；增強時脈產生器212，其用以將時脈信號CLK1及CLK2提供至RAM電力產生器213，以供RAM電力產生器213放大並輸出該等驅動信號的任一者；RAM電力產生控制器211，其用以根據來自提供自控制單元100內之記憶體操作模式控制暫存器411的控制值來控制參考偏壓產生器215、RAM電力產生器213及增強時脈產生器212的操作；及開機重置電路214，其用以決定連至第一及第二儲存單元301及302的RAM驅動電壓是否為穩定，俾決定是否應操作第一儲存單元301、第二儲存單元302、參考偏壓產生器215及RAM電力產生控制器211。
在此，記憶體操作模式控制暫存器411係控制第一儲存單元301操作之暫存器。暫存器411可藉由待命模式、睡眠模式及深度待命模式之任一者來操作第一儲存單元301，俾減少該驅動積體電路的電力耗用。
參考偏壓產生器215包含複數個雙極接合電晶體(BJT,”Bipolar Junction Transistor”)及複數個金屬氧化物矽質場效電晶體(MOSFET,”Metal Oxide Silicon Field-Effect Transistor”)的組合。自參考偏壓產生器215所輸出的參考偏壓約為1V。此參考偏壓的位準可根據儲存在第二儲存單元302內之參考資料的位準而減少或增加。來自參考偏壓產生器215的參考偏壓係供應至RAM電力產生器213。RAM電力產生器213根據該參考電壓而決定由此輸出的驅動信號是否精確具備目標電壓位準。
第一儲存單元301含有複數個字組線路及複數個位元線路，其排置成彼此交錯，及複數個電容器以供儲存影像資料。
該等驅動信號包含：字組線路偏壓VPP，其用以驅動第一儲存單元301的字組線路；位元線路預充電偏壓VBLP，其用以驅動第一儲存單元301的位元線路；及一電容器上方電極偏壓VCP，其用以驅動第一儲存單元301之電容器的上方電極。
除該等字組線路偏壓VPP、位元線路預充電偏壓VBLP及電容器上方電極偏壓VCP以外，RAM電力產生器213可根據該參考偏壓以產生對於第一儲存單元301之操作所必要的各式偏壓。
RAM電力產生器213自參考偏壓產生器215接收參考偏壓，並且利用所收參考偏壓以產生像是該等字組線路偏壓VPP、位元線路預充電偏壓VBLP及電容器上方電極偏壓VCP的驅動信號。換言之，RAM電力產生器213可按一預定比值藉由將該參考偏壓步進向上或向下來產生該等驅動信號。因此，該等驅動信號的位準會受到該參考偏壓的位準所影響。
字組線路偏壓VPP高於供應至控制單元100的操作電壓VCC。RAM電力產生器213藉由泵汲該操作電壓VCC予以增強來產生該字組線路偏壓VPP。時脈信號CLK1及CLK2對於此泵汲操作為必要。為此，增強時脈產生器212可將這些時脈脈衝CLK1及CLK2供應至RAM電力產生器213。
該等驅動信號具有在預定範圍之內的位準以驅動第一儲存單元301。注意到該等驅動信號之位準根據處 理環境可超出允許的錯誤範圍。傳統上並無方法復原供應有位準超出允許錯誤範圍之驅動信號的驅動積體電路。
然而，在本發明裡，由於可藉由改變儲存在第二儲存單元302內之參考資料的位準來更改該參考偏壓的位準，因此是可以將隨處理環境變化之驅動信號的位準改變至其原始目標位準。
要在第二儲存單元302內寫入或抹除參考資料，必須將該參考資料、井偏壓、該位元線路預充電偏壓VBLP及該字組線路偏壓VPP供應至第二儲存單元302。為此，在第一具體實施例裡，複數個用以供應該參考資料及該等個別電壓(井偏壓、位元線路預充電偏壓VBLP及字組線路偏壓VPP)之外部終端501至504係於該驅動積體電路的外部形成。
亦即，第一外部終端501係用以供應該參考資料的終端，第一外部終端502係用以供應該井偏壓的終端，第三外部終端503係用以供應該位元線路預充電偏壓VBLP的終端，並且第四外部終端504係用以供應該字組線路偏壓VPP的終端。這些第一至第四外部終端501至504係形成於晶圓的局部上，該晶圓裡未有該驅動積體電路形成。經由第一外部終端501供應至第二儲存單元302的參考資料為解碼資料。
第二儲存單元302可如前述為EEPROM。要將該參考資料寫入此EEPROM內需要一極高電壓。在第一具體實施例裡，此電壓係自該驅動積體電路的外部所供應。
另一方面，第一儲存單元301係揮發性記憶體。為保留儲存在第一儲存單元301之內的資訊，必須將更新 信號週期性地供應至第一儲存單元301，藉以將該資訊重新輸入至第一儲存單元301。為此，包含有關第一儲存單元301更新時間之資訊的更新資料進一步儲存在本發明的第二儲存單元302中。此更新資料係按前述之參考資料相同的方式，透過第一外部終端501而儲存在第二儲存單元302內。
同時，根據本發明之第一具體實施例，用於顯示裝置之驅動積體電路進一步包括更新信號產生器555，藉以根據來自第二儲存單元302的更新資料輸出該更新信號。
亦即，更新信號產生器555自第二儲存單元302接收該更新資料、根據所收更新資料以產生該更新信號，並且將所產生之更新信號供應至第一儲存單元301。接著，藉由該更新信號將前述資訊重新輸入至第一儲存單元301。
在傳統的驅動積體電路裡，通常是利用SRAM做為第一儲存單元。相對地，在本發明中，如上述，藉由將該更新資料儲存在第二儲存單元302裡，可在相同的環境下執行該驅動積體電路的暫存器設定，而與第一儲存單元301的記憶體類型(非揮發性記憶體或揮發性記憶體)無關。
第二具體實施例
第二圖係一方塊圖，其顯示根據本發明之第二具體實施例而用於顯示裝置之驅動積體電路的組態。
現參照第二圖，除第一圖的組態以外，根據本發明之第二具體實施例用於顯示裝置的驅動積體電路進一步包括泵汲單元420，其用以在控制單元100的控制下 輸出泵汲電壓；及穩定化電路421，其用以穩定化來自泵汲單元420的泵汲電壓，藉以產生對於驅動第二儲存單元302，並且透過第一至第三切換器SW1至SW3以將該等偏壓分別地供應至第二儲存單元302，其為必要的偏壓(井偏壓、位元線路預充電偏壓和字組線路偏壓)。除記憶體操作模式控制暫存器411以外，控制單元100進一步包含：控制暫存器412，其用以控制穩定化電路421及切換器SW1至SW3的操作，俾控制對於第二儲存單元302之抹除操作及寫入操作的計時和該等偏壓對第二儲存單元302的施用時間；及RAM電力產生位準控制暫存器413，其用以產生該參考資料。根據本發明之第二具體實施例用於顯示裝置之驅動積體電路進一步包括參考電壓位準控制解碼器424，其用以自RAM電力產生位準控制暫存器413接收該參考資料、解碼所收參考資料，並且將該解碼參考資料供應至第二儲存單元302。
穩定化電路421及第二儲存單元302係透過第一至第三切換器SW1至SW3所互連。該井偏壓係透過第一切換器SW1供應至第二儲存單元302，該位元線路預充電偏壓係透過第二切換器SW2供應至第二儲存單元302，該字組線路偏壓係透過第三切換器SW3供應至第二儲存單元302。
一調節器可利用為穩定化電路421。泵汲單元420可用以產生對於該顯示裝置之操作所必要的泵汲電壓。泵汲單元420及穩定化電路421係供應於該驅動積體電路內。
參考電壓位準控制解碼器424亦可用以在RAM電 力產生位準控制暫存器413的控制下，減少在第一及第二儲存單元301和302內所使用之各式電壓的錯誤。亦即，參考電壓位準控制解碼器424產生1V的參考電壓，俾決定在第一及第二儲存單元301和302內所使用之各式電壓的正確位準。然後參考電壓位準控制解碼器424將該等電壓各自比較於該參考電壓，並按比較之結果減少其中的錯誤。
根據本發明之第二具體實施例的組態中，第二儲存單元302係自該驅動積體電路之內的相對應組成元件所供應之該參考資料、井偏壓、位元線路預充電偏壓及字組線路偏壓。
亦即，該參考資料是自控制單元100之內的RAM電力產生位準控制暫存器413所供應，而該等井偏壓、位元線路預充電偏壓和字組線路偏壓則是由穩定化電路421所供應。
第二儲存單元302的寫入操作是根據控制單元100內之控制暫存器中設定的控制值所控制。
換言之，自RAM電力產生位準控制暫存器413所輸出的參考資料是由參考電壓位準控制解碼器424解碼，然後再供應給第二儲存單元302。此時，在第二儲存單元302操作所必要的電壓供應至第二儲存單元302之前，並不會執行第二儲存單元302的寫入操作(儲存該參考資料的操作)或抹除操作(抹除該參考資料的操作)。
控制暫存器412即為控制第二儲存單元302寫入及抹除操作的物項。當控制暫存器412操作穩定化電路421並開啟第一至第三切換器SW1至SW3時，會將來自於穩定化電路421的井偏壓、位元線路預充電偏壓及字組 線路偏壓供應至第二儲存單元302。
因此，控制暫存器412控制穩定化電路421及第一至第三切換器SW1至SW3，藉此控制來自穩定化電路421而對第二儲存單元302之井偏壓、位元線路預充電偏壓及字組線路偏壓的計時和施用時間，從而控制第二儲存單元302的寫入操作及抹除操作。
控制暫存器412是根據所設定之控制值來控制穩定化電路421及第一至第三切換器SW1至SW3。因此，控制暫存器412可藉由改變所設定的控制值以調整施用計時與施用時間。
前述之更新資料係進一步儲存在第二儲存單元302裡，其係提供於根據本發明之第二具體實施例用於顯示裝置之驅動積體電路，並且更新信號產生器555係經進一步提供於該驅動積體電路。
該更新資料係自RAM電力產生位準控制暫存器413所輸出。此更新資料係按前述之參考資料相同的方式而儲存在第二儲存單元內。
第三具體實施例
第三圖係方塊圖，其顯示根據本發明之第三具體實施例用於顯示裝置之驅動積體電路的組態。
根據本發明之第三具體實施例用於顯示裝置的驅動積體電路包含該等第一具體實施例和第二具體實施例兩者的功能，如第三圖所示。
根據本發明之第三具體實施例用於顯示裝置的驅動積體電路可藉由透過控制暫存器412而控制切換器SW1至SW3之開啟/關閉，以令儲存在第二儲存單元302內之參考資料不動作，並且藉由根據讓該使用者設定 RAM電力產生位準控制暫存器413之傳統程式，來調整該參考偏壓及字組線路偏壓的位準。
在第三圖裡，編碼之參考資料係輸入至第一外部終端501。該編碼參考資料由參考電壓位準控制解碼器424加以解碼，然後供應至第二儲存單元302。
在第一至第十切換器SW1至SW10中的第一至第三切換器SW1至SW3與前述第一至第三切換器SW1至SW3者相同，並因而在此省略其說明。
第四切換器SW4係回應於來自控制暫存器412之控制信號而開啟/關閉，並且在當為開啟時，將該參考資料自第一外部終端501供應至參考電壓位準控制解碼器424。第五切換器SW5係回應於來自控制暫存器412之控制信號而開啟/關閉，並且在當為開啟時，將該井偏壓自第二外部終端502供應至參考電壓位準控制解碼器424。第六切換器SW6係回應於來自控制暫存器412之控制信號而開啟/關閉，並且在當為開啟時，將該位元線路預充電偏壓自第三外部終端503供應至參考電壓位準控制解碼器424。第七切換器SW7係回應於來自控制暫存器412之控制信號而開啟/關閉，並且在當為開啟時，將該字組線路偏壓自第四外部終端504供應至參考電壓位準控制解碼器424。
第八切換器SW8係回應於來自控制暫存器412之控制信號而開啟/關閉，並且在當為開啟時，將該參考資料自RAM電力產生位準控制暫存器413供應至參考電壓位準控制解碼器424。第九切換器SW9係回應於來自控制暫存器412之控制信號而開啟/關閉，並且在當為開啟時，將該經解碼參考資料自參考電壓位準控制解碼器 424供應至參考偏壓產生器215。第十切換器SW10係回應於來自控制暫存器412之控制信號而開啟/關閉，並且在當為開啟時，將該參考資料自第二儲存單元302供應至參考偏壓產生器215。
第九及第十切換器SW9及SW10是按相反方式而運作。換言之，當第九切換器SW9為開啟時第十切換器SW10為關閉，而當第九切換器SW9為關閉時第十切換器SW10為開啟。
第一至第十切換器SW1至SW10的這些操作是分別地由來自控制暫存器412的相對應控制信號所控制。
當第四至第七切換器SW4至SW7為開啟並且其餘的切換器為關閉時，會將來自第一外部終端501的參考資料及來自第二至第四外部終端502至504的各種偏壓供應至第二儲存單元302。
同時，當第八切換器SW8及第一至第三切換器SW1至SW3為開啟而其餘的切換器為關閉時，會將來自RAM電力產生位準控制暫存器413的參考資料及來自穩定化電路421的各種偏壓供應至第二儲存單元302。
此外，當第八切換器SW8及第五至第七切換器SW5至SW7為開啟而其餘的切換器為關閉時，會將來自RAM電力產生位準控制暫存器413的參考資料及來自第二至第四外部終端502至504的各種偏壓供應至第二儲存單元302。
並且，當第四切換器SW4及第一至第三切換器SW1至SW3為開啟而其餘的切換器為關閉時，會將來自第一外部終端501的參考資料及來自穩定化電路421的各種偏壓供應至第二儲存單元302。
在將該參考資料儲存在第二儲存單元302內之前，可先執行下列操作，藉以根據該參考資料決定自參考偏壓產生器215所輸出之參考偏壓的位準是否滿足一所欲數值。
換言之，首先，第四切換器SW4及第八切換器SW8之其一，及第九切換器SW9，皆為開啟。因此，自外部終端501及RAM電力產生位準控制暫存器413之其一輸出該參考資料，然後供應至參考電壓位準控制解碼器424。
接著，參考電壓位準控制解碼器424將該參考資料予以解碼，並將該解碼參考資料供應至第二儲存單元302。同時，參考電壓位準控制解碼器424透過開啟的第九切換器SW9以將該解碼參考資料供應至參考偏壓產生器215。
此時，由於驅動第二儲存單元302的偏壓未供應至第二儲存單元302，因而並未將該參考資料儲存在第二儲存單元302內。
當自參考電壓位準控制解碼器424收到該參考資料後，參考偏壓產生器215根據該參考資料輸出該參考偏壓。
此時，若該參考偏壓的位準是在允許的範圍之內，則開啟第五至第七切換器SW5至SW7或第一至第三切換器SW1至SW3，藉以將該偏壓供應至第二儲存單元302。因此，該參考資料儲存在第二儲存單元302內。
之後，關閉第九切換器SW9並且第十切換器SW10為開啟，因此將儲存在第二儲存單元302之內的參考資料供應至參考偏壓產生器215。
另一方面，在該參考電壓之位準超出該允許範圍的情況下，可藉由更改RAM電力產生位準控制暫存器413的數值以改變來自參考電壓位準控制解碼器424之參考資料的位準，直到該參考偏壓的位準進入該允許範圍內為止。之後，如前述，將該參考偏壓之位準在該允許範圍內的參考資料儲存在第二儲存單元302裡。
若是將該參考資料儲存在第二儲存單元302裡，則僅第十切換器SW10開啟而其他的切換器為關閉，因此可將來自第二儲存單元302的參考資料供應至該參考偏壓產生器215。
該驅動積體電路產出並上市時，僅第十切換器SW10保持為開啟，而其他的切換器則保持為關閉。
前述之更新資料係經進一步儲存在第二儲存單元302，其由根據本發明之第三具體實施例用於顯示裝置之驅動積體電路所提供，並且更新信號產生器555係進一步提供於該驅動積體電路中。
該更新資料係透過第一外部終端501而由外部供應，或是自RAM電力產生位準控制暫存器413所供應。此更新資料係按前述之參考資料相同的方式而儲存在第二儲存單元內。
根據本發明之第一至第三具體實施例之具有前述組態的驅動積體電路，可運用於液晶顯示裝置、電漿顯示裝置、發光顯示裝置等等。
例如，該液晶顯示裝置包含：複數個閘極線路GL和複數個資料線路DL，其經排置以彼此交錯；及複數個像素單元，其在由該等閘極線路GL與資料線路DL交會處所定義的像素區域之內按個別方式所構成。
該等像素單元各自包含：薄膜電晶體TFT，其用以回應於來自該等閘極線路GL其中之一相對應者之掃描脈衝，藉以切換來自該等資料線路DL其中之一之相對應者的灰階電壓；像素電極，其用以接收來自該薄膜電晶體TFT的灰階電壓，並且根據所收灰階電壓以顯示影像；共用電極，其經排置而面向該像素電極且以共用電壓Vcom供應；及液晶層，其於該像素電極與該共用電極之間形成。
根據本發明之第一至第三具體實施例的驅動積體電路可用以驅動該等資料線路。
根據第一至第三具體實施例，在第二儲存單元302儲存該更新資料可讓用於液晶顯示裝置的驅動程式能夠運用SRAM，藉以相容地應用在運用DRAM或PSRAM的液晶顯示裝置裡。
可自前文明白，根據本發明，藉由利用額外非揮發性記憶體而穩定化字組線路偏壓可提高驅動積體電路的良率。
首先，該非揮發性記憶體係利用外部驅動電壓或自該驅動積體電路內之泵汲單元所產生的泵汲電壓所驅動，藉此將該驅動積體電路因添置該非揮發性記憶體而在尺寸方面的增量最小化。
其次，在傳統的驅動積體電路裡，通常是利用SRAM以作為第一儲存單元。相對地，在本發明中，將該更新資料儲存在第二儲存單元裡可供在相同環境下執行該驅動積體電路的暫存器設定，而與該第一儲存單元的記憶體類型(非揮發性記憶體或揮發性記憶體)無關。
熟知本項技藝之人士將可瞭解可在本發明中進行 各式修改及變化，而不致悖離本發明之精神或範疇。如此，所欲者係為本發明涵蓋本發明之各項修改及變化，若該等歸屬於隨附之申請專利範圍及其等同項目的範疇內。
100‧‧‧控制單元
101‧‧‧電力產生單元
211‧‧‧RAM電力產生控制器
212‧‧‧增強時脈產生器
213‧‧‧RAM電力產生器
214‧‧‧開機重置電路
215‧‧‧參考偏壓產生器
301‧‧‧第一儲存單元
302‧‧‧第二儲存單元
411‧‧‧記憶體操作模式控制暫存器
412‧‧‧控制暫存器
413‧‧‧RAM電力產生位準控制暫存器
420‧‧‧泵汲單元
421‧‧‧穩定化電路
424‧‧‧參考電壓位準控制解碼器
501‧‧‧外部終端
502‧‧‧外部終端
503‧‧‧外部終端
504‧‧‧外部終端
555‧‧‧更新信號產生器
SW1‧‧‧切換器
SW2‧‧‧切換器
SW3‧‧‧切換器
各附圖係包括以供進一步瞭解本發明，並併入而組成本申請案之一部分，該等說明本發明之(各)具體實施例，且連同於該詳細說明以解釋本發明原理。在各圖式中：第一圖係一方塊圖，其顯示一根據本發明之一第一具體實施例而用於一顯示裝置之驅動積體電路的組態；第二圖係一方塊圖，其顯示一根據本發明之一第二具體實施例而用於一顯示裝置之驅動積體電路的組態；及第三圖係一方塊圖，其顯示一根據本發明之一第三具體實施例而用於一顯示裝置之驅動積體電路的組態。
100‧‧‧控制單元
101‧‧‧電力產生單元
211‧‧‧RAM電力產生控制器
212‧‧‧增強時脈產生器
213‧‧‧RAM電力產生器
214‧‧‧開機重置電路
215‧‧‧參考偏壓產生器
301‧‧‧第一儲存單元
302‧‧‧第二儲存單元
411‧‧‧記憶體操作模式控制暫存器
501‧‧‧外部終端
502‧‧‧外部終端
503‧‧‧外部終端
504‧‧‧外部終端
555‧‧‧更新信號產生器

Claims (13)

  1. 一種用於顯示裝置之驅動積體電路，包括：第一儲存單元，其用以儲存影像資料；第二儲存單元，其用以儲存參考資料，俾控制對於第一儲存單元之操作所必要的各式驅動信號之位準；電力產生單元，其用以根據儲存在第二儲存單元內之參考資料設定該等驅動信號的位準，同時將該等具有設定位準的驅動信號供應至第一儲存單元；及控制單元，其用以控制該電力產生單元的操作。
  2. 如申請專利範圍第1項之驅動積體電路，其中該等驅動信號包含：字組線路偏壓，其用以驅動第一儲存單元的字組線路；位元線路預充電偏壓，其用以驅動第一儲存單元的位元線路；及電容器上方電極偏壓，其用以驅動第一儲存單元之電容器的上方電極。
  3. 如申請專利範圍第1項之驅動積體電路，其中該電力產生單元藉由根據儲存在第二儲存單元內之參考資料以設定一參考偏壓位準來控制該等驅動信號的位準。
  4. 如申請專利範圍第1項之驅動積體電路，其中第一儲存單元係一揮發性記憶體。
  5. 如申請專利範圍第4項之驅動積體電路，其中第一儲存單元為一動態隨機存取記憶體(DRAM)或虛擬靜態隨機存取記憶體(PSRAM)。
  6. 如申請專利範圍第1項之驅動積體電路，其中第二儲存單元係一非揮發性記憶體。
  7. 如申請專利範圍第6項之驅動積體電路，其中第二儲存單元為一電子可抹除及可程式化唯讀記憶體(EEPROM)、單次可程式化(OTP)EPROM、鐵電RAM(FRAM)、磁性RAM(MRAM)及快閃記憶體之任一者。
  8. 如申請專利範圍第1項之驅動積體電路，其中該電力產生單元包括：參考偏壓產生器，其用以根據來自第二儲存單元的參考資料設定一參考偏壓位準，並且輸出具該設定位準的參考偏壓；及RAM電力產生器，其用以自該參考偏壓產生器接收該參考偏壓，根據該所收參考偏壓之位準設定該等驅動信號的位準，及輸出具該設定位準的驅動信號。
  9. 如申請專利範圍第8項之驅動積體電路，其中該電力產生單元進一步包括：增強時脈產生器，其用以將時脈信號提供至該RAM電力產生器，藉以讓該RAM電力產生器能夠放大並輸出該等驅動信號的任一者；RAM電力產生控制器，其用以根據來自該控制單元提供之記憶體操作模式控制暫存器的控制值來控制該參考偏壓產生器、該RAM電力產生器及該增強時脈產生器的操作；及開機重置電路，其用以決定送至第一及第二儲存單元之驅動電壓是否為穩定，俾決定是否操作第一儲 存單元、第二儲存單元、該參考偏壓產生器及該RAM電力產生控制器。
  10. 如申請專利範圍第1項之驅動積體電路，其中第二儲存單元可透過對於該顯示裝置之驅動積體電路的複數個外部終端而分別地以該參考資料、井偏壓、位元線路預充電偏壓及字組線路偏壓供應。
  11. 如申請專利範圍第1項之驅動積體電路，進一步包括：泵汲單元，其用以在該控制單元的控制下輸出泵汲電壓；穩定化電路，其用以穩定化來自泵汲單元的泵汲電壓，俾透過第一至第三切換器而分別地產生對於驅動第二儲存單元及將該所產生偏壓供應至第二儲存單元所必要的偏壓；及參考電壓位準控制解碼器；其中該控制單元包括：控制暫存器，其用以控制該穩定化電路及第一至第三切換器的操作，藉此控制對於第二儲存單元之抹除操作及寫入操作的計時及該偏壓對第二儲存單元的施用時間；及RAM電力產生位準控制暫存器，其用以產生該參考資料；其中該參考電壓位準控制解碼器可自該RAM電力產生位準控制暫存器接收該參考資料，將所收參考資料加以解碼，並且將該解碼參考資料供應至第二儲存單元。
  12. 如申請專利範圍第11項之驅動積體電路，其中該等 偏壓包含井偏壓、位元線路預充電偏壓及字組線路偏壓；其中該驅動積體電路進一步包括：複數個外部終端，其用以分別地將該參考資料、井偏壓、位元線路預充電偏壓及字組線路偏壓供應至第二儲存單元；及複數個切換器，各自用以在該控制單元的控制下建立或斷開該等外部終端其中之一之相對應者與第二儲存單元之間的電子連接。
  13. 如申請專利範圍第1項之驅動積體電路，其中第二儲存單元進一步儲存用於設定第一儲存單元之更新時間的更新資料；及進一步包括更新信號產生器，其用以根據來自第二儲存單元的更新資料以產生一更新信號，並且將所產生之更新資料供應至第一儲存單元。
TW097115641A 2007-05-02 2008-04-29 顯示裝置之驅動積體電路 TWI408637B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20070042546 2007-05-02
KR1020080032815A KR100921949B1 (ko) 2007-05-02 2008-04-08 표시장치용 구동 집적회로

Publications (2)

Publication Number Publication Date
TW200905633A TW200905633A (en) 2009-02-01
TWI408637B true TWI408637B (zh) 2013-09-11

Family

ID=40079135

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097115641A TWI408637B (zh) 2007-05-02 2008-04-29 顯示裝置之驅動積體電路

Country Status (3)

Country Link
KR (1) KR100921949B1 (zh)
CN (1) CN101299329B (zh)
TW (1) TWI408637B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103185847B (zh) * 2011-12-29 2015-11-25 英业达股份有限公司 辅助测试装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW310429B (zh) * 1995-12-04 1997-07-11 Samsung Electronics Co Ltd
TW385450B (en) * 1997-11-20 2000-03-21 Samsung Electronics Co Ltd Layout of semiconductor memory component with triple well structure
TW200417950A (en) * 2003-03-10 2004-09-16 Boe Hyids Technology Co Ltd Liquid crystal display and method for driving the same
EP1652191B1 (en) * 2003-07-29 2007-03-07 SanDisk Corporation Detecting over programmed memory cells after programming of adjacent memory cells

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980010991A (ko) * 1996-07-13 1998-04-30 김광호 액정표시장치 구동회로
KR20050005259A (ko) * 2003-07-01 2005-01-13 삼성전자주식회사 액정 표시 장치의 구동 장치 및 방법
KR20060125223A (ko) * 2005-06-02 2006-12-06 삼성전자주식회사 표시 장치, 표시 장치의 구동 장치 및 집적 회로
KR20070040149A (ko) * 2005-10-11 2007-04-16 삼성전자주식회사 표시 장치 및 그 구동 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW310429B (zh) * 1995-12-04 1997-07-11 Samsung Electronics Co Ltd
TW385450B (en) * 1997-11-20 2000-03-21 Samsung Electronics Co Ltd Layout of semiconductor memory component with triple well structure
TW200417950A (en) * 2003-03-10 2004-09-16 Boe Hyids Technology Co Ltd Liquid crystal display and method for driving the same
EP1652191B1 (en) * 2003-07-29 2007-03-07 SanDisk Corporation Detecting over programmed memory cells after programming of adjacent memory cells

Also Published As

Publication number Publication date
CN101299329B (zh) 2011-01-19
KR20080097916A (ko) 2008-11-06
CN101299329A (zh) 2008-11-05
KR100921949B1 (ko) 2009-10-15
TW200905633A (en) 2009-02-01

Similar Documents

Publication Publication Date Title
US10614893B2 (en) Nonvolatile memory device, semiconductor device, and electronic apparatus
JP3916837B2 (ja) 強誘電体メモリ
US20050206641A1 (en) Power source circuit, display driver, and display device
JP4730513B2 (ja) ワードラインドライバ回路
JPS6177199A (ja) 半導体記憶装置
TW201931367A (zh) 記憶體裝置、系統晶片裝置及操作記憶體裝置的方法
JP2007004839A (ja) 半導体記憶装置
JPH02172099A (ja) 半導体メモリ集積回路
JP3530503B2 (ja) 表示装置
JP2940845B2 (ja) 半導体記憶装置
US20100237931A1 (en) Internal power supply voltage generation circuit
JP3928720B2 (ja) 強誘電体記憶装置
TWI408637B (zh) 顯示裝置之驅動積體電路
KR100498968B1 (ko) 표시 장치
US8264274B2 (en) Non-volatile memory device and charge pump circuit for the same
US6310797B1 (en) Drive method for FeRAM memory cell and drive device for the memory cell
JP2007225843A (ja) 液晶駆動回路
JP2006031798A (ja) 強誘電体メモリ装置及び電子機器
JP2001057071A (ja) 不揮発性強誘電体メモリ装置の参照レベル発生回路
JP2006012274A (ja) 強誘電体メモリ装置
JP2005078756A (ja) センスアンプ回路、メモリ装置、及び電子機器
JP2012174315A (ja) ワードライン昇圧回路、記憶装置、集積回路装置、及び電子機器
JP5672051B2 (ja) ワードライン昇圧回路、記憶装置、集積回路装置、及び電子機器
KR20040102725A (ko) 전압손실없이 고속으로 셀에 데이터를 저장하기 위한 방법및 그를 위한 메모리 장치
JP2004087044A (ja) 半導体記憶装置およびその制御方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees