KR100921949B1 - 표시장치용 구동 집적회로 - Google Patents
표시장치용 구동 집적회로 Download PDFInfo
- Publication number
- KR100921949B1 KR100921949B1 KR1020080032815A KR20080032815A KR100921949B1 KR 100921949 B1 KR100921949 B1 KR 100921949B1 KR 1020080032815 A KR1020080032815 A KR 1020080032815A KR 20080032815 A KR20080032815 A KR 20080032815A KR 100921949 B1 KR100921949 B1 KR 100921949B1
- Authority
- KR
- South Korea
- Prior art keywords
- storage unit
- bias voltage
- driving
- voltage
- reference data
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/005—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor comprising combined but independently operative RAM-ROM, RAM-PROM, RAM-EPROM cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/408—Address circuits
- G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4094—Bit-line management or control circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
본 발명은 메모리의 수율을 높일 수 있는 표시장치용 구동 집적회로에 관한 것으로, 영상 데이터를 저장하기 위한 제 1 저장부; 상기 제 1 저장부의 동작에 필요한 각종 구동 신호의 크기를 제어하기 위한 기준 데이터가 저장된 제 2 저장부; 상기 제 2 저장부에 저장된 기준 데이터에 근거하여 상기 각 구동 신호의 크기를 설정하고, 이들을 상기 제 1 저장부에 공급하는 파워 발생부; 및, 상기 파워 발생부의 동작을 제어하기 위한 제어부를 포함함을 그 특징으로 한다.
슈도 에스램(pseudo SRAM), EEPROM, 기준 바이어스 전압, 표시장치, 구동 집적회로
Description
본 발명은 PSRAM 또는 DRAM을 그래픽메모리로 사용하는 구동 집적회로에 관한 것으로, 특히 메모리의 수율을 높일 수 있는 표시장치용 집적 구동회로에 대한 것이다.
표시장치를 구동하기 위한 구동 집적회로내에는 그래픽 메모리로서 SRAM(Static Random Access Memory)이 일반적으로 사용되며, 최근 PSRAM(Pseudo SRAM) 또는 DRAM의 적용이 시도되고 있다.
종래의 PSRAM의 부스팅 바이어스 전압(boosting bias voltage)의 크기는 레지스터에 셋팅된 디지털 데이터에 의해 제어된다. 즉, 종래에는 레지스터에 셋팅된 디지털 데이터에 따라 일괄적으로 한 웨이퍼 내에 집적된 모든 구동 집적회로들의 기준 바이어스 전압의 레벨이 선택되고, 이 선택된 기준 바이어스 전압에 따라 최종 워드라인 바이어스 전압의 레벨이 결정된다.
여기서, 각 구동 집적회로에 구비된 PSRAM은 하나의 공통된 프로그램에 의해 셋팅된 같은 디지털 데이터에 대응되는 기준 바이어스 전압을 공급받는데, 이 기준 바이어스 전압은 아날로그 전압이기 때문에 공정환경에 따라 변화될 수 있다. 다시말하여, 상기 각 구동 집적회로에 공급되는 각 디지털 값은 모두 동일하지만, 이 각 디지털 데이터에 의해 생성된 각 기준 바이어스 전압은 공정환경에 따라 서로 다른 값을 가질 수 있다. 이에 따라 목표 값으로부터 크게 벗어난 크기의 기준 바이어스 전압을 공급받는 구동 집적회로는 동작하지 않을 수 있다.
이와 같이 제조된 구동 집적회로는 상기 프로그램이 저장된 소프트웨어와 함께 제조업체에 공급되는데, 상술한 바와 같이 기준 바이어스 전압의 크기가 목표 값으로부터 크게 벗어난 불량 구동 집적회로는 상기 프로그램에 의해서 동작할 수 없는 상태이므로 이러한 구동 집적회로는 버려질 수 밖에 없다.
결론적으로, 종래에는 하나의 웨이퍼에 형성된 모든 구동 집적회로에 구비된 PSRAM에 필요한 기준 바이어스 전압의 크기를 하나의 공통 프로그램을 통해 셋팅하기 때문에, 공정변화에 따른 PSRAM의 구동 전압의 불안정 및 이에 따른 구동 집적회로의 수율 손실을 보상하지 못하고 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로, 비휘발성메모리를 사용하여 워드라인 바이어스 전압의 안정화를 이루고, 추가되는 비휘발성 메모리에 따라 증가되는 구동 집적회로의 사이즈를 최소화하기 위해 외부로부터의 구동전압 또는 구동 집적회로내에 형성된 펌핑부로부터의 펌핑 전압을 사용하여 상기 비휘발성 메모리를 구동함으로써 구동 집적회로의 사이즈를 크게 증가시키지 않으면서도 수율을 증가시킬 수 있는 표시장치용 구동 집적회로를 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 표시장치용 구동 집적회로는, 영상 데이터를 저장하기 위한 제 1 저장부; 상기 제 1 저장부의 동작에 필요한 각종 구동 신호의 크기를 제어하기 위한 기준 데이터가 저장된 제 2 저장부; 상기 제 2 저장부에 저장된 기준 데이터에 근거하여 상기 각 구동 신호의 크기를 설정하고, 이들을 상기 제 1 저장부에 공급하는 파워 발생부; 및, 상기 파워 발생부의 동작을 제어하기 위한 제어부를 포함함을 그 특징으로 한다.
상기 구동 신호들은, 상기 제 1 저장부의 워드라인을 구동하기 위한 워드라인 바이어스 전압; 상기 제 1 저장부의 비트라인을 구동하기 위한 비트라인 프리차지 바이어스 전압; 및, 상기 제 1 저장부에 구비된 커패시터의 상부 전극을 구동하기 위한 커패시터 상부 전극용 전압을 포함함을 특징으로 한다.
상기 파워 발생부는 상기 제 2 저장부에 저장된 기준 데이터에 근거하여 기준 바이어스 전압의 크기를 설정함으로써, 상기 각 구동 신호의 크기를 제어하는 것을 특징으로 한다.
상기 제 1 저장부는 휘발성 메모리인 것을 특징으로 한다.
상기 제 1 저장부는, DRAM(Dynamic Random Access Memory) 또는 슈도 SRAM(Pseudo SRMA)인 것을 특징으로 한다.
상기 제 2 저장부는 비휘발성 메모리인 것을 특징으로 한다.
상기 제 2 저장부는 EEPROM(Electrically Erasable and Programmable Read Only Memory), OTP(one-time programmable EPROM), FRAM(Ferroelectric RAM), MRAM(Magnetic RAM), 및 플래쉬 메모리(flash memory) 중 어느 하나 인 것을 특징으로 한다.
상기 파워 발생부는, 상기 제 2 저장부로부터의 기준 데이터에 근거하여 기준 바이어스 전압의 크기를 설정하여 출력하는 기준 바이어스 발생부; 상기 기준 바이어스 발생부로부터 기준 바이어스 전압을 공급받아 상기 기준 바이어스 전압의 크기에 근거하여 상기 각 구동 신호의 크기를 설정하여 출력하는 램 파워 발생부를 포함함을 특징으로 한다.
상기 파워 발생부는, 상기 램 파워 발생부가 상기 구동 신호들 중 어느 하나를 증폭하여 출력할 수 있도록, 상기 램 파워 발생부에 클럭신호을 제공하는 부스팅 클럭 발생부; 및, 상기 제어부에 구비된 메모리 동작모드 제어 레지스터로부터의 제어값에 따라 상기 기준 바이어스 발생부, 램 파워 발생부, 및 부스팅 클럭 발 생부의 동작을 제어하는 램 파워 발생 제어부; 및, 상기 제 1 및 제 2 저장부에 공급되는 램 구동전원의 안정화를 판단하여, 제 1 저장부, 제 2 저장부, 기준 바이어스 발생부, 및 램 파워 발생 제어부의 동작여부를 결정하는 파워 온 리셋을 더 포함함을 특징으로 한다.
상기 제 2 저장부는 표시장치용 구동 집적 회로의 외부에 위치한 외부단자들을 통해 기준 데이터, 웰(well) 바이어스 전압, 비트라인(bit line) 바이어스 전압, 및 워드라인(word line) 바이어스 전압을 공급받는 것을 특징으로 한다.
상기 제어부로부터의 제어에 따라 펌핑 전압을 출력하는 펌핑부; 상기 펌핑부로부터의 펌핑 전압을 안정화시켜 상기 제 2 저장부(302)의 구동에 필요한 바이어스 전압들을 생성하고, 이들을 제 1 내지 제 3 스위치를 통해 제 2 저장부에 공급하는 안정화 회로; 상기 안정화 회로 및 제 1 내지 제 3 스위치들의 동작을 제어함으로써, 상기 제 2 저장부의 소거동작 및 쓰기동작에 대한 타이밍과 상기 바이어스 전압들의 상기 제 2 저장부로의 인가시간을 제어하는 제어 레지스터; 기준 데이터를 생성하는 램 파워발생 레벨제어 레지스터; 및, 상기 램 파워발생 레벨제어 레지스터로부터의 기준 데이터를 공급받고, 이를 디코딩하여 제 2 저장부에 공급하는 기준전압레벨 제어 디코더를 더 포함함을 특징으로 한다.
상기 바이어스 전압은 웰(well) 바이어스 전압, 비트라인(bit line) 바이어스 전압, 및 워드라인(word line) 바이어스 전압을 포함하며; 상기 제 2 저장부에 기준 데이터, 웰(well) 바이어스 전압, 비트라인(bit line) 바이어스 전압, 및 워드라인(word line) 바이어스 전압을 공급하기 위한 다수의 외부단자들; 및, 상기 제어부로부터의 제어에 따라 상기 각 외부단자들과 상기 제 2 저장부간을 전기적으로 연결하거나 차단하는 다수의 스위치들을 더 포함함을 특징으로 한다.
상기 제 2 저장부에는 상기 제 1 저장부의 리프레쉬 타임을 설정하기 위한 리프레쉬 데이터가 더 저장됨을 특징으로 한다.
상기 제 2 저장부로부터의 리프레쉬 데이터에 근거하여 상기 리프레쉬 신호를 생성하고, 이를 제 1 저장부에 공급하는 리프레쉬 신호 생성부를 더 포함함을 특징으로 한다.
본 발명에서는 비휘발성 메모리를 사용하여 워드라인 바이어스 전압의 안정화를 이룸으로써 수율을 증가시킬 수 있다.
첫째, 본 발명에서는 추가되는 비휘발성 메모리에 따라 증가되는 구동 집적회로의 사이즈를 최소화하기 위해 외부로부터의 구동전압 또는 구동 집적회로내의 펌핑부에서 생성되는 펌핑 전압을 사용하여 상기 비휘발성 메모리를 구동함으로써 상기 비휘발성 메모리의 추가에 따른 면적의 증가분을 최소화할 수 있다.
둘째, 종래의 구동 집적회로에는 일반적으로 제 1 저장부로서 SRAM이 사용되는데, 이와 같이 본 발명에서는 제 2 저장부에 리프레쉬 데이터를 저장시켜 놓음으로써 상기 제 1 저장부가 어떠한 형태의 메모리인지(비휘발성 메모리인지 또는 휘발성 메모리인지)에 상관없이 동일한 환경에서 구동 집적회로의 레지스터 셋팅이 가능하다.
제 1
실시예
도 1은 본 발명의 제 1 실시예에 따른 표시장치용 구동 집적회로를 나타낸 도면이다.
본 발명의 제 1 실시예에 따른 표시장치용 구동 집적회로는, 도 1에 도시된 바와 같이, 영상 데이터를 저장하기 위한 제 1 저장부(301)와; 상기 제 1 저장부(301)의 동작에 필요한 각종 구동 신호의 크기를 제어하기 위한 기준 데이터가 저장된 제 2 저장부(302)와; 상기 제 2 저장부(302)에 저장된 기준 데이터에 근거하여 상기 각 구동 신호의 크기를 설정하고, 이들을 상기 제 1 저장부(301)에 공급하는 파워 발생부(101)와; 그리고, 상기 파워 발생부(101)의 동작을 제어하기 위한 제어부(100)를 포함한다.
여기서, 본 발명에서의 제 1 저장부(301)는 외부로부터의 영상 데이터를 저장하기 위한 그래픽 메모리로서, 이 제 1 저장부(301)는 DRAM(Dynamic Random Access Memory) 또는 DRAM 셀(cell)을 사용하는 슈도 에스램(Pseudo Static Random Access Memory)이 될 수 있다.
상기 제 2 저장부(302)는 전원이 공급되지 않아도 저장된 정보를 유지하는 비휘발성 메모리로서, 이 제 2 저장부(302)는 EEPROM(Electrically Erasable and Programmable Read Only Memory), OTP(one-time programmable EPROM), FRAM(Ferroelectric RAM), MRAM(Magnetic RAM), 및 플래쉬 메모리(Flash Memory) 중 어느 하나가 사용될 수 있다.
상기 파워 발생부(101)는, 상기 제 2 저장부(302)로부터의 기준 데이터에 근 거하여 기준 바이어스 전압의 크기를 설정하여 출력하는 기준 바이어스 발생부(215)와; 상기 기준 바이어스 발생부(215)로부터 기준 바이어스 전압을 공급받아 상기 기준 바이어스 신호의 크기에 근거하여 상기 각 구동 신호의 크기를 설정하여 출력하는 램 파워 발생부(213)와; 상기 램 파워 발생부(213)가 상기 구동 신호들 중 어느 하나를 증폭하여 출력할 수 있도록, 상기 램 파워 발생부(213)에 클럭신호(CLK1, CLK2)을 제공하는 부스팅 클럭 발생부(212)와; 상기 제어부(100)에 구비된 메모리 동작모드 제어 레지스터(411)로부터의 제어값에 따라 상기 기준 바이어스 발생부(215), 램 파워 발생부(213), 및 부스팅 클럭 발생부(212)의 동작을 제어하는 램 파워 발생 제어부(211)와; 그리고, 상기 제 1 및 제 2 저장부(302)에 공급되는 램 구동전원의 안정화를 판단하여, 제 1 저장부(301), 제 2 저장부(302), 기준 바이어스 발생부(215), 및 램 파워 발생 제어부(211)의 동작여부를 결정하는 파워 온 리셋(Power On Reset:214)을 포함한다.
여기서, 상기 메모리 동작모드 제어 레지스터(411)는 제 1 저장부(301)의 동작을 제어하는 레지스터로서, 이 레지스터(411)는 상기 제 1 저장부(301)를 스탠바이 모드(stanby mode), 슬립 모드(sleep mode), 및 딥 스탠바이 모드(deep stanby mode)들 중 어느 한 모드로 동작하게 함으로써, 구동 집적회로의 전력소모를 줄이는 역할을 한다.
상기 기준 바이어스 발생부(215)는 다수의 BJT(Bipolar Junction Transistor)와 다수의 MOSFET(Metal Oxide Silicon Field-Effect Transistor)이 조합된 형태의 트랜지스터들로 이루어진다. 이러한 기준 바이어스 발생부(215)로부터 출력된 기준 바이어스 전압은 약 1[V]이며, 이 기준 바이어스 전압의 크기는 상기 제 2 저장부(302)에 저장된 기준 데이터의 크기에 따라 감소 또는 증가할 수 있다.
이 기준 바이어스 발생부(215)로부터의 기준 바이어스 전압은 램 파워 발생부(213)에 공급되는데, 상기 램 파워 발생부(213)은 상기 기준 바이어스 전압에 근거하여 상기 램 파워 발생부(213)로부터 출력될 구동 신호들이 정확히 목표 전압으로 형성되었는지를 판단한다.
상기 제 1 저장부(301)는 서로 교차하는 다수의 워드라인들과 다수의 비트라인들과, 영상 데이터들 저장하기 위한 다수의 커패시터들을 포함한다.
상기 구동 신호들은 상기 제 1 저장부(301)의 워드라인을 구동하기 위한 워드라인 바이어스 전압(VPP)과; 상기 제 1 저장부(301)의 비트라인을 구동하기 위한 비트라인 프리차지 바이어스 전압(VBLP)과; 상기 제 1 저장부(301)에 구비된 커패시터의 상부 전극을 구동하기 위한 커패시터 상부 전극용 바이어스 전압(VCP)을 포함한다.
상기 램 파워 발생부(213)는 상기 기준 바이어스 전압에 근거하여 상기 워드라인 바이어스 전압(VPP), 비트라인 프리차지 바이어스 전압(VBLP), 및 커패시터 상부 전극용 바이어스 전압(VCP) 외에도 상기 제 1 저장부(301)의 동작에 필요한 각종 바이어스 전압을 생성한다.
상기 램 파워 발생부(213)는 기준 바이어스 발생부(215)로부터의 기준 바이어스 전압을 공급받고, 이 기준 바이어스 전압을 이용하여 상기 워드라인 바이어스 전압(VPP), 비트라인 프리차지 바이어스 전압(VBLP), 및 커패시터 상부 전극용 바 이어스 전압(VCP)과 같은 구동 신호들을 생성한다. 다시말하면, 상기 램 파워 발생부(213)는 미리 설정된 비율에 따라 상기 기준 바이어스 전압을 승압 또는 감압함으로써 상기 구동 신호들을 생성한다. 따라서, 상기 구동 신호들의 크기는 상기 기준 바이어스 전압의 크기에 영향을 받는다.
상기 워드라인 바이어스 전압(VPP)은 상기 제어부(100)에 공급되는 동작전압(VCC)보다 높은 전압으로서, 상기 램 파워 발생부(213)는 상기 동작전압(VCC)을 펌핑시켜 부스팅시킴으로써 상기 워드라인 바이어스 전압(VPP)을 생성한다. 이러한 펌핑 동작을 위해서는 클럭신호들(CLK1, CLK2)이 필요한 바, 이를 위해 상기 부스팅 클럭 발생부(212)는 이러한 클럭펄스들(CLK1, CLK2)을 상기 램 파워 발생부(213)에 공급한다.
상기 구동 신호들은 제 1 저장부(301)를 구동하기 위하여 미리 설정된 일정 범위 내의 크기를 갖는데, 공정환경에 상기 구동 신호들의 크기가 오차 범위를 벗어날 경우가 있다. 종래에는 이러한 오차 범위를 벗어난 구동 신호들을 공급받는 구동 집적회로를 복구시킬 방법이 없었다.
그러나, 본 발명에서는 상기 제 2 저장부(302)에 저장된 기준 데이터의 크기를 변화시켜 상기 기준 바이어스 전압의 크기를 가변시킬 수 있으므로, 공정환경에 의해 변화된 구동 신호들의 크기를 원래 목표로 한 크기로 변화시킬 수 있다.
상기 제 2 저장부(302)에 기준 데이터를 쓰거나 또는 상기 제 2 저장부(302)의 기준 데이터를 소거하기 위해서는 상기 제 2 저장부(302)에 기준 데이터, 웰(well) 바이어스 전압, 비트라인 바이어스 전압(VBLP), 및 워드라인 바이어스 전 압(VPP)을 공급해야 하는 바, 제 1 실시예에서는 상기 구동 집적회로의 외부에 상기 기준 데이터 및 각 전압(웰 바이어스 전압, 비트라인 바이어스 전압(VBLP), 및 워드라인 바이어스 전압(VPP))을 공급할 수 있는 다수의 외부단자(501 내지 504)를 형성하였다.
즉, 상기 제 1 외부단자(501)는 기준 데이터를 공급하기 위한 단자이고, 제 2 외부단자(502)는 웰 바이어스 전압을 공급하기 위한 단자이고, 제 3 외부단자(503)는 비트라인 프리차지 바이어스 전압(VBLP)을 공급하기 위한 단자이고, 그리고 제 4 외부단자(504)는 워드라인 바이어스 전압을 공급하기 위한 단자로서, 이러한 제 1 내지 제 4 외부단자(501 내지 504)는 상기 구동 집적회로가 형성되지 않은 웨이퍼(wafer)상에 형성된다. 상기 제 1 외부단자(501)를 통해 상기 제 2 저장부(302)에 공급되는 기준 데이터는 디코딩된 데이터(decoded data)이다.
상기 제 2 저장부(302)는 상술한 바와 같이 EEPROM이 사용될 수 있는데, 이러한 EEPROM에 기준 데이터를 쓰기 위해서는 매우 큰 전압이 필요하며, 제 1 실시예에서는 이러한 전압을 구동 집적회로의 외부에서 공급하고 있다.
한편, 상기 제 1 저장부(301)는 휘발성 메모리이기 때문에, 상기 제 1 저장부(301)에 저장된 정보를 유지시키려면 일정시간마다 상기 제 1 저장부(301)에 리프레쉬 신호를 공급하여 상기 제 1 저장부(301)에 상기 정보를 다시 입력하여야 한다. 이를 위해, 본 발명의 제 2 저장부(302)에는 상기 제 1 저장부(301)의 리프레쉬 타임에 대한 정보를 포함하는 리프레쉬 데이터(refresh data)가 더 저장될 수 있다. 상기 리프레쉬 데이터는 상술된 기준 데이터와 마찬가지로 제 1 외부단 자(501)를 통해 상기 제 2 저장부(302)에 저장될 수 있다.
또한, 본 발명의 제 1 실시예에 따른 표시장치용 구동 집적회로는, 상기 제 2 저장부(302)로부터의 리프레쉬 데이터에 근거하여 상기 리프레쉬 신호를 출력하는 리프레쉬 신호 생성부(555)를 더 포함한다.
즉, 상기 리프레쉬 신호 생성부(555)는 상기 제 2 저장부(302)로부터의 리프레쉬 데이터를 공급받아 리프레쉬 신호를 생성하고, 이 생성된 리프레쉬 신호를 제 1 저장부(301)에 공급한다. 그러면, 상기 리프레쉬 신호에 의해 상기 제 1 저장부에는 상기 정보가 재 입력되게 된다.
종래의 구동 집적회로에는 일반적으로 제 1 저장부로서 SRAM이 사용되는데, 이와 같이 본 발명에서는 제 2 저장부(302)에 리프레쉬 데이터를 저장시켜 놓음으로써 상기 제 1 저장부(301)가 어떠한 형태의 메모리인지(비휘발성 메모리인지 또는 휘발성 메모리인지)에 상관없이 동일한 환경에서 구동 집적회로의 레지스터 셋팅이 가능하다.
제 2
실시예
도 2는 본 발명의 제 2 실시예에 따른 표시장치용 구동 집적회로를 나타낸 도면이다.
본 발명의 제 2 실시예에 따른 표시장치용 구동 집적회로는, 도 2에 도시된 바와 같이, 제어부(100)로부터의 제어에 따라 펌핑 전압을 출력하는 펌핑부(420)와; 상기 펌핑부(420)로부터의 펌핑 전압을 안정화시켜 제 2 저장부(302)의 구동에 필요한 바이어스 전압(웰 바이어스 전압, 비트라인 프리차지 바이어스 전압, 그리고 워드라인 바이어스 전압전압)을 생성하고, 이들을 제 1 내지 제 3 스위치(SW1 내지 SW3)를 통해 제 2 저장부(302)에 공급하는 안정화 회로(421)와; 상기 안정화 회로(421) 및 스위치들(SW1 내지 SW3)의 동작을 제어함으로써, 상기 제 2 저장부(302)의 소거동작 및 쓰기동작에 대한 타이밍과 상기 바이어스 전압의 상기 제 2 저장부(302)로의 인가시간을 제어하는 제어 레지스터(412)와; 기준 데이터를 생성하는 램 파워발생 레벨제어 레지스터(413)와; 그리고, 램 파워발생 레벨제어 레지스터(413)로부터의 기준 데이터를 공급받고, 이를 디코딩하여 제 2 저장부(302)에 공급하는 기준전압레벨 제어 디코더(424)를 포함한다.
상기 안정화 회로(421)와 상기 제 2 저장부(302)는 다수의 제 1 내지 제 3 스위치(SW1 내지 SW3)들에 의해 연결되어 있는데, 상기 제 1 스위치(SW1)를 통해서 상기 웰 바이어스 전압이 상기 제 2 저장부(302)에 공급되며, 상기 제 2 스위치(SW2)를 통해서 상기 비트라인 바이어스 전압이 상기 제 2 저장부(302)에 공급되며, 그리고 상기 제 3 스위치(SW3)를 통해서 상기 워드라인 바이어스 전압이 상기 제 2 저장부(302)에 공급된다.
상기 안정화 회로(421)는 레귤레이터(regulator)가 사용될 수 있다. 상기 펌핑부(420)는 표시장치의 동작에 필요한 펌핑 전압을 생성하는 역할을 하는 것으로, 상기 펌핑부(420) 및 안정화 회로(421)은 구동 집적회로에 내장된다.
한편, 상기 기준전압레벨 제어 디코더(424)는 상기 램 파워발생 레벨제어 레지스터(413)에 의해 제어되어 상기 제 1 및 제 2 저장부(301, 302)에 사용되는 각 종 전압의 오차를 줄이는 역할도 한다. 즉, 기준전압 레벨제어 디코더(424)는 제 1 및 제 2 저장부(301, 302)에서 사용되는 각종 전압의 정확한 레벨을 판단하기 위해, 1[V]의 기준전압을 생성한다. 그리고, 이 기준전압과 상기 각 전압간을 비교하여 이들 간의 오차를 줄인다.
이러한 본 발명의 제 2 실시예에 따른 구조에 따르면, 상기 제 2 저장부(302)는 구동 집적회로 내부의 구성요소로부터 기준 데이터, 웰 바이어스 전압, 비트라인 프리차지 바이어스 전압, 그리고 워드라인 바이어스 전압전압을 공급받는다.
즉, 상기 기준 데이터는 디지털부(100)에 내장된 램 파워발생 레벨제어 레지스터(413)로부터 공급되며, 상기 웰 바이어스 전압, 비트라인 프리차지 바이어스 전압, 그리고 워드라인 바이어스 전압전압은 안정화 회로(421)로부터 공급된다.
상기 제 2 저장부(302)의 쓰기동작은 제어부(100)에 구비된 제어 레지스터(412)에 셋팅된 제어값에 의해 제어된다.
즉, 상기 램 파워발생 레벨제어 레지스터(413)으로부터 출력된 기준 데이터는 기준전압레벨 제어 디코더(424)를 통해 디코딩되어 제 2 저장부(302)에 공급되는데, 제 2 저장부(302)는 자신의 동작에 필요한 전압(기준 데이터, 웰 바이어스 전압, 비트라인 프리차지 바이어스 전압, 그리고 워드라인 바이어스 전압전압)이 공급되기 전에는 쓰기동작(상기 기준 데이터를 저장하는 동작) 또는 소거동작((상기 기준 데이터를 소거하는 동작)을 진행하지 않는다.
이러한 제 2 저장부(302)의 쓰기동작 및 소거동작을 제어하는 것이 제어 레 지스터(412)인데, 상기 제어 레지스터(412)가 상기 안정화 회로(421)를 동작시키고, 그리고 제 1 내지 제 3 스위치(SW1 내지 SW3)를 턴-온시킬 때 상기 안정화 회로(421)로부터의 웰 바이어스 전압, 비트라인 프리차지 바이어스 전압, 및 워드라인 바이어스 전압이 상기 제 2 저장부(302)에 공급된다.
결국, 상기 제어 레지스터(412)는 상기 안정화 회로(421), 그리고 제 1 내지 제 3 스위치(SW1 내지 SW3)를 제어함으로써 상기 안정화 회로(421)로부터의 상기 웰 바이어스 전압, 비트라인 프리차지 바이어스 전압, 및 워드라인 바이어스 전압의 상기 제 2 저장부(302)로의 인가 타이밍 및 인가 시간을 제어하고, 이로써 상기 제 2 저장부(302)의 쓰기동작 및 소거동작을 제어한다.
상기 제어 레지스터(412)는 자신에 셋팅된 제어값을 통해 상기 안정화 회로(421) 및 스위치들(SW1 내지 SW3)을 제어하는데, 상기 셋팅된 값을 변화시킴으로써 상기 인가 타이밍 및 인가 시간을 조절할 수 있다.
이러한 본 발명의 제 2 실시예에 따른 표시장치용 구동 집적회로에 구비된 제 2 저장부(302)에는 상술된 리프레쉬 데이터가 더 저장될 수 있으며, 또한 리프레쉬 신호 생성부(555)를 더 포함할 수 있다.
상기 리프레쉬 데이터는 램 파워발생 레벨제어 레지스터(413)로부터 출력된다. 이 리프레쉬 데이터를 제 2 저장부(302)에 저장하는 방법은 상술된 기준 데이터를 저장하는 방법과 동일하다.
제 3
실시예
도 3은 본 발명의 제 3 실시예에 따른 표시장치용 구동 집적회로를 나타낸 도면이다.
본 발명의 제 3 실시예에 따른 표시장치용 구동 집적회로는, 도 3에 도시된 바와 같이, 제 1 실시예와 제 2 실시예의 기능을 모두 구비한다.
이러한 본 발명의 제 3 실시예에 따른 표시장치용 구동 집적회로는 제어 레지스터(412)를 통해 스위치들(SW1 내지 SW10)의 턴-온/턴-오프 동작을 제어함으로써 제 2 저장부(302)에 저장된 기준 데이터를 비활성화시키고, 사용자가 램 파워발생 레벨제어 레지스터(413)를 세팅함으로써 종래의 프로그램으로 기준 바이어스 전압 및 워드라인 바이어스 전압 레벨을 조절할 수 있도록 한다.
도 3에서, 제 1 외부단자(501)에는 인코딩된 기준 데이터가 입력되는데, 이러한 인코딩된 기준 데이터는 기준전압 레벨제어 디코더(424)를 통해 디코딩되고, 이후 이 디코딩된 기준 데이터는 제 2 저장부(302)에 공급된다.
상기 제 1 내지 제 10 스위치(SW1 내지 SW10)들 중 제 1 내지 제 3 스위치(SW1 내지 SW3)는 앞서 설명한 제 1 내지 제 3 스위치(SW1 내지 SW3)와 동일하므로, 이에 대한 설명은 생략한다.
제 4 스위치(SW4)는 제어 레지스터로(412)부터의 제어신호에 따라 턴-온/턴-오프되며, 턴-온시 제 1 외부단자(501)로부터의 데이터를 기준전압레벨 제어 디코더(424)로 공급하며; 제 5 스위치(SW5)는 제어 레지스터로(412)부터의 제어신호에 따라 턴-온/턴-오프되며, 턴-온시 제 2 외부단자(502)로부터의 웰 바이어스 전압을 상기 기준전압레벨 제어 디코더(424)로 공급하며; 제 6 스위치(SW6)는 제어 레지스 터로(412)부터의 제어신호에 따라 턴-온/턴-오프되며, 턴-온시 제 3 외부단자(503)으로부터의 비트라인 바이어스 전압을 상기 기준전압레벨 제어 디코더(424)로 공급하며; 그리고, 제 7 스위치(SW7)는 제어 레지스터로(412)부터의 제어신호에 따라 턴-온/턴-오프되며, 턴-온시 제 4 외부단자(504)로부터의 워드라인 바이어스 전압을 상기 기준전압레벨 제어 디코더(424)로 공급한다.
제 8 스위치(SW8)는 제어 레지스터로(412)부터의 제어신호에 따라 턴-온/턴-오프되며, 턴-온시 램 파워 발생 레벨 제어 레지스터(413)로부터의 기준 데이터를 상기 기준전압레벨 제어 디코더(424)로 공급하며; 제 9 스위치(SW9)는 제어 레지스터로(412)부터의 제어신호에 따라 턴-온/턴-오프되며, 턴-온시 상기 기준전압레벨 제어 디코더(424)로부터의 디코딩된 기준 데이터를 기준 바이어스 발생부(215)로 공급하며; 제 10 스위치(SW10)는 제어 레지스터로(412)부터의 제어신호에 따라 턴-온/턴-오프되며, 턴-온시 제 2 저장부(302)로부터의 기준 데이터를 상기 기준 바이어스 발생부(215)로 공급한다.
상기 제 9 및 제 10 스위치(SW9 및 SW10)는 서로 반대로 동작한다. 즉, 제 9 스위치(SW9)가 턴-온되면 상기 제 10 스위치(SW10)는 턴-오프되며, 상기 제 9 스위치(SW9)가 턴-오프되면 상기 제 10 스위치(SW10)는 턴-온된다.
이와 같은 제 1 내지 제 10 스위치(SW1 내지 SW10)의 동작은 제어 레지스터(412)에 제어신호에 의해 제어된다.
상기 제 4 내지 제 7 스위치를 온 시키고, 나머지 스위치들을 오프 시키게 되면, 제 2 저장부에는 제 1 외부단자(501)로부터의 기준 데이터와 제 2 내지 제 4 외부단자(502 내지 504)로부터의 각종 바이어스 전압들이 공급된다.
그리고, 제 8 스위치(SW8)와 제 1 내지 제 3 스위치(SW1 내지 SW3)를 턴-온 시키고, 나머지 스위치들을 턴-오프 시키게 되면, 제 2 저장부(302)에는 램 파워발생 레벨제어 레지스터(413)로부터의 기준 데이터와 안정화 회로(421)로부터의 각종 바이어스 전압이 공급된다.
그리고, 상기 제 8 스위치(SW8), 제 1 내지 제 3 스위치(SW1 내지 SW3)를 턴-온 시키고, 나머지 스위치들을 턴-오프 시키게 되면, 제 2 저장부(302)에는 램 파워발생 레벨제어 레지스터(413)로부터의 기준 데이터와 제 2 내지 제 4 외부단자(502 내지 504)로부터의 각종 바이어스 전압들이 공급된다.
그리고, 상기 제 4 스위치(SW8), 제 1 내지 제 3 스위치(SW1 내지 SW3)를 턴-온 시키고, 나머지 스위치들을 턴-오프 시키게 되면, 제 2 저장부(302)에는 안정화 회로(421)로부터의 기준 데이터와 제 2 내지 제 4 외부단자(502 내지 504)로부터의 각종 바이어스 전압들이 공급된다.
한편, 상기 기준 데이터를 상기 제 2 저장부(302)에 저장시키기 전에, 이 기준 데이터에 의해 기준 바이어스 발생부(215)로부터 출력되는 기준 바이어스 전압의 크기가 원하는 값을 만족하는지를 알기 위해서 다음과 같은 작업이 선행될 수 있다.
즉, 먼저 제 4 스위치(SW4) 및 제 8 스위치(SW8) 중 어느 하나와, 제 9 스위치(SW9)를 턴-온 시킨다. 그러면, 제 1 외부단자(501) 및 램 파워발생 레벨제어 레지스터(413) 중 어느 하나로부터 기준 데이터가 출력되고, 이 기준 데이터는 기준 전압레벨 제어 디코더(424)로 공급된다.
그러면, 상기 기준전압레벨 제어 디코더(424)는 상기 기준 데이터를 디코딩하고, 이 디코딩된 기준 데이터를 제 2 저장부(302)에 공급한다. 또한, 상기 기준전압레벨 제어 디코더(424)는 상기 턴-온된 제 9 스위치(SW9)를 통해 상기 디코딩된 기준 데이터를 기준 바이어스 발생부(215)에 공급한다.
이때, 상기 제 2 저장부(302)에는 이를 구동시키기 위한 바이어스 전압이 공급되지 않는 상태이기 때문에, 상기 제 2 저장부(302)에는 상기 기준 데이터가 저장되지 않는다.
한편, 상기 기준전압레벨 제어 디코더(424)의 기준 데이터를 공급받은 기준 바이어스 발생부(215)는 이 기준 데이터에 근거하여 기준 바이어스 전압을 출력한다.
이때, 이 기준 바이어스 전압의 크기가 허용 가능한 범위에 위치한다면, 제 5 내지 제 7 스위치(SW5 내지 SW7)를 턴-온시키거나, 또는 제 1 내지 제 3 스위치(SW1 내지 SW3)를 턴-온시킴으로써 상기 제 2 저장부(302)에 바이어스 전압이 공급되도록 한다. 그러면, 상기 제 2 저장부(302)에는 상기 기준 데이터가 저장된다.
이후, 제 9 스위치(SW9)를 턴-오프시키고 제 10 스위치(SW10)을 턴-온시킴으로써, 상기 기준 바이어스 발생부(212)가 상기 제 2 저장부(302)에 저장된 기준 데이터를 공급받도록 한다.
한편, 이 기준 바이어스 전압의 크기가 허용 가능한 범위를 벗어난 경우에는, 상기 기준 바이어스 전압의 크기가 허용 가능한 범위에 위치할 때 까지 상기 램파 워 발생 레벨 제어 레지스터(413)의 레지스터 값을 변경시킴으로써 기준전압레벨 제어 디코더(424)로부터의 데이터의 크기를 변경시킨다. 이후, 이 상기 기준 바이어스 전압의 크기가 허용 가능한 범위에 위치할 때의 기준 데이터를 상술된 바와 같이 제 2 저장부(302)에 저장한다.
상기 제 2 저장부(302)에 상기 데이터가 저장되면, 제 10 스위치(SW10)만을 턴-온시키고 나머지 스위치들을 턴-오프시킴으로써 상기 제 2 저장부(302)로부터의 데이터가 상기 기준 바이어스 발생부(215)에 공급되도록 한다.
상기 구동집적 회로가 제품화되어 출하될 때는 제 10 스위치(SW10)만 턴-온상태로 유지되며, 나머지 스위치들은 턴-오프 상태로 유지된다.
이러한 본 발명의 제 3 실시예에 따른 표시장치용 구동 집적회로에 구비된 제 2 저장부(302)에는 상술된 리프레쉬 데이터가 더 저장될 수 있으며, 또한 리프레쉬 신호 생성부(555)를 더 포함할 수 있다.
상기 리프레쉬 데이터는 제 1 외부단자(501)을 통해 외부에서 공급될 수 있으며, 또는 램 파워발생 레벨제어 레지스터(413)로부터 공급될 수 있다. 이 리프레쉬 데이터를 제 2 저장부(302)에 저장하는 방법은 상술된 기준 데이터를 저장하는 방법과 동일하다.
이와 같이 구성된 제 1 내지 제 3 실시예에 따른 구동 집적회로는 액정표시장치, 플라즈마 디스플레이 표시장치, 발광 표시장치 등에 사용될 수 있다.
예를 들어, 상기 액정표시장치는 서로 교차하는 다수의 게이트 라인들(GL)과 다수의 데이터 라인들(DL)과, 이 게이트 라인(GL)과 데이터 라인(DL)이 교차하여 정의된 화소영역에 형성된 다수의 화소셀들을 포함한다.
상기 화소셀은 게이트 라인으로부터의 스캔펄스에 응답하여 데이터 라인으로부터의 계조 전압을 스위칭하는 박막트랜지스터(TFT)와, 상기 박막트랜지스터(TFT)로부터의 계조 전압을 공급받아 화상을 표시하는 화소전극(도시되지 않음)과, 상기 화소전극과 대향하도록 위치하며 공통전압(Vcom)을 공급받은 공통전극과, 상기 화소전극과 상기 공통전극간에 형성된 액정층을 포함한다.
상기 제 1 내지 제 3 실시예의 구동 집적회로는 상기 데이터 라인을 구동하는데 사용될 수 있다.
한편, 제 1 내지 제 3 실시예에 따르면, 제 2 저장부(302)에 리프레쉬 데이터를 저장함으로써 SRAM 내장용 액정표시장치의 구동 프로그램을 DRAM 또는 PSRAM을 사용한 액정 표시장치에서도 호환하여 사용할 수 있다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
도 1은 본 발명의 제 1 실시예에 따른 표시장치용 구동 집적회로를 나타낸 도면
도 2는 본 발명의 제 2 실시예에 따른 표시장치용 구동 집적회로를 나타낸 도면
도 3은 본 발명의 제 3 실시예에 따른 표시장치용 구동 집적회로를 나타낸 도면
＊도면의 주요부에 대한 부호 설명
100: 제어부 101 : 램 파워 발생부
411: 메모리 동작모드 제어 레지스터 301 : 제 1 저장부
215: 기준 바이어스 발생부 212 : 부스팅 클럭 발생부
211: 램 파워 발생 제어부 213 : 램 파워 발생부
501 내지 504: 제 1 내지 제 4 외부단자 302 : 제 2 저장부
555: 리프레쉬 신호 생성부
Claims (13)
- 영상 데이터를 저장하기 위한 제 1 저장부;상기 제 1 저장부의 동작에 필요한 각종 구동 신호의 크기를 제어하기 위한 기준 데이터가 저장된 제 2 저장부;상기 제 2 저장부에 저장된 기준 데이터에 근거하여 상기 각 구동 신호의 크기를 설정하고, 이들을 상기 제 1 저장부에 공급하는 파워 발생부; 및,상기 파워 발생부의 동작을 제어하기 위한 제어부를 포함함을 특징으로 하는 표시장치용 구동 집적회로.
- 제 1 항에 있어서,상기 구동 신호들은,상기 제 1 저장부의 워드라인을 구동하기 위한 워드라인 바이어스 전압;상기 제 1 저장부의 비트라인을 구동하기 위한 비트라인 프리차지 바이어스 전압; 및,상기 제 1 저장부에 구비된 커패시터의 상부 전극을 구동하기 위한 커패시터 상부 전극용 전압을 포함함을 특징으로 하는 표시장치용 구동 집적회로.
- 제 1 항에 있어서,상기 파워 발생부는 상기 제 2 저장부에 저장된 기준 데이터에 근거하여 기 준 바이어스 전압의 크기를 설정함으로써, 상기 각 구동 신호의 크기를 제어하는 것을 특징으로 하는 표시장치용 구동 집적회로.
- 제 1 항에 있어서,상기 제 1 저장부는 휘발성 메모리인 것을 특징으로 하는 표시장치용 구동 집적회로.
- 제 4 항에 있어서,상기 제 1 저장부는,DRAM(Dynamic Random Access Memory) 또는 슈도 SRAM(Pseudo SRMA)인 것을 특징으로 하는 표시장치용 구동 집적회로.
- 제 1 항에 있어서,상기 제 2 저장부는 비휘발성 메모리인 것을 특징으로 하는 표시장치용 구동 집적회로.
- 제 6 항에 있어서,상기 제 2 저장부는 EEPROM(Electrically Erasable and Programmable Read Only Memory), OTP(one-time programmable EPROM), FRAM(Ferroelectric RAM), MRAM(Magnetic RAM), 및 플래쉬 메모리(flash memory) 중 어느 하나 인 것을 특징 으로 하는 표시장치용 구동 집적회로.
- 제 1 항에 있어서,상기 파워 발생부는,상기 제 2 저장부로부터의 기준 데이터에 근거하여 기준 바이어스 전압의 크기를 설정하여 출력하는 기준 바이어스 발생부;상기 기준 바이어스 발생부로부터 기준 바이어스 전압을 공급받아 상기 기준 바이어스 전압의 크기에 근거하여 상기 각 구동 신호의 크기를 설정하여 출력하는 램 파워 발생부를 포함함을 특징으로 하는 표시장치용 구동 집적회로.
- 제 8 항에 있어서,상기 파워 발생부는,상기 램 파워 발생부가 상기 구동 신호들 중 어느 하나를 증폭하여 출력할 수 있도록, 상기 램 파워 발생부에 클럭신호을 제공하는 부스팅 클럭 발생부; 및,상기 제어부에 구비된 메모리 동작모드 제어 레지스터로부터의 제어값에 따라 상기 기준 바이어스 발생부, 램 파워 발생부, 및 부스팅 클럭 발생부의 동작을 제어하는 램 파워 발생 제어부; 및,상기 제 1 및 제 2 저장부에 공급되는 램 구동전원의 안정화를 판단하여, 제 1 저장부, 제 2 저장부, 기준 바이어스 발생부, 및 램 파워 발생 제어부의 동작여부를 결정하는 파워 온 리셋을 더 포함함을 특징으로 하는 표시장치용 구동 집적회 로.
- 제 1 항에 있어서,상기 제 2 저장부는 표시장치용 구동 집적 회로의 외부에 위치한 외부단자들을 통해 기준 데이터, 웰(well) 바이어스 전압, 비트라인(bit line) 바이어스 전압, 및 워드라인(word line) 바이어스 전압을 공급받는 것을 특징으로 하는 표시장치용 구동 집적회로.
- 제 1 항에 있어서,상기 제어부로부터의 제어에 따라 펌핑 전압을 출력하는 펌핑부;상기 펌핑부로부터의 펌핑 전압을 안정화시켜 상기 제 2 저장부(302)의 구동에 필요한 바이어스 전압들을 생성하고, 이들을 제 1 내지 제 3 스위치를 통해 제 2 저장부에 공급하는 안정화 회로;상기 안정화 회로 및 제 1 내지 제 3 스위치들의 동작을 제어함으로써, 상기 제 2 저장부의 소거동작 및 쓰기동작에 대한 타이밍과 상기 바이어스 전압들의 상기 제 2 저장부로의 인가시간을 제어하는 제어 레지스터;기준 데이터를 생성하는 램 파워발생 레벨제어 레지스터; 및,상기 램 파워발생 레벨제어 레지스터로부터의 기준 데이터를 공급받고, 이를 디코딩하여 제 2 저장부에 공급하는 기준전압레벨 제어 디코더를 더 포함함을 특징으로 하는 표시장치용 구동 집적회로.
- 제 11 항에 있어서,상기 바이어스 전압은 웰(well) 바이어스 전압, 비트라인(bit line) 바이어스 전압, 및 워드라인(word line) 바이어스 전압을 포함하며;상기 제 2 저장부에 기준 데이터, 웰(well) 바이어스 전압, 비트라인(bit line) 바이어스 전압, 및 워드라인(word line) 바이어스 전압을 공급하기 위한 다수의 외부단자들; 및,상기 제어부로부터의 제어에 따라 상기 각 외부단자들과 상기 제 2 저장부간을 전기적으로 연결하거나 차단하는 다수의 스위치들을 더 포함함을 특징으로 하는 표시장치용 구동 집적회로.
- 제 1 항에 있어서,상기 제 2 저장부에는 상기 제 1 저장부의 리프레쉬 타임을 설정하기 위한 리프레쉬 데이터가 더 저장됨을 특징으로 하는 표시장치용 구동 집적회로.상기 제 2 저장부로부터의 리프레쉬 데이터에 근거하여 상기 리프레쉬 신호를 생성하고, 이를 제 1 저장부에 공급하는 리프레쉬 신호 생성부를 더 포함함을 특징으로 하는 표시장치용 구동 집적회로.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW097115641A TWI408637B (zh) | 2007-05-02 | 2008-04-29 | 顯示裝置之驅動積體電路 |
| CN2008100944915A CN101299329B (zh) | 2007-05-02 | 2008-04-30 | 用于显示器件的驱动集成电路 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070042546 | 2007-05-02 | ||
| KR20070042546 | 2007-05-02 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080097916A KR20080097916A (ko) | 2008-11-06 |
| KR100921949B1 true KR100921949B1 (ko) | 2009-10-15 |
Family
ID=40079135
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080032815A KR100921949B1 (ko) | 2007-05-02 | 2008-04-08 | 표시장치용 구동 집적회로 |
Country Status (3)
| Country | Link |
|---|---|
| KR (1) | KR100921949B1 (ko) |
| CN (1) | CN101299329B (ko) |
| TW (1) | TWI408637B (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103185847B (zh) * | 2011-12-29 | 2015-11-25 | 英业达股份有限公司 | 辅助测试装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR980010991A (ko) * | 1996-07-13 | 1998-04-30 | 김광호 | 액정표시장치 구동회로 |
| KR20050005259A (ko) * | 2003-07-01 | 2005-01-13 | 삼성전자주식회사 | 액정 표시 장치의 구동 장치 및 방법 |
| KR20060125223A (ko) * | 2005-06-02 | 2006-12-06 | 삼성전자주식회사 | 표시 장치, 표시 장치의 구동 장치 및 집적 회로 |
| KR20070040149A (ko) * | 2005-10-11 | 2007-04-16 | 삼성전자주식회사 | 표시 장치 및 그 구동 방법 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100205007B1 (ko) * | 1995-12-04 | 1999-06-15 | 윤종용 | 멀티-워드라인 드라이버를 갖는 반도체 메모리장치 |
| KR100256053B1 (ko) * | 1997-11-20 | 2000-05-01 | 윤종용 | 트리플 웰 구조를 갖는 반도체 메모리 장치의 레이 아웃 |
| KR100697378B1 (ko) * | 2003-03-10 | 2007-03-20 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시장치 및 그 구동방법 |
| US6914823B2 (en) * | 2003-07-29 | 2005-07-05 | Sandisk Corporation | Detecting over programmed memory after further programming |
-
2008
- 2008-04-08 KR KR1020080032815A patent/KR100921949B1/ko not_active IP Right Cessation
- 2008-04-29 TW TW097115641A patent/TWI408637B/zh not_active IP Right Cessation
- 2008-04-30 CN CN2008100944915A patent/CN101299329B/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR980010991A (ko) * | 1996-07-13 | 1998-04-30 | 김광호 | 액정표시장치 구동회로 |
| KR20050005259A (ko) * | 2003-07-01 | 2005-01-13 | 삼성전자주식회사 | 액정 표시 장치의 구동 장치 및 방법 |
| KR20060125223A (ko) * | 2005-06-02 | 2006-12-06 | 삼성전자주식회사 | 표시 장치, 표시 장치의 구동 장치 및 집적 회로 |
| KR20070040149A (ko) * | 2005-10-11 | 2007-04-16 | 삼성전자주식회사 | 표시 장치 및 그 구동 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101299329A (zh) | 2008-11-05 |
| TW200905633A (en) | 2009-02-01 |
| KR20080097916A (ko) | 2008-11-06 |
| TWI408637B (zh) | 2013-09-11 |
| CN101299329B (zh) | 2011-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5442586A (en) | Method and apparatus for controlling the output current provided by a charge pump circuit | |
| KR102392665B1 (ko) | 메모리 장치, 이를 포함하는 시스템 온 칩 및 메모리 장치의 동작 방법 | |
| JP4730513B2 (ja) | ワードラインドライバ回路 | |
| US20050206641A1 (en) | Power source circuit, display driver, and display device | |
| US7701184B2 (en) | Voltage protection circuit for thin oxide transistors, and memory device and processor-based system using same | |
| JPH07249294A (ja) | 半導体集積回路装置 | |
| US7154786B2 (en) | Semiconductor integrated circuit device | |
| US7692978B2 (en) | Semiconductor device that uses a plurality of source voltages | |
| KR20060135367A (ko) | 반도체 메모리 장치 | |
| JP3530503B2 (ja) | 表示装置 | |
| US8559245B2 (en) | Internal voltage generating circuit having selectively driven drivers in semiconductor memory apparatus | |
| JP2007004887A (ja) | 半導体記憶装置 | |
| KR100921949B1 (ko) | 표시장치용 구동 집적회로 | |
| JP2008191443A (ja) | 表示ドライバｉｃ | |
| KR20090015864A (ko) | 내부 전원 회로 | |
| JP2002311901A (ja) | 表示装置 | |
| KR100728904B1 (ko) | 전압 발생기 및 이를 포함하는 반도체 메모리 장치 | |
| KR100560946B1 (ko) | 내부 전원 공급 회로 | |
| KR101212746B1 (ko) | 누설 전류를 줄일 수 있는 상변화 메모리 장치 | |
| JP2012174315A (ja) | ワードライン昇圧回路、記憶装置、集積回路装置、及び電子機器 | |
| JP5672051B2 (ja) | ワードライン昇圧回路、記憶装置、集積回路装置、及び電子機器 | |
| KR100390954B1 (ko) | 코드 저장 메모리 셀 센싱 회로 | |
| KR100771810B1 (ko) | 고전압 공급장치 및 이를 이용한 고전압 공급방법 | |
| JPH11297090A (ja) | Ｍｏｓ集積回路および不揮発性メモリ | |
| KR20070109169A (ko) | 플래쉬 메모리 소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120928 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20131001 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |