TWI407403B - 像素驅動電路 - Google Patents

Description

像素驅動電路

本發明有關於一種像素驅動電路，更明確地說，本發明有關於一種可減少其資料驅動電路所需之數位類比轉換器之數目之像素驅動電路。

請參考第1圖。第1圖為說明先前技術中可減少色偏(color washout)之像素驅動電路100之示意圖。像素驅動電路100包含複數個像素、資料線DL₁ ~DL_M 、掃描線SL₁ ~SL_N 、資料驅動電路110以及掃描驅動電路120。該複數個像素之結構，以像素PIX₁ 與PIX₂ 作舉例說明。像素PIX₁ 包含電晶體Q₁ 與Q₂ 、主區域MR₁ 與子區域SR₁ 。電晶體Q₁ 包含第一電極(1)、第二電極(2)以及閘極(G)。電晶體Q₁ 之第一電極耦接至資料線DL_X ，電晶體Q₁ 之第二電極耦接至主區域MR₁ ，電晶體Q₁ 之閘極耦接至掃描線SL_Y 。電晶體Q₂ 包含第一電極(1)、第二電極(2)以及閘極(G)。電晶體Q₂ 之第一電極耦接至資料線DL_(X+1) ，電晶體Q₂ 之第二電極耦接至子區域SR₁ ，電晶體Q₂ 之閘極耦接至掃描線SL_Y 。像素PIX₂ 包含電晶體Q₃ 與Q₄ 、主區域MR₂ 與子區域SR₂ 。電晶體Q₃ 包含第一電極(1)、第二電極(2)以及閘極(G)。電晶體Q₃ 之第一電極耦接至資料線DL_(X+2) ，電晶體Q₃ 之第二電極耦接至子區域SR₂ ，電晶體Q₃ 之閘極耦接至掃描線SL_Y 。電晶體Q₄ 包含第一電極(1)、第二電極(2)以及閘極(G)。電晶體Q₄ 之第一電極耦接至資料線DL_(X+3) ，電晶體Q₄ 之第二電極耦接至主區域MR₂ ，電晶體Q₄ 之閘極耦接至掃描線SL_Y 。當掃描驅動電路120驅動掃描線SL_Y 時，電晶體Q₁ ~Q₄ 導通，而使主區域MR₁ 透過電晶體Q₁ 耦接至資料線DL_X 、子區域SR₁ 透過電晶體Q₂ 耦接至資料線DL_(X+1) 、子區域SR₂ 透過電晶體Q₃ 耦接至資料線DL_(X+2) ，且主區域MR₂ 透過電晶體Q₄ 耦接至資料線DL_(X+3) 。假設像素PIX₁ 欲顯示對應於數位資料DA₁ 的畫面，且像素PIX₂ 欲顯示對應於數位資料DA₂ 的畫面，則此時在像素PIX₁ 中，主區域MR₁ 與子區域SR₁ 分別透過資料線D_X 與D_(X+1) 從資料驅動電路110接收並儲存對應於數位資料DA₁ 的灰階電壓，且在像素PIX₂ 中，主區域MR₂ 與子區域SR₂ 分別透過資料線D_(X+3) 與D_(X+2) 從資料驅動電路110接收並儲存對應於數位資料DA₂ 灰階電壓。此外，主區域MR₁ 儲存的灰階電壓之電位與與子區域SR₁ 儲存的灰階電壓之電位互相對應，且主區域MR₂ 儲存的灰階電壓之電位與子區域SR₂ 儲存的灰階電壓之電位也互相對應，因此可減少於不同視角觀看像素驅動電路100時的色偏現象。

然而，由於在像素驅動電路100中，主區域MR₁ 與子區域SR₁ 儲存不同的灰階電壓、主區域MR₂ 與子區域SR₂ 也儲存不同的灰階電壓，且每個區域(MR₁ 、MR₂ 、SR₁ 、SR₂ )的反轉極性可為正或負，因此針對每一資料線DL_X ~DL_(X+3) ，資料驅動電路110皆需要有一對應的數位類比轉換器與一對應的負極性數位類比轉換器，以提供正極性之灰階電壓或負極性之灰階電壓給主區域MR₁ 、MR₂ 與子區域SR₁ 、SR₂ 。換句話說，當像素驅動電路100有M條資料線時，資料驅動電路110需要有2M個數位類比轉換器。由於數位類比轉換器所佔的電路面積很大，因此會造成資料驅動電路110的成本明顯地上升，此外，也增加像素驅動電路100的耗電量，帶給使用者極大的不便。

本發明提供一種像素驅動電路。該像素驅動電路包含一第一像素、一第二像素，以及一資料驅動電路。該第一像素包含一第一主區域與一第一子區域。該第一主區域耦接至一第一資料線與一掃描線。該第一子區域耦接至一第二資料線與該掃描線。該第一主區域與該第一子區域分別儲存對應於一第一數位資料的灰階電壓。該第二像素包含一第二主區域與一第二子區域。該第二子區域耦接至一第三資料線與該掃描線。該第二主區域耦接至一第四資料線與該掃描線。該第二主區域與該第二子區域分別儲存對應於一第二數位資料的灰階電壓。該資料驅動電路包含一第一數位類比轉換器、一第二數位類比轉換器、一第三數位類比轉換器、一第四數位類比轉換器、一第一選擇電路，以及一第二選擇電路。該第一數位類比轉換器用來根據一正極性主區域伽瑪電壓，將該第一數位資料或該第二數位資料轉換為一第一灰階電壓。該第二數位類比轉換器用來根據一正極性子區域伽瑪電壓，將該第一數位資料或該第二數位資料轉換為一第二灰階電壓。該第三數位類比轉換器用來根據一負極性子區域伽瑪電壓，將該第一數位資料或該第二數位資料轉換為一第三灰階電壓。該第四數位類比轉換器用來根據一負極性主區域伽瑪電壓，將該第一數位資料或該第二數位資料轉換為一第四灰階電壓。該第一選擇電路用來根據一伽瑪電壓選擇信號與一極性信號，選擇該第一數位資料，輸入至該第一數位類比轉換器、該第二數位類比轉換器、該第三數位類比轉換器以及該第四數位類比轉換器之其中兩個數位類比轉換器，並將該第二數位資料輸入至另外兩個數位類比轉換器。該第二選擇電路用來根據該伽瑪電壓選擇信號與該極性信號將該第一灰階電壓、該第二灰階電壓、該第三灰階電壓及該第四灰階電壓透過該第一資料線、該第二資料線、該第三資料線、與該第四資料線分配給該第一主區域、該第一子區域、該第二主區域及該第二子區域。

請參考第2圖與第3圖。第2圖為說明本發明之像素驅動電路之一實施例200之示意圖。第3圖為說明第2圖中之資料驅動電路210之部份結構之示意圖。像素驅動電路200包含複數個像素、資料線DL₁ ~DL_M 、掃描線SL₁ ~SL_N 、資料驅動電路210以及掃描驅動電路220。該複數個像素之結構，以像素PIX₁ 與PIX₂ 作舉例說明。像素PIX₁ 包含電晶體Q₁ 與Q₂ 、主區域MR₁ 與子區域SR₁ 。電晶體Q₁ 包含第一電極(1)、第二電極(2)以及閘極(G)。電晶體Q₁ 之第一電極耦接至資料線DL_X ，電晶體Q₁ 之第二電極耦接至主區域MR₁ ，電晶體Q₁ 之閘極耦接至掃描線SL_Y 。電晶體Q₂ 包含第一電極(1)、第二電極(2)以及閘極(G)。電晶體Q₂ 之第一電極耦接至資料線DL_(X+1) ，電晶體Q₂ 之第二電極耦接至子區域SR₁ ，電晶體Q₂ 之閘極耦接至掃描線SL_Y 。像素PIX₂ 包含電晶體Q₃ 與Q₄ 、主區域MR₂ 與子區域SR₂ 。電晶體Q₃ 包含第一電極(1)、第二電極(2)以及閘極(G)。電晶體Q₃ 之第一電極耦接至資料線DL_(X+2) ，電晶體Q₃ 之第二電極耦接至子區域SR₂ ，電晶體Q₃ 之閘極耦接至掃描線SL_Y 。電晶體Q₄ 包含第一電極(1)、第二電極(2)以及閘極(G)。電晶體Q₄ 之第一電極耦接至資料線DL_(X+3) ，電晶體Q₄ 之第二電極耦接至主區域MR₂ ，電晶體Q₄ 之閘極耦接至掃描線SL_Y 。當掃描驅動電路220驅動掃描線SL_Y 時，電晶體Q₁ ~Q₄ 導通，而使主區域MR₁ 透過電晶體Q₁ 耦接至資料線DL_X 、子區域SR₁ 透過電晶體Q₂ 耦接至資料線DL_(X+1) 、子區域SR₂ 透過電晶體Q₃ 耦接至資料線DL_(X+2) ，且主區域MR₂ 透過電晶體Q₄ 耦接至資料線DL_(X+3) 。假設像素PIX₁ 欲顯示對應於數位資料DA₁ 的畫面，且像素PIX₂ 欲顯示對應於數位資料DA₂ 的畫面，則此時在像素PIX₁ 中，主區域MR₁ 與子區域SR₁ 分別透過資料線D_X 與D_(X+1) 從資料驅動電路210接收並儲存對應於數位資料DA₁ 的灰階電壓，且在像素PIX₂ 中，主區域MR₂ 與子區域SR₂ 分別透過資料線D_(X+3) 與D_(X+2) 從資料驅動電路210接收並儲存對應於數位資料DA₂ 的灰階電壓，以減少於不同視角觀看像素驅動電路200時的色偏現象。

第3圖所示為資料驅動電路210用來驅動資料線DL_X ~DL_(X+3) 之結構，至於資料驅動電路210用來驅動其它資料線之結構則可依此類推。資料驅動電路210包含數位類比轉換器DAC₁ ~DAC₄ 、選擇電路211與212、資料拴鎖器(data latch)DH₁ ~DH₄ ，以及位準轉換器(level shifter)LS₁ ~LS₄ 。選擇電路211根據伽瑪電壓選擇信號S_{G_SEL} 與極性信號S_POL ，選擇數位資料DA₁ ，輸入至數位類比轉換器DAC₁ ~DAC₄ 之其中兩個數位類比轉換器，並將數位資料DA₂ 輸入至另外兩個數位類比轉換器。資料拴鎖器DH₁ ~DH₄ 用來拴鎖選擇電路211所輸出之數位資料。位準轉換器LS₁ ~LS₄ 用來提升資料拴鎖器DH₁ ~DH₄ 所輸出之數位資料之電位。數位類比轉換器DAC₁ 根據正極性主區域伽瑪電壓V_PA ，將位準轉換器LS₁ 所輸出之數位資料(DA₁ 或DA₂ )轉換為灰階電壓V_G1 。數位類比轉換器DAC₂ 根據正極性子區域伽瑪電壓V_PB ，將位準轉換器LS₂ 所輸出之數位資料(DA₁ 或DA₂ )轉換為灰階電壓V_G2 。數位類比轉換器DAC₃ 根據負極性子區域伽瑪電壓V_NB ，將位準轉換器LS₃ 所輸出之數位資料(DA₁ 或DA₂ )轉換為灰階電壓V_G3 。數位類比轉換器DAC₄ 根據負極性主區域伽瑪電壓V_NA ，將位準轉換器LS₄ 所輸出之數位資料(DA₁ 或DA₂ )轉換為灰階電壓V_G4 。選擇電路212根據伽瑪電壓選擇信號S_{G_SEL} 與極性信號S_POL 將灰階電壓V_G1 ~V_G4 透過資料線DL_X ~DL_(X+3) 分配給主區域MR₁ 與MR₂ 以及子區域SR₁ 與SR₂ 。在資料驅動電路210中，藉由選擇電路211將對應於像素PIX₁ 之數位資料DA₁ 與對應於像素PIX₂ 之數位資料DA₂ 輸入至對應的數位類比轉換器，以產生灰階電壓V_G1 ~V_G4 ，且藉由選擇電路212將灰階電壓V_G1 ~V_G4 分配給像素PIX₁ 與PIX₂ 中的主區域MR₁ 與MR₂ 以及子區域SR₁ 與SR₂ ，如此可減少資料驅動電路210所需的數位類比轉換器的數目。以下將更進一步地說明其工作原理。

選擇電路211包含互斥或閘(XOR gate)2111以及多工器MUX₁ ~MUX₄ 。互斥或閘2111根據伽瑪電壓選擇信號S_{G_SEL} 與極性信號S_POL ，進行邏輯運算，以產生控制信號S_C 。當伽瑪電壓選擇信號S_{G_SEL} 與極性信號S_POL 皆表示邏輯「0」或皆表示邏輯「1」時，控制信號S_C 表示邏輯「0」；當伽瑪電壓選擇信號S_{G_SEL} 表示邏輯「0」且極性信號S_POL 表示邏輯「1」時，控制信號S_C 表示邏輯「1」；當伽瑪電壓選擇信號S_{G_SEL} 表示邏輯「1」且極性信號S_POL 表示邏輯「0」時，控制信號S_C 表示邏輯「1」。多工器MUX₁ 包含輸入端I₁ 用來接收數位資料DA₂ ，輸入端I₂ 用來接收數位資料DA₁ ，以及控制端C用來接收控制信號S_C 。多工器MUX₁ 根據控制信號S_C 將多工器MUX₁ 之輸入端I₁ 或I₂ 耦接至多工器MUX₁ 之輸出端O。多工器MUX₂ 包含輸入端I₁ 用來接收數位資料DA₁ ，輸入端I₂ 用來接收數位資料DA₂ ，以及控制端C用來接收控制信號S_C 。多工器MUX₂ 根據控制信號S_C 將多工器MUX₂ 之輸入端I₁ 或I₂ 耦接至多工器MUX₂ 之輸出端O。多工器MUX₃ 包含輸入端I₁ 用來接收數位資料DA₂ ，輸入端I₂ 用來接收數位資料DA₁ ，以及控制端C用來接收控制信號S_C 。多工器MUX₃ 根據控制信號S_C 將多工器MUX₃ 之輸入端I₁ 或I₂ 耦接至多工器MUX₃ 之輸出端O。多工器MUX₄ 包含輸入端I₁ 用來接收數位資料DA₁ ，輸入端I₂ 用來接收數位資料DA₂ ，以及控制端C用來接收控制信號S_C 。多工器MUX₄ 根據控制信號S_C 將多工器MUX₄ 之輸入端I₁ 或I₂ 耦接至多工器MUX₄ 之輸出端O。在本實施例中，當控制信號S_C 表示邏輯「0」時，多工器MUX₁ ~MUX₄ 之輸入端I₁ 分別耦接至多工器MUX₁ ~MUX₄ 之輸出端O；當控制信號S_C 表示邏輯「1」時，多工器MUX₁ ~MUX₄ 之輸入端I₂ 分別耦接至多工器MUX₁ ~MUX₄ 之輸出端O。

資料拴鎖器DH₁ ~DH₄ 分別耦接於選擇電路211與位準轉換器LS₁ ~LS₄ 之間，資料拴鎖器DH₁ ~DH₄ 分別用來拴鎖選擇電路211輸入至數位類比轉換器DAC₁ ~DAC₄ 之數位資料。位準轉換器LS₁ ~LS₄ 分別透過資料拴鎖器DH₁ ~DH₄ 耦接於選擇電路211與數位類比轉換器DAC₁ ~DAC₄ 之間，位準轉換器LS₁ ~LS₄ 分別用來提升選擇電路211輸入至數位類比轉換器DAC₁ ~DAC₄ 之數位資料之電位。

選擇電路212包含多工器MUX₅ ~MUX₈ 、緩衝器BUF₁ ~BUF₄ ，以及極性選擇電路2121與2122。多工器MUX₅ 包含輸入端I₁ 用來接收灰階電壓V_G2 ，輸入端I₂ 用來接收灰階電壓V_G1 ，控制端C用來接收控制信號S_C ，以及輸出端O。多工器MUX₅ 根據控制信號S_C 將多工器MUX₅ 之輸入端I₁ 或I₂ 耦接至多工器MUX₅ 之輸出端O。多工器MUX₆ 包含輸入端I₁ 用來接收灰階電壓V_G4 ，輸入端I₂ 用來接收灰階電壓V_G3 ，控制端C用來接收控制信號S_C ，以及輸出端O。多工器MUX₆ 根據控制信號S_C 將多工器MUX₆ 之輸入端I₁ 或I₂ 耦接至多工器MUX₆ 之輸出端O。多工器MUX₇ 包含輸入端I₁ 用來接收灰階電壓V_G1 ，輸入端I₂ 用來接收灰階電壓V_G2 ，控制端C用來接收控制信號S_C ，以及輸出端O。多工器MUX₇ 根據控制信號S_C 將多工器MUX₇ 之輸入端I₁ 或I₂ 耦接至多工器MUX₇ 之輸出端O。多工器MUX₈ 包含輸入端I₁ 用來接收灰階電壓V_G3 ，輸入端I₂ 用來接收灰階電壓V_G4 ，控制端C用來接收控制信號S_C ，以及輸出端O。多工器MUX₈ 根據控制信號S_C 將多工器MUX₈ 之輸入端I₁ 或I₂ 耦接至多工器MUX₈ 之輸出端O。當控制信號S_C 表示邏輯「0」時，多工器MUX₅ ~MUX₈ 之輸入端I₁ 分別耦接至多工器MUX₅ ~MUX₈ 之輸出端O；當控制信號S_C 表示邏輯「1」時，多工器MUX₅ ~MUX₈ 之輸入端I₂ 分別耦接至多工器MUX₅ ~MUX₈ 之輸出端O。

極性選擇電路2121包含輸入端I₁ 耦接至多工器MUX₅ 之輸出端O，輸入端I₂ 耦接至多工器MUX₆ 之輸出端O，輸出端O₁ 耦接至資料線DL_X ，輸出端O₂ 耦接至資料線DL(_X+1 )，以及控制端C用來接收極性信號S_POL ，極性選擇電路2121根據極性信號S_POL 將極性選擇電路2121之輸入端I₁ 與I₂ 之其中之一輸入端耦接至極性選擇電路2121之輸出端O₁ ，並將另一輸入端耦接至極性選擇電路2121之輸出端O₂ 。極性選擇電路2122包含輸入端I₁ 耦接至多工器MUX₇ 之輸出端O，輸入端I₂ 耦接至多工器MUX₈ 之輸出端O，輸出端O₁ 耦接至資料線DL(_X+2 )，輸出端O₂ 耦接至資料線DL(_X+3 )，以及控制端C用來接收極性信號S_POL ，極性選擇電路2122根據極性信號S_POL 將極性選擇電路2122之輸入端I₁ 與I₂ 之其中之一輸入端耦接至極性選擇電路2122之輸出端O₁ ，並將另一輸入端耦接至極性選擇電路2122之輸出端O₂ 。當極性信號S_POL 表示邏輯「0」時，極性選擇電路2121與2122之輸入端I₁ 分別耦接至其輸出端O₂ ，且極性選擇電路2121與2122之輸入端I₂ 分別耦接至其輸出端O₁ ；當極性信號S_POL 表示邏輯「1」時，極性選擇電路2121與2122之輸入端I₁ 分別耦接至其輸出端O₁ ，且極性選擇電路2121與2122之輸入端I₂ 分別耦接至其輸出端O₂ 。

緩衝器BUF₁ 耦接於多工器MUX₅ 之輸出端O與極性選擇電路2121之輸入端I₁ 之間，緩衝器BUF₁ 用來緩衝多工器MUX₅ 之輸出端O所輸出之灰階電壓。緩衝器BUF₂ 耦接於多工器MUX₆ 之輸出端O與極性選擇電路2121之輸入端I₂ 之間，緩衝器BUF₂ 用來緩衝多工器MUX₆ 之輸出端O所輸出之灰階電壓。緩衝器BUF₃ 耦接於多工器MUX₇ 之輸出端O與極性選擇電路2122之輸入端I₁ 之間，緩衝器BUF₃ 用來緩衝多工器MUX₇ 之輸出端O所輸出之灰階電壓。緩衝器BUF₄ 耦接於多工器MUX₈ 之輸出端O與極性選擇電路2122之輸入端I₂ 之間，緩衝器BUF₄ 用來緩衝多工器MUX₈ 之輸出端O所輸出之灰階電壓。

請參考第4圖。第4圖為說明當像素驅動電路200中之主區域MR₁ 、子區域SR₁ 、子區域SR₂ 及主區域MR₂ 之反轉極性分別為正、負、正、負時，資料驅動電路210之運作之示意圖。此時，伽瑪電壓選擇信號S_{G_SEL} 表示邏輯「0」，且極性信號S_POL 表示邏輯「1」，所以互斥或閘2111輸出表示邏輯「1」之控制信號S_C 。當控制信號S_C 表示邏輯「1」時，多工器MUX₁ ~MUX₄ 之輸入端I₂ 分別耦接至多工器MUX₁ ~MUX₄ 之輸出端O。如此，多工器MUX₁ 透過拴鎖器DH₁ 與位準轉換器LS₁ 輸出數位資料DA₁ 至數位類比轉換器DAC₁ ，多工器MUX₂ 透過拴鎖器DH₂ 與位準轉換器LS₂ 輸出數位資料DA₂ 至數位類比轉換器DAC₂ ，多工器MUX₃ 透過拴鎖器DH₃ 與位準轉換器LS₃ 輸出數位資料DA₁ 至數位類比轉換器DAC₃ ，且多工器MUX₄ 透過拴鎖器DH₄ 與位準轉換器LS₄ 輸出數位資料DA₂ 至數位類比轉換器DAC₄ 。數位類比轉換器DAC₁ 根據正極性主區域伽瑪電壓V_PA ，將數位資料DA₁ 轉換為灰階電壓V_G1 。數位類比轉換器DAC₂ 根據正極性子區域伽瑪電壓V_PB ，將數位資料DA₂ 轉換為灰階電壓V_G2 。數位類比轉換器DAC₃ 根據負極性子區域伽瑪電壓V_NB ，將數位資料DA₁ 轉換為灰階電壓V_G3 。數位類比轉換器DAC₄ 根據負極性主區域伽瑪電壓V_NA ，將數位資料DA₂ 轉換為灰階電壓V_G4 。此時，多工器MUX₅ ~MUX₈ 根據表示邏輯「1」之控制信號S_C ，分別將MUX₅ ~MUX₈ 之輸入端I₂ 耦接至MUX₅ ~MUX₈ 之輸出端O。如此，多工器MUX₅ 透過緩衝器BUF₁ 輸出灰階電壓V_G1 至極性選擇電路2121之輸入端I₁ ，多工器MUX₆ 透過緩衝器BUF₂ 輸出灰階電壓V_G3 至極性選擇電路2121之輸入端I₂ ，多工器MUX₇ 透過緩衝器BUF₃ 輸出灰階電壓V_G2 至極性選擇電路2122之輸入端I₁ ，且多工器MUX₈ 透過緩衝器BUF₄ 輸出灰階電壓V_G4 至極性選擇電路2122之輸入端I₂ 。由於極性信號S_POL 表示邏輯「1」，因此極性選擇電路2121與2122之輸入端I₁ 分別耦接至其輸出端O₁ ，且極性選擇電路2121與2122之輸入端I₂ 分別耦接至其輸出端O₂ 。如此，極性選擇電路2121透過資料線DL_X ，將根據正極性主區域伽瑪電壓V_PA 轉換數位資料DA₁ 所得到之灰階電壓V_G1 輸出至主區域MR₁ ，且極性選擇電路2121透過資料線DL_(X+1) ，將根據負極性子區域伽瑪電壓V_NB 轉換數位資料DA₁ 所得到之灰階電壓V_G3 輸出至子區域SR₁ 。極性選擇電路2122透過資料線DL_(X+2) ，將根據正極性子區域伽瑪電壓V_PB 轉換數位資料DA₂ 所得到之灰階電壓V_G2 輸出至子區域SR₂ ，且極性選擇電路2122透過資料線DL_(X+3) ，將根據負極性主區域伽瑪電壓V_NA 轉換數位資料DA₂ 所得到之灰階電壓V_G4 輸出至主區域MR₂ 。因此，在像素驅動電路200中，當主區域MR₁ 、子區域SR₁ 、子區域SR₂ 及主區域MR₂ 之反轉極性分別為正、負、正、負時，藉由表示邏輯「0」之伽瑪電壓選擇信號S_{G_SEL} 與表示邏輯「1」之極性信號S_POL ，即可控制選擇電路211將數位資料DA₁ 與DA₂ 輸入至對應的數位類比轉換器，以產生灰階電壓V_G1 ~V_G4 ，並控制選擇電路212將灰階電壓V_G1 ~V_G4 正確地分配灰階電壓V_G1 ~V_G4 給主區域MR₁ 與MR₂ 以及子區域SR₁ 與SR₂ 。

請參考第5圖。第5圖為說明當像素驅動電路200中之主區域MR₁ 、子區域SR₁ 、子區域SR₂ 及主區域MR₂ 之反轉極性分別為負、正、負、正時，資料驅動電路210之運作之示意圖。此時，伽瑪電壓選擇信號S_{G_SEL} 表示邏輯「0」，且極性信號S_POL 表示邏輯「0」，所以互斥或閘2111輸出表示邏輯「0」之控制信號S_C 。當控制信號S_C 表示邏輯「0」時，多工器MUX₁ ~MUX₄ 之輸入端I₁ 分別耦接至多工器MUX₁ ~MUX₄ 之輸出端O。如此，多工器MUX₁ 透過拴鎖器DH₁ 與位準轉換器LS₁ 輸出數位資料DA₂ 至數位類比轉換器DAC₁ ，多工器MUX₂ 透過拴鎖器DH₂ 與位準轉換器LS₂ 輸出數位資料DA₁ 至數位類比轉換器DAC₂ ，多工器MUX₃ 透過拴鎖器DH₃ 與位準轉換器LS₃ 輸出數位資料DA₂ 至數位類比轉換器DAC₃ ，且多工器MUX₄ 透過拴鎖器DH₄ 與位準轉換器LS₄ 輸出數位資料DA₁ 至數位類比轉換器DAC₄ 。數位類比轉換器DAC₁ 根據正極性主區域伽瑪電壓V_PA ，將數位資料DA₂ 轉換為灰階電壓V_G1 。數位類比轉換器DAC₂ 根據正極性子區域伽瑪電壓V_PB ，將數位資料DA₁ 轉換為灰階電壓V_G2 。數位類比轉換器DAC₃ 根據負極性子區域伽瑪電壓V_NB ，將數位資料DA₂ 轉換為灰階電壓V_G3 。數位類比轉換器DAC₄ 根據負極性主區域伽瑪電壓V_NA ，將數位資料DA₁ 轉換為灰階電壓V_G4 。此時，多工器MUX₅ ~MUX₈ 根據表示邏輯「0」之控制信號S_C ，分別將MUX₅ ~MUX₈ 之輸入端I₁ 耦接至MUX₅ ~MUX₈ 之輸出端O。如此，多工器MUX₅ 透過緩衝器BUF₁ 輸出灰階電壓V_G2 至極性選擇電路2121之輸入端I₁ ，多工器MUX₆ 透過緩衝器BUF₂ 輸出灰階電壓V_G4 至極性選擇電路2121之輸入端I₂ ，多工器MUX₇ 透過緩衝器BUF₃ 輸出灰階電壓V_G1 至極性選擇電路2122之輸入端I₁ ，且多工器MUX₈ 透過緩衝器BUF₄ 輸出灰階電壓V_G3 至極性選擇電路2122之輸入端I₂ 。由於極性信號S_POL 表示邏輯「0」，因此極性選擇電路2121與2122之輸入端I₁ 分別耦接至其輸出端O₂ ，且極性選擇電路2121與2122之輸入端I₂ 分別耦接至其輸出端O₁ 。如此，極性選擇電路2121透過資料線DL_X ，將根據負極性主區域伽瑪電壓V_NA 轉換數位資料DA₁ 所得到之灰階電壓V_G4 輸出至主區域MR₁ ，且極性選擇電路2121透過資料線DL_(X+1) ，將根據正極性子區域伽瑪電壓V_PB 轉換數位資料DA₁ 所得到之灰階電壓V_G2 輸出至子區域SR₁ 。極性選擇電路2122透過資料線DL_(X+2) ，將根據負極性子區域伽瑪電壓V_NB 轉換數位資料DA₂ 所得到之灰階電壓V_G3 輸出至子區域SR₂ ，且極性選擇電路2122透過資料線DL_(X+3) ，將根據正極性主區域伽瑪電壓V_PA 轉換數位資料DA₂ 所得到之灰階電壓V_G1 輸出至主區域MR₂ 。因此，在像素驅動電路200中，當主區域MR₁ 、子區域SR₁ 、子區域SR₂ 及主區域MR₂ 之反轉極性分別為負、正、負、正時，藉由表示邏輯「0」之伽瑪電壓選擇信號S_{G_SEL} 與表示邏輯「0」之極性信號S_POL ，即可控制選擇電路211將數位資料DA1與DA₂ 輸入至對應的數位類比轉換器，以產生灰階電壓V_G1 ~V_G4 ，並控制選擇電路212將灰階電壓V_G1 ~V_G4 正確地分配灰階電壓V_G1 ~V_G4 給主區域MR₁ 與MR₂ 以及子區域SR₁ 與SR₂ 。

由上述說明可知，在本發明之像素驅動電路200中，針對資料線DL_X ~DL_(X+3) ，資料驅動電路210只需要有四個數位類比轉換器(DAC₁ ~DAC₄ )，即可提供正確的灰階電壓給主區域MR₁ 、MR₂ 與子區域SR₁ 、SR₂ 。換句話說，當像素驅動電路200有M條資料線時，資料驅動電路210僅需要有M個數位類比轉換器。因此，相較於先前技術之像素驅動電路100，本發明之像素驅動電路200可減少所需的數位類比轉換器的數量，以節省成本，並減少耗電量。

請參考第6圖。第6圖為說明本發明之像素驅動電路之另一實施例600之示意圖。像素驅動電路600與200的不同之處在於，電晶體Q₁ 之第二端耦接至子區域SR₁ ，電晶體Q₂ 之第二端耦接至主區域MR₁ ，電晶體Q₃ 之第二端耦接至主區域MR₂ ，電晶體Q₄ 之第二端耦接至子區域SR₂ 。此時，利用資料驅動電路210仍可正確地分配給主區域MR₁ 與MR₂ 以及子區域SR₁ 與SR₂ ，以下將更進一步地說明其工作原理。

請參考第7圖。第7圖為說明當像素驅動電路600中之子區域SR₁ 、主區域MR₁ 、主區域MR₂ 及子區域SR₂ 之反轉極性分別為正、負、正、負時，資料驅動電路210之運作之示意圖。此時，伽瑪電壓選擇信號S_{G_SEL} 表示邏輯「1」，且極性信號S_POL 表示邏輯「1」，所以互斥或閘2111輸出表示邏輯「0」之控制信號S_C 。當控制信號S_C 表示邏輯「0」時，多工器MUX₁ ~MUX₄ 之輸入端I₁ 分別耦接至多工器MUX₁ ~MUX₄ 之輸出端O。如此，多工器MUX₁ 透過拴鎖器DH₁ 與位準轉換器LS₁ 輸出數位資料DA₂ 至數位類比轉換器DAC₁ ，多工器MUX₂ 透過拴鎖器DH₂ 與位準轉換器LS₂ 輸出數位資料DA₁ 至數位類比轉換器DAC₂ ，多工器MUX₃ 透過拴鎖器DH₃ 與位準轉換器LS₃ 輸出數位資料DA₂ 至數位類比轉換器DAC₃ ，且多工器MUX₄ 透過拴鎖器DH₄ 與位準轉換器LS₄ 輸出數位資料DA₁ 至數位類比轉換器DAC₄ 。數位類比轉換器DAC₁ 根據正極性主區域伽瑪電壓V_PA ，將數位資料DA₂ 轉換為灰階電壓V_G1 。數位類比轉換器DAC₂ 根據正極性子區域伽瑪電壓V_PB ，將數位資料DA₁ 轉換為灰階電壓V_G2 。數位類比轉換器DAC₃ 根據負極性子區域伽瑪電壓V_NB ，將數位資料DA₂ 轉換為灰階電壓V_G3 。數位類比轉換器DAC₄ 根據負極性主區域伽瑪電壓V_NA ，將數位資料DA₁ 轉換為灰階電壓V_G4 。此時，多工器MUX₅ ~MUX₈ 根據表示邏輯「0」之控制信號S_C ，分別將MUX₅ ~MUX₈ 之輸入端I₁ 耦接至MUX₅ ~MUX₈ 之輸出端O。如此，多工器MUX₅ 透過緩衝器BUF₁ 輸出灰階電壓V_G2 至極性選擇電路2121之輸入端I₁ ，多工器MUX₆ 透過緩衝器BUF₂ 輸出灰階電壓V_G4 至極性選擇電路2121之輸入端I₂ ，多工器MUX₇ 透過緩衝器BUF₃ 輸出灰階電壓V_G1 至極性選擇電路2122之輸入端I₁ ，且多工器MUX₈ 透過緩衝器BUF₄ 輸出灰階電壓V_G3 至極性選擇電路2122之輸入端I₂ 。由於極性信號S_POL 表示邏輯「1」，因此極性選擇電路2121與2122之輸入端I₁ 分別耦接至其輸出端O₁ ，且極性選擇電路2121與2122之輸入端I₂ 分別耦接至其輸出端O₂ 。如此，極性選擇電路2121透過資料線DL_X ，將根據正極性子區域伽瑪電壓V_PB 轉換數位資料DA₂ 所得到之灰階電壓V_G2 輸出至子區域SR₁ ，且極性選擇電路2121透過資料線DL_(X+1) ，將根據負極性主區域伽瑪電壓V_NA 轉換數位資料DA₁ 所得到之灰階電壓V_G4 輸出至主區域MR₁ 。極性選擇電路2122透過資料線DL_(X+2) ，將根據正極性主區域伽瑪電壓V_PA 轉換數位資料DA₂ 所得到之灰階電壓V_G1 輸出至主區域MR₂ ，且極性選擇電路2122透過資料線DL_(X+3) ，將根據負極性子區域伽瑪電壓V_NB 轉換數位資料DA₂ 所得到之灰階電壓V_G3 輸出至子區域SR₂ 。因此，在像素驅動電路600中，當子區域SR₁ 、主區域MR₁ 、主區域MR₂ 及子區域SR₂ 之反轉極性分別為正、負、正、負時，藉由表示邏輯「1」之伽瑪電壓選擇信號S_{G_SEL} 與表示邏輯「1」之極性信號S_POL ，即可控制選擇電路211將數位資料DA₁ 與DA₂ 輸入至對應的數位類比轉換器，以產生灰階電壓V_G1 ~V_G4 ，並控制選擇電路212將灰階電壓V_G1 ~V_G4 正確地分配灰階電壓V_G1 ~V_G4 給主區域MR₁ 與MR₂ 以及子區域SR₁ 與SR₂ 。

請參考第8圖。第8圖為說明當像素驅動電路600中之子區域SR₁ 、主區域MR₁ 、主區域MR₂ 及子區域SR₂ 之反轉極性分別為負、正、負、正時，資料驅動電路210之運作之示意圖。此時，伽瑪電壓選擇信號S_{G_SEL} 表示邏輯「1」，且極性信號S_POL 表示邏輯「0」，所以互斥或閘2111輸出表示邏輯「1」之控制信號S_C 。當控制信號S_C 表示邏輯「1」時，多工器MUX₁ ~MUX₄ 之輸入端I₂ 分別耦接至多工器MUX₁ ~MUX₄ 之輸出端O。如此，多工器MUX₁ 透過拴鎖器DH₁ 與位準轉換器LS₁ 輸出數位資料DA₁ 至數位類比轉換器DAC₁ ，多工器MUX₂ 透過拴鎖器DH₂ 與位準轉換器LS₂ 輸出數位資料DA₂ 至數位類比轉換器DAC₂ ，多工器MUX₃ 透過拴鎖器DH₃ 與位準轉換器LS₃ 輸出數位資料DA₁ 至數位類比轉換器DAC₃ ，且多工器MUX₄ 透過拴鎖器DH₄ 與位準轉換器LS₄ 輸出數位資料DA₂ 至數位類比轉換器DAC₄ 。數位類比轉換器DAC₁ 根據正極性主區域伽瑪電壓V_PA ，將數位資料DA₁ 轉換為灰階電壓V_G1 。數位類比轉換器DAC₂ 根據正極性子區域伽瑪電壓V_PB ，將數位資料DA₂ 轉換為灰階電壓V_G2 。數位類比轉換器DAC₃ 根據負極性子區域伽瑪電壓V_NB ，將數位資料DA₁ 轉換為灰階電壓V_G3 。數位類比轉換器DAC₄ 根據負極性主區域伽瑪電壓V_NA ，將數位資料DA₂ 轉換為灰階電壓V_G4 。此時，多工器MUX₅ ~MUX₈ 根據表示邏輯「1」之控制信號S_C ，分別將MUX₅ ~MUX₈ 之輸入端I₂ 耦接至MUX₅ ~MUX₈ 之輸出端O。如此，多工器MUX₅ 透過緩衝器BUF₁ 輸出灰階電壓V_G1 至極性選擇電路2121之輸入端I₁ ，多工器MUX₆ 透過緩衝器BUF₂ 輸出灰階電壓V_G3 至極性選擇電路2121之輸入端I₂ ，多工器MUX₇ 透過緩衝器BUF₃ 輸出灰階電壓V_G2 至極性選擇電路2122之輸入端I₁ ，且多工器MUX₈ 透過緩衝器BUF₄ 輸出灰階電壓V_G4 至極性選擇電路2122之輸入端I₂ 。由於極性信號S_POL 表示邏輯「0」，因此極性選擇電路2121與2122之輸入端I₁ 分別耦接至其輸出端O₂ ，且極性選擇電路2121與2122之輸入端I₂ 分別耦接至其輸出端O₁ 。如此，極性選擇電路2121透過資料線DL_X ，將根據負極性子區域伽瑪電壓V_NB 轉換數位資料DA₁ 所得到之灰階電壓V_G3 輸出至子區域SR₁ ，且極性選擇電路2121透過資料線DL_(X+1) ，將根據正極性主區域伽瑪電壓V_PA 轉換數位資料DA₁ 所得到之灰階電壓V_G1 輸出至主區域MR₁ 。極性選擇電路2122透過資料線DL_(X+2) ，將根據負極性主區域伽瑪電壓V_NA 轉換數位資料DA₂ 所得到之灰階電壓V_G4 輸出至主區域MR₂ ，且極性選擇電路2122透過資料線DL_(X+3) ，將根據正極性子區域伽瑪電壓V_PB 轉換數位資料DA₂ 所得到之灰階電壓V_G2 輸出至子區域SR₂ 。因此，當像素驅動電路600中之子區域SR₁ 、主區域MR₁ 、主區域MR₂ 及子區域SR₂ 之反轉極性分別為負、正、負、正時，藉由表示邏輯「1」之伽瑪電壓選擇信號S_{G_SEL} 與表示邏輯「0」之極性信號S_POL ，即可控制選擇電路211將數位資料DA₁ 與DA₂ 輸入至對應的數位類比轉換器，以產生灰階電壓V_G1 ~V_G4 ，並控制選擇電路212將灰階電壓V_G1 ~V_G4 正確地分配灰階電壓V_G1 ~V_G4 給主區域MR₁ 與MR₂ 以及子區域SR₁ 與SR₂ 。

同理，由上述說明可知，在本發明之像素驅動電路600中，針對資料線DL_X ~DL(_X+3 )，資料驅動電路210只需要有四個數位類比轉換器(DAC₁ ~DAC₄ )，即可提供正確的灰階電壓給主區域MR₁ 、MR₂ 與子區域SR₁ 、SR₂ 。換句話說，當像素驅動電路600有M條資料線時，資料驅動電路210僅需要有M個數位類比轉換器。因此，相較於先前技術之像素驅動電路100，本發明之像素驅動電路600可減少所需的數位類比轉換器的數量，以節省成本，並減少耗電量。

此外，像素與資料線之間的耦接關係並不限定為如第2圖或第6圖所示之方式。舉例而言，請參考第9圖與第10圖。第9圖為本發明之像素驅動電路之另一實施例900之示意圖。第10圖為像素驅動電路900之資料驅動電路910之部份結構之示意圖。相較於像素驅動電路200，在像素驅動電路900中，主區域MR₁ 透過電晶體Q₁ 耦接至資料線DL_X ，子區域SR₁ 透過電晶體Q₂ 耦接至資料線DL(_X+1 )，主區域MR₂ 透過電晶體Q₃ 耦接至資料線DL(_X+2 )，且子區域SR₂ 透過電晶體Q₄ 耦接至資料線DL(_X+3 )。如第10圖所示，資料驅動電路910與210的不同之處在於極性選擇電路2122之輸出端O₁ 耦接至資料線DL(_X+3 )，且極性選擇電路2122之輸出端O2耦接至資料線DL(_X+2 )，如此一來，無論是在像素驅動電路200或900中，極性選擇電路2122之輸出端O₁ 皆是耦接至子區域SR₂ ，且極性選擇電路2122之輸出端O₂ 皆是耦接至主區域MR₂ 。因此藉由第4圖與第5圖所說明之方式，資料驅動電路910即可分配正確的灰階電壓V_G1 ~V_G4 給主區域MR₁ 與MR₂ 以及子區域SR₁ 與SR₂ 。換句話說，在像素驅動電路中，即使像素與資料線之間的耦接關係改變，只要資料驅動電路的結構作對應的調整，資料驅動電路即可分配正確的灰階電壓給每個像素的主區域與子區域。

綜上所述，本發明所提供的像素驅動電路包含一第一像素、一第二像素，以及一資料驅動電路，每一像素包含一主區域與一子區域，該主區域與該子區域於顯示畫面時儲存互相對應的灰階電壓。在該資料驅動電路中，藉由一第一選擇電路將對應於該第一像素之一第一數位資料與對應於該第二像素之一第二數位資料輸入至對應的數位類比轉換器，以產生一第一灰階電壓、一第二灰階電壓、一第三灰階電壓與一第四灰階電壓，且藉由一第二選擇電路將該些灰階電壓提供給該第一像素與該第二像素中的主區域與子區域。如此可減少該資料驅動電路所需的數位類比轉換器的數目，以節省像素驅動電路之成本，並減少耗電量。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

1、2．．．電極

100、200、600、900．．．像素驅動電路

120、220．．．閘極驅動電路

210、110．．．資料驅動電路

211、212．．．選擇電路

2111．．．互斥或閘

2121、2122．．．極性選擇電路

BUF₁ ~BUF₄ ．．．緩衝器

C．．．控制端

DA₁ 、DA₂ ．．．數位資料

DAC₁ ~DAC₄ ．．．數位類比轉換器

DL₁ ~DL_M ．．．資料線

DH₁ ~DH₄ ．．．拴鎖器

G．．．閘極

I₁ 、I₂ ．．．輸入端

LS₁ ~LS₄ ．．．位準轉換器

MUX₁ ~MUX₈ ．．．多工器

MR₁ 、MR₂ ．．．主區域

O、O₁ 、O₂ ．．．輸出端

PIX₁ 、PIX₂ ．．．像素

Q₁ ~Q₄ ．．．電晶體

S_C ．．．控制信號

S_{G_SEL} ．．．伽瑪電壓選擇信號

S_POL ．．．極性信號

SL₁ ~SL_N ．．．掃描線

SR₁ 、SR₂ ．．．子區域

V_G1 ~V_G4 ．．．灰階電壓

第1圖為說明先前技術中之像素驅動電路之示意圖。

第2圖為說明本發明之像素驅動電路之一實施例之示意圖。

第3圖為說明第2圖中之資料驅動電路之部份結構之示意圖。

第4圖與第5圖為說明利用第3圖之資料驅動電路以分配正確的灰階電壓給第2圖之像素驅動電路之像素之示意圖。

第6圖為說明本發明之像素驅動電路之另一實施例之示意圖。

第7圖與第8圖為說明利用第3圖之資料驅動電路以分配正確的灰階電壓給第6圖之像素驅動電路之像素之示意圖。

第9圖為說明本發明之像素驅動電路之另一實施例之示意圖。

第10圖為說明第9圖中之資料驅動電路之部份結構之示意圖。

210．．．資料驅動電路

211、212．．．選擇電路

2111．．．互斥或閘

2121、2122．．．極性選擇電路

BUF₁ ~BUF₄ ．．．緩衝器

C．．．控制端

DA₁ 、DA₂ ．．．數位資料

DAC₁ ~DAC₄ ．．．數位類比轉換器

DL_X ~DL_(X+3) ．．．資料線

DH₁ ~DH₄ ．．．拴鎖器

I₁ 、I₂ ．．．輸入端

LS₁ ~LS₄ ．．．位準轉換器

MUX₁ ~MUX₈ ．．．多工器

O、O₁ 、O₂ ．．．輸出端

S_C ．．．控制信號

S_{G_SEL} ．．．伽瑪電壓選擇信號

S_POL ．．．極性信號

V_G1 ~V_G4 ．．．灰階電壓

Claims (15)

1. 一種像素驅動電路，包含：一第一像素，包含一第一主區域與一第一子區域，該第一主區域耦接至一第一資料線與一掃描線，該第一子區域耦接至一第二資料線與該掃描線，該第一主區域與該第一子區域分別儲存對應於一第一數位資料的灰階電壓；一第二像素，包含一第二主區域與一第二子區域，該第二子區域耦接至一第三資料線與該掃描線，該第二主區域耦接至一第四資料線與該掃描線，該第二主區域與該第二子區域分別儲存對應於一第二數位資料的灰階電壓；以及一資料驅動電路，包含：一第一數位類比轉換器，用來根據一正極性主區域伽瑪電壓，將該第一數位資料或該第二數位資料轉換為一第一灰階電壓；一第二數位類比轉換器，用來根據一正極性子區域伽瑪電壓，將該第一數位資料或該第二數位資料轉換為一第二灰階電壓；一第三數位類比轉換器，用來根據一負極性子區域伽瑪電壓，將該第一數位資料或該第二數位資料轉換為一第三灰階電壓；一第四數位類比轉換器，用來根據一負極性主區域伽瑪電壓，將該第一數位資料或該第二數位資料轉換為一第四灰階電壓；一第一選擇電路，用來根據一伽瑪電壓選擇信號與一極性信號，選擇該第一數位資料，輸入至該第一數位類比轉換器、該第二數位類比轉換器、該第三數位類比轉換器以及該第四數位類比轉換器之其中兩個數位類比轉換器，並將該第二數位資料輸入至另外兩個數位類比轉換器；以及一第二選擇電路，用來根據該伽瑪電壓選擇信號與該極性信號將該第一灰階電壓、該第二灰階電壓、該第三灰階電壓及該第四灰階電壓透過該第一資料線、該第二資料線、該第三資料線、與該第四資料線分配給該第一主區域、該第一子區域、該第二主區域及該第二子區域。
2. 如請求項1所述之像素驅動電路，其中該資料驅動電路另包含：一第一位準轉換器(level shifter)，耦接於該第一選擇電路與該第一數位類比轉換器之間；一第二位準轉換器，耦接於該第一選擇電路與該第二數位類比轉換器之間；一第三位準轉換器，耦接於該第一選擇電路與該第三數位類比轉換器之間；以及一第四位準轉換器，耦接於該第一選擇電路與該第四數位類比轉換器之間。
3. 如請求項2所述之像素驅動電路，其中該資料驅動電路另包含：一第一資料拴鎖器(data latch)，耦接於該第一選擇電路與該第一位準轉換器之間；一第二資料拴鎖器，耦接於該第一選擇電路與該第二位準轉換器之間；一第三資料拴鎖器，耦接於該第一選擇電路與該第三位準轉換器之間；以及一第四資料拴鎖器，耦接於該第一選擇電路與該第四位準轉換器之間。
4. 如請求項2所述之像素驅動電路，其中當該伽瑪電壓選擇信號與該極性信號皆表示一第一預定邏輯或皆表示一第二預定邏輯時，該第一選擇電路輸出該第二數位資料至該第一數位類比轉換器與該第三數位類比轉換器，且該第一選擇電路輸出該第一數位資料至該第二數位類比轉換器與該第四數位類比轉換器；當該伽瑪電壓選擇信號表示該第一預定邏輯且該極性信號表示該第二預定邏輯時，該第一選擇電路輸出該第一數位資料至該第一數位類比轉換器與該第三數位類比轉換器，且該第一選擇電路輸出該第二數位資料至該第二數位類比轉換器與該第四數位類比轉換器；當該伽瑪電壓選擇信號表示該第二預定邏輯且該極性信號表示該第一預定邏輯時，該第一選擇電路輸出該第一數位資料至該第一數位類比轉換器與該第三數位類比轉換器，且該第一選擇電路輸出該第二數位資料至該第二數位類比轉換器與該第四數位類比轉換器。
5. 如請求項4所述之像素驅動電路，其中該第一選擇電路包含：一互斥或閘(XOR gate)，用來根據該伽瑪電壓選擇信號與該極性信號，以產生一控制信號；一第一多工器，包含一第一輸入端用來接收該第二數位資料，一第二輸入端用來接收該第一數位資料，一控制端用來接收該控制信號，以及一輸出端，該第一多工器用來根據該控制信號將該第一多工器之該第一輸入端或該第二輸入端耦接至該第一多工器之該輸出端；一第二多工器，包含一第一輸入端用來接收該第一數位資料，一第二輸入端用來接收該第二數位資料，一控制端用來接收該控制信號，以及一輸出端，該第二多工器用來根據該控制信號將該第二多工器之該第一輸入端或該第二輸入端耦接至該第二多工器之該輸出端；一第三多工器，包含一第一輸入端用來接收該第二數位資料，一第二輸入端用來接收該第一數位資料，一控制端用來接收該控制信號，以及一輸出端，該第三多工器用來根據該控制信號將該第三多工器之該第一輸入端或該第二輸入端耦接至該第三多工器之該輸出端；以及一第四多工器，包含一第一輸入端用來接收該第一數位資料，一第二輸入端用來接收該第二數位資料，一控制端用來接收該控制信號，以及一輸出端，該第四多工器用來根據該控制信號將該第四多工器之該第一輸入端或該第二輸入端耦接至該第四多工器之該輸出端。
6. 如請求項5所述之像素驅動電路，其中當該伽瑪電壓選擇信號與該極性信號皆表示該第一預定邏輯或皆表示該第二預定邏輯時，該控制信號表示該第一預定邏輯；當該伽瑪電壓選擇信號表示該第一預定邏輯且該極性信號表示該第二預定邏輯時，該控制信號表示該第二預定邏輯；當該伽瑪電壓選擇信號表示該第二預定邏輯且該極性信號表示該第一預定邏輯時，該控制信號表示該第二預定邏輯。
7. 如請求項6所述之像素驅動電路，其中當該控制信號表示該第一預定邏輯時，該第一多工器之該第一輸入端耦接至該第一多工器之該輸出端，該第二多工器之該第一輸入端耦接至該第二多工器之該輸出端，該第三多工器之該第一輸入端耦接至該第三多工器之該輸出端，且該第四多工器之該第一輸入端耦接至該第四多工器之該輸出端；當該控制信號表示該第二預定邏輯時，該第一多工器之該第二輸入端耦接至該第一多工器之該輸出端，該第二多工器之該第二輸入端耦接至該第二多工器之該輸出端，該第三多工器之該第二輸入端耦接至該第三多工器之該輸出端，且該第四多工器之該第二輸入端耦接至該第四多工器之該輸出端。
8. 如請求項6所述之像素驅動電路，其中該第二選擇電路包含：一第五多工器，包含一第一輸入端用來接收該第二灰階電壓，一第二輸入端用來接收該第一灰階電壓，一控制端用來接收該控制信號，以及一輸出端，該第五多工器用來根據該控制信號將該第五多工器之該第一輸入端或該第二輸入端耦接至該第五多工器之該輸出端；一第六多工器，包含一第一輸入端用來接收該第四灰階電壓，一第二輸入端用來接收該第三灰階電壓，一控制端用來接收該控制信號，以及一輸出端，該第六多工器用來根據該控制信號將該第六多工器之該第一輸入端或該第二輸入端耦接至該第六多工器之該輸出端；一第七多工器，包含一第一輸入端用來接收該第一灰階電壓，一第二輸入端用來接收該第二灰階電壓，一控制端用來接收該控制信號，以及一輸出端，該第七多工器用來根據該控制信號將該第七多工器之該第一輸入端或該第二輸入端耦接至該第七多工器之該輸出端；一第八多工器，包含一第一輸入端用來接收該第三灰階電壓，一第二輸入端用來接收該第四灰階電壓，一控制端用來接收該控制信號，以及一輸出端，該第八多工器用來根據該控制信號將該第八多工器之該第一輸入端或該第二輸入端耦接至該第八多工器之該輸出端；一第一極性選擇電路，包含一第一輸入端耦接至該第五多工器之該輸出端，一第二輸入端耦接至該第六多工器之該輸出端，一第一輸出端，一第二輸出端，以及一控制端用來接收該極性信號，該第一極性選擇電路用來根據該極性信號將該第一極性選擇電路之該第一輸入端以及該第二輸入端之其中之一輸入端耦接至該第一極性選擇電路之該第一輸出端，並將另一輸入端耦接至該第一極性選擇電路之該第二輸出端；以及一第二極性選擇電路，包含一第一輸入端耦接至該第七多工器之該輸出端，一第二輸入端耦接至該第八多工器之該輸出端，一第一輸出端，一第二輸出端，以及一控制端用來接收該極性信號，該第二極性選擇電路用來根據該極性信號將該第二極性選擇電路之該第一輸入端以及該第二輸入端之其中之一輸入端耦接至該第二極性選擇電路之該第一輸出端，並將另一輸入端耦接至該第二極性選擇電路之該第二輸出端。
9. 如請求項8所述之像素驅動電路，其中當該控制信號表示該第一預定邏輯時，該第五多工器之該第一輸入端耦接至該第五多工器之該輸出端，該第六多工器之該第一輸入端耦接至該第六多工器之該輸出端，該第七多工器之該第一輸入端耦接至該第七多工器之該輸出端，該第八多工器之該第一輸入端耦接至該第八多工器之該輸出端；當該控制信號表示該第二預定邏輯時，該第五多工器之該第二輸入端耦接至該第五多工器之該輸出端，該第六多工器之該第二輸入端耦接至該第六多工器之該輸出端，該第七多工器之該第二輸入端耦接至該第七多工器之該輸出端，該第八多工器之該第二輸入端耦接至該第八多工器之該輸出端。
10. 如請求項8所述之像素驅動電路，其中當該極性信號表示該第一預定邏輯時，該第一極性選擇電路之該第一輸入端耦接至該第一極性選擇電路之該第二輸出端、該第一極性選擇電路之該第二輸入端耦接至該第一極性選擇電路之該第一輸出端、該第二極性選擇電路之該第一輸入端耦接至該第二極性選擇電路之該第二輸出端，且該第二極性選擇電路之該第二輸入端耦接至該第二極性選擇電路之該第一輸出端；當該極性信號表示該第二預定邏輯時，該第一極性選擇電路之該第一輸入端耦接至該第一極性選擇電路之該第一輸出端、該第一極性選擇電路之該第二輸入端耦接至該第一極性選擇電路之該第二輸出端、該第二極性選擇電路之該第一輸入端耦接至該第二極性選擇電路之該第一輸出端，且該第二極性選擇電路之該第二輸入端耦接至該第二極性選擇電路之該第二輸出端。
11. 如請求項8所述之像素驅動電路，其中該第二選擇電路另包含：一第一緩衝器，耦接於該第五多工器之該輸出端與該第一極性選擇電路之該第一輸入端之間，該第一緩衝器用來緩衝該第五多工器之該輸出端所輸出之灰階電壓；一第二緩衝器，耦接於該第六多工器之該輸出端與該第一極性選擇電路之該第二輸入端之間，該第二緩衝器用來緩衝該第六多工器之該輸出端所輸出之灰階電壓；一第三緩衝器，耦接於該第七多工器之該輸出端與該第二極性選擇電路之該第一輸入端之間，該第三緩衝器用來緩衝該第七多工器之該輸出端所輸出之灰階電壓；以及一第四緩衝器，耦接於該第八多工器之該輸出端與該第二極性選擇電路之該第二輸入端之間，該第四緩衝器用來緩衝該第八多工器之該輸出端所輸出之灰階電壓。
12. 如請求項8所述之像素驅動電路，其中該第一極性選擇電路之該第一輸出端耦接至該第一資料線，該第一極性選擇電路之該第二輸出端耦接至該第二資料線，該第二極性選擇電路之該第一輸出端耦接至該第三資料線，該第二極性選擇電路之該第二輸出端耦接至該第四資料線。
13. 如請求項12所述之像素驅動電路，其中當該伽瑪電壓選擇信號表示該第一預定邏輯且該極性信號表示該第二預定邏輯時，該第二選擇電路透過該第一資料線提供該第一灰階電壓給該第一主區域、透過該第二資料線提供該第三灰階電壓給該第一子區域、透過該第三資料線提供該第二灰階電壓給該第二子區域，以及透過該第四資料線提供該第四灰階電壓給該第二主區域；當該伽瑪電壓選擇信號且該極性信號皆表示該第一預定邏輯時，該第二選擇電路透過該第一資料線提供該第四灰階電壓給該第一主區域、透過該第二資料線提供該第二灰階電壓給該第一子區域、透過該第三資料線提供該第三灰階電壓給該第二子區域，以及過該第四資料線提供該第一灰階電壓給該第二主區域。
14. 如請求項8所述之像素驅動電路，其中該第一極性選擇電路之該第一輸出端耦接至該第二資料線，該第一極性選擇電路之該第二輸出端耦接至該第一資料線，該第二極性選擇電路之該第一輸出端耦接至該第四資料線，該第二極性選擇電路之該第二輸出端耦接至該第三資料線。
15. 如請求項14所述之像素驅動電路，其中當該伽瑪電壓選擇信號且該極性信號皆表示該第二預定邏輯時，該第二選擇電路透過該第一資料線提供該第四灰階電壓給該第一主區域、透過該第二資料線提供該第二灰階電壓給該第一子區域、透過該第三資料線提供該第三灰階電壓給該第二子區域，以及過該第四資料線提供該第一灰階電壓給該第二主區域；當該伽瑪電壓選擇信號表示該第二預定邏輯且該極性信號表示該第一預定邏輯時，該第二選擇電路透過該第一資料線提供該第一灰階電壓給該第一主區域、透過該第二資料線提供該第三灰階電壓給該第一子區域、透過該第三資料線提供該第二灰階電壓給該第二子區域，以及過該第四資料線提供該第四灰階電壓給該第二主區域。