TWI405173B - 信號線驅動電路、顯示裝置及電子機器 - Google Patents

信號線驅動電路、顯示裝置及電子機器 Download PDF

Info

Publication number
TWI405173B
TWI405173B TW097148955A TW97148955A TWI405173B TW I405173 B TWI405173 B TW I405173B TW 097148955 A TW097148955 A TW 097148955A TW 97148955 A TW97148955 A TW 97148955A TW I405173 B TWI405173 B TW I405173B
Authority
TW
Taiwan
Prior art keywords
output
signal
operational amplifier
output buffer
polarity
Prior art date
Application number
TW097148955A
Other languages
English (en)
Other versions
TW200947408A (en
Inventor
Toshio Suzuki
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of TW200947408A publication Critical patent/TW200947408A/zh
Application granted granted Critical
Publication of TWI405173B publication Critical patent/TWI405173B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0281—Arrangement of scan or data electrode driver circuits at the periphery of a panel not inherent to a split matrix structure
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Description

信號線驅動電路、顯示裝置及電子機器
一般而言，本發明關於例如液晶顯示裝置等主動矩陣顯示裝置中所採用的信號線驅動電路、顯示裝置及使用顯示裝置的電子設備。
例如液晶顯示裝置等影像顯示裝置採用大量配置成矩陣的像素電路作為顯示胞以及根據要顯示的影像的資訊控制每一顯示胞的光強度以顯示影像。
近年來，液晶顯示裝置的發展及其性能的成長非常顯著且能夠將液晶顯示裝置應用至電子設備，以用於將輸入至電子設備或其產生的視頻訊號顯示為影像或顯示所有領域的影像。電子設備的實施例為電視機、例如行動電話或PDA(個人數位助理)等可攜式終端、數位相機、筆記型個人電腦及攝影機。
圖1是方塊圖，概要地顯示一般液晶顯示裝置1的配置。
如圖1的方塊圖所示，液晶顯示裝置1採用可用顯示區2、信號線驅動電路3及閘極線驅動電路4。可用顯示區2包含多個像素電路，多個像素電路配置於例如玻璃基底等透明絕緣基底上而形成矩陣。每一像素電路具有液晶胞。信號線驅動電路3於下也稱為水平驅動電路HDRV或源極驅動器，其為用於驅動信號線的電路。另一方面，閘極線驅動電路4此後也稱為垂直驅動電路VDRV或閘極驅動器，其為用於驅動垂直掃描線或閘極線的電路。
如上所述，可用顯示區2包含多個像素電路，配置成形成矩陣且每一像素電路具有圖1的方塊圖中未顯示的液晶胞。
此外，可用顯示區2也具有由信號線驅動電路3驅動的信號線及由閘極線驅動電路4驅動的閘極線(或垂直掃描線)。信號線配置成作為各別對應於矩陣的行之一的線，而閘極線(或垂直掃描線)配置成作為各別對應於矩陣的列之一的線。
為了防止液晶顯示裝置中採用的可用顯示區2中的液晶分止劣化，需要將AC電壓施加至顯示裝置中的液晶。一般的液晶顯示裝置採用所謂的共同固定驅動技術或共同反相驅動技術之極性反相操作法，以將也稱為共同電壓的AC電壓施加至液晶。
根據共同固定驅動技術，出現在對像素電極曝露的面對電極上的電壓固定在固定位準，而相對於出現在面對電極上的固定電壓，具有正極性的電壓及具有負極性的電壓交替地施加至像素電極。
另一方面，根據共同反相驅動技術，雖然出現在面對電極上的電壓從高位準反相至低位準，反之亦然，但是，相對於出現在面對電極上的變化電壓，具有正極性的電壓及具有負極性的電壓交替地施加至像素電極。
詳而言之，當出現在面對電極上的電壓設定在高位準時，相對於被視為參考值的高位準為具有負極性的電壓施加至像素電極。當出現在面對電極上的電壓設定在低位準時，相對於被視為參考值的低位準為具有正極性的電壓施加至像素電極。
信號線驅動電路3中使用的輸出緩衝區設計成用於上述極性反相操作。
為了執行極性反相操作，如同R. Jacob、Baker Harry、及David Boyce所著的CMOS,Circuit Design Layout and Simulation第661頁、圖25和49中所示般，信號線驅動電路3在輸出緩衝區中使用軌對軌輸出類比緩衝電路，以及/或者如同日本專利公開號Hei 10-153986中所揭示般，採用在輸出緩衝區中使用具有開關的輸出選取器之配置。
圖2是方塊圖，顯示使用輸出選取器的現有信號線驅動電路3的典型配置。
信號線驅動電路3採用線緩衝器31、位準偏移器32、選取器區33、緩衝放大器區34、及輸出選取器35。線緩衝器31是用於儲存並列對串列轉換處理而取得的驅動資料以作為用於驅動信號線的資料。位準偏移器32是用於將儲存於線緩衝器31中的驅動資料的位準轉換成驅動位準之區域。選取器區33包含複數個DAC(數位對類比轉換器)，每一DAC根據收到的灰階電壓而將位準偏移器32供應的驅動資料從數位資料轉換類比資料。緩衝放大器區34用於放大從選取器區33收到的驅動資料以產生具有正極性的信號電壓及具有負極性的信號電壓。輸出選取器35是用於選取地主張分別在每二相鄰信號線上具有正極性的信號電壓及具有負極性的信號電壓。
圖3是方塊圖，顯示圖2的方塊圖中所示的信號線驅動電路3中所使用的緩衝放大器區34及輸出選取器35的典型配置。
更具體而言，圖3是方塊圖，顯2示包含於信號線驅動電路3中的類比輸出緩衝器級，其作為用於二相鄰頻道CH1及CH2之級。事實上，類似圖3的方塊圖所示之類比緩衝器級的頻道數目至少100，以及，藉由使用驅動資料以驅動對應於這些頻道的信號線。
圖3的方塊圖中所示的緩衝放大器區34使用第一放大器電路34-1及第二放大器電路34-2，它們用於二相鄰頻道CHI至CH2。第一放大器電路34-1藉由供應具有正極性的信號電壓給選取的信號線SGL1或SGL2，以驅動連接至頻道CH1的信號線SGL1或連接至頻道CH2的信號線SGL2。另一方面，第二放大器電路34-2藉由供應具有負極性的信號電壓給選取的信號線SGL1或SGL2，以驅動信號線SGL1或信號線SGL2。
第一放大器電路34-1使用以串接技術鏈結至正好在級之前的DAC之OTA(運算跨導放大器)34-11及OAMP(輸出放大器)34-12。
詳而言之，OTA 34-11的反相輸入端(或(-)輸入端)連接至DAC(DAC_UPPER)的輸出線，而OTA 34-11的非反相輸入端(或(+)輸入端)連接至OAMP 34-12的輸出線。OTA 34-11的輸出線連接至OTA 34-12的輸入線。
依相同方式，第二放大器電路34-2使用以串接技術鏈結至正好在級之前的DAC之OTA(運算跨導放大器)34-21及OAMP(輸出放大器)34-22。
詳而言之，OTA 34-21的反相輸入端(或(-)輸入端)連接至DAC(DAC_LOWER)的輸出線，而OTA 34-21的非反相輸入端(或(+)輸入端)連接至OAMP 34-22的輸出線。OTA 34-21的輸出線連接至OTA 34-22的輸入線。
輸出選取器35採用第一開關組35-1及第二開關組35-2。
第一開關組35-1具有開關SW11及開關SW12，開關SW11根據信號STR的控制而開啟及關閉，開關SW12根據信號CRS的控制而開啟及關閉。開關SW11及開關SW12受控制而以互補方式開啟及關閉。亦即，當開關SW11受控制而開啟時，開關SW12受控制而關閉，反之亦然。
開關SW11的接點a連接至第一放大器電路34-1中採用的OAMP34-12的輸出線，而開關SW11的接點b連接至鏈結至頻道CH1的信號線SGL1。
另一方面，雖然開關SW12的接點a也連接至第一放大器電路34-1中所使用的OAMP34-12的輸出線，但是，開關SW12的接點b連接至鏈結至頻道CH2的信號線SGL2。
以相同方式，第二開關組35-2具有開關SW21及開關SW22，開關SW21根據信號STR的控制而開啟及關閉，開關SW22根據信號CRS的控制而開啟及關閉。開關SW21及開關SW22以互補方式開啟及關閉。亦即，當開關SW21受控制而開啟時，開關SW22受控制而關閉，反之亦然。
開關SW21的接點a連接至第二放大器電路34-2中採用的OAMP34-22的輸出線，而開關SW21的接點b連接至鏈結至頻道CH2的信號線SGL2。
另一方面，雖然開關SW22的接點a也連接至第二放大器電路34-2中所使用的OAMP 34-22的輸出線，但是，開關SW22的接點b連接至鏈結至頻道CH1的信號線SGL1。
當開關SW11及SW21受控制以開啟，而開關SW12及SW22受控制而關閉時，由第一放大器電路34-1產生的正極性信號電壓供應給信號線SGL1，而由第二放大器電路34-2產生的負極性信號電壓供應給信號線SGL2。
另一方面，當開關SW12及SW22受控制以開啟，而開關SW11及SW21受控制而關閉時，由第一放大器電路34-1產生的正極性信號電壓供應給信號線SGL2，而由第二放大器電路34-2產生的負極性信號電壓供應給信號線SGL 1。
如上所述，為了執行極性反相操作，液晶顯示裝置中使用的信號線驅動電路使用軌對軌輸出類比緩衝器電路或使用圖2及3的方塊圖中所示的輸出選取器。
但是，軌對軌輸出類比緩衝器電路造成下述問題：電路配置複雜，功率消耗高且佈局面積大。
此外，假使使用輸出選取器，則即使可以降低功率消耗，電路配置仍然複雜。但是，輸出選取器產生下述問題。
為了降低開啟狀態電阻，輸出選取器及輸出級的尺寸增加。結果，佈局面積也變大。
此外，由於輸出選取器的開啟狀態電阻，穩定處理惡化。
如早先所述，事實上，如同圖3的方塊圖中所示之類比輸出緩衝器級的頻道CH的數目至少100。在一些頻道CH的高清晰度應用中，強烈要求佈局面積縮減。此外，隨著近年來轉換至高清晰度螢幕，而有增加操作頻率的問題。
慮及上述問題，本發明人創造能夠防止電路配置複雜化、防止消耗電流增加及防止信號線驅動電路的特徵變差、以及能夠縮減元件尺寸(或佈局面積)的信號線驅動電路，以及，創造使用信號線驅動電路的顯示裝置及使用顯示裝置的電子設備。
為了實現上述創造，根據本發明的第一實施例，提供信號線驅動電路，其配置成供應具有正或負極性的信號電壓給連接至顯示胞的每一信號線，顯示胞配置成形成矩陣作為根據該信號電壓的極性反相而接受極性反相驅動操作之胞。信號線驅動電路使用配置成放大用以驅動該信號線輸入資料之輸出緩衝器區，以產生具有該正極性的信號電壓及具有該負極性的信號電壓，以及，選擇性地供應具有該正極性的該信號電壓及具有該負極性的該信號電壓給該信號線中成對的第一及第二信號線。輸出緩衝器區使用配置成放大該輸入資料的正極性運算放大器以產生具有該正極性的該信號電壓，使用配置成放大該輸入資料的負極性運算放大器以產生具有該負極性的該信號電壓，以及使用配置成供應信號電壓的第一輸出緩衝器以供應具有該正極性的信號電壓或具有該負極性的信號電壓給該第一信號線。輸出緩衝器區又使用第二輸出緩衝器及開關組，第二輸出緩衝器配置成供應具有該正極性的信號電壓或具有該負極性的信號電壓給該第二信號線，開關組包含設置於該正極性運算放大器的輸出與該第一輸出緩衝器的輸入之間、及該負極性運算放大器的輸出與該第二輸出緩衝器的輸入之間的開關。開關組又包含設置於該正極性運算放大器的回饋輸入級、及該負極性運算放大器的回饋輸入級之開關。在該第一輸出緩衝器的輸出與該第一信號線之間以及該第二輸出緩衝器的輸出與該第二信號線之間並未設置開關。
較佳的是，如下所述般操作開關組。在第一模式中，開關組供應具有正極性的正極性運算放大器所產生的信號電壓給第一輸出緩衝器，將第一輸出緩衝器輸出的信號回饋給正極性運算放大器，供應具有負極性的負極性運算放大器所產生的信號電壓給第二輸出緩衝器，以及，將第二輸出緩衝器輸出的信號回饋給負極性運算放大器。另一方面，在第二模式中，開關組供應具有正極性的正極性運算放大器所產生的信號電壓給第二輸出緩衝器，將第二輸出緩衝器輸出的信號回饋給正極性運算放大器，供應具有負極性的負極性運算放大器所產生的信號電壓給第一輸出緩衝器，以及，將第一輸出緩衝器輸出的信號回饋給負極性運算放大器。
在較佳配置中，正極性運算放大器具有包含成對第一導通電晶體的差動放大器，而負極性運算放大器具有包含成對第二導通電晶體的差動放大器，第一及第二輸出緩衝器均具有AB類別推挽運算功能。
在另一較佳配置中，第一及第二輸出緩衝器均具有二輸入端。
根據本發明的第二實施例，提供使用顯示區及信號線驅動電路的顯示裝置，顯示區具有顯示胞，顯示胞配置成形成矩陣，作為接受極性反相驅動操作的胞，信號線驅動電路配置成在該極性反相驅動操作時供應具有正或負極性的該信號電壓給連接至該顯示胞的每一信號線。信號線驅動電路使用配置成放大用以驅動該信號線的輸入資料之輸出緩衝器區，以產生具有該正極性的信號電壓及具有該負極性的信號電壓，以及，選擇性地供應具有該正極性的該信號電壓及具有該負極性的該信號電壓給該信號線中成對的第一及第二信號線。輸出緩衝器區使用配置成放大該輸入資料的正極性運算放大器以產生具有該正極性的該信號電壓，使用配置成放大該輸入資料的負極性運算放大器以產生具有該負極性的該信號電壓，以及使用配置成供應信號電壓的第一輸出緩衝器以供應具有該正極性的信號電壓或具有該負極性的信號電壓給該第一信號線。輸出緩衝器區又使用第二輸出緩衝器及開關組，第二輸出緩衝器配置成供應具有該正極性的信號電壓或具有該負極性的信號電壓給該第二信號線，開關組包含設置於該正極性運算放大器的輸出與該第一輸出緩衝器的輸入之間、及該負極性運算放大器的輸出與該第二輸出緩衝器的輸入之間的開關。開關組又包含設置於該正極性運算放大器的回饋輸入級、及該負極性運算放大器的回饋輸入級之開關。在該第一輸出緩衝器的輸出與該第一信號線之間以及該第二輸出緩衝器的輸出與該第二信號線之間並未設置開關。
根據本發明的第三實施例，提供包含顯示裝置的電子設備，顯示裝置使用顯示區及信號線驅動電路，顯示區具有顯示胞，顯示胞配置成形成矩陣，作為接受極性反相驅動操作的胞，信號線驅動電路配置成在該極性反轉驅動操作時供應具有正或負極性的該信號電壓給連接至該顯示胞中的每一信號線。信號線驅動電路使用配置成放大用以驅動該信號線輸入資料之輸出緩衝器區，以產生具有該正極性的信號電壓及具有該負極性的信號電壓，以及，選擇性地供應具有該正極性的該信號電壓及具有該負極性的該信號電壓給該信號線中成對的第一及第二信號線。輸出緩衝器區使用配置成放大該輸入資料的正極性運算放大器以產生具有該正極性的該信號電壓，使用配置成放大該輸入資料的負極性運算放大器以產生具有該負極性的該信號電壓，以及使用配置成供應信號電壓的第一輸出緩衝器以供應具有該正極性的信號電壓或具有該負極性的信號電壓給該第一信號線。輸出緩衝器區又使用第二輸出緩衝器及開關組，第二輸出緩衝器配置成供應具有該正極性的信號電壓或具有該負極性的信號電壓給該第二信號線，開關組包含設置於該正極性運算放大器的輸出與該第一輸出緩衝器的輸入之間、及該負極性運算放大器的輸出與該第二輸出緩衝器的輸入之間的開關。開關組又包含設置於該正極性運算放大器的回饋輸入級、及該負極性運算放大器的回饋輸入級之開關。在該第一輸出緩衝器的輸出與該第一信號線之間以及該第二輸出緩衝器的輸出與該第二信號線之間並未設置開關。
根據本實施例，舉例而言，在第一模式中，由正極性運算放大器產生的信號電壓作為具有正極性的信號電壓，經由第一輸出緩衝器而供應給第一信號線，以及，由負極性運算放大器產生的信號電壓作為具有負極性的信號電壓，經由第二輸出緩衝器而供應給第二信號線。
另一方面，在第二模式中，由正極性運算放大器產生的信號電壓作為具有正極性的信號電壓，經由第二輸出緩衝器而供應給第二信號線，以及，由負極性運算放大器產生的信號電壓作為具有負極性的信號電壓，經由第一輸出緩衝器而供應給第一信號線。
根據本實施例，能夠防止電路配置複雜化、防止消耗電流增加及防止輸出緩衝器區的特徵變差，因而能夠縮減元件尺寸(或佈局面積)。
此外，由於本實施例也呈現抵消輸出級放大器的偏移效果，所以，本實施例有助於增進畫面品質。
於下，將參考圖式以詳細說明本發明的較佳實施例。
圖4是方塊圖，顯示根據本發明的實施例之液晶顯示裝置100的典型配置。
在此情形中，舉例而言，實施例實施主動矩陣液晶顯示裝置100，其採用液晶胞，液晶胞均作為主動矩陣液晶顯示裝置100的每一像素電路的電光元件。
如圖4的方塊圖所示，主動矩陣液晶顯示裝置100使用可用顯示區(ACDSP)110、信號線驅動電路120、閘極線驅動電路130及資料處理電路(DATAPRC)140。可用顯示區110包含多個配置在例如玻璃基底等透明絕緣基底上的像素電路，以形成矩陣。如上所述，每一像素電路均具有液晶胞。信號線驅動電路120此後也稱為水平驅動電路(HDRV)或源極驅動器，其為用於驅動信號線的電路。另一方面，閘極線驅動電路130此後也稱為垂直驅動電路(VDRV)或閘極驅動器，其為用於驅動垂直掃描線或閘極線的電路。
下述說明依序說明根據實施例之主動矩陣液晶顯示裝置100中使用的每一配置元件的配置及功能。
如上所述，可用顯示區110於下也簡稱為顯示區110，其包含多個配置於例如玻璃基底等透明絕緣基底上的像素電路以形成矩陣。
此外，可用顯示區110也具有由信號線驅動電路120驅動的信號線及由閘極線驅動電路130驅動的閘極線(或垂直掃描線)。信號線配置成作為各別對應於矩陣的行之一的線，而閘極線(或垂直掃描線)配置成作為各別對應於矩陣的列之一的線。
圖5是電路圖，顯示可用顯示區110的典型具體配置。
為了使圖式簡單，圖中所示的可用顯示區110的典型矩由三列(亦即第(n-1)至第(n+1)列)及四行(亦即，第(m-2)至第(m+1)行)組成。
在圖5的電路圖中所示的可用顯示區110中，閘極線(或垂直掃描線)111n-1 、111n 、及111n+1 配置成作為各別對應於矩陣的列之一，而信號線(或資料線)112m-2 、112m-1 、112m 、及112m+1 配置成作為各別對應於矩陣的行之一。單元像素電路113配置在這些線的交會點。
單元像素電路113配置成包含作為像素電晶體的TFT(薄膜電晶體)、液晶胞LC及信號儲存電容器Cs。
液晶胞LC事實上為像素電極與面對像素電極的其它電極之間產生的電容器。像素電極是連接至薄膜電晶體TFT的汲極電極。面對像素電極，其它電極也稱為對立電極。
薄膜電晶體TFT的閘極電極連接至閘極線(也稱為垂直掃描線)，亦即，閘極線111n-1 、111n 、111n+1 、...之一。薄膜電晶體TFT的源極電極連接至信號線(也稱為資料線)，亦即，信號線112m-2 、112m-1 、112m 、112m+1 ...之一。
如上所述，液晶胞LC的像素電極連接至薄膜電晶體TFT的汲極電極，而液晶胞LC的對立電極連接至共同線114。儲存電容器Cs連接於薄膜電晶體的汲極電極與共同線114之間。
共同電壓供應電路(VCOM電路)150主張共同線114上預先決定的AC電壓作為共同電壓Vcom。
可用顯示區110的閘極線(或垂直掃描線)...111n-1 、111n 、111n+1 、...中任一特定閘極線的一端連接至如圖4所示之包含於主動矩陣顯示裝置100中的閘極線驅動電路130中使用的輸出端，作為對應於特定閘極線的列的端點。
閘極線驅動電路130具有之配置，舉例而言，包含移位暫存器，用於依序地與圖5的電路圖中未顯示的垂直轉移時脈信號VCK同步地輸出閘極線選取脈衝給閘極線(或垂直掃描線)...、111n-1 、111n 、111n+1 ...。
可用顯示區110的信號線(或資料線)...112m-2 、112m-1 、112m 、112m+1 、...中任一特定信號線的一端連接至如圖4所示之包含於主動矩陣顯示裝置100中的信號線驅動電路120中使用的輸出端，作為對應於特定信號線的行的端點。
信號線驅動電路120具有將驅動資料從數位資料轉換成類比資料的功能，及根據灰階電壓以放大類比資料，以便從放大的類比資料產生具有正極性的信號電壓及具有負極性的信號電壓。將依此方式處理的驅動資料的位準轉換成用於驅動信號線112的驅動位準。此外，信號線驅動電路120也具有選擇性地供應具有正極性信號的電壓及具有負極性信號的電壓給彼此相鄰的分別的二信號線112。
如圖4的方塊圖中所示的主動矩陣液晶顯示裝置100中所使用的資料處理電路140具有位準偏移器及串列對並列轉換器。位準偏移器用於將從外部來源收到的並列資料的位準轉換成預先決定的位準。為了調整位準偏移器輸出的資料的相位以及降低資料的頻率，串列對並列轉換器執行從串列資料至並列資料的轉換處理。串列對並列轉換器輸出並列資料至信號線驅動電路120。
下述說明具體解釋根據實施例之信號線驅動電路120的配置及功能。
圖6是方塊圖，顯示根據實施例之信號線驅動電路120的典型配置。
圖6的方塊圖中所示的信號線驅動電路120使用移位暫存器121、資料佇鎖區122、DAC(數位對類比轉換器)123及輸出緩衝器區124。
注意，在圖6的方塊圖中以代號141表示之SPC(串列對並列轉換器)是作為上述包含於資料處理電路140中的串列對並列轉換器。
移位暫存器121是用於將移位脈衝(或取樣脈衝)與未顯示於圖6的方塊圖中的水平轉移時脈信號HCR同步地從其對應於像素矩陣的行之轉移級依序地供應給資料佇鎖區122。
資料佇鎖區122用於依序地取樣從串列對並列轉換器141收到的數位驅動資料，用於與自移位暫存器121收到的取樣脈衝同步地驅動信號線112。
DAC 123是用於接收灰階電壓及將從資料佇鎖區122收到的數位驅動資料轉換成類比驅動資料。
輸出緩衝器區124是用於將自DAC 123收到的類比驅動資料放大以產生具有正極性的信號電壓及具有負極性的信號電壓，以及，選擇性地供應具有正極性的信號電壓及具有負極性的信號電壓給彼此相鄰的信號線112中成對的第一及第二信號線。
圖7是方塊圖，顯示根據實施例之信號線驅動電路120中使用的輸出緩衝器區124的典型配置。
在下述說明中，輸出緩衝器區124以代號200代表。
圖7的方塊圖中所示的輸出緩衝器區200使用正極性OTA(運算跨導放大器)211、第一共同輸出放大器(OAMP)212、負極性OTA 221、第二OAMP 222、及開關組230，開關組230包含第一開關SW231至第八開關SW238。正極性OTA 211連接至設在正好之前的級的DAC 123(DAC_UPPER)的輸出，具有放大來自DAC 123的輸入資料的功能，以生具有正極性的信號電壓。第一共同OAMP 212設有輸出緩衝器功能，用於供應具有正極性或負極性的信號電壓給連接至頻道CHm 的第一信號線112m ，其中，在此情形中，舉例而言，代號m代表具有典型值1的整數。負極性OTA 221連接至DAC 123(DAC_LOWER)的輸出，具有放大來自DAC 123的輸入資料以產生具有負極性的信號電壓。第二共同OAMP 222設有輸出緩衝器，供應具有正極性或負極性的信號電壓給連接至頻道CHm+1 的第二信號線112m+1 。對於m=1，頻道CHm 是頻道1，而頻道CHm+1 是頻道2。第一開關SW231連接於正極性OTA 211的輸出端與第一共同OAMP 212的第一輸入端之間。第二開關SW232連接於正極性OTA 211的輸出端與第二共同OAMP 222的第一輸入端之間。第三開關SW233連接於負極性OTA 221的輸出端與第二共同OAMP 222的第二輸入端之間。第四開關SW234連接於負極性OTA 221的輸出端與第一共同OAMP 212的第二輸入端之間。第五開關SW235連接於第一共同OAMP 212的輸出端與正極性OTA 211的非反相(+)輸入端之間。第六開關SW236連接於第二共同OAMP 222的輸出端與正極性OTA 211的非反相(+)輸入端之間。第七開關SW237連接於第二共同OAMP 222的輸出端與負極性OTA 221的非反相(+)輸入端之間。第八開關SW238連接於第一共同OAMP 212的輸出端與負極性OTA 221的非反相(+)輸入端之間。
由正極性OTA 211輸出的信號經由第一開關SW231而供應給第一共同OAMP 212的第一輸入端，以及，經由第二開關SW232而供應給第二共同OAMP 222的第一輸入端。
由負極性OTA 221輸出的信號經由第三開關SW233而供應給第二共同OAMP 222的第二輸入端，以及，經由第四開關SW234而供應給第一共同OAMP 212的第二輸入端。
負極性OTA 211的反相(-)輸入端連接至輸入端TI1，設在正好之前的級之DAC 123的輸出線(DAC_UPPER)接合至輸入端TI1。正極性OTA 211的非反相(+)輸入端經由第一開關SW235連接至第一共同OAMP 212的輸出端以及經由第六開關SW236連接至第二共同OAMP 222的輸出端。
負極性OTA 221的反相(-)輸入端連接至輸入端TI2，設在正好之前的級之DAC 123的輸出線(DAC_LOWER)接合至輸入端TI1。負極性OTA 221的非反相(+)輸入端經由第七開關SW237連接至第二共同OAMP 222的輸出端以及經由第八開關SW238連接至第一共同OAMP 212的輸出端。
第一共同OAMP 212的輸出端連接至輸出端TO1，m=1之頻道1的第一信號線112m 接合至輸出端TO1。
第二共同OAMP 222的輸出端連接至輸出端TO2，m=1之頻道2的第二信號線112m+1 接合至輸出端TO2。
開關組230分成第一及第二開關組。第一開關組由第一開關SW231、第三開關SW233、第五開關SW235及第七開關SW237組成，它們均由共同信號STR控制以開啟及關閉。
另一方面，第二開關組由第二開關SW232、第四開關SW234、第六開關SW236及第八開關SW238組成，它們均由共同信號CRS控制以開啟及關閉。
與第一開關組有關的第一開關SW231、第三開關SW233、第五開關SW235及第七開關SW237以及與第二開關組有關的第二開關SW232、第四開關SW234、第六開關SW236及第八開關SW238受控制而互補地開啟及關閉。
亦即，圖7的方塊圖中未顯示的控制系統控制共同信號STR及CRS，以致於共同信號STR是在高位準，其它共同信號CSR設定在低位準，但是，當共同信號STR在低位準時，其它共同信號CSR設定在高位準。
舉例而言，藉由將共同信號STR設定在高位準以開啟與第一開關組有關的第一開關SW231、第三開關SW233、第五開關SW235及第七開關SW237，或是，藉由設定共同信號STR於低位準以關閉。
以相同方式，藉由將其它共同信號CRS設定在高位準以開啟與第二開關組有關的第二開關SW232、第四開關SW234、第六開關SW236及第八開關SW238，或是，藉由設定其它共同信號CRS於低位準以關閉。
注意，在本實施例中，禁止同時開啟共同信號STR及CRS的控制。
在本實施例中，共同信號STR在高位準及共同信號CRS在低位準的狀態稱為第一模式，而共同信號CRS在高位準及共同信號STR在低位準的狀態稱為第二模式，第二模式是第一模式的互補模式。
第一開關SW231的端點a連接至正極性OTA 211的輸出端，而第一開關SW231的端點b連接至第一共同OAMP 212的第一輸入端。
第二開關SW232的端點a連接至正極性OTA 211的輸出端，而第二開關SW232的端點b連接至第二共同OAMP 222的第一輸入端。
第三開關SW233的端點a連接至負極性OTA 221的輸出端，而第三開關SW231的端點b連接至第二共同OAMP 222的第二輸入端。
第四開關SW234的端點a連接至負極性OTA 221的輸出端，而第四開關SW234的端點b連接至第一共同OAMP 212的第二輸入端。
第五開關SW235的端點a連接至第一共同OAMP 212的輸出端，而第五開關SW235的端點b連接至正極性OTA 211的非反相(+)輸入端。
第六開關SW236的端點a連接至第二共同OAMP 222的輸出端，而第六開關SW236的端點b連接至正極性OTA 211的非反相(+)輸入端。
第七開關SW237的端點a連接至負極性OTA 221的非反相(+)端，而第七開關SW237的端點b連接至第二共同OAMP 222的輸出端。
第八開關SW238的端點a連接至負極性OTA 221的非反相(+)端，而第八開關SW238的端點b連接至第一共同OAMP 212的輸出端。
圖8是電路圖，顯示圖7的方塊圖中所示的輸出緩衝器區200的更具體的典型配置。
正極性OTA 211使用均作為第一導通型的PMOS(p-通道MOS)電晶體PT211及PT212、均作為第二導通型的NMOS(n-通道MOS)電晶體NT211及NT212、以及電流源I211。
PMOS電晶體PT211的源極電極與PMOS電晶體PT212的源極電極連接至與電源電位Vdd相接線的連接點。
PMOS電晶體PT211的汲極電極與NMOS電晶體NT211的源極電極連接至作為節點ND211的連接點。PMOS電晶體PT211的汲極與閘極電極連接至與PMOS電晶體PT212的閘極電極相接線的連接點。也就是說，節點ND211連接至PMOS電晶體PT211的閘極電極及PMOS電晶體PT212的閘極電極。
PMOS電晶體PT212的汲極電極與NMOS電晶體NT212的汲極電極連接至作為輸出節點ND212的連接點。輸出節點ND211也為正極性OTA 211的輸出端。
NMOS電晶體NT211的源極電極與NMOS電晶體NT212的源極電極連接至與電流源I211的汲極端相接線的連接點。
NMOS電晶體NT211的汲極電極作為正極性OTA 211的非反相(+)，而NMOS電晶體NT212的閘極電極作為正極性OTA 211的反相(-)。
由於正極性OTA 211的非反相(+)連接至第一開關SW235的端點b及第六開關SW236的端點b，所以，NMOS電晶體NT211的閘極電極也連接至第五開關SW235及第六開關SW236的端點b。由於負極性OTA 211的反相(-)連接至與DAC 123的輸出端(DAC_UPPER)接線的輸入端TI1，所以，NMOS電晶體NT212的閘極電極也連接至輸入端TI1。
正極性OTA 211的輸出節點ND212連接至第一開關SW231的端點a及第二開關SW232的端點a。
在具有此配置的正極性OTA 211中包含NMOS電晶體NT211及NMOS電晶體NT212的差動放大器將DAC 123(DAC_UPPER)所輸出的信號與第一共同OAMP 212或第二共同OAMP 222輸出的信號之間的差值放大，以及，將經由第一開關SW231而對第一共同OAMP 212的第一輸入端放大的結果而取得的資料信號輸出，或是將經由第二開關SW232而對第二共同OAMP 222的第一輸入端放大的結果而取得的資料信號輸出。
第一共同OAMP 212使用PMOS電晶體PT213、NMOS電晶體NT213、電流源I212和I213與轉移閘極TMG211。轉移閘極TMG211使用PMOS電晶體PT214及NMOS電晶體NT214，PMOS電晶體PT214的源極電極連接至NMOS電晶體NT214的汲極電極以及PMOS電晶體PT214的汲極電極連接至NMOS電晶體NT214的源極電極。
PMOS電晶體PT213的源極電極連接至電源電位Vdd，而PMOS電晶體PT213的汲極電極與NMOS電晶體NT213的汲極電極連接至作為輸出節點ND213的連接點，輸出節點ND213是第一共同OAMP 212的輸出端。NMOS電晶體NT213的源極電極連接至接地電位GND。
電流源I212的汲極端連接至電源電位Vdd。電流源I212的源極端、PMOS電晶體PT213的閘極電極、及轉移閘極TMG211的輸入/輸出端T211連接至作為輸入節點ND214的連接點，輸入節點214是第一共同OAMP212的第一輸入端。
電流源I213的源極端連接至接地電位GND。電流源I213的汲極端、NMOS電晶體NT213的閘極電極及轉移閘極TMG211的輸入/輸出端T212連接至作為輸入節點ND215的連接點，輸入節點ND215是第一共同OAMP 212的第二輸入端。
第一偏壓信號BIAS1供應給轉移閘極TMG211中使用的PMOS電晶體PT214的閘極電極，而第二偏壓信號BIAS2供應給轉移閘極TMG211中使用的NMOS電晶體NT214的閘極電極。第一及第二偏壓信號BIAS1及BIAS2供應給閘極電極，用於設定流至設在輸出級的第一共同OAMP 212的DC電流。
第一共同OAMP 212的輸出節點ND213連接至用於頻道CH1的輸出端TO1。第一共同OAMP 212的輸入節點ND214連接至第一開關SW231的端點b，而第一共同OAMP 212的輸入節點ND215連接至第四開關SW234的端點b。
具有此配置以作為輸出緩衝器的第一共同OAMP 212執行AB類別推挽操作。
負極性OTA 221採用均作為第一導通型的電晶體之PMOS(p-通道MOS)電晶體PT221及PT222，均作為第二導通型的NMOS(n-通道MOS)電晶體NT211及NT212、以及電流源I221。
PMOS電晶體PT221的源極電極與PMOS電晶體PT222的源極電極連接至與電流源I211的源極端相接線的連接點，電流源I211的汲極端連接至電源電位Vdd。
PMOS電晶體PT221的汲極電極與NMOS電晶體NT221的源極電極連接至作為節點ND221的連接點。NMOS電晶體NT211的汲極與閘極電極連接至與NMOS電晶體NT212的閘極電極相接線的連接點。也就是說，節點ND221連接至NMOS電晶體NT211的閘極電極及NMOS電晶體NT212的閘極電極。
PMOS電晶體PT222的汲極電極與NMOS電晶體NT222的汲極電極連接至作為輸出節點ND222的連接點，輸出節點ND211也為負極性OTA 221的輸出端。
NMOS電晶體NT221的源極電極與NMOS電晶體NT222的源極電極連接至與接地電位GND相接線的連接點。
PMOS電晶體PT221的閘極電極作為負極性OTA 221的非反相(+)，而PMOS電晶體PT222的閘極電極作為負極性OTA 221的反相(-)。
由於負極性OTA 221的非反相(+)連接至第七開關SW237的端點b及第八開關SW238的端點a，所以，NMOS電晶體PT221的閘極電極也連接至第七開關SW237及第八開關SW238的端點a。由於負極性OTA 221的反相(-)連接至與DAC 123的輸出端(DAC_LOWER)接線的輸入端TI2，所以，PMOS電晶體PT222的閘極電極也連接至輸入端TI2。
負極性OTA 221的輸出節點ND222連接至第三開關SW233的端點a及第四開關SW234的端點a。
在具有此配置的負極性OTA 221中包含PMOS電晶體PT221及PMOS電晶體PT222的差動放大器將DAC 123(DAC_LOWER)所輸出的信號與第二共同OAMP 222或第一共同OAMP 212輸出的信號之間的差值放大，以及，將經由第三開關SW233而對第二共同OAMP 212的第二輸入端放大的結果而取得的資料信號輸出，或是將經由第四開關SW234而對第一共同OAMP 212的第二輸入端放大的結果而取得的資料信號輸出。
第二共同OAMP 222使用PMOS電晶體PT223、NMOS電晶體NT223、電流源I222和I223與轉移閘極TMG221。轉移閘極TMG221使用PMOS電晶體PT224及NMOS電晶體NT224，PMOS電晶體PT224的源極電極連接至NMOS電晶體NT224的汲極電極以及PMOS電晶體PT224的汲極電極連接至NMOS電晶體NT224的源極電極。
PMOS電晶體PT223的源極電極連接至電源電位Vdd，而PMOS電晶體PT223的汲極電極與NMOS電晶體NT223的汲極電極連接至作為輸出節點ND223的連接點，輸出節點ND223是第二共同OAMP 222的輸出端。NMOS電晶體NT223的源極電極連接至接地電位GND。
電流源I222的汲極端連接至電源電位Vdd。電流源I222的源極端、PMOS電晶體PT223的閘極電極、及轉移閘極TMG211的輸入/輸出端T221連接至作為輸入節點ND224的連接點，輸入節點224是第二共同OAMP222的第一輸入端。
電流源I223的源極端連接至接地電位GND。電流源I223的汲極端、NMOS電晶體NT223的閘極電極及轉移閘極TMG221的輸入/輸出端T222連接至作為輸入節點ND225的連接點，輸入節點ND225是第二共同OAMP 222的第二輸入端。
第一偏壓信號BIAS1供應給轉移閘極TMG221中使用的PMOS電晶體PT224的閘極電極，而第二偏壓信號BIAS2供應給轉移閘極TMG221中使用的NMOS電晶體NT224的閘極電極。
第一及第二偏壓信號BIAS1及BIAS2供應給閘極電極，作為用於設定流至設在輸出級的第二共同OAMP 222的DC電流。
第二共同OAMP 222的輸出節點ND223連接至用於頻道CH2的輸出端TO2。第二共同OAMP 222的輸入節點ND224連接至第二開關SW232的端點b，而第二共同OAMP 222的輸入節點ND225連接至第三開關SW233的端點b。
具有此配置以作為輸出緩衝器的第二共同OAMP 222執行AB類別推挽操作。
如上所述，在作為輸出緩衝器區200的典型配置之圖8的電路圖中所示的配置中，正極性OTA 211配置成採用包含NMOS電晶體NT211及NMOS電晶體NT212的差動放大器，而負極性OTA 221配置成採用包含PMOS電晶體PT211及PMOS電晶體PT222的差動放大器。
由於均作為輸出級緩衝器的第一共同OAMP 212及第二共同OAMP 222均執行AB類別推挽操作，而正極性OTA 211及負極性OTA 221的輸出具有彼此不同的操作點，第一共同OAMP 212及第二共同OAMP 222均設有2輸入端，此2輸入端分別連接至2不同節點。
參考圖7的方塊圖及圖9的時序點，於下述中說明根據實施例之信號線驅動電路120中所使用的輸出緩衝器區200所執行的操作。如同早先所述，在本說明書中，輸出緩衝器區200也以代號124表示。
注意，圖9是時序圖，顯示多個時序圖，在說明根據實施例之信號線驅動電路120中所使用的輸出緩衝器區200所執行的操作時，將參考這些圖。更具體而言，圖9A顯示開關信號STR的時序圖，而圖9B顯示開關信號CRS的時序圖。圖9C顯示DAC 123所產生的信號DAC_UPPER及DAC_LOWER的位準的時序圖，圖9D顯示頻道CH1及CH2的信號輸出的位準的時序圖。
輸出緩衝器區200採用不同於先前參考圖3的方塊圖所述的輸出選取器方法之技術。根據輸出緩衝器區200所採用的技術，第一共同OAMP 212的第一及第二輸入端以及第二共同OAMP 222的第一及第二輸入端連接至設在正好在第一共同OAMP 212及第二共同OAMP 222之前的級之開關SW231至SW234，以便以互補方式切換供應給分別設在用於頻道CH1及CH2的輸出級之第一共同OAMP 212及第二共同OAMP 222的信號。
此外，開關SW235至SW238設在連至正極性OTA 211及負極性OTA 221的回饋路徑上，用於以互補方式切換回饋至正極性OTA 211及負極性OTA 221的信號。
在此配置中，在開關信號STR設定在高位準及開關信號CRS設定在低位準的第一模式中，與開關組230的第一開關組有關的開關SW231、SW233、SW235及SW237均處於開啟狀態，而與開關組230的第二開關組有關的開關SW232、SW234、SW236及SW238均處於關閉狀態。
在第一模式的這些狀態中，由正極性OTA 211產生的正極性信號電壓經由第一共同OAMP 212而供應給第一信號線112m ，而由負極性OTA 221產生的負極性信號電壓經由第二共同OAMP 222而供應給第二信號線112m+1 。
在開關信號STR設定在低位準及開關信號CRS設定在高位準的第二模式中，與開關組230的第一開關組有關的開關SW231、SW233、SW235及SW237均處於關閉狀態，而與開關組230的第二開關組有關的開關SW232、SW234、SW236及SW238均處於開啟狀態。
在第二模式的這些狀態中，由正極性OTA 211產生的正極性信號電壓經由第二共同OAMP 222而供應給第二信號線112m+1 ，而由負極性OTA 221產生的負極性信號電壓經由第一共同OAMP 212而供應給第一信號線112m 。
藉由使用根據實施例之設有此配置的輸出緩衝器區220，不用在輸出緩衝器區200的輸出路徑上設置開關(SW)，由正極性OTA 211所產生的信號電壓及由負極性OTA 221所產生的信號電壓即可以從正極性切換至負極性，反之亦然。
由於沒有開關設置在輸出緩衝器區200的輸出路徑上，所以，穩定處理比採用輸出選取器方法的配置更早結束。
在根據實施例的配置中，設置在輸出級的第一共同OAMP 212及第二共同OAMP 222均為正極性OTA 211及負極性OTA 221共同的放大器。
在圖7的方塊圖及圖8的電路圖中所示的作為輸出緩衝器區200的典型配置中，設置在輸出級的一共同OAMP 212及第二共同OAMP 222均設有2輸入端。注意，但是本實施例的範圍絕非侷限於根據實施例的信號線驅動電路120中使用的此輸出緩衝器區200。舉例而言，第一共同OAMP 212及第二共同OAMP 222也可以均設有1輸入端。
圖10A及10B是多個圖，在比較先前參考圖3的方塊圖所述之採用輸出選取器方法的配置與根據實施例之信號線驅動電路120中所使用的輸出緩衝器區200的配置時，將參考這些圖示。
如圖10B中所示，由於無開關(SW)設於輸出緩衝器區200的輸出路徑上，所以，無需降低開關(SW)的開啟狀態電阻。如此，可以縮小開關(SW)的尺寸。
此外，由於沒有開關(SW)彼此串聯，所以，第一共同OAMP 212的尺寸與第二共同OAMP 222的尺寸也都可以縮小。
圖11A及11B是用於顯示採用輸出選取器方法的配置之偏壓級的電壓與根據實施例之信號線驅動電路中120所採用的輸出緩衝器區200的偏壓級的電壓之間的差異。在比較設在輸出級的放大器所造成的偏移電壓效應時，將參考圖11；假使由設在輸出級的放大器所造成的電壓偏壓彼此匹配，則在採用輸出選取器方法的配置中，偏移電壓無法如圖11A所示般抵消，以致於亮度偏離理想值。
在輸出選取器方法的情形中，相對於共同電壓Vcom的中心位準之平均電壓以Va+(ΔV1+ΔV2)/2的表示式代表，其代表偏移值ΔV1及ΔV2未抵消。
另一方面，根據實施例的信號線驅動電路120中使用的輸出緩衝器區200，如11B所示，極性反相造成2格的偏移電壓彼此抵消。
在根據實施例的信號線驅動電路120中使用的輸出緩衝器區200的情形中，相對於共同電壓Vcom的中心位準之平均電壓是Va，其與偏移值ΔV1及ΔV2無關。
如上所述，根據本實施例，輸出緩衝器區200使用正極性OTA 211、第一共同OAMP 212、負極性OTA 221、第二共同OAMP 222、及開關組230，它們一起呈現下述效果。如先前所述，正極性OTA 211能夠將自設在正好在輸出緩衝器區200之前的級之DAC 123(DΔC_UPPER)收到的輸入資料放大，以產生具有正極性的信號電壓。第一共同OAMP 212具有輸出緩衝器的功能，用於供應具有正或負極性的信號電壓給連接至頻道CHm 的第一信號線112m ，頻道CHm 亦即例如m=1的頻道CH1。依相同方式，負極性OTA 221能夠將自設在正好在輸出緩衝器區200之前的級之DAC 123(DAC_LOWER)收到的輸入資料放大，以產生具有負極性的信號電壓。第二共同OAMP 222具有輸出緩衝器的功能，用於供應具有正或負極性的信號電壓給連接至頻道CHm+1 的第二信號線112m+1 ，頻道CHm+1 亦即例如m=1的頻道CH2。開關組230由第一開關SW231至第八開關SW238之開關組成。第一開關SW231連接於正極性OTA 211的輸出端與第一共同OAMP 212的第一輸入端之間。第二開關SW232連接於正極性OTA 211的輸出端與第二共同OAMP 222的第一輸入端之間。第三開關SW232連接於負極性OTA 221的輸出端與第二共同OAMP 222的第二輸入端之間。第四開關SW234連接於負極性OTA 221的輸出端與第一共同OAMP 212的第二輸入端之間。第五開關SW235連接於第一共同OAMP 212的輸出端與正極性OTA 211的非反相(+)輸入端之間。第六開關SW236連接於第二共同OAMP 222的輸出端與正極性OTA 211的非反相(+)輸入端之間。第七開關SW237連接於第二共同OAMP 222的輸出端與負極性OTA 221的非反相(+)輸入端之間。第八開關SW238連接於第一共同OAMP 212的輸出端與負極性OTA 221的非反相(+)輸入端之間。
由於無開關(SW)設於輸出緩衝器區200的輸出路徑上，亦即，由於無開關(SW)設於輸出緩衝器區200的內部，所以，可以縮小開關(SW)的尺寸。如此，也可以降低佈局面積。
此外，由於無開關(SW)設於輸出緩衝器區200的輸出路徑上，所以，在輸出緩衝器區200的輸出級之MOS尺寸可以縮小。如此，也可以降低佈局面積。
重要的是，由於無開關(SW)設於輸出緩衝器區200的輸出路徑上，所以，穩定處理可以增進，因而可以增進輸出緩衝器區200的特徵。
此外，極性反相使得在輸出緩衝器區200的輸出級之放大器對3格所造成的偏移電壓彼此抵消。如此，能夠增進輸出緩衝器區200的特徵，因而增進畫面品質。
上述實施例實施主動矩陣型液晶顯示裝置。但是，值得注意的是，本發明的範圍絕非受限於根據實施例之主動矩陣液晶顯示裝置。亦即，本發明也可以應用至其它主動矩陣型的主動矩陣顯示裝置。它主動矩陣型的主動矩陣顯示裝置的實施例為主動矩陣有機EL(電致發光)顯示裝置，其使用均包含有機EL元件作為電光元件的像素電路。
此外，習於此技藝者應瞭解，可以視設計需求及其它因素而產生不同的修改、組合、副組合及替代，但是，它們是在後附的申請專利範圍或其均等範圍之內。
在圖12至16中所示的用於所有領域之不同電子設備中，使用根據上述本實施例的主動矩陣液晶顯示裝置。電子設備的實施例為數位相機、筆記型電腦、例如行動電話及攝影機等可攜式終端。在這些電子設備中的每一電子設備中，液晶顯示裝置用於將供應至其或於其中產生的視頻信號顯示成影像或映像。在下述中，將說明應用本實施例之電子設備具體實施例。
圖12顯示應用本實施例的電視機300的外觀斜視圖。作為應用本實施例的電子設備典型實施之電視機300使用前面板320及影像顯示螢幕區310，影像顯示螢幕區310舉例而言為濾光玻璃板330。藉由在電視機中使用本實施例所提供的液晶顯示裝置作為影像顯示螢幕區310，以構成電視機300。
圖13A及13B均顯示應用本實施例的數位相機300A的外觀斜視圖。更具體而言，圖13A顯示從數位相機的前側上的位置觀視之數位相機300A的外觀斜視圖，而圖13B顯示從數位相機的後側上的位置觀視之數位相機300A的外觀斜視圖。
作為應用本實施例的電子設備典型實施之數位相機300A使用產生閃光的發光區311、顯示區312、選單開關113、及快門鍵314。藉由在數位相機300A中使用本實施例所提供的液晶顯示裝置作為顯示區312，以構成數位相機300A。
圖14顯示應用本實施例的筆記型個人電腦300B的外觀之斜視圖。作為應用本實施例的電子設備之典型實施的筆記型個人電腦300B使用主體321及顯示區323，主體321包含由使用者操作以輸入文字的鍵盤322，顯示區323用於顯示影像。藉由在筆記型個人電腦300B中使用本實施例所提供的液晶顯示裝置作為顯示區323，以構成筆記型個人電腦300B。
圖15顯示應用本實施例的攝影機300C的外觀斜視圖。作為應用本實施例的電子設備之典型實施的攝影機300C使用主體331、拍攝透鏡332、啟動/停止開關333及顯示區334。設於攝影機前面朝向前方的拍攝透鏡332是用於拍攝物體像片。啟動/停止開關333是由使用者操作以啟動或停止拍攝操作。藉由在攝影機300C中使用本實施例所提供的液晶顯示裝置作為顯示區334，以構成攝影機300C。
圖16顯示應用本實施例的例如行動電話300D等可攜式終端的外觀斜視圖。圖16A顯示處於已打開的狀態之行動電話300D的前視圖。圖16B顯示處於已打開的狀態之行動電話300D的側邊。圖16C顯示處於已關閉的狀態之行動電話300D的前視圖。圖16D顯示處於已關閉的狀態之行動電話300D的左側。圖16E顯示處於已關閉的狀態之行動電話300D的右側。圖16F顯示處於已關閉的狀態之行動電話300D的上視圖。圖16G顯示處於已關閉的狀態之行動電話300D的底視圖。
作為應用本實施例的電子設備的典型實施之行動電話300D使用上殼341、下殼342、鏈結區343(樞桿)、顯示區344、顯示子區345、閃光燈346及相機347。藉由在行動電話300D中使用本實施例所提供的液晶顯示裝置作為顯示區334及/或顯示子區345，以構成行動電話300D。
1‧‧‧液晶顯示裝置
2‧‧‧可用顯示區
3．．．信號線驅動電路
4．．．閘極線驅動電路
31．．．線緩衝器
32．．．位準偏移器
33．．．選取器區
34．．．緩衝放大器區
35．．．輸出選取器
34-1．．．第一放大器電路
34-2．．．第二放大器電路
34-11．．．運算跨導放大器
34-12．．．輸出放大器
34-21．．．運算跨導放大器
34-22．．．輸出放大器
35-1．．．第一開關組
35-2．．．第二開關組
100．．．主動矩陣液晶顯示裝置
110．．．可用顯示區
111n-1 ．．．閘極線
111n ．．．閘極線
111n+1 ．．．閘極線
112m-2 ．．．信號線
112m-1 ．．．信號線
112m ．．．信號線
112m+1 ．．．信號線
113．．．單元像素電路
114．．．共同線
120．．．信號線驅動電路
121．．．移位暫存器
122．．．資料佇鎖區
123．．．數位對類比轉換器
124．．．輸出緩衝器區
130．．．閘極線驅動電路
140．．．資料處理電路
141．．．串列對並列轉換器
150．．．共同電壓供應電路
200．．．輸出緩衝器區
211．．．正極性OTA
212．．．第一共同輸出放大器
221．．．負極性OTA
222．．．第二共同輸出放大器
230．．．開關組
300．．．電視機
300A．．．數位相機
300B．．．筆記型個人電腦
300C．．．攝影機
300D．．．行動電話
310．．．影像顯示螢幕區
311．．．發光區
312．．．顯示區
314．．．快門鍵
320．．．前面板
321．．．主體
322．．．鍵盤
323．．．顯示區
330．．．濾光玻璃板
331．．．主體
332．．．拍攝透鏡
333．．．啟動/停止開關
334．．．顯示區
341．．．上殼
342．．．下殼
343．．．鏈結區
344．．．顯示區
345．．．顯示子區
346．．．閃光燈
347．．．相機
從參考附圖的上述較佳實施例說明，將清楚本實施例的這些及其它特點，其中：
圖1是方塊圖，概要地顯示一般液晶顯示裝置的配置；
圖2是方塊圖，顯示使用輸出選取器之現有的信號線驅動電路的典型配置；
圖3是方塊圖，顯示圖2的方塊圖中所示的信號線驅動電路中所使用的緩衝放大器區及輸出選取器的典型配置；
圖4是方塊圖，顯示根據本發明的實施例之液晶顯示裝置的典型配置；
圖5是電路圖，顯示液晶顯示裝置的可用顯示區的典型具體配置；
圖6是根據實施例之液晶顯示裝置中使用的信號線驅動電路的典型配置；
圖7是方塊圖，顯示根據實施例之信號線驅動電路中使用的輸出緩衝器區的典型配置；
圖8是電路圖，顯示圖7的方塊圖中所示的輸出緩衝器區的更具體典型配置；圖9A、9B、9C及9D是時序圖，顯示說明根據實施例的信號線驅動電路中所使用的輸出緩衝器區所執行的操作時所參考的多個時序圖；圖10A及10B是在比較先前參考圖3中的方塊圖而說明採用輸出選取器方法的配置與根據實施例之信號線驅動電路中所使用的輸出緩衝器區的配置時所參考的多個圖；圖11A及11B是用於顯示採用輸出選取器方法的配置之偏壓級的電壓與根據實施例之信號線驅動電路中所採用的輸出緩衝器區的偏壓級的電壓之間的差異，以及，在比較設在輸出級的放大器所造成的偏移電壓效應時所要參考的圖；圖12顯示應用本實施例的電視機之外觀斜視圖；圖13A及13B顯示應用本實施例的數位相機的外觀斜視圖；圖14顯示顯示應用本實施例的筆記型個人電腦的外觀斜視圖；圖15顯示應用本實施例的攝影機的外觀斜視圖；及圖16A、16B、16C、16D、16E、16F及16G顯示應用本實施例的例如行動電話等可攜式終端的外觀斜視圖。
200．．．輸出緩衝器區
211．．．正極性OTA
212．．．第一共同輸出放大器
221．．．負極性OTA
222．．．第二共同輸出放大器
230．．．開關組
112m ．．．第一信號線
112m+1 ．．．第二信號線
CH1、CH2．．．頻道
CRS、STR．．．共同信號
SW231~SW238．．．第一開關~第八開關
TI1、TI2．．．輸入端
TO1、TO2．．．輸出端

Claims (9)

  1. 一種信號線驅動電路，配置成供應具有正或負極性的信號電壓給連接至顯示胞的信號線，該顯示胞配置成矩陣而接受極性反相驅動操作之胞，該信號線驅動電路包括：輸出區，配置成放大輸入資料，用以驅動該信號線，以及選擇性地供應具有該正極性的該信號電壓及具有該負極性的該信號電壓給該信號線中成對的第一及第二信號線，其中，該輸出區包含：正極性運算放大器，配置成放大該輸入資料以產生具有該正極性的該信號電壓，負極性運算放大器，配置成放大該輸入資料以產生具有該負極性的該信號電壓，第一輸出緩衝器，配置成供應具有該正極性的信號電壓或具有該負極性的信號電壓給該第一信號線，第二輸出緩衝器，配置成供應具有該正極性的信號電壓或具有該負極性的信號電壓給該第二信號線，及開關組，包含設置於下述的多個開關：該正極性運算放大器的輸出，用以將該正極性運算放大器之該輸出選擇性地連接到該第一輸出緩衝器的輸入或該第二輸出緩衝器的輸入，及在該負極性運算放大器的該輸出，用以將該負極性運算放大器之該輸出選擇性地連接到該第二輸出緩衝器的輸入或該第一輸出緩衝器的輸入，且 在該正極性運算放大器的回饋輸入級切換，及在該負極性運算放大器的回饋輸入級，用以作為來自該第一輸出緩衝器或該第二輸出緩衝器二者一的輸出的回饋信號而選擇性地連接到其中一該運算放大器，且又其中在該第一輸出緩衝器的輸出與該第一信號線之間以及該第二輸出緩衝器的輸出與該第二信號線之間並未設置開關。
  2. 如申請專利範圍第1項之信號線驅動電路，其中，在第一模式中該開關組供應具有正極性的該正極性運算放大器所產生的信號電壓給該第一輸出緩衝器，將該第一輸出緩衝器輸出的信號回饋給該正極性運算放大器，供應具有負極性的該負極性運算放大器所產生的信號電壓給該第二輸出緩衝器，以及將該第二輸出緩衝器輸出的信號回饋給該負極性運算放大器，在第二模式中該開關組，供應具有正極性的該正極性運算放大器所產生的信號電壓給該第二輸出緩衝器，將該第二輸出緩衝器輸出的信號回饋給該正極性運算放大器， 供應具有負極性的該負極性運算放大器所產生的信號電壓給該第一輸出緩衝器，以及將該第一輸出緩衝器輸出的信號回饋給該負極性運算放大器。
  3. 如申請專利範圍第1項之信號線驅動電路，其中：該正極性運算放大器具有包含成對第一導通電晶體的差動放大器；該負極性運算放大器具有包含成對第二導通電晶體的差動放大器；及該第一及第二輸出緩衝器均具有AB類別推挽運算功能。
  4. 如申請專利範圍第3項之信號線驅動電路，其中，該第一及第二輸出緩衝器均具有二輸入端。
  5. 一種顯示裝置，包括：顯示區，具有顯示胞，該顯示胞配置成矩陣而接受極性反相驅動操作的胞；及信號線驅動電路，配置成在該極性反相驅動操作時供應具有正或負極性的信號給連接至該顯示胞的每一信號線，其中，該信號線驅動電路使用輸出區，配置成放大輸入資料，用以驅動該信號線，以及選擇性地供應具有該正極性的該信號電壓及具有該負極性的該信號電壓給該信號線中成對的第一及第二信號線，該輸出區包含： 正極性運算放大器，配置成放大該輸入資料以產生具有該正極性的該信號電壓，負極性運算放大器，配置成放大該輸入資料以產生具有該負極性的該信號電壓，第一輸出緩衝器，配置成供應具有該正極性的信號電壓或具有該負極性的信號電壓給該第一信號線，第二輸出緩衝器，配置成供應具有該正極性的信號電壓或具有該負極性的信號電壓給該第二信號線，及開關組，包含設置於下述的多個開關：該正極性運算放大器的輸出，用以將該正極性運算放大器之該輸出選擇性地連接到該第一輸出緩衝器的輸入或該第二輸出緩衝器的輸入，且在該負極性運算放大器的輸出，用以將該負極性運算放大器之該輸出選擇性地連接到該第二輸出緩衝器的輸入或該第一輸出緩衝器的輸入，且在該正極性運算放大器的回饋輸入級切換，及在該負極性運算放大器的回饋輸入級，用以作為來自該第一輸出緩衝器或該第二輸出緩衝器二者一的輸出的回饋信號而選擇性地連接到其中一該運算放大器，且又其中在該第一輸出緩衝器的輸出與該第一信號線之間以及該第二輸出緩衝器的輸出與該第二信號線之間並 未設置開關。
  6. 如申請專利範圍第5項之顯示裝置，其中，在第一模式中該開關組供應具有正極性的該正極性運算放大器所產生的信號電壓給該第一輸出緩衝器，將該第一輸出緩衝器輸出的信號回饋給該正極性運算放大器，供應具有負極性的該負極性運算放大器所產生的信號電壓給該第二輸出緩衝器，以及將該第二輸出緩衝器輸出的信號回饋給該負極性運算放大器，在第二模式中該開關組供應具有正極性的該正極性運算放大器所產生的信號電壓給該第二輸出緩衝器，將該第二輸出緩衝器輸出的信號回饋給該正極性運算放大器，供應具有負極性的該負極性運算放大器所產生的信號電壓給該第一輸出緩衝器，以及將該第一輸出緩衝器輸出的信號回饋給該負極性運算放大器。
  7. 如申請專利範圍第5項之顯示裝置，其中：該正極性運算放大器具有包含成對第一導通電晶體的差動放大器；該負極性運算放大器具有包含成對第二導通電晶體的 差動放大器；及該第一及第二輸出緩衝器均具有AB類別推挽運算功能。
  8. 如申請專利範圍第7項之顯示裝置，其中，該第一及第二輸出緩衝器均具有二輸入端。
  9. 一種電子設備，包含：顯示區，具有顯示胞，該顯示胞配置成矩陣而接受極性反相驅動操作的胞；及信號線驅動電路，配置成在該極性反相驅動操作時供應具有正或負極性的信號給連接至該顯示胞的每一信號線，其中，該信號線驅動電路使用輸出區，配置成放大輸入資料，用以驅動該信號線，以及選擇性地供應具有該正極性的該信號電壓及具有該負極性的該信號電壓給該信號線中成對的第一及第二信號線，該輸出區包含：正極性運算放大器，配置成放大該輸入資料以產生具有該正極性的該信號電壓，負極性運算放大器，配置成放大該輸入資料以產生具有該負極性的該信號電壓，第一輸出緩衝器，配置成供應具有該正極性的信號電壓或具有該負極性的信號電壓給該第一信號線，第二輸出緩衝器，配置成供應具有該正極性的信號電壓或具有該負極性的信號電壓給該第二信號線， 及開關組，包含設置於下述的多個開關：該正極性運算放大器的輸出，用以將該正極性運算放大器之該輸出選擇性地連接到該第一輸出緩衝器的輸入或該第二輸出緩衝器的輸入，且在該負極性運算放大器的輸出，用以將該負極性運算放大器之該輸出選擇性地連接到該第二輸出緩衝器的輸入或該第一輸出緩衝器的輸入之間，且在該正極性運算放大器的回饋輸入級切換，及在該負極性運算放大器的回饋輸入級，在該第一輸出緩衝器的輸出與該第一信號線之間以及該第二輸出緩衝器的輸出與該第二信號線之間並未設置開關。
TW097148955A 2007-12-28 2008-12-16 信號線驅動電路、顯示裝置及電子機器 TWI405173B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007338996A JP4466735B2 (ja) 2007-12-28 2007-12-28 信号線駆動回路および表示装置、並びに電子機器

Publications (2)

Publication Number Publication Date
TW200947408A TW200947408A (en) 2009-11-16
TWI405173B true TWI405173B (zh) 2013-08-11

Family

ID=40377395

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097148955A TWI405173B (zh) 2007-12-28 2008-12-16 信號線驅動電路、顯示裝置及電子機器

Country Status (6)

Country Link
US (1) US9275596B2 (zh)
EP (1) EP2075788B1 (zh)
JP (1) JP4466735B2 (zh)
KR (1) KR101531325B1 (zh)
CN (1) CN101504816B (zh)
TW (1) TWI405173B (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5236434B2 (ja) * 2008-11-21 2013-07-17 ラピスセミコンダクタ株式会社 表示パネルの駆動電圧出力回路
KR101581723B1 (ko) * 2008-12-26 2015-12-31 주식회사 동부하이텍 액정 패널 소스 드라이버를 위한 앰프 출력 보호회로 및 이의 동작 방법
JP5172748B2 (ja) * 2009-03-11 2013-03-27 ルネサスエレクトロニクス株式会社 表示パネルドライバ及びそれを用いた表示装置
CN102044204B (zh) * 2009-10-13 2013-01-02 瑞鼎科技股份有限公司 驱动电路,应用其的电子显示装置与其驱动方法
US8830155B2 (en) * 2009-10-30 2014-09-09 Au Optronics Corporation Method and source driver for driving liquid crystal display
CN102081896B (zh) * 2009-11-26 2013-02-13 奇景光电股份有限公司 源极驱动器、显示装置及显示面板的驱动方法
KR101579839B1 (ko) * 2009-12-23 2015-12-23 삼성전자주식회사 높은 슬루 레이트를 가지는 출력버퍼, 출력버퍼 제어방법 및 이를 구비하는 디스플레이 구동장치
JP5374356B2 (ja) * 2009-12-28 2013-12-25 ラピスセミコンダクタ株式会社 駆動回路及び表示装置
CN102195635A (zh) * 2010-03-04 2011-09-21 联咏科技股份有限公司 可提高稳定性的输出缓冲电路
TW201241815A (en) * 2011-04-01 2012-10-16 Fitipower Integrated Tech Inc Source driver of LCD panel
CN102768824A (zh) * 2011-05-05 2012-11-07 天钰科技股份有限公司 液晶显示器面板的源极驱动器
CN103325346A (zh) * 2012-03-22 2013-09-25 联咏科技股份有限公司 驱动控制方法及相关源极驱动器
CN102721453B (zh) * 2012-07-13 2014-09-03 广州市浩云安防科技股份有限公司 一种枪弹分离感知装置
SG10201609410PA (en) * 2015-11-30 2017-06-29 Semiconductor Energy Lab Semiconductor device, display panel, and electronic device
US10902790B2 (en) * 2017-02-16 2021-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display panel, display device, input/output device, and data processing device
TWI630791B (zh) * 2017-09-22 2018-07-21 奇景光電股份有限公司 通道放大器與應用於通道放大器的方法
CN107610633B (zh) * 2017-09-28 2020-12-04 惠科股份有限公司 一种显示面板的驱动装置及驱动方法
US10802636B2 (en) * 2018-06-15 2020-10-13 Lg Display Co., Ltd. Touch display device, data driver circuit, and method of driving controller
CN111312182B (zh) * 2018-12-12 2022-03-11 咸阳彩虹光电科技有限公司 一种源极驱动电路、液晶显示器及源极驱动方法
KR102611010B1 (ko) * 2018-12-24 2023-12-07 주식회사 엘엑스세미콘 소스 구동 회로
CN109903730B (zh) * 2019-02-13 2021-04-06 奕力科技(开曼)股份有限公司 缓冲电路
TWI674757B (zh) * 2019-02-13 2019-10-11 奕力科技股份有限公司 緩衝電路
CN110728960A (zh) * 2019-10-21 2020-01-24 湖南国科微电子股份有限公司 Lcd驱动电路和显示设备
US11196397B2 (en) * 2019-12-31 2021-12-07 Novatek Microelectronics Corp. Current integrator for OLED panel
US11393375B2 (en) * 2020-09-30 2022-07-19 Himax Technologies Limited Source driver and polarity inversion control circuit
JP2022127174A (ja) * 2021-02-19 2022-08-31 ラピステクノロジー株式会社 出力回路、表示ドライバ及び表示装置
CN113889043B (zh) * 2021-09-30 2023-04-14 晟合微电子(肇庆)有限公司 显示驱动电路和显示面板
CN113903316B (zh) * 2021-10-19 2023-08-01 上海新相微电子股份有限公司 一种tft lcd驱动芯片对显示屏源极寄生电容电荷回收电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11249623A (ja) * 1998-03-03 1999-09-17 Hitachi Ltd 液晶表示装置の駆動方法
US6781605B2 (en) * 2001-06-07 2004-08-24 Hitachi, Ltd. Display apparatus and driving device for displaying
US7098904B2 (en) * 2001-11-19 2006-08-29 Nec Electronics Corporation Display control circuit and display device
US20070164974A1 (en) * 2006-01-13 2007-07-19 Dong-Ryul Chang Output buffer with improved output deviation and source driver for flat panel display having the output buffer

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10153986A (ja) 1996-09-25 1998-06-09 Toshiba Corp 表示装置
JP3369875B2 (ja) 1996-11-12 2003-01-20 株式会社東芝 液晶駆動回路
KR100326878B1 (ko) * 1997-08-05 2002-05-09 니시무로 타이죠 증폭회로
US6304241B1 (en) 1998-06-03 2001-10-16 Fujitsu Limited Driver for a liquid-crystal display panel
JP3481166B2 (ja) 1999-07-16 2003-12-22 松下電器産業株式会社 液晶駆動装置
JP4806481B2 (ja) 1999-08-19 2011-11-02 富士通セミコンダクター株式会社 Ｌｃｄパネル駆動回路
JP3506235B2 (ja) 2000-08-18 2004-03-15 シャープ株式会社 液晶表示装置の駆動装置および駆動方法
JP4744686B2 (ja) 2000-12-06 2011-08-10 ルネサスエレクトロニクス株式会社 演算増幅器
JP2003115729A (ja) 2001-10-02 2003-04-18 Seiko Epson Corp Ａｂ級アンプ
JP3991306B2 (ja) 2001-11-20 2007-10-17 ソニー株式会社 増幅回路
US6970152B1 (en) * 2002-11-05 2005-11-29 National Semiconductor Corporation Stacked amplifier arrangement for graphics displays
KR100517734B1 (ko) * 2003-12-12 2005-09-29 삼성전자주식회사 감마보정 디지털 아날로그 변환기 및 그 변환방법과, 이를사용한 소스구동 집적회로 및 평판표시장치
JP4502207B2 (ja) 2005-12-28 2010-07-14 ルネサスエレクトロニクス株式会社 差動増幅器とデータドライバ及び表示装置
TWI342000B (en) 2006-01-03 2011-05-11 Sunplus Technology Co Ltd Driving circuit for tft liquid crystal display
JP4637077B2 (ja) * 2006-10-17 2011-02-23 パナソニック株式会社 駆動電圧出力回路、表示装置
JP2008102345A (ja) 2006-10-19 2008-05-01 Nec Electronics Corp 半導体集積回路装置
JP4861791B2 (ja) * 2006-10-27 2012-01-25 ルネサスエレクトロニクス株式会社 演算増幅器及び表示装置
KR100883030B1 (ko) * 2007-02-28 2009-02-09 매그나칩 반도체 유한회사 평판 디스플레이의 구동 회로 및 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11249623A (ja) * 1998-03-03 1999-09-17 Hitachi Ltd 液晶表示装置の駆動方法
US6781605B2 (en) * 2001-06-07 2004-08-24 Hitachi, Ltd. Display apparatus and driving device for displaying
US7098904B2 (en) * 2001-11-19 2006-08-29 Nec Electronics Corporation Display control circuit and display device
US20070164974A1 (en) * 2006-01-13 2007-07-19 Dong-Ryul Chang Output buffer with improved output deviation and source driver for flat panel display having the output buffer

Also Published As

Publication number Publication date
KR101531325B1 (ko) 2015-06-24
TW200947408A (en) 2009-11-16
JP4466735B2 (ja) 2010-05-26
CN101504816B (zh) 2011-07-06
CN101504816A (zh) 2009-08-12
EP2075788A2 (en) 2009-07-01
EP2075788B1 (en) 2013-06-19
EP2075788A3 (en) 2010-08-25
US20090167667A1 (en) 2009-07-02
KR20090072952A (ko) 2009-07-02
JP2009162789A (ja) 2009-07-23
US9275596B2 (en) 2016-03-01

Similar Documents

Publication Publication Date Title
TWI405173B (zh) 信號線驅動電路、顯示裝置及電子機器
CN101930706B (zh) 信号线驱动电路、显示装置和电子装置
JP3605829B2 (ja) 電気光学装置の駆動回路、電気光学装置の駆動方法、電気光学装置及びこれを用いた電子機器
US7071669B2 (en) Reference voltage generation circuit, display driver circuit, display device, and method of generating reference voltage
US7006114B2 (en) Display driving apparatus and display apparatus using same
US7443239B2 (en) Differential amplifier, data driver and display device
KR100339807B1 (ko) Ｄａ 변환기 및 이를 사용한 액정구동장치
US7495512B2 (en) Differential amplifier, data driver and display device
US7907136B2 (en) Voltage generation circuit
US7405720B2 (en) Analog buffer circuit, display device and portable terminal
EP1335346A1 (en) Reference voltage generation circuit, display driver circuit, display device, and method of generating reference voltage
US9224356B2 (en) Digital to-analog-conversion circuit and data driver for display device
US20090040165A1 (en) Amplifying circuit and display unit
JP5581957B2 (ja) レベル変換回路および表示装置、並びに電子機器
JP2006310957A (ja) デジタルアナログ回路とデータドライバ及び表示装置
US20090096816A1 (en) Data driver, integrated circuit device, and electronic instrument
JP6795714B1 (ja) 出力回路、表示ドライバ及び表示装置
US8823687B2 (en) Signal line drive circuit, display device and electronic apparatus
KR20040110621A (ko) 액정표시장치의 구동회로
JP6966887B2 (ja) 出力回路及び表示ドライバ
JP2004163674A (ja) 表示装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees