JP3605829B2 - 電気光学装置の駆動回路、電気光学装置の駆動方法、電気光学装置及びこれを用いた電子機器 - Google Patents
電気光学装置の駆動回路、電気光学装置の駆動方法、電気光学装置及びこれを用いた電子機器 Download PDFInfo
- Publication number
- JP3605829B2 JP3605829B2 JP54260998A JP54260998A JP3605829B2 JP 3605829 B2 JP3605829 B2 JP 3605829B2 JP 54260998 A JP54260998 A JP 54260998A JP 54260998 A JP54260998 A JP 54260998A JP 3605829 B2 JP3605829 B2 JP 3605829B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- electro
- digital
- optical device
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2011—Display of intermediate tones by amplitude modulation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
- G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
技術分野
本発明は、液晶装置等の電気光学装置を駆動する駆動回路及び駆動方法、該電気光学装置及びこれを用いた電子機器の技術分野に関し、特にデジタル画像信号を入力として、DA（Digital to Analog）変換機能及び電気光学装置に対するγ補正機能を有する電気光学装置の駆動回路及び駆動方法、該電気光学装置及びこれを用いた電子機器の技術分野に関する。
背景技術
従来、この種の電気光学装置の一例たる液晶装置を駆動する駆動回路としては、例えば、複数階調のうち任意の階調を示すデジタル画像データが入力され、この階調に対応する駆動電圧を有するアナログ画像データを生成して、液晶装置の信号線に供給するように構成された、所謂デジタル対応の駆動回路がある。このような駆動回路は、デジタル画像データをアナログ画像データに変換するためのデジタル−アナログ変換器（以下、適宜「DAコンバータ」又は「DAC」という）を備えるのが一般的であり、デジタルインターフェースを介して入力されるデジタル画像データをラッチ回路によりラッチした後、スイッチト・キャパシタ型DAコンバータ（以下、適宜「SC−DAC（Switched Capacitor−DAC:スイッチ制御容量型DAC）」）、抵抗ラダー回路等からなるDACにより、アナログ変換を行うように構成されている。
ここで、液晶装置等では、駆動電圧（或いは、液晶印加電圧）の変化に対する光学特性（透過率、光学濃度、輝度等）の変化は、液晶等が有する飽和特性やしきい値特性により一般に非線形となり、所謂γ特性を示す。従って、この種の駆動回路では、デジタル画像データに対しラッチ回路の前段にγ補正を行うγ補正手段が設けられるのが一般的である。
このγ補正手段は、例えば、６ビットのデジタル画像データDAに、RAMやROMに格納されたテーブルを参照してγ補正を施し、これを８ビットのデジタル画像データDB（Ｄγ1,Dγ2,・・・,Dγ８）に変換する。このγ補正手段による処理は、DACの入出力特性、信号線に印加する電圧に対する液晶画素の透過率の特性（液晶印加電圧−透過率特性）を考慮して行われる。なお、液晶画素の透過率特性とは、一対の基板間に挟持された液晶層に印加する電圧に対して、この液晶層を透過して（必要に応じて基板の外側に偏光板が配置されるが、その場合はその偏光板も透過して）得られる光の透過率の変化特性をいう。
他方、前述のSC−DACは、並列配置された複数個の容量要素を含んで構成されている。各容量要素は、例えば、20C、2C、22C、24C、…といったように、バイナリ比を有する。これらの各容量要素を用いて、一対の基準電圧を分圧（チャージシェア）等することにより、画像データDBの階調の変化に応じて変化する駆動電圧を有するアナログ画像データを出力できる。また、このように構成されたSC−DAC等のDACは、液晶装置等の信号線に接続されるが、出力電圧が信号線の寄生容量による影響を受けないようにするため、DACの出力端子と信号線との間には、バッファ回路等が設けられたりする。
以上のように駆動回路により、液晶装置等の各信号線には、デジタル画像データDBに応じた電圧が印加される。
図21中左側のグラフ（Ａ）は、画像データDAの10進値とDACの出力電圧Vcとの関係を示すグラフであり、図21中右側のグラフ（Ｂ）は、液晶画素の透過率SLPと、信号線に印加される電圧VLPの関係を示すグラフ（透過率はlog対数を軸とする）である。また、図21中央において２つのグラフ（Ａ）及び（Ｂ）の間には、８ビットのデジタル画像データDBの２進値が示されている。
図21中右側のグラフ（Ｂ）において、γ補正を行うために８ビットの入力データから得られる28個の８ビットデータのうち、液晶画素の透過率特性を特徴的に表すことができる26個の８ビットデータを選び出してテーブル化しておく。そして、γ補正手段は、６ビットの画像データDAが入力されると、このテーブルにしたがって、８ビットデータDBに変換してDACに出力する。即ち、画像データDAが64階調表現であるため、64階調表現の画像データDAの変化により液晶での透過率の変化比が均一化するように、画像データDBにより表現できる256階調のうちの64階調分を画像データDAにより指定できるように変換するのである。
従って、図21には、６ビット画像データDA及び８ビット画像データDBとDACの出力電圧Vc（VLPと同等）との対応関係が示されている。
発明の開示
しかしながら、前述した従来の駆動回路では、γ補正を行うためには、ラッチ回路の前段にγ補正手段やγ補正用変換テーブルを格納するRAMやROM等が必要となる。従って、これらが、駆動回路の小型化の障害となる。また、前述のSC−DACを用いずに、アンプを多数用いてDACを構成し、これにγ補正機能を持たすことも考えられるが、回路が複雑化する等の問題があり、しかもガラス基板にオペアンプを形成すると、動作特性にバラツキが生じ易くなる。
そこで本発明は、デジタル画像信号に対応しており、比較的簡易且つ小規模な回路構成によりDA変換機能及びγ補正機能（或いはγ補正の補助機能）を有する電気光学装置の駆動回路、該電気光学装置及びこれを用いた電子機器を提供することを技術的課題とする。
本発明の電気光学装置の駆動回路は上述の技術的課題を解決するために、駆動電圧の変化に対する光学特性の変化が非線形である電気光学装置の信号線に対し、2N（但し、Ｎは自然数）個の階調のうち任意の階調に対応する該駆動電圧を有するアナログ画像信号を供給する電気光学装置の駆動回路であって、前記任意の階調を示すＮビットのデジタル画像信号が入力される入力インターフェースと、該入力されたデジタル画像信号が第１番目から第ｍ−１（但し、ｍは自然数且つ１＜ｍ≦2N）番目までの階調を示す場合には、前記デジタル画像信号のビット値に応じて一対の第１基準電圧の範囲内の電圧を発生して、前記デジタル画像信号の階調の変化に対する前記駆動電圧の変化が非線形となるように、前記デジタル画像信号の階調に対応する第１駆動電圧範囲にある前記駆動電圧を生成し、前記デジタル画像信号が第ｍ番目から第2N番目までの階調を示す場合には、前記デジタル画像信号のビット値に応じて一対の第２基準電圧の範囲内の電圧を発生して、前記デジタル画像信号の階調の変化に対する前記駆動電圧の変化が非線形となるように、前記デジタル画像信号の階調に対応すると共に前記第１駆動電圧範囲と隣り合う第２駆動電圧範囲にある前記駆動電圧を生成し、該生成された駆動電圧を有する前記アナログ画像信号を前記信号線に供給するデジタル−アナログ変換器とを備えたことを特徴とする。
また、本発明の電気光学装置の駆動方法は、駆動電圧の変化に対する光学特性の変化が非線形である電気光学装置の信号線に対し、2N（但し、Ｎは自然数）個の階調のうち任意の階調に対応する該駆動電圧を有するアナログ画像信号を供給するデジタル−アナログ変換器を有する電気光学装置の駆動方法であって、
前記任意の階調を示すＮビットのデジタル画像信号を前記デジタル−アナログ変換器に入力し、
該入力されたデジタル画像信号が第１番目から第ｍ−１（但し、ｍは自然数且つ１＜ｍ≦2N）番目までの階調を示す場合には、前記デジタル画像信号のビット値に応じて一対の第１基準電圧の範囲内の電圧を発生して、前記デジタル画像信号の階調の変化に対する前記駆動電圧の変化が非線形となるように、前記デジタル画像信号の階調に対応する第１駆動電圧範囲にある前記駆動電圧を、前記デジタル−アナログ変換器により生成し、
該入力されたデジタル画像信号が第ｍ番目から第2N番目までの階調を示す場合には、前記デジタル画像信号のビット値に応じて一対の第２基準電圧の範囲内の電圧を発生して、前記デジタル画像信号の階調の変化に対する前記駆動電圧の変化が非線形となるように、前記前記デジタル画像信号の階調に対応すると共に前記第１駆動電圧範囲と隣り合う第２駆動電圧範囲にある前記駆動電圧を、前記デジタル−アナログ変換器により生成し、
該生成された駆動電圧を有する前記アナログ画像信号を前記信号線に供給することを特徴とする。
本発明の電気光学装置の駆動回路及び駆動方法によれば、先ず、入力インターフェースを介して、任意の階調を示すＮビットのデジタル画像信号が入力される。すると、該入力されたデジタル画像信号が第１番目から第ｍ−１番目までの階調を示す場合には、デジタル−アナログ変換器により、デジタル画像信号のビット値に応じて、一対の第１基準電圧の範囲内の電圧が選択的に発生され、第１駆動電圧範囲にある駆動電圧が生成される。他方、デジタル画像信号が第ｍ番目から第2N番目までの階調を示す場合には、デジタル−アナログ変換器により、デジタル画像信号のビット値に応じて、一対の第２基準電圧の範囲内の電圧が選択的に発生され、第２駆動電圧範囲にある前記駆動電圧が生成される。そして、このように生成された駆動電圧を有するアナログ画像信号が信号線に供給されて、電気光学装置は駆動される。このとき、電気光学装置における駆動電圧の変化に対する光学特性の変化は、非線形であるが、デジタル−アナログ変換器におけるデジタル画像信号の階調の変化に対する駆動電圧の変化も、非線形とされている。
ここで一般に、基準電圧を分圧するデジタル−アナログ変換器における階調（入力）の変化に対する駆動電圧（出力）の変化は、階調が低ければほぼ線形（リニア）となるが、出力側にある信号線の寄生容量に起因して、階調が高くなると飽和傾向を示し、例えば、漸近線状の非線形を示す。他方で、電気光学装置における駆動電圧（入力）に対する光学特性（出力）の変化は、電気光学素子が一般に有する飽和特性、しきい値特性等に起因して、変曲点を中央付近に有するＳ字状の非線形性を示す場合がある。例えば、液晶装置であれば、液晶画素における印加電圧に対する透過率（光学特性の一例）の変化は、最大及び最小印加電圧に各々近い領域において飽和特性を示すために、変曲点を中央電圧付近に有するＳ字状の非線形性を示す。
従って仮に、デジタル−アナログ変換器において単一の基準電圧を分圧する場合に、駆動電圧の非線形性（例えば、漸近線状の非線形性）を利用して、電気光学装置における光学特性の非線形性（例えば、変曲点を中央付近に有するＳ字状の非線形性）を補正することは、両者の非線形性の非類似性により困難である。しかしながら、本発明では、第１基準電圧の範囲内の電圧を発生して得られる第１駆動電圧範囲における駆動電圧の非線形性と、第２基準電圧の範囲内の電圧を発生して得られる第２駆動電圧範囲における駆動電圧の非線形性とを組み合わせることにより、第１及び第２駆動電圧範囲の全範囲を通じての駆動電圧の非線形性を、光学特性の非線形性に多少なりとも類似させる（即ち、両者の非線形性に多少なりとも同じような変化傾向を持たせる）ことが可能となる。そして特に、一対の第１基準電圧の極性と一対の第２基準電圧の極性とがデジタル−アナログ変換器に対して逆になるように電圧設定をすれば、階調に対する駆動電圧をこの第１及び第２駆動電圧範囲の境界で変曲させることも可能となる。
以上の結果、デジタル画像信号を入力として電気光学装置を駆動可能であり、電気光学装置の光学特性の非線形性を、当該デジタル−アナログ変換器の駆動電圧の非線形性を利用して、これらの非線形性の類似の度合いに応じて補正することが可能となる。即ち、電気光学装置に対するγ補正を当該デジタル−アナログ変換器により行うことが可能となる。
尚、このように本発明によれば、従来の場合のようにデジタル−アナログ変換器の前段にγ補正手段を別途設ける必要性はないが、このようなγ補正手段を別途設けて、第１段階のγ補正を行うようにし、上述した本発明のデジタル−アナログ変換器により第２段階のγ補正を行うようにしてもよい。この際、これら二つの段階の一方の段階で粗い精度のγ補正を行い、他方の段階で密な精度のγ補正を行うようにしてもよい。
上述した本発明の駆動回路の一つの態様では、階調の変化に対応する前記駆動電圧の変化が前記第１及び第２駆動電圧範囲の間に変曲点を持つように、前記デジタル−アナログ変換器に供給される前記一対の第１基準電圧の電極極性と前記一対の第２基準電圧の電圧極性が互いに反転されてなる。
この態様によれば、電気光学装置における光学特性は、第１及び第２駆動電圧範囲の間に変曲点を持つＳ字状の非線形性を示す。これに対して、デジタル−アナログ変換器には、基準電圧の電圧極性が相互に逆である第１及び第２基準電圧を供給するので、デジタル−アナログ変換器における駆動電圧も、第１及び第２駆動電圧範囲の間に変曲点を持つＳ字状の非線形性を示す。更に、光学特性のＳ字状の非線形変化に対応する変化傾向を持つので、第１及び第２駆動電圧範囲の全範囲を通じての駆動電圧の非線形性を利用して、電気光学装置の光学特性の非線形性を、高度に補正することが可能となる。
上述した本発明の駆動回路の他の態様では、前記ｍの値が2N-1に等しく、前記デジタル−アナログ変換器には、前記デジタル画像信号の最上位ビットの値に応じて前記デジタル画像信号の下位Ｎ−１ビットが選択的にそのまま又は反転して入力され、前記デジタル−アナログ変換器は、前記下位Ｎ−１ビットがそのまま入力される場合には、前記第１基準電圧の範囲内の電圧を発生し、前記下位Ｎ−１ビットが反転して入力される場合には、前記第２基準電圧の範囲内の電圧を発生する。
この態様によれば、ｍの値が2N-1に等しい。即ち、2N個の階調の前半又は後半の半分が、第１駆動電圧範囲にある駆動電圧に対応し、残りの半分が、第２駆動電圧範囲にある駆動電圧に対応する。ここで、デジタル−アナログ変換器には、デジタル画像信号の最上位ビットの２値に応じて（即ち、“0"であるか“1"であるかに応じて）、デジタル画像信号の下位Ｎ−１ビットが選択的にそのまま又は反転して入力される。そして、下位Ｎ−１ビットがそのまま入力される場合には、デジタル−アナログ変換器により、第１基準電圧の範囲内の電圧が発生されて、第１駆動電圧範囲にある駆動電圧が生成される。他方、下位Ｎ−１ビットが反転して入力される場合には、デジタル−アナログ変換器により、第２基準電圧の範囲内の電圧が発生されて、第２駆動電圧範囲にある駆動電圧が生成される。従って、デジタル−アナログ変換器としてＮ−１ビットのデジタル−アナログ変換器が一個あるだけで、Ｎビットのデジタル画像信号を変換できるので、装置構成上極めて有利である。
この態様では、前記インターフェースと前記デジタル−アナログ変換器との間に、前記最上位ビットの値に応じて前記下位Ｎ−１ビットを選択的に反転する選択的反転回路を更に備えてもよい。
このように構成すれば、インターフェースを介してデジタル画像信号が入力されると、選択的反転回路により、最上位ビットの値に応じて下位Ｎ−１ビットが選択的に反転される。そして、この選択的に反転された下位Ｎ−１ビットが、デジタル−アナログ変換器に入力されて、第１又は第２基準電圧の範囲内の電圧が発生され、第１又は第２駆動電圧範囲にある駆動電圧が生成される。
上述した本発明の駆動回路の他の態様では、前記デジタル画像信号の最上位ビットの値に応じて、前記デジタル−アナログ変換器に前記第１及び第２基準電圧のいずれか一方を選択的に供給する選択的電圧供給回路を更に備える。
この態様によれば、デジタル画像信号の最上位ビットの値に応じて、選択的電圧供給回路により、第１又は第２基準電圧がデジタル−アナログ変換器に、選択的に供給される。そして、デジタル−アナログ変換器によりこの選択的に供給された第１又は第２基準電圧の範囲内の電圧が発生されて、第１又は第２駆動電圧範囲にある駆動電圧が生成される。従って、第１基準電圧の範囲内の電圧を選択的に発生するデジタル−アナログ変換器部分と第２基準電圧の範囲内の電圧を選択的に発生するデジタル−アナログ変換器部分とは共通化できるので、装置構成上有利である。
上述した本発明の駆動回路の他の態様では、前記デジタル−アナログ変換器は、前記第１及び第２基準電圧の範囲内の電圧を各々、複数のコンデンサへの充電ににより発生するスイッチト・キャパシタ型デジタル−アナログ変換器を備える。
この態様によれば、スイッチト・キャパシタ型デジタル−アナログ変換器の複数のコンデンサにより、第１及び第２基準電圧の範囲内の電圧が発生される。従って、比較的簡単な構成を用いて比較的確実且つ精度良く電圧選択による駆動電圧の生成が可能となる。
この態様では、前記第１基準電圧は、前記第１駆動電圧範囲の電圧を選択的に発生可能な一対の電圧からなり、前記第２基準電圧は、前記第２駆動電圧範囲の電圧を選択的に発生可能な一対の電圧からなってもよい。
このように構成すれば、スイッチト・キャパシタ型デジタル−アナログ変換器の複数のコンデンサにより、一対の第１基準電圧の範囲内の電圧が発生されて、第１駆動電圧範囲にある離散的な駆動電圧が得られる。他方、一対の第２基準電圧の範囲内の電圧が発生されて、第２駆動電圧範囲にある離散的な駆動電圧が得られる。従って、これら一対の第１基準電圧及び一対の第２基準電圧の設定に応じて、所望の第１及び第２駆動電圧範囲を得ることができ、これらの範囲の間を狭くすることも可能となる。
この場合更に、前記ｍの値が2N-1に等しく、前記スイッチト・キャパシタ型デジタル−アナログ変換器には、前記デジタル画像信号の最上位ビットの値に応じて前記デジタル画像信号の下位Ｎ−１ビットが選択的にそのまま又は反転して入力され、前記スイッチト・キャパシタ型デジタル−アナログ変換器は、前記下位Ｎ−１ビットがそのまま入力される場合には、前記第１基準電圧の範囲内の電圧を発生し、前記下位Ｎ−１ビットが反転して入力される場合には、前記第２基準電圧の範囲内の電圧を発生するように構成してもよい。
このように構成すれば、ｍの値が2N-1に等しく、2N個の階調の前半又は後半の半分が、第１駆動電圧範囲にある駆動電圧に対応し、残りの半分が、第２駆動電圧範囲にある駆動電圧に対応する。ここで、スイッチト・キャパシタ型デジタル−アナログ変換器には、デジタル画像信号の最上位ビットの値に応じて、デジタル画像信号の下位Ｎ−１ビットが選択的にそのまま又は反転して入力される。そして、下位Ｎ−１ビットがそのまま入力される場合には、スイッチト・キャパシタ型デジタル−アナログ変換器により、第１基準電圧の範囲内の電圧が発生されて、第１駆動電圧範囲にある駆動電圧が生成される。他方、下位Ｎ−１ビットが反転して入力される場合には、スイッチト・キャパシタ型デジタル−アナログ変換器により、第２基準電圧の範囲内の電圧が発生されて、第２駆動電圧範囲にある駆動電圧が生成される。従って、SC−DACとしてＮ−１ビットのスイッチト・キャパシタ型デジタル−アナログ変換器が一個あるだけで、Ｎビットのデジタル画像信号を変換できるので、装置構成上極めて有利である。
この場合更に、前記スイッチト・キャパシタ型デジタル−アナログ変換器は、一対の対向電極を各々有し、前記最上位ビットの２値に応じて選択的に前記一対の第１基準電圧のうちの一方又は前記一対の第２基準電圧のうちの一方が、前記一対の対向電極の一方に対し各々印加される第１〜第Ｎ−１の容量要素と、該第１〜第Ｎ−１の容量要素の各々における前記一対の対向電極間を短絡して充電電荷を放電させる容量要素リセット回路と、前記信号線の電圧を、前記最上位ビットの２値に応じて選択的に前記一対の第１基準電圧のうちの他方又は前記一対の第２基準電圧のうちの他方に、リセットするための信号線電位リセット回路と、前記容量要素リセット回路による放電及び前記信号線電位リセット回路によるリセットの後に、前記下位Ｎ−１ビットの値に各々応じて前記第１〜第Ｎ−１の容量要素を前記信号線に選択的に各々接続する第１〜第Ｎ−１のスイッチを含む選択スイッチ回路とを備えてもよい。
このように構成すれば、第１〜第Ｎ−１の容量要素の各々において、一対の対向電極の一方に対し、最上位ビットの２値に応じて、選択的に一対の第１基準電圧のうちの一方が各々印加されるか、又は一対の第２基準電圧のうちの一方が各々印加される。ここで先ず、容量要素リセット回路により、第１〜第Ｎ−１の容量要素の各々において、一対の対向電極間が短絡され、充電電荷が放電させる。他方、信号線電位リセット回路により、信号線の電圧は、最上位ビットの２値に応じて、選択的に一対の第１基準電圧のうちの他方にリセットされるか、又は一対の第２基準電圧のうちの他方にリセットされる。その後、下位Ｎ−１ビットの値に各々応じて、選択スイッチ回路の第１〜第Ｎ−１のスイッチにより、第１〜第Ｎ−１の容量要素が信号線に選択的に各々接続される。この結果、各容量要素に充電された電圧（正又は負の電圧）が、デジタル画像信号の示す階調に応じて信号線に対し、駆動電圧として印加される。従って、比較的簡単な構成を用いて比較的確実且つ精度良く基準電圧内で電圧選択した駆動電圧の生成が可能となる。
特に、この場合、スイッチト・キャパシタ型デジタル−アナログ変換器を構成する各容量要素が信号線に直接接続され、信号線の寄生容量を充電するのに最低限必要な電荷を各容量要素から直接供給すれば足りるので、当該デジタル−アナログ変換器や駆動回路における消費電力を低減する上で大変有利である。特に、従来のように、信号線の寄生容量に起因する駆動電圧の非線形性を補正するために、スイッチト・キャパシタ型デジタル−アナログ変換器の出力端子と信号線との間にバッファ回路等を介在する場合と比べると、消費電力を大幅に低減できる。
この場合更に、前記第１〜第Ｎ−１の容量要素の容量を、Ｃ×2i-1（C:所定の単位容量、ｉ＝１、２、…、Ｎ−１）としてもよい。
このように構成すれば、選択的に電圧発生して得られる駆動電圧を所定間隔で変化させることができ、電気光学装置における光学特性を所定間隔で変化させることができる。従って、全階調領域を通じて安定した多階調表示が得られる。
上述した本発明の駆動回路の他の態様では、第ｍ−１番目の階調に対応する前記駆動電圧と第ｍ番目の階調に対応する前記駆動電圧との差が所定値よりも小さくなるように、前記第１及び第２基準電圧の値が設定されている。
この態様によれば、第ｍ−１番目の階調に対応する駆動電圧、即ち第１駆動電圧範囲にあり且つ最も第２駆動電圧範囲に近い駆動電圧と、第ｍ番目の階調に対応する駆動電圧、即ち第２駆動電圧範囲にあり且つ最も第１駆動電圧範囲に近い駆動電圧との差が所定値よりも小さい。従って、この所定値を予め実験的に定めた、例えば人間が認識できない程度の階調差に対応する値として設定すれば、第１及び第２駆動電圧範囲の間（即ち、両範囲の境界）で階調が実用上不連続に変化してしまうような事態を未然に防げる。
この態様では、前記電気光学装置が第ｍ−１番目の階調に対応する前記駆動電圧により駆動される場合と第ｍ番目の階調に対応する前記駆動電圧により駆動される場合との前記光学特性の比が、前記光学特性の変動範囲を（2N−１）等分した一階調分となるように前記第１及び第２基準電圧の値が設定されてもよい。
このように構成すれば、第１及び第２駆動電圧範囲の境界の前後においても、選択的に電圧発生して得られる駆動電圧を所定間隔で変化させられ、電気光学装置における光学特性を所定間隔で変化させられる。従って、この境界に対応する階調領域も含めて全階調領域を通じて非常に安定した多階調表示が得られる。
上述した本発明の駆動回路の他の態様では、前記デジタル−アナログ変換器は、前記第１及び第２基準電圧を各々、直列接続された複数の抵抗器により分圧する抵抗ラダーを備える。
この態様によれば、抵抗ラダーの複数の抵抗器により、第１及び第２基準電圧の範囲内の電圧が分圧されて発生される。従って、比較的簡単な構成を用いて比較的確実且つ精度良く分圧による駆動電圧の生成が可能となる。
この態様では、前記デジタル画像信号の最上位ビットの値に応じて、前記デジタル−アナログ変換器に前記第１及び第２基準電圧のいずれか一方を選択的に供給する選択的電圧供給回路を更に備えてもよく、前記デジタル−アナログ変換器は、前記デジタル画像信号の下位Ｎ−１ビットをデコードして2N-1個の出力端子からデコード信号を出力するデコーダと、前記複数の抵抗器の間から各々引き出された複数のタップに一方の端子が各々接続されると共に前記信号線に他方の端子が各々接続されており、前記2N-1個の出力端子から出力されるデコード信号により各々動作する2N-1個のスイッチを更に備えてもよい。
この場合には、選択的電圧供給回路により、デジタル画像信号の最上位ビットの２値に応じて、デジタル−アナログ変換器に第１及び第２基準電圧のいずれか一方が選択的に供給される。すると、デジタル−アナログ変換器においては、デコーダにより、デジタル画像信号の下位Ｎ−１ビットがデコードされ、2N-1個の出力端子から２値のデコード信号が各々出力される。次に、複数の抵抗器の間から各々引き出された複数のタップと信号線との間に各々接続された2N-1個のスイッチが、2N-1個の出力端子から出力されるデコード信号により各々動作されると、デジタル画像信号の示す階調に応じて、第１及び第２基準電圧が分圧される。この結果、各抵抗器により分圧された電圧が、デジタル画像信号の示す階調に応じて信号線に対し、駆動電圧として印加される。従って、比較的簡単な構成を用いて比較的確実且つ精度良く分圧による駆動電圧の生成が可能となる。
特に、このように抵抗ラダーにより分圧すると、第１及び第２駆動電圧範囲の間（境界）を介して、階調の変化に対して駆動電圧の変化が逆向きになってしまう可能性が無いので有利である。
上述した本発明の駆動回路の他の態様では、前記信号線に、前記信号線の寄生容量以外の所定容量が付加されている。
この態様によれば、前述のように基準電圧の範囲内の電圧を発生するデジタル−アナログ変換器における階調（入力）の変化に対する駆動電圧（出力）の変化は、出力側にある信号線の寄生容量に起因して、例えば、漸近線状の非線形を示すので、このように所定容量を付加することにより、駆動電圧の非線形性を所望の或いは所望に多少なりとも近いものにできる。尚、このように所望の非線形性を得るための所定容量の具体的な値は、実験、シミュレーション等により設定すればよい。従って、選択的な電圧発生を２種類の基準電圧（即ち、第１及び第２基準電圧）に基づいて行うことに加えて、信号線の付加容量を調整することにより、第１及び第２駆動電圧範囲における駆動電圧の非線形性を、光学特性の非線形性により類似させることが可能となる。この結果、より類似する駆動電圧の非線形性を利用して、光学特性の非線形性を補正することが可能となる。
上述した本発明の駆動回路の他の態様では、前記電気光学装置は、一対の基板間に液晶が挟持されてなる液晶装置であり、当該駆動回路は、該一対の基板の一方上に形成されている。
この態様によれば、デジタル画像信号を直接入力することができ、比較的簡単な構成を用いて且つ比較的低消費電力で液晶装置における階調表示を可能ならしめると共に液晶装置のγ補正を行うことができる。
この態様では、前記第１及び第２基準電圧の各々は、所定の基準電位に対する電圧極性を水平走査期間毎に反転して前記デジタル−アナログ変換器へ供給されてもよい。
このように構成すれば、第１基準電圧と第２基準電圧の各々の電圧極性を、水平走査期間毎に切り替えて供給することにより、当該液晶装置を、走査線毎に駆動電圧を反転する走査線反転駆動（所謂1H反転駆動）方式や画素反転駆動（所謂ドット反転駆動）方式で駆動でき、表示画面におけるフリッカの防止や直流電圧印加による液晶の劣化の防止等を図れる。この場合の極性反転の基準となる所定の電位は、駆動回路から供給される駆動電圧が印加される液晶画素の電極と液晶層を挟んで対向する他方の電極に印加される対向電位にほぼ等しい。但し、トランジスタや非線型素子などのスイッチング素子を介して液晶画素に電圧印加する構成の場合は、スイッチング素子の寄生容量等による印加電圧の降下を考慮して、上記所定の電位は対向電位に対してバイアスが付与される。
本発明の電気光学装置は上述の技術的課題を解決するために、上述した本発明の駆動回路を備えたことを特徴とする。
本発明の電気光学装置によれば、上述した本発明の駆動回路を備えたので、デジタル画像信号を直接入力することができ、比較的簡単な構成を用いて且つ比較的低消費電力で高品位の階調表示が行える電気光学装置を実現できる。
本発明の電子機器は上述の技術的課題を解決するために、上述した本発明の電気光学装置を備えたことを特徴とする。
本発明の電子機器によれば、上述した本発明の電気光学装置を備えたので、比較的簡単な構成を持ち、且つ比較的低消費電力であり、高品位の階調表示が行える各種の電子機器を実現できる。
【図面の簡単な説明】
図１は、本発明によるSC−DACを用いた駆動回路の実施例を示す回路図である。
図２は、透過率の最小値及び最大値に対応する２電圧を求める方法を示す液晶画素の透過率特性曲線から求める方法を示す図である。
図３（Ａ）は、基準電圧を変化させた場合のDACの出力特性が変化する様子を示す図である。
図３（Ｂ）は、容量要素の総合容量を変化させたときのDACの出力特性が変化する様子を示す図である。
図４は、図１の駆動回路において、DACの入出力特性の変化の様子を示す図であり、左側のグラフ（Ａ）は、画像データに対するDACの出力電圧を示し、右側のグラフ（Ｂ）は液晶画素の透過率に対する液晶画素電極に印加される電圧を示す。
図５は、３つの場合（ケースＩ〜III）についての液晶画素の透過率と液晶画素電極に印加される電圧との関係を示すグラフである。
図６は、第１実施例の詳細構成を示す回路図である。
図７は、図６の実施例の動作を説明するためのタイミング図である。
図８は、本発明による抵抗ラダー型DACを用いた駆動回路の第２実施例を示す回路図である。
図９（Ａ）は、本発明による液晶装置の一実施例の平面図である。
図９（Ｂ）は、図９（Ａ）の液晶装置の横断面図である。
図９（Ｃ）は、図９（Ａ）の液晶装置の縦断面図である。
図10は、図９の液晶装置の回路図である。
図11は、図９に示した液晶装置の製造プロセスの第１プロセスの説明図である。
図12は、図９に示した液晶装置の製造プロセスの第２プロセスの説明図である。
図13は、図９に示した液晶装置の製造プロセスの第３プロセスの説明図である。
図14は、図９に示した液晶装置の製造プロセスの第４プロセスの説明図である。
図15は、図９に示した液晶装置の製造プロセスの第５プロセスの説明図である。
図16は、図９に示した液晶装置の製造プロセスの第６プロセスの説明図である。
図17は、図９に示した液晶装置の製造プロセスの第７プロセスの説明図である。
図18は、本発明による液晶装置の他の実施例の分解説明図である。
図19は、本発明による電子機器の一実施例（携帯型コンピュータ）を示す説明図である。
図20は、本発明による電子機器の他の実施例（プロジェクタ）を示す説明図である。
図21は、従来の駆動回路に用いられるDACの入力特性を示す図であり、左側のグラフ（Ａ）は、画像データに対するDACの出力電圧を示し、右側のグラフ（Ｂ）は液晶画素の透過率に対する液晶画素電極に印加される電圧を示す。
発明を実施するための最良の形態
以下、本発明を実施するための最良の形態について実施例毎に順に図面に基づいて説明する。
（第１の実施例）
図１は、電気光学装置の一例たる液晶装置がノーマリーホワイトモードで駆動される場合の、本発明による該液晶装置の駆動回路の実施例の回路図である。図１において、駆動回路は、６ビットのデジタル画像処理用のもので、シフトレジスタ21と、第１ラッチ回路221と第２ラッチ回路222とからなるラッチ装置22と、その後段に設けられたデータ変換回路23と、その後段に設けられたDAC3と、選択回路４とを備えて構成されている。
駆動回路の外部に設けられたコントローラ200は、６ビットの画像データDA（D1,D2,・・・,D6）を並列に駆動回路に送出する。画像データDAは、26階調のうち任意の階調を示すデジタル画像データである。ラッチ装置22は、デジタルインターフェースの一例を構成しており、第１ラッチ回路221は、ビットD1,D2,・・・,D6を、シフトレジスタ21からのクロックCLで取り込み、タイミングLPで第２ラッチ回路222に送出する。第２ラッチ回路222は、蓄積されたデータをデータ変換回路23に送出する。
図１においては、液晶装置のデータ信号線の一本にデータ信号電圧を供給する駆動回路の単位回路を示している。実際には、シフトレジスタ21は、液晶装置にデータ信号線の数分の出力を供給する段数分必要であり、ラッチ装置22も、データ信号線分必要である。コントローラ200からは、６ビット画像データが並列に水平画素分だけ送出されるので、その送出タイミングに合わせてシフトレジスタ21から順次出力がなされ、そのシフトレジスタ21の各出力を受けて、各データ信号線に関連する駆動回路単位の第１ラッチ回路221が６ビット画像データを並列に同時にラッチしていく。水平画素分の画像データが第１ラッチ回路221にラッチされた後、ラッチパルスLPにより、一ライン分の画像データが第１ラッチ回路221から第２ラッチ回路に一括に同時にラッチされる。第２ラッチ回路222が一ライン分の画像データをラッチした時点から、DAC3でのDA変換が開始される。また、第２ラッチ回路222に一ライン分の画像データがラッチされると、次のラインの水平画素分の画像データがコントローラ200から順次送出され、先程と同様にシフトレジスタ21からの出力を受けて第１ラッチ回路221が順次ラッチを続ける。
ラッチパルスLPにより、１画素分が６ビット画像データからなる一水平画素分の画像データが第２ラッチ回路222にラッチされ、この画像データは一水平画素分が同時に各駆動回路単位のデータ変換回路23に送出される。
本実施例では、データ変換回路23は、６ビットの画像データDAの最上位ビットD6の値が“0"のときは、画像データDAの残りの下位ビットD1〜D5をそのままDAC3に送出するが、最上位ビットD6の値が“1"のときには、ビットD1〜D5を反転させてDAC3に送出する。なお、本明細書では、データ変換回路23がDAC3に送出する画像データ（即ち、下位ビットD1〜D5又はその反転ビットからなるデータ）を、DBで示すと共に、ビットD1〜D5の反転ビットには、＊を付けて、D1＊〜D5＊のように記載するものとする。
DAC3は、いわゆるSC−DACであり、複数のトランジスタスイッチ・容量により構成される。第１〜第５の５個の容量要素311〜315は、並列に配置されている。また、DAC3の出力信号線39には、信号線容量310として示す容量C0が寄生している。出力信号線39は、ビット選択スイッチ回路34を構成する各ビット選択スイッチ341〜345を介して、容量要素311〜315に接続される。さらに、DAC3は、容量要素リセット装置32と、信号線電位リセット装置33を含んでいる。容量要素リセット装置32は、５つのスイッチ321〜325により構成されている。各スイッチ321〜325は、それぞれ各容量要素311〜315の端子間に設けられ、同時にオン状態となることにより容量要素311〜315の充電電荷を放電することができる。また、信号線電位リセット装置33は、後述する選択回路41の接続端子b3と出力信号信号線39を選択的に接続又は非接続とするスイッチ331により構成されている。スイッチ331がオン状態となることで、出力信号線39の電位を、後述する基準電圧Vb1,Vb2の何れかでリセットすることができる。
なお、図１において、信号線容量310は出力信号線39に寄生する容量であり、その信号線と反対側の端子電位（共通電位）はV0で示してある。この信号線39は、液晶装置のデータ信号線として画素エリアに向かって配線される。信号線容量310は、前述したように、出力信号線39及びこれに繋がる画素エリアのデータ信号線に寄生する容量である。これらの信号線は液晶を挟んで対向する対向基板の電極との間に容量が形成されると共に、アクティブマトリクス型液晶パネルの場合の画素エリアにおいてはデータ信号線と走査信号線が交差したり、画素電極が隣接したりするので、データ信号線と走査信号線や画素電極との間でも寄生容量が形成される。また、後述のようにDAC3の出力特性曲線を調整するために画素エリアの周囲において出力出力線39の配線幅を広げて、液晶を挟んで対向する基板の電極間で意図的に容量を形成するようにしてもよい。信号線容量C0はそのような寄生する総容量である。また図中では、信号線容量310の他端の電位を対向する基板の電極電位（共通電極電位）として記載してあるが、これは出力信号線39と対向する共通電極との容量値が最も大きい場合に、容量の他端の電位として最も寄与度の大きい電位として記載してある。この電位は共通電極電位に限られるものではなく、基準電圧Vb1、Vb2との関係において、信号線容量C0に電荷の充電ができる電位であれば、他の電位との間に容量を形成して、その電位を他端の電位としても構わない。
DAC3は、第１と第２の基準電圧入力端子ａとｂとを持ち、第１の基準電圧入力端子ａには、選択回路41の出力端子（接続端子a3）が接続され、第２の基準電圧入力端子ｂには、選択回路42の出力端子（接続端子b3）が接続されている。
選択回路41,42は、入力端子として、それぞれ２つの端子a1,a2、b1,b2を持つ。選択回路41の入力端子a1,a2には、電圧Va1,Va2が入力されており、選択回路41のスイッチ420は入力データDAの最上位ビットD6（図１中、MSBで示す）の値が“0"のときは、接続端子a3をa1に接続し、最上位D6の値が“1"のときは、接続端子a3を入力端子a2に接続する。
また、選択回路42の入力端子b1,b2には、電圧Vb1,Vb2が入力されており、スイッチ430は入力データDAの最上位ビットD6の値が“0"のときは、接続端子b3を入力端子b1に接続し、最上位D6の値が“1"のときは、接続端子b3をb2に接続する。
このように本実施例では、一対の第１基準電圧が電圧Va1とVb1とからなり、一対の第２基準電圧が電圧Va2とVb2とからなる。
ビット選択スイッチ回路34は、各容量要素311〜315の各々と出力信号線39とを選択的に接続又は非接続とするためのスイッチ341〜345からなるもので、データ変換回路23からの非反転信号D1〜D5または反転信号D1＊〜D5＊の値に応じてオン・オフ状態となる。容量要素311〜315の容量は、バイナリ比により設定され、それぞれＣ、２×Ｃ、４×Ｃ、８×Ｃ、16×Ｃであり、容量要素311〜315の並列接続の総合容量CTは、31×Ｃである。一般式では、容量要素311〜315の容量は、Ｃ×2j-1（但し、Ｃは、所定の単位容量、ｊ＝1,2,・・・,N−１）となる。
次に、本実施例の駆動回路において、２組の基準電圧Va1とVb1、及びVa2とVb2の各値の決定方法について説明する。なお、本実施例では、Va1＞Vb1、Va2＜Vb2であるものとする。
まず、図２に示すような、横軸に画素の液晶に対する印加電圧VLP、縦軸に画素の透過率SLPをとって示す液晶画素の透過率特性Ｙから、透過率変動範囲Ｔを決定し、この透過率の最小値及び最大値に対応する２つの電圧を、液晶画素の透過率特性曲線から求めておく。ここでは、これらの２つの電圧をVa1,Va2（Va1＞Va2）とする。
本実施例ではノーマリーホワイトモードで液晶を駆動するので、透過率が最大となる場合には、画像データDAは「000000」である。このとき、図１に示したDAC3のデータ入力端子DT1〜DT5には、画像データDAの下位５ビットD1〜D5（「00000」）がそのまま入力される。従って、ビット選択スイッチ341〜345は、全てオフ状態とされる。また、画像データDAの最上位ビットが“0"であることから、選択回路42のスイッチ430はb3をb1に接続しており、DAC3の基準電圧入力端子ｂにはVb1が現れている。したがって、出力信号線39には、Vb1が現れる。
一方、透過率が最小となる場合には、画像データDAは「111111」である。このとき、DAC3のデータ入力端子には、反転ビットD1＊〜D5＊「00000」が入力される。従って、この場合にもビット選択スイッチ341〜345は、全てオフ状態とされる。また、画像データDAの最上位ビットが“1"であることから、選択回路42のスイッチ430はb3をb2に接続しており、DAC3の基準電圧入力端子ｂにはVb2が現れる。以上から、透過率変動範囲Ｔの透過率の最大値に相当するDAC3の出力はVb1であり、透過率の最小値に相当するDAC3の出力は、Vb2である。
また、画像データDAを「011111」とした場合、即ち、画像データDAの値を10進法値の2N-1−１とした場合、図１に示したDAC3のデータ入力端子には、下位ビットD1〜D5「11111」がそのまま入力される。ここで先ず、画像データDAの最上位ビットが“0"であることから、選択回路41のスイッチ420は端子a3を端子a1に接続しており、DAC3の基準電圧入力端子ａにはVa1が現れる。また、選択回路42のスイッチ430は端子b3を端子b1に接続しており、DAC3の基準電圧入力端子ｂにはVb1が現れる。次に、一方で、信号線電位リセット装置33のスイッチ331を一旦オンにした後にオフにして、信号線39の電位を信号線電位をVb1にリセットする。他方で、容量要素リセット装置32の５つのスイッチ321〜325を一旦全てオンにした後に全てオフにして、各々の容量要素の両端子の電圧をVa1にリセットする。この状態で、ビット選択スイッチ34を選択的にオンにする（この場合、ビットD1〜D5が「11111」であるから、ビット選択スイッチ341〜345を全てオンにする）と、出力信号線39には、
V1＝Va1＋｛（Vb1−Va1）×31C/（C0＋31C）｝・・・（１）
が現れる。
更にまた、画像データDAを「100000」とした場合、即ち、画像データDAの値を10進法値の2N-1とした場合、図１に示したDAC3のデータ入力端子には、反転ビットD1＊〜D5＊「11111」が入力される。ここで先ず、画像データDAの最上位ビットが“1"であることから、選択回路41のスイッチ420は端子a3を端子a2に接続しており、DAC3の基準電圧入力端子ａにはVa2が現れる。また、選択回路42のスイッチ430は端子b3を端子b2に接続しており、DAC3の基準電圧入力端子ｂにはVb2が現れる。次に、一方で、信号線電位リセット装置33のスイッチ331を一旦オンにした後にオフにして、信号線39の電位を信号線電位をVb2にリセットする。他方で、容量要素リセット装置32の５つのスイッチ321〜325を一旦全てオンにした後に全てオフにして、各々の容量要素の両端子の電圧をVa2にリセットする。この状態で、ビット選択スイッチ34を選択的にオンにする（この場合、ビットD1〜D5が「11111」であるから、ビット選択スイッチ341〜345を全てオンにする）と、出力信号線39には、
V2＝Va2＋｛（Vb2−Va2）×31C/（C0＋31C）｝・・・（２）
が現れる。
したがって、図２に示すように、ΔＶ＝V2−V1の値を適当に選ぶことにより、画像データDAが「011111」のときに出力信号線39に現れる電圧（DAC3の出力電圧）により生じる液晶画素の透過率と、画像データDAが「100000」のときに出力信号線39に現れる電圧により生じる液晶画素の透過率と差を、透過率変動範囲Ｔの一階調分（log対数軸における一階調分）に選ぶことができる。
また、「011111」〜「100000」にかけて階調が反転しないための条件は、ΔＶ＞０、すなわち、
（31C/CT）×（Va1−Va2）＜Vb2−Vb1
となる。
なお、一般的には、
ΣCi/CT×（Va1−Va2）＜Vb2−Vb1
（ただし、Σの演算は、ｉ＝１からｉ＝Ｎ−１について行う）
となる。なお、上記不等号式は、画素の液晶を交流駆動する際に、駆動回路から正極性の電圧を出力信号線39に出力する場合に成立する。従って、負極性の電圧を出力する場合には、上記不等号式の全ての不等号が逆になることに注意されたい。
上記（１），（２）式から明らかなように、Vb1−Vb2及びVa2−Va1が一定であれば、ΔＶの値は変動しない。したがって、たとえば、Vb1及びVb2を固定値として、かつVa2−Va1を一定値として、Va2及びVa1の値を正または負の方向にシフトさせれば、画像データDAに対するDAC3の出力特性曲線の階調の中心を透過率が高い側、または低い側に移動させることができる。
図３（Ａ）に、Vb1−Vb2の電圧差が一定の条件で、Va2−Va1の電圧差を大きくした場合（G1）と、小さくした場合（G2）のDAC3の出力特性（画像データ値DA−DACの出力電圧Vc）と、また変化させる前の出力特性をG0で示す。
また、上記（２）式からもわかるように、容量要素311〜315の総合容量CTと、信号線容量310の容量C0との大きさを適宜設定することにより、画像データDAに対するDAC3の出力特性曲線の勾配の変化を変化させることができる。すなわち、CTをC0に対して大きくすれば、出力特性曲線の勾配の変化を大きくできるし、CTをC0に対して小さくすれば、出力特性曲線を直線に近づけることができる。
図３（Ｂ）に、Va1,Va2,Vb1,Vb2が一定の条件で、CTをC0に対して大きくした場合（G3）と、小さくした場合（G4）のDAC3の出力特性（画像データ値DA−DACの出力電圧Vc）を示し、また変化させる前の出力特性をG0で示す。
尚、出力特性曲線をより直線に近付けたい場合には、信号線39に並列に所定容量の容量を接続して、信号線容量310の容量C0を大きくしてもよい。即ち、このように構成すれば、DAC3における階調変化に対する駆動電圧変化は、上述のように信号線39の容量増加に起因して直線に近付くので、γ特性がより直線的な場合にも、DAC3の出力特性曲線を用いて対処可能となる。
以上のようにして、２組の基準電圧Va1,Vb1及びVa2,Vb2を設定するとともに、容量要素311〜315の総合容量CTを設定した場合における、DAC3の動作を以下に詳細に説明する。
まず、データ変換回路23に入力された画像データDAの最上位ビットD6が、DAC3のデータ入力端子DT6に入力される。最上位ビットD6の値が“0"である場合には、選択回路41のスイッチ420は、接続端子a3を端子a1に接続し、選択回路42のスイッチ430は接続端子b3を端子b1に接続する。また、最上位ビットD6の値が“1"である場合には、選択回路41のスイッチ420は、接続端子a3を端子a2に接続し、選択回路42のスイッチ430は接続端子b3を端子b2に接続する。このとき、容量要素リセット装置32のスイッチ321〜325、及び信号線電位リセット装置33のスイッチ331は、ともにオン状態となっており、ビット選択スイッチ回路34のスイッチ341〜345はオフ状態となっている。これにより、容量要素311〜315は放電されて、各々の両端子はリセット電圧Va1またはVa2にリセットされ、信号線容量310の端子（即ち、出力信号線39）はVb1またはVb2にリセットされる。
この状態で、スイッチ321〜325及びスイッチ331がオフ状態とされ、続いて、それまでオフ状態となっていたビット選択スイッチ回路34のスイッチ341〜345が、上記画像データDAの第１ビットD1から第５ビットD5の値に応じて選択的にオン状態となる。この際前述したように、DAC3のデータ入力端子DT1〜DT5には、データ変換回路23に入力された画像データDAの最上位ビットD6の値が“0"であるときには、下位５ビットの非反転信号D1〜D5が入力され、最上位D6の値が“1"であるときには、下位５ビットの反転信号D1＊〜D5＊が入力される。
したがって、たとえば画像データDAが、「000001」であるときには、DAC3のDT1〜DT5の５つの端子には、それぞれ0,0,0,0,1が入力され、ビット選択スイッチ回路34のスイッチのうちスイッチ341のみがオン状態となる。また、たとえば画像データDAが、「111110」であるときには、DAC3のDT1〜DT5の５つの端子には、それぞれ0,0,0,0,1が入力され、この場合にもビット選択スイッチ回路34のスイッチのうちスイッチ341のみがオン状態となる。
このようにして、スイッチ321〜325のうち、オン状態となったスイッチに接続されている容量要素311〜315と、信号線容量310とが接続され、出力信号線39には、これらの接続に基づく電圧が現れる。
例えば、画像データDAが、「000001」であるときには、信号線容量310（容量C0）は、両端子の電圧Vb1とV0とにより充電される。また、容量要素リセット装置32の全スイッチ321〜325をオフ状態にした後に、スイッチ341を介して信号線39に接続された容量要素311（容量Ｃ）は、基準電圧Va1及びVb1により充電される（他方、スイッチ342〜345がオフ状態のままであるので、容量要素312〜315は、基準電圧Va1及びVb1により充電されない）。従って、容量要素311（容量Ｃ）と信号線容量310（容量C0）により、一対の基準電圧Va1及びVb1（即ち、電圧Vb1−Va1）を実質的に分圧したような電圧が、出力信号線39に現れる。
また例えば、画像データDAが、「111110」であるときには、信号線容量310（容量C0）は、両端子の電圧Vb2とV0とにより充電される。また、容量要素リセット装置32の全スイッチ321〜325をオフ状態にした後に、スイッチ341を介して信号線39に接続された容量要素311（容量Ｃ）は、基準電圧Va2及びVb2により充電される（他方、スイッチ342〜345がオフ状態のままであるので、容量要素312〜315は、基準電圧Va2及びVb2により充電されない）。従って、容量要素311（容量Ｃ）と信号線容量310（容量C0）により、一対の基準電圧Va2及びVb2（即ち、電圧Vb2−Va2）を実質的に分圧した電圧が、出力信号線39に現れる。
図４中、左側のグラフ（Ａ）は、画像データDA（64階調表現）に対するDAC3の出力電圧Vcを示す図、右側のグラフ（Ｂ）は、液晶画素の透過率SLP（軸はlog対数）と液晶画素電極に印加される電圧VLP（DAC3の出力電圧Vcに対応する）との関係を、横軸に透過率SLPを、縦軸に印加電圧VLPをとって例示するグラフである。画像データDAの「111111」〜「000000」は、64階調を示す画像データの２値コードである。図21中のグラフ（Ａ）及び（Ｂ）と対比して、図４中のグラフ（Ａ）及び（Ｂ）を参照することで明かなように、本発明のDAC3は、D/A変換を行う一方で、γ補正を行っているのである。
なお、基準電圧Va1,Va2,Vb1,Vb2を、全体に高電圧側又は低電圧側にシフトさせれば、画素における輝度（透過率）を全体に低い側又は高い側にシフトさせることができる。また、予め、Vb1−Vb2の電圧差を大きく設定しておけば、コントラスト比を大きくできるし、小さくすればコントラスト比を小さくできる。
図５に、本実施例において実測された、３つの場合（ケースＩ〜IIIで示す）についての液晶画素の透過率と液晶画素電極に印加される電圧との関係を、グラフにより示す。図５において、各ケースＩ〜IIIのVa1,Va2,Vb1,Vb2を正極性と負極性の電圧がそれぞれ与えられている。これは、画素の液晶を交流駆動するために、データ信号線に、基準電圧（図５の場合は0V）に対して正極性の電圧を出力する場合、負極性の電圧を出力する場合があるからである。Va1,Va2,Vb1,Vb2が正の電圧の場合は、画素液晶に対して正極性の電圧を印加し、負の電圧の場合は負極性の電圧を印加する。
したがって、図１の駆動回路においては、実際には、Va1,Va2,Vb1,Vb2としては、各々に対して、正極性の電圧を印加するための基準電圧と、負極性の電圧を印加するための基準電圧とが、周期的に切り換えられて与えられる。
この電圧Va1,Va2,Vb1,Vb2の切り換え周期は、液晶装置の駆動方法が、液晶印加電圧を１垂直走査期間（１フィールド又は１フレーム）毎に極性反転する駆動方法の場合は１垂直走査期間毎に切り換え、水平走査期間毎に極性反転（いわゆるライン反転駆動）する場合は水平走査期間毎に切り換えとなる。また、列ライン毎に極性反転（いわゆるソースライン反転）する場合、画素毎に極性反転（いわゆるドット反転駆動）する場合は、隣接する単位駆動回路毎に、Va1,Va2,Vb1,Vb2として与えられる電圧の基準電圧に対する極性が交互に異なっている。つまり、１データ信号線目の単位駆動回路と２データ信号線目の単位駆動回路とでは、Va1として与えられる基準電圧が、正極性用、負極性用となっており、異なる電圧となる。この各単位駆動回路の基準電圧の切り換えは、ソースライン反転の場合は垂直走査期間毎、ドット反転の場合は水平走査期間毎、となる。
なお、第１の実施例の説明及び以下に述べる他の実施例において、「111111」を黒、「000000」を白として説明しているが、逆に「111111」を白、「000000」黒となるように、画像データD1〜D6と端子DT1〜DT6との関係を逆転させてもよい。また、本実施例は、液晶分子の配向方向と偏光軸の設定を変更して（ノーマリーブラックモードとして）、DACの出力電圧が低いときに高透過率、出力電圧が高いときに低透過率とした場合でも、同様に適用できることは言うまでもない。
次に、第１実施例の駆動回路のより詳細な構成及び動作について図６及び図７を参照して説明する。ここに図６は、本実施例の駆動回路の詳細な回路図であり、図７は、そのタイミング図である。なお、図７において、図１と同じ構成要素には同じ参照符号を付し、その説明は適宜省略する。
図６において、第１ラッチ回路221の６つのラッチ要素211〜216は、各々シフトレジスタ７の出力パルスにより駆動され、データ線上の１画素分の６ビット画像データを同時にラッチするように構成されている。第１ラッチ回路221は、一単位の駆動回路分が示されるだけであるが、このラッチ回路に隣接する単位駆動回路にも同様な第１ラッチ回路が構成される。但し、第１ラッチ回路221は、単位駆動回路毎に、シフトレジスタ７の異なる出力によりラッチが制御される。
第２ラッチ回路222は、第１ラッチ回路221に保持された各ビットD1,D2,・・・,D6を、ラッチパルスLP0により、各ラッチ要素271〜276に一括して取り込み、データ変換回路23に出力するように構成されている。この第２ラッチ回路222は、第１ラッチ回路221と同様に各単位駆動回路に設けられるが、第１ラッチ回路221と相違するところは各単位駆動回路の第２ラッチ回路222は、同一のラッチパルスLP0により一括してラッチされることにある。
データ変換回路23は、EX−ORゲートと、NANDゲートと、NOTゲートとからなる５組のゲート回路311〜315と、ラッチゲート316とから構成されている。
ゲート回路311〜315の各EX−ORゲートは、ラッチ要素271〜276からの画像データDAの各ビットの値D1〜D5を各々入力するとともに、ラッチゲート316は最上位ビットD6の値を入力する。各EX−ORゲートは、最上位ビットD6の値が“1"であるときは下位ビットD1〜D5の値を反転させて、或いは最上位ビットD6の値が“0"であるときには下位ビットD1〜D5の値を反転させずに、次段のNANDゲートに出力するように構成されている。
レベルシフト回路81〜86は、例えば、２値電圧レベルを0V及び5Vから0V及び12Vにシフトさせる回路であり、非反転出力及び反転出力の２出力端子をもつ。これらの２出力端子は、次段のDAC3に送出される。図６では、レベルシフト回路81〜86の非反転出力信号を、LS1〜LS6で示してある。
本実施例では、各容量要素311〜315は、パターン形成されて構成される。ここで各容量要素312〜315は、容量要素311の容量Ｃと同一容量の容量を、容量要素312では２個、容量要素313では４個、容量要素314では８個、容量要素315では16個それぞれ並列に接続して構成している。また、各スイッチ341〜345は、電圧Va1,Va2,Vb1,Vb2の基準電圧が交流である（例えば、１走査線毎や、１フィールド、１フレーム等毎に電圧極性が反転する）ことから、制御される信号の極性が正負のいずれであっても動作できるように、２つの制御端子を持つCMOSトランジスタにより構成されている。即ち、レベルシフト回路81〜86からの非反転出力信号LS1〜LS5は、容量要素リセット電圧Va1,Va2、信号線電位リセット電圧Vb1,Vb2が正であるときに各スイッチ341〜345を動作させ、レベルシフト回路81〜86からの反転出力信号は容量要素リセット電圧Va1,Va2、信号線電位リセット電圧Vb1,Vb2が負であるときに各スイッチ341〜345を動作させるように構成されている。
次に、図６のように構成された駆動回路の動作について図７のタイミング図を参照して説明する。
図７において、先ず、一つ前の水平走査期間に、シフトレジスタ７から順次出力される転送信号に従って、第１ラッチ回路221は単位駆動回路毎に、水平画素数分の画像データを順次ラッチする。そして、一水平画素数分の画像データがラッチされたところで、水平ブランキング期間の時刻t1に、ラッチパルスLP0が発生すると、第２ラッチ回路222は、第１ラッチ回路221に保持された各ビットD1,D2,・・・,D6を、各ラッチ要素271〜276に一括して取り込み、データ変換回路23に出力する。
次に、データ変換回路23の各NANDゲートに、リセット信号RS1が入力されると、リセット信号RS1がＨレベルとなっている期間t3〜t4に（即ち、水平走査期間）、EX−ORゲートの出力が、NOTゲートを介してレベルシフト回路81〜85に出力される。また、ラッチゲート316からは、ラッチパルスLP0が入力されたときに、最上位ビットD6がレベルシフト回路86に出力される。
本実施例では、最上位ビットD6の値が“1"であるため、レベルシフト回路86からの最上位ビットD6の非反転出力LS6が、ラッチパルスLP0の発生タイミングである時刻t1に、ハイレベルとされる。そして、スイッチ420の動作により、時刻t1において、リセット電圧Va2が、選択端子a3に現れる。また、スイッチ430の動作により、時刻t1において、信号線電位リセット電圧Vb2が、選択端子b3に現れる。
次に、時刻t2においてリセット信号RS2又はその反転信号（図６では、この反転信号をRS2＊で表す）が発生すると、容量要素リセット装置のスイッチ321〜325及び信号線電位リセット装置のスイッチ331は、オンとされる。この際、リセット信号RS2がハイレベルとなる期間は、ラッチパルスLP0の発生タイミングよりも遅く、またリセット信号RS1の立ち上りのタイミングたる時刻t3よりも早い。
次に、信号線リセット装置のスイッチ331がオフとされて信号線の電位がVb2とされ且つ容量要素リセット装置のスイッチ321〜325がオフとされ各容量要素311〜315が充電可能となった状態で、時刻t3においてリセット信号RS3が発生すると、ビット選択スイッチ回路のスイッチ341〜345は、レベルシフト回路81〜85の出力の値に応じて選択的にオン状態とされる。本実施例では、レベルシフト回路81〜85の出力LS1〜LS5のうち、LS1のみがＨレベルとなるので、出力信号線39には、容量要素311と信号線容量310のとの接続により生じた電圧（DAC3の出力電圧Vc）が現れ、この出力電圧Vcが、水平走査期間に当該信号線に与えられる。
以上詳細に説明したように第１実施例によれば、デジタル式の画像データDAのビットが示す階調に応じた出力電圧を液晶装置の各信号線に供給することができ、しかもγ補正を行うこともできる。
（第２の実施例）
次に、本発明による液晶装置の駆動回路の第２の実施例について図８を参照して説明する。
図８は、図１に示したSC−DACに代えて、抵抗ラダー型DACを使用した第２実施例を示す図である。図８において、駆動回路12は、シフトレジスタ21と、第１ラッチ回路221及び第２ラッチ回路222からなるラッチ装置22と、データ変換回路23と、DAC5とから構成されている。シフトレジスタ21、ラッチ装置22、データ変換回路23の構成及び機能は、第１の実施例と同一構成である。尚、図８において、図１と同じ構成要素には同じ参照符号を付し、その説明は適宜省略する。また、第２実施例においても、DACの前段までの詳細構成（シフトレジスタ、ラッチ手段、データ変換回路）は図６に示した第１実施例と同様である。
図１の駆動回路の場合と同様に、コントローラ200が、６ビットの画像データDAを駆動回路12に送出すると、ラッチ装置22は、画像データDAの６ビットD1〜D6をデータ変換回路23に送出する。データ変換回路23は、最上位ビットD6の値が“0"であるときは、下位ビットD1〜D5を反転させることなく、最上位ビットD6と共にDAC5の入力端子に送出する。また、最上位ビットD6の値が“1"であるときは、下位ビットD1〜D5の値を反転させて、最上位ビットD6と共にDAC5の入力端子に送出する。
DAC5は、デコーダ51と、25個の直列接続された抵抗r1〜rn（ｎ＝25）と、ｎ個のスイッチSW1〜SWn（ｎ＝25）からなる。ここでは、抵抗r1〜rnの値は、抵抗r1〜rnから画像データDAにより選択される直列接続抵抗により構成される合成抵抗値に基づき出力される電圧Vcが図４（Ａ）の変化になるように、各ｒが設定されており、最後の抵抗rnだけはrn≒rn-1/2に設定してある。なお、rn≒rn-1/2とすることで、DAが「011111」のときのDAC5の出力電圧Vcにより生じる液晶画素の透過率と、「100000」のときのDAC5の出力電圧Vcにより生じる透過率との差を、液晶画素の透過率変動範囲Ｔのほぼ一階調分（log対数における一階調分）となるようにすることができる。
抵抗r1〜rnの直列接続回路の両端には、第１及び第２の基準入力端子d,eが接続されている。スイッチSW1の一端は、DAC5の基準電圧入力端子ｄ（抵抗r1〜rnの直列接続回路のr1側の端）に接続され、スイッチSW2〜SWnの各一端は、直列接続回路のr1〜rnの接続部（タップ）に接続されており、スイッチSW1〜SWnの他端は、DAC5の出力端子Vcに接続されている。
DAC5の基準電圧入力端子ｄには、選択回路61が接続されている。選択回路61は、２つの入力端子d1,d2と１つの接続端子d3を持ち、これら端子には電圧Vd1及びVd2が入力されている。基準電圧入力端子ｅは、中間点電位Veに固定されている。本実施例では、Vd1とVeとが一対の第１基準電圧をなし、Vd2とVeとが一対の第２基準電圧をなしている。ここで、電圧Vd1とVd2とVeとの間には、Vd1＞Ve＞Vd2が成立している。
選択回路61は、入力データDAの最上位ビットD6の値が“0"のときは、接続端子d3を入力端子d2に接続し、最上位D6の値が“1"のときは、接続端子d3を入力端子d1に接続する。
図８の駆動回路12では、例えば画像データDAが、「000001」であるときには、最上位ビットD6は“0"であるので、データ変換回路23は下位ビットD1〜D5を反転させずにデコーダ51に出力する。また、選択回路61は、接続端子d3を入力端子d2に接続する。また、デーコーダ51の各端子DT1〜DT5の５つの端子には、それぞれ0,0,0,0,1が入力され（このときのデコード値は“1"である）、スイッチSW1〜SWnのうち、デコード値“1"に対応するスイッチSW2のみがオンとなる。したがって、DAC5の出力端子Ｃには、
の電圧Vcが現れる。
また例えば、画像データDAが、「111110」であるときには、最上位ビットD6は“1"であるので、データ変換回路23は下位ビットD1〜D5を反転させて、デコーダ51に出力する。選択回路61は、接続端子d3を入力端子d1に接続する。また、デコーダ51の各端子DT1〜DT5の５つの端子には、それぞれ0,0,0,0,1が入力され（このときのデコード値は“1"である）、スイッチSW1〜SWnのうち、デコード値“1"に対応するスイッチSW1のみがオンとなる。したがって、DAC5の出力端子Ｃには、
の電圧Vcが現れる。
なお、第１の実施例と同様に、電圧Vd1、Vd2、Veとしては、各々に対して、正極性の電圧を画素に印加する場合の基準電圧と、負極性の電圧を画素に印加する場合の基準電圧とが、走査線反転駆動等を行うべく周期的に切り換えられて与えられる。その切り換えタイミングは、第１の実施例の場合に説明したのと同様である。
本発明に使用されるDACは、入力データ値が小さい領域／大きい領域においては大勾配から小勾配に変化し、入力データ値が大きい領域／小さい領域においては小勾配から大勾配に変化するような特性を有するものであればよく、図１や図８に示した第１又は第２実施例の構成には限定されず、種々のタイプのものを用いることができる。
また、上述の各実施例においては、６ビットのデジタル画像データを処理する場合を説明したが、本発明はこれに限定されず、４ビット,5ビット、７ビット以上の種々のデジタル画像データの処理を行うことができることは言うまでもない。
更に、上述の各実施例では、画像データDAの最上位ビットの値が“1"であるときに、第１〜第５ビットの値を反転させたが、最上位ビットの値が“0"であるときに、第１〜第５ビットの値を反転させ（最上位ビット値が“1"であるときそのまま出力する）ように構成してもよい。
また、本実施例においてはノーマリーホワイトモードでの使用であるが、ノーマリーブラックモードでの使用でも、同様に実施できることは言うまでもない。
（第３の実施例）
次に、図９から図17を参照して本発明による電気光学装置の一例たる液晶装置の実施例について説明する。
上述した各実施例における駆動回路は、例えば図９（Ａ）の平面図、（Ｂ）の横断面図、及び（Ｃ）の縦断面図に示すような液晶装置701を駆動するために用いられる。
図９では、アクティブマトリクス基板702と対向基板（カラーフィルタ基板）703との間には、各基板周囲のシール材704により封止されて液晶705が注入されている。アクティブマトリクス基板702の周囲には周側部を残して、遮光パターン706が形成され、当該遮光パターン706の内側には、画素電極、出力信号線（データ線）、走査線等からなるアクティブマトリクス部707が形成されている。また、前記周側部には、上述した各実施例における駆動回路が画素アレイの列数と同数形成されたドライバ708、及び走査線ドライバ709が設けられている。また、前記周側部の走査線ドライバ709の外側には、実装端子部材710が設けられている。
以上のアクティブマトリクス型液晶装置の回路図は、図10に示される。
図10において、アクティブマトリクス部707にはマトリクス状に画素が構成される。このアクティブマトリクス部707は、第１又は第２の実施例により説明した単位駆動回路をデータ信号線に対応して配置した信号線ドライバ708により、データ信号線902が駆動され、走査線ドライバ709により走査線903が駆動される。各画素は、走査線903にゲートが接続され、ソースがデータ信号線902に接続され、ドレインが画素電極（図示されない）に接続される薄膜トランジスタ（TFT）904と、画素電極と共通電極（図示されない）との間に配置される液晶905と、画素電極と隣接する走査線との間に形成される電荷蓄積容量906とから構成される。また、走査線ドライバ709は、一水平走査期間毎に順次出力して、走査線を選択タイミングを決定するシフトレジスタ900と、シフトレジスタ900の出力を受けて走査線903にTFT904をオンする電圧レベルの走査信号を出力するレベルシフタ901とから構成される。
また、信号線ドライバ708は、先に述べたように、シフトレジスタ21、第１ラッチ回路221、第２ラッチ回路、データ変換回路23、DAC3等を備えて構成される。
ここで、上述の如くアクティブマトリクス基板702上に、駆動回路（ドライバ708）、アクティブマトリクス部707等を形成するプロセス（低温ポリシリコン技術を用いたプロセス）を図11〜15を参照して順次説明する。
プロセス1:先ず、図11に示すように、アクティブマトリクス基板800上にバッファ層801を形成し、このバッファ層801上にアモルファスシリコン層802を形成する。
プロセス2:次に、図11のアモルファスシリコン層802の全面にレーザアニールを施し、アモルファスシリコン層を多結晶化し、図12に示すように、多結晶シリコン層803を形成する。
プロセス3:次に、多結晶シリコン層803をパターニングして、図13に示すようにアイランド領域804,805,806を形成する。アイランド領域804,805は、実施例で示した各スイッチとして用いられるMOSトランジスタの能動領域（ソース，ドレイン）が形成される層である。また、アイランド領域806は、実施例で示した容量要素の薄膜容量の一極となる層である。
プロセス4:次に、図14に示すように、マスク層807を形成し、容量要素の薄膜容量の一極となるアイランド領域806のみにリン（Ｐ）イオンを打ち込み、当該アイランド領域806を低抵抗化する。
プロセス5:次に、図15に示すように、ゲート絶縁膜808を形成し、当該ゲート絶縁膜808上にTaN層810,811,812を形成する。TaN層810,811は、各種スイッチとして用いられるMOSトランジスタのゲートとなる層であり、TaN層812は薄膜容量の他極となる層である。これらTaN層を形成の後、マスク層813を形成し、ゲートTaN層810をマスクとしてセルフアラインでリン（Ｐ）のイオン打ち込みを行い、ｎ型のソース層815,ドレイン層816を形成する。
プロセス6:次に、図16に示すように、マスク層821,822を形成し、ゲートTaN層811をマスクとして、セルフアラインでボロン（Ｂ）のイオン打ち込みを行い、ｐ型のソース層821,ドレイン層822を形成する。
プロセス7:次に、図17に示すように、層間絶縁膜825を形成し、当該層間絶縁膜にコンタクトホールを形成した後、ITOやAlからなる電極層826,827,828,829形成する。なお、図17では図示していないが、TaN層810,811,812や多結晶シリコン層806にもコンタクトホールを介して電極が接続される。これにより、駆動回路の各スイッチとして用いられるｎチャネルTFT,pチャネルTFT、同じく駆動回路の容量要素として用いられるMOS容量が作製される。
以上述べたようなプロセス１〜７を用いることにより、ドライバ回路を含む液晶装置の製造が容易化され、コストの低減を図ることもできる。また、ポリシリコンはアモルファスシリコンに比べてキャリアの移動度が格段に大きいので、高速動作が可能であり、回路の高性能化の面で有利である。
なお、上述の製造プロセスに代えて、アモルファスシリコンを用いたプロセスも使用可能である。
以上説明した本実施例における液晶装置の駆動回路は、石英ガラスや無アルカリガラス等のガラス基板上にシリコン薄膜層や金属層にて形成した薄膜トランジスタや抵抗素子・容量素子で構成することもできる。ガラス基板以外の基板（たとえば、合成樹脂基板や半導体基板）上にも形成することもできる。半導体基板の場合は、画素の電極を金属の反射電極とし、トランジスタ素子や抵抗素子・容量素子を半導体基板表面や基板表面上に形成し、対向する基板をガラス基板として、半導体基板とガラス基板との間に液晶を挟持した反射型液晶装置として実現できる。駆動回路を、融点の低いガラス基板に形成する場合、信頼性向上の観点から低温ポリシリコン技術を用いた製造プロセス（TFTプロセス）を用いることが好ましい。
また、以上説明した実施例は、液晶装置は、アクティブマトリクス型であるが、液晶装置のタイプには限定されず、アクティブマトリクス型以外のものを用いることができる。また、DACとして、種々のタイプのものを用いることができるが、ガラス基板上に回路を形成する場合には、動作特性にバラツキの低減、信頼性の向上の観点から、SC型のDAC、または抵抗ラダー型のDACを用いることが好ましい。更に、以上説明した実施例では、電気光学装置の一例として液晶装置に本発明を適用したが、駆動電圧に対する光学特性が非線形である電気光学装置であれば、本発明を適用することにより同様又は類似の効果が期待できる。
特に、各実施例における駆動回路をシリコン基板上に形成する場合には、比較的小面積に高抵抗を作り易く且つバラツキも小さくて済むので、抵抗ラダー型のDACを用いることが好ましい。また、シリコン半導体基板を用いる場合には、反射型液晶パネルとして構成することが好ましい。逆に、駆動回路をガラス基板を用いる場合には、SC−DACを用いると、比較的小面積の素子から構成できるので、全体として回路の面積が小さくすることが出来、有利となる。
また特に、低温ポリシリコン技術を用いた製造プロセスによりガラス基板上に駆動回路を形成する場合であっても、DACとしてSC−DACや抵抗ラダー型DACを使用できるので、回路構成を複雑化することなく、当該駆動回路の小型化を図ることができる。
次に、上述したアクティブマトリクス基板を用いて製造した、前述した駆動回路により駆動される液晶装置や、当該液晶装置を持つ、携帯型コンピュータ，液晶プロジェクタ等の電子機器の各種実施例について説明する。
（第５の実施例）
図18に例示するように、液晶装置850は、バックライト851、偏光板852、TFT基板853、液晶854、対向基板（カラーフィルタ基板）855、及び偏光板856がこの順で重ねられて構成される。本実施例では、上述したように、TFT基板853上に駆動回路878が形成されている。
（第６の実施例）
図19に例示するように、携帯型コンピュータ860は、キーボード861を備えた本体部862と、液晶表示画面863とを有している。
（第７の実施例）
図20に例示するように、液晶プロジェクタ870は、透過型液晶パネルをライトバルブとして用いたプロジェクタであり、たとえば３板プリズム方式の光学系が用いられる。図20におけるプロジェクタ870では、白色光源のランプユニット871から照射された投写光がライトガイド872の内部で、複数のミラー873及び２枚のダイクロイックミラー874によってR,G,Bの３原色に分けられ、それぞれの色の画像を表示する３枚の液晶パネル875,876,877に導かれる。そして、それぞれの液晶パネル875,876,877によって変調された光は、ダイクロックプリズム878に３方向から入射される。ダイクロックプリズム878では、Ｒ（レッド）及びＢ（ブルー）の光が90゜曲げられ、Ｇ（グリーン）の光が直進するので、各色の画像が合成され、投写レンズ879を通してスクリーンなどにカラー画像が投写される。
その他、本発明が適用可能な電子機器としては、エンジニアリング・ワークステーション、ベージャあるいは携帯電話、ワードプロセッサ、テレビ、ビューファインダ型またはモニタ直視型のビデオカメラ、電子手帳、電子卓上計算機、カーナビゲーション装置、POS端末、タッチパネルを備えた種々の装置を挙げることができる。
以上説明したように各実施例によれば、デジタル画像信号に対応しており、バラツキが少なく安定した動作特性を持ち信頼性が高く、しかも比較的簡単且つ小規模な回路構成によりDA変換機能及びγ補正機能（或いはγ補正の補助機能）を有する液晶装置の駆動回路、並びにこれを用いた液晶装置及び各種の電子機器を実現できる。
産業上の利用可能性
本発明に係る電気光学装置の駆動回路は、透過型や反射型の液晶装置を駆動するための駆動回路に利用可能であり、更に、駆動電圧の変化に対する光学特性の変化が非線形であるような各種の電気光学装置を、該非線形性を補正しつつ駆動する駆動回路として利用可能であり、更にこのような駆動回路を用いて構成される各種の電気光学装置の他、このような電気光学装置を用いて構成される各種の電子機器等にも利用可能である。
本発明は、液晶装置等の電気光学装置を駆動する駆動回路及び駆動方法、該電気光学装置及びこれを用いた電子機器の技術分野に関し、特にデジタル画像信号を入力として、DA（Digital to Analog）変換機能及び電気光学装置に対するγ補正機能を有する電気光学装置の駆動回路及び駆動方法、該電気光学装置及びこれを用いた電子機器の技術分野に関する。
背景技術
従来、この種の電気光学装置の一例たる液晶装置を駆動する駆動回路としては、例えば、複数階調のうち任意の階調を示すデジタル画像データが入力され、この階調に対応する駆動電圧を有するアナログ画像データを生成して、液晶装置の信号線に供給するように構成された、所謂デジタル対応の駆動回路がある。このような駆動回路は、デジタル画像データをアナログ画像データに変換するためのデジタル−アナログ変換器（以下、適宜「DAコンバータ」又は「DAC」という）を備えるのが一般的であり、デジタルインターフェースを介して入力されるデジタル画像データをラッチ回路によりラッチした後、スイッチト・キャパシタ型DAコンバータ（以下、適宜「SC−DAC（Switched Capacitor−DAC:スイッチ制御容量型DAC）」）、抵抗ラダー回路等からなるDACにより、アナログ変換を行うように構成されている。
ここで、液晶装置等では、駆動電圧（或いは、液晶印加電圧）の変化に対する光学特性（透過率、光学濃度、輝度等）の変化は、液晶等が有する飽和特性やしきい値特性により一般に非線形となり、所謂γ特性を示す。従って、この種の駆動回路では、デジタル画像データに対しラッチ回路の前段にγ補正を行うγ補正手段が設けられるのが一般的である。
このγ補正手段は、例えば、６ビットのデジタル画像データDAに、RAMやROMに格納されたテーブルを参照してγ補正を施し、これを８ビットのデジタル画像データDB（Ｄγ1,Dγ2,・・・,Dγ８）に変換する。このγ補正手段による処理は、DACの入出力特性、信号線に印加する電圧に対する液晶画素の透過率の特性（液晶印加電圧−透過率特性）を考慮して行われる。なお、液晶画素の透過率特性とは、一対の基板間に挟持された液晶層に印加する電圧に対して、この液晶層を透過して（必要に応じて基板の外側に偏光板が配置されるが、その場合はその偏光板も透過して）得られる光の透過率の変化特性をいう。
他方、前述のSC−DACは、並列配置された複数個の容量要素を含んで構成されている。各容量要素は、例えば、20C、2C、22C、24C、…といったように、バイナリ比を有する。これらの各容量要素を用いて、一対の基準電圧を分圧（チャージシェア）等することにより、画像データDBの階調の変化に応じて変化する駆動電圧を有するアナログ画像データを出力できる。また、このように構成されたSC−DAC等のDACは、液晶装置等の信号線に接続されるが、出力電圧が信号線の寄生容量による影響を受けないようにするため、DACの出力端子と信号線との間には、バッファ回路等が設けられたりする。
以上のように駆動回路により、液晶装置等の各信号線には、デジタル画像データDBに応じた電圧が印加される。
図21中左側のグラフ（Ａ）は、画像データDAの10進値とDACの出力電圧Vcとの関係を示すグラフであり、図21中右側のグラフ（Ｂ）は、液晶画素の透過率SLPと、信号線に印加される電圧VLPの関係を示すグラフ（透過率はlog対数を軸とする）である。また、図21中央において２つのグラフ（Ａ）及び（Ｂ）の間には、８ビットのデジタル画像データDBの２進値が示されている。
図21中右側のグラフ（Ｂ）において、γ補正を行うために８ビットの入力データから得られる28個の８ビットデータのうち、液晶画素の透過率特性を特徴的に表すことができる26個の８ビットデータを選び出してテーブル化しておく。そして、γ補正手段は、６ビットの画像データDAが入力されると、このテーブルにしたがって、８ビットデータDBに変換してDACに出力する。即ち、画像データDAが64階調表現であるため、64階調表現の画像データDAの変化により液晶での透過率の変化比が均一化するように、画像データDBにより表現できる256階調のうちの64階調分を画像データDAにより指定できるように変換するのである。
従って、図21には、６ビット画像データDA及び８ビット画像データDBとDACの出力電圧Vc（VLPと同等）との対応関係が示されている。
発明の開示
しかしながら、前述した従来の駆動回路では、γ補正を行うためには、ラッチ回路の前段にγ補正手段やγ補正用変換テーブルを格納するRAMやROM等が必要となる。従って、これらが、駆動回路の小型化の障害となる。また、前述のSC−DACを用いずに、アンプを多数用いてDACを構成し、これにγ補正機能を持たすことも考えられるが、回路が複雑化する等の問題があり、しかもガラス基板にオペアンプを形成すると、動作特性にバラツキが生じ易くなる。
そこで本発明は、デジタル画像信号に対応しており、比較的簡易且つ小規模な回路構成によりDA変換機能及びγ補正機能（或いはγ補正の補助機能）を有する電気光学装置の駆動回路、該電気光学装置及びこれを用いた電子機器を提供することを技術的課題とする。
本発明の電気光学装置の駆動回路は上述の技術的課題を解決するために、駆動電圧の変化に対する光学特性の変化が非線形である電気光学装置の信号線に対し、2N（但し、Ｎは自然数）個の階調のうち任意の階調に対応する該駆動電圧を有するアナログ画像信号を供給する電気光学装置の駆動回路であって、前記任意の階調を示すＮビットのデジタル画像信号が入力される入力インターフェースと、該入力されたデジタル画像信号が第１番目から第ｍ−１（但し、ｍは自然数且つ１＜ｍ≦2N）番目までの階調を示す場合には、前記デジタル画像信号のビット値に応じて一対の第１基準電圧の範囲内の電圧を発生して、前記デジタル画像信号の階調の変化に対する前記駆動電圧の変化が非線形となるように、前記デジタル画像信号の階調に対応する第１駆動電圧範囲にある前記駆動電圧を生成し、前記デジタル画像信号が第ｍ番目から第2N番目までの階調を示す場合には、前記デジタル画像信号のビット値に応じて一対の第２基準電圧の範囲内の電圧を発生して、前記デジタル画像信号の階調の変化に対する前記駆動電圧の変化が非線形となるように、前記デジタル画像信号の階調に対応すると共に前記第１駆動電圧範囲と隣り合う第２駆動電圧範囲にある前記駆動電圧を生成し、該生成された駆動電圧を有する前記アナログ画像信号を前記信号線に供給するデジタル−アナログ変換器とを備えたことを特徴とする。
また、本発明の電気光学装置の駆動方法は、駆動電圧の変化に対する光学特性の変化が非線形である電気光学装置の信号線に対し、2N（但し、Ｎは自然数）個の階調のうち任意の階調に対応する該駆動電圧を有するアナログ画像信号を供給するデジタル−アナログ変換器を有する電気光学装置の駆動方法であって、
前記任意の階調を示すＮビットのデジタル画像信号を前記デジタル−アナログ変換器に入力し、
該入力されたデジタル画像信号が第１番目から第ｍ−１（但し、ｍは自然数且つ１＜ｍ≦2N）番目までの階調を示す場合には、前記デジタル画像信号のビット値に応じて一対の第１基準電圧の範囲内の電圧を発生して、前記デジタル画像信号の階調の変化に対する前記駆動電圧の変化が非線形となるように、前記デジタル画像信号の階調に対応する第１駆動電圧範囲にある前記駆動電圧を、前記デジタル−アナログ変換器により生成し、
該入力されたデジタル画像信号が第ｍ番目から第2N番目までの階調を示す場合には、前記デジタル画像信号のビット値に応じて一対の第２基準電圧の範囲内の電圧を発生して、前記デジタル画像信号の階調の変化に対する前記駆動電圧の変化が非線形となるように、前記前記デジタル画像信号の階調に対応すると共に前記第１駆動電圧範囲と隣り合う第２駆動電圧範囲にある前記駆動電圧を、前記デジタル−アナログ変換器により生成し、
該生成された駆動電圧を有する前記アナログ画像信号を前記信号線に供給することを特徴とする。
本発明の電気光学装置の駆動回路及び駆動方法によれば、先ず、入力インターフェースを介して、任意の階調を示すＮビットのデジタル画像信号が入力される。すると、該入力されたデジタル画像信号が第１番目から第ｍ−１番目までの階調を示す場合には、デジタル−アナログ変換器により、デジタル画像信号のビット値に応じて、一対の第１基準電圧の範囲内の電圧が選択的に発生され、第１駆動電圧範囲にある駆動電圧が生成される。他方、デジタル画像信号が第ｍ番目から第2N番目までの階調を示す場合には、デジタル−アナログ変換器により、デジタル画像信号のビット値に応じて、一対の第２基準電圧の範囲内の電圧が選択的に発生され、第２駆動電圧範囲にある前記駆動電圧が生成される。そして、このように生成された駆動電圧を有するアナログ画像信号が信号線に供給されて、電気光学装置は駆動される。このとき、電気光学装置における駆動電圧の変化に対する光学特性の変化は、非線形であるが、デジタル−アナログ変換器におけるデジタル画像信号の階調の変化に対する駆動電圧の変化も、非線形とされている。
ここで一般に、基準電圧を分圧するデジタル−アナログ変換器における階調（入力）の変化に対する駆動電圧（出力）の変化は、階調が低ければほぼ線形（リニア）となるが、出力側にある信号線の寄生容量に起因して、階調が高くなると飽和傾向を示し、例えば、漸近線状の非線形を示す。他方で、電気光学装置における駆動電圧（入力）に対する光学特性（出力）の変化は、電気光学素子が一般に有する飽和特性、しきい値特性等に起因して、変曲点を中央付近に有するＳ字状の非線形性を示す場合がある。例えば、液晶装置であれば、液晶画素における印加電圧に対する透過率（光学特性の一例）の変化は、最大及び最小印加電圧に各々近い領域において飽和特性を示すために、変曲点を中央電圧付近に有するＳ字状の非線形性を示す。
従って仮に、デジタル−アナログ変換器において単一の基準電圧を分圧する場合に、駆動電圧の非線形性（例えば、漸近線状の非線形性）を利用して、電気光学装置における光学特性の非線形性（例えば、変曲点を中央付近に有するＳ字状の非線形性）を補正することは、両者の非線形性の非類似性により困難である。しかしながら、本発明では、第１基準電圧の範囲内の電圧を発生して得られる第１駆動電圧範囲における駆動電圧の非線形性と、第２基準電圧の範囲内の電圧を発生して得られる第２駆動電圧範囲における駆動電圧の非線形性とを組み合わせることにより、第１及び第２駆動電圧範囲の全範囲を通じての駆動電圧の非線形性を、光学特性の非線形性に多少なりとも類似させる（即ち、両者の非線形性に多少なりとも同じような変化傾向を持たせる）ことが可能となる。そして特に、一対の第１基準電圧の極性と一対の第２基準電圧の極性とがデジタル−アナログ変換器に対して逆になるように電圧設定をすれば、階調に対する駆動電圧をこの第１及び第２駆動電圧範囲の境界で変曲させることも可能となる。
以上の結果、デジタル画像信号を入力として電気光学装置を駆動可能であり、電気光学装置の光学特性の非線形性を、当該デジタル−アナログ変換器の駆動電圧の非線形性を利用して、これらの非線形性の類似の度合いに応じて補正することが可能となる。即ち、電気光学装置に対するγ補正を当該デジタル−アナログ変換器により行うことが可能となる。
尚、このように本発明によれば、従来の場合のようにデジタル−アナログ変換器の前段にγ補正手段を別途設ける必要性はないが、このようなγ補正手段を別途設けて、第１段階のγ補正を行うようにし、上述した本発明のデジタル−アナログ変換器により第２段階のγ補正を行うようにしてもよい。この際、これら二つの段階の一方の段階で粗い精度のγ補正を行い、他方の段階で密な精度のγ補正を行うようにしてもよい。
上述した本発明の駆動回路の一つの態様では、階調の変化に対応する前記駆動電圧の変化が前記第１及び第２駆動電圧範囲の間に変曲点を持つように、前記デジタル−アナログ変換器に供給される前記一対の第１基準電圧の電極極性と前記一対の第２基準電圧の電圧極性が互いに反転されてなる。
この態様によれば、電気光学装置における光学特性は、第１及び第２駆動電圧範囲の間に変曲点を持つＳ字状の非線形性を示す。これに対して、デジタル−アナログ変換器には、基準電圧の電圧極性が相互に逆である第１及び第２基準電圧を供給するので、デジタル−アナログ変換器における駆動電圧も、第１及び第２駆動電圧範囲の間に変曲点を持つＳ字状の非線形性を示す。更に、光学特性のＳ字状の非線形変化に対応する変化傾向を持つので、第１及び第２駆動電圧範囲の全範囲を通じての駆動電圧の非線形性を利用して、電気光学装置の光学特性の非線形性を、高度に補正することが可能となる。
上述した本発明の駆動回路の他の態様では、前記ｍの値が2N-1に等しく、前記デジタル−アナログ変換器には、前記デジタル画像信号の最上位ビットの値に応じて前記デジタル画像信号の下位Ｎ−１ビットが選択的にそのまま又は反転して入力され、前記デジタル−アナログ変換器は、前記下位Ｎ−１ビットがそのまま入力される場合には、前記第１基準電圧の範囲内の電圧を発生し、前記下位Ｎ−１ビットが反転して入力される場合には、前記第２基準電圧の範囲内の電圧を発生する。
この態様によれば、ｍの値が2N-1に等しい。即ち、2N個の階調の前半又は後半の半分が、第１駆動電圧範囲にある駆動電圧に対応し、残りの半分が、第２駆動電圧範囲にある駆動電圧に対応する。ここで、デジタル−アナログ変換器には、デジタル画像信号の最上位ビットの２値に応じて（即ち、“0"であるか“1"であるかに応じて）、デジタル画像信号の下位Ｎ−１ビットが選択的にそのまま又は反転して入力される。そして、下位Ｎ−１ビットがそのまま入力される場合には、デジタル−アナログ変換器により、第１基準電圧の範囲内の電圧が発生されて、第１駆動電圧範囲にある駆動電圧が生成される。他方、下位Ｎ−１ビットが反転して入力される場合には、デジタル−アナログ変換器により、第２基準電圧の範囲内の電圧が発生されて、第２駆動電圧範囲にある駆動電圧が生成される。従って、デジタル−アナログ変換器としてＮ−１ビットのデジタル−アナログ変換器が一個あるだけで、Ｎビットのデジタル画像信号を変換できるので、装置構成上極めて有利である。
この態様では、前記インターフェースと前記デジタル−アナログ変換器との間に、前記最上位ビットの値に応じて前記下位Ｎ−１ビットを選択的に反転する選択的反転回路を更に備えてもよい。
このように構成すれば、インターフェースを介してデジタル画像信号が入力されると、選択的反転回路により、最上位ビットの値に応じて下位Ｎ−１ビットが選択的に反転される。そして、この選択的に反転された下位Ｎ−１ビットが、デジタル−アナログ変換器に入力されて、第１又は第２基準電圧の範囲内の電圧が発生され、第１又は第２駆動電圧範囲にある駆動電圧が生成される。
上述した本発明の駆動回路の他の態様では、前記デジタル画像信号の最上位ビットの値に応じて、前記デジタル−アナログ変換器に前記第１及び第２基準電圧のいずれか一方を選択的に供給する選択的電圧供給回路を更に備える。
この態様によれば、デジタル画像信号の最上位ビットの値に応じて、選択的電圧供給回路により、第１又は第２基準電圧がデジタル−アナログ変換器に、選択的に供給される。そして、デジタル−アナログ変換器によりこの選択的に供給された第１又は第２基準電圧の範囲内の電圧が発生されて、第１又は第２駆動電圧範囲にある駆動電圧が生成される。従って、第１基準電圧の範囲内の電圧を選択的に発生するデジタル−アナログ変換器部分と第２基準電圧の範囲内の電圧を選択的に発生するデジタル−アナログ変換器部分とは共通化できるので、装置構成上有利である。
上述した本発明の駆動回路の他の態様では、前記デジタル−アナログ変換器は、前記第１及び第２基準電圧の範囲内の電圧を各々、複数のコンデンサへの充電ににより発生するスイッチト・キャパシタ型デジタル−アナログ変換器を備える。
この態様によれば、スイッチト・キャパシタ型デジタル−アナログ変換器の複数のコンデンサにより、第１及び第２基準電圧の範囲内の電圧が発生される。従って、比較的簡単な構成を用いて比較的確実且つ精度良く電圧選択による駆動電圧の生成が可能となる。
この態様では、前記第１基準電圧は、前記第１駆動電圧範囲の電圧を選択的に発生可能な一対の電圧からなり、前記第２基準電圧は、前記第２駆動電圧範囲の電圧を選択的に発生可能な一対の電圧からなってもよい。
このように構成すれば、スイッチト・キャパシタ型デジタル−アナログ変換器の複数のコンデンサにより、一対の第１基準電圧の範囲内の電圧が発生されて、第１駆動電圧範囲にある離散的な駆動電圧が得られる。他方、一対の第２基準電圧の範囲内の電圧が発生されて、第２駆動電圧範囲にある離散的な駆動電圧が得られる。従って、これら一対の第１基準電圧及び一対の第２基準電圧の設定に応じて、所望の第１及び第２駆動電圧範囲を得ることができ、これらの範囲の間を狭くすることも可能となる。
この場合更に、前記ｍの値が2N-1に等しく、前記スイッチト・キャパシタ型デジタル−アナログ変換器には、前記デジタル画像信号の最上位ビットの値に応じて前記デジタル画像信号の下位Ｎ−１ビットが選択的にそのまま又は反転して入力され、前記スイッチト・キャパシタ型デジタル−アナログ変換器は、前記下位Ｎ−１ビットがそのまま入力される場合には、前記第１基準電圧の範囲内の電圧を発生し、前記下位Ｎ−１ビットが反転して入力される場合には、前記第２基準電圧の範囲内の電圧を発生するように構成してもよい。
このように構成すれば、ｍの値が2N-1に等しく、2N個の階調の前半又は後半の半分が、第１駆動電圧範囲にある駆動電圧に対応し、残りの半分が、第２駆動電圧範囲にある駆動電圧に対応する。ここで、スイッチト・キャパシタ型デジタル−アナログ変換器には、デジタル画像信号の最上位ビットの値に応じて、デジタル画像信号の下位Ｎ−１ビットが選択的にそのまま又は反転して入力される。そして、下位Ｎ−１ビットがそのまま入力される場合には、スイッチト・キャパシタ型デジタル−アナログ変換器により、第１基準電圧の範囲内の電圧が発生されて、第１駆動電圧範囲にある駆動電圧が生成される。他方、下位Ｎ−１ビットが反転して入力される場合には、スイッチト・キャパシタ型デジタル−アナログ変換器により、第２基準電圧の範囲内の電圧が発生されて、第２駆動電圧範囲にある駆動電圧が生成される。従って、SC−DACとしてＮ−１ビットのスイッチト・キャパシタ型デジタル−アナログ変換器が一個あるだけで、Ｎビットのデジタル画像信号を変換できるので、装置構成上極めて有利である。
この場合更に、前記スイッチト・キャパシタ型デジタル−アナログ変換器は、一対の対向電極を各々有し、前記最上位ビットの２値に応じて選択的に前記一対の第１基準電圧のうちの一方又は前記一対の第２基準電圧のうちの一方が、前記一対の対向電極の一方に対し各々印加される第１〜第Ｎ−１の容量要素と、該第１〜第Ｎ−１の容量要素の各々における前記一対の対向電極間を短絡して充電電荷を放電させる容量要素リセット回路と、前記信号線の電圧を、前記最上位ビットの２値に応じて選択的に前記一対の第１基準電圧のうちの他方又は前記一対の第２基準電圧のうちの他方に、リセットするための信号線電位リセット回路と、前記容量要素リセット回路による放電及び前記信号線電位リセット回路によるリセットの後に、前記下位Ｎ−１ビットの値に各々応じて前記第１〜第Ｎ−１の容量要素を前記信号線に選択的に各々接続する第１〜第Ｎ−１のスイッチを含む選択スイッチ回路とを備えてもよい。
このように構成すれば、第１〜第Ｎ−１の容量要素の各々において、一対の対向電極の一方に対し、最上位ビットの２値に応じて、選択的に一対の第１基準電圧のうちの一方が各々印加されるか、又は一対の第２基準電圧のうちの一方が各々印加される。ここで先ず、容量要素リセット回路により、第１〜第Ｎ−１の容量要素の各々において、一対の対向電極間が短絡され、充電電荷が放電させる。他方、信号線電位リセット回路により、信号線の電圧は、最上位ビットの２値に応じて、選択的に一対の第１基準電圧のうちの他方にリセットされるか、又は一対の第２基準電圧のうちの他方にリセットされる。その後、下位Ｎ−１ビットの値に各々応じて、選択スイッチ回路の第１〜第Ｎ−１のスイッチにより、第１〜第Ｎ−１の容量要素が信号線に選択的に各々接続される。この結果、各容量要素に充電された電圧（正又は負の電圧）が、デジタル画像信号の示す階調に応じて信号線に対し、駆動電圧として印加される。従って、比較的簡単な構成を用いて比較的確実且つ精度良く基準電圧内で電圧選択した駆動電圧の生成が可能となる。
特に、この場合、スイッチト・キャパシタ型デジタル−アナログ変換器を構成する各容量要素が信号線に直接接続され、信号線の寄生容量を充電するのに最低限必要な電荷を各容量要素から直接供給すれば足りるので、当該デジタル−アナログ変換器や駆動回路における消費電力を低減する上で大変有利である。特に、従来のように、信号線の寄生容量に起因する駆動電圧の非線形性を補正するために、スイッチト・キャパシタ型デジタル−アナログ変換器の出力端子と信号線との間にバッファ回路等を介在する場合と比べると、消費電力を大幅に低減できる。
この場合更に、前記第１〜第Ｎ−１の容量要素の容量を、Ｃ×2i-1（C:所定の単位容量、ｉ＝１、２、…、Ｎ−１）としてもよい。
このように構成すれば、選択的に電圧発生して得られる駆動電圧を所定間隔で変化させることができ、電気光学装置における光学特性を所定間隔で変化させることができる。従って、全階調領域を通じて安定した多階調表示が得られる。
上述した本発明の駆動回路の他の態様では、第ｍ−１番目の階調に対応する前記駆動電圧と第ｍ番目の階調に対応する前記駆動電圧との差が所定値よりも小さくなるように、前記第１及び第２基準電圧の値が設定されている。
この態様によれば、第ｍ−１番目の階調に対応する駆動電圧、即ち第１駆動電圧範囲にあり且つ最も第２駆動電圧範囲に近い駆動電圧と、第ｍ番目の階調に対応する駆動電圧、即ち第２駆動電圧範囲にあり且つ最も第１駆動電圧範囲に近い駆動電圧との差が所定値よりも小さい。従って、この所定値を予め実験的に定めた、例えば人間が認識できない程度の階調差に対応する値として設定すれば、第１及び第２駆動電圧範囲の間（即ち、両範囲の境界）で階調が実用上不連続に変化してしまうような事態を未然に防げる。
この態様では、前記電気光学装置が第ｍ−１番目の階調に対応する前記駆動電圧により駆動される場合と第ｍ番目の階調に対応する前記駆動電圧により駆動される場合との前記光学特性の比が、前記光学特性の変動範囲を（2N−１）等分した一階調分となるように前記第１及び第２基準電圧の値が設定されてもよい。
このように構成すれば、第１及び第２駆動電圧範囲の境界の前後においても、選択的に電圧発生して得られる駆動電圧を所定間隔で変化させられ、電気光学装置における光学特性を所定間隔で変化させられる。従って、この境界に対応する階調領域も含めて全階調領域を通じて非常に安定した多階調表示が得られる。
上述した本発明の駆動回路の他の態様では、前記デジタル−アナログ変換器は、前記第１及び第２基準電圧を各々、直列接続された複数の抵抗器により分圧する抵抗ラダーを備える。
この態様によれば、抵抗ラダーの複数の抵抗器により、第１及び第２基準電圧の範囲内の電圧が分圧されて発生される。従って、比較的簡単な構成を用いて比較的確実且つ精度良く分圧による駆動電圧の生成が可能となる。
この態様では、前記デジタル画像信号の最上位ビットの値に応じて、前記デジタル−アナログ変換器に前記第１及び第２基準電圧のいずれか一方を選択的に供給する選択的電圧供給回路を更に備えてもよく、前記デジタル−アナログ変換器は、前記デジタル画像信号の下位Ｎ−１ビットをデコードして2N-1個の出力端子からデコード信号を出力するデコーダと、前記複数の抵抗器の間から各々引き出された複数のタップに一方の端子が各々接続されると共に前記信号線に他方の端子が各々接続されており、前記2N-1個の出力端子から出力されるデコード信号により各々動作する2N-1個のスイッチを更に備えてもよい。
この場合には、選択的電圧供給回路により、デジタル画像信号の最上位ビットの２値に応じて、デジタル−アナログ変換器に第１及び第２基準電圧のいずれか一方が選択的に供給される。すると、デジタル−アナログ変換器においては、デコーダにより、デジタル画像信号の下位Ｎ−１ビットがデコードされ、2N-1個の出力端子から２値のデコード信号が各々出力される。次に、複数の抵抗器の間から各々引き出された複数のタップと信号線との間に各々接続された2N-1個のスイッチが、2N-1個の出力端子から出力されるデコード信号により各々動作されると、デジタル画像信号の示す階調に応じて、第１及び第２基準電圧が分圧される。この結果、各抵抗器により分圧された電圧が、デジタル画像信号の示す階調に応じて信号線に対し、駆動電圧として印加される。従って、比較的簡単な構成を用いて比較的確実且つ精度良く分圧による駆動電圧の生成が可能となる。
特に、このように抵抗ラダーにより分圧すると、第１及び第２駆動電圧範囲の間（境界）を介して、階調の変化に対して駆動電圧の変化が逆向きになってしまう可能性が無いので有利である。
上述した本発明の駆動回路の他の態様では、前記信号線に、前記信号線の寄生容量以外の所定容量が付加されている。
この態様によれば、前述のように基準電圧の範囲内の電圧を発生するデジタル−アナログ変換器における階調（入力）の変化に対する駆動電圧（出力）の変化は、出力側にある信号線の寄生容量に起因して、例えば、漸近線状の非線形を示すので、このように所定容量を付加することにより、駆動電圧の非線形性を所望の或いは所望に多少なりとも近いものにできる。尚、このように所望の非線形性を得るための所定容量の具体的な値は、実験、シミュレーション等により設定すればよい。従って、選択的な電圧発生を２種類の基準電圧（即ち、第１及び第２基準電圧）に基づいて行うことに加えて、信号線の付加容量を調整することにより、第１及び第２駆動電圧範囲における駆動電圧の非線形性を、光学特性の非線形性により類似させることが可能となる。この結果、より類似する駆動電圧の非線形性を利用して、光学特性の非線形性を補正することが可能となる。
上述した本発明の駆動回路の他の態様では、前記電気光学装置は、一対の基板間に液晶が挟持されてなる液晶装置であり、当該駆動回路は、該一対の基板の一方上に形成されている。
この態様によれば、デジタル画像信号を直接入力することができ、比較的簡単な構成を用いて且つ比較的低消費電力で液晶装置における階調表示を可能ならしめると共に液晶装置のγ補正を行うことができる。
この態様では、前記第１及び第２基準電圧の各々は、所定の基準電位に対する電圧極性を水平走査期間毎に反転して前記デジタル−アナログ変換器へ供給されてもよい。
このように構成すれば、第１基準電圧と第２基準電圧の各々の電圧極性を、水平走査期間毎に切り替えて供給することにより、当該液晶装置を、走査線毎に駆動電圧を反転する走査線反転駆動（所謂1H反転駆動）方式や画素反転駆動（所謂ドット反転駆動）方式で駆動でき、表示画面におけるフリッカの防止や直流電圧印加による液晶の劣化の防止等を図れる。この場合の極性反転の基準となる所定の電位は、駆動回路から供給される駆動電圧が印加される液晶画素の電極と液晶層を挟んで対向する他方の電極に印加される対向電位にほぼ等しい。但し、トランジスタや非線型素子などのスイッチング素子を介して液晶画素に電圧印加する構成の場合は、スイッチング素子の寄生容量等による印加電圧の降下を考慮して、上記所定の電位は対向電位に対してバイアスが付与される。
本発明の電気光学装置は上述の技術的課題を解決するために、上述した本発明の駆動回路を備えたことを特徴とする。
本発明の電気光学装置によれば、上述した本発明の駆動回路を備えたので、デジタル画像信号を直接入力することができ、比較的簡単な構成を用いて且つ比較的低消費電力で高品位の階調表示が行える電気光学装置を実現できる。
本発明の電子機器は上述の技術的課題を解決するために、上述した本発明の電気光学装置を備えたことを特徴とする。
本発明の電子機器によれば、上述した本発明の電気光学装置を備えたので、比較的簡単な構成を持ち、且つ比較的低消費電力であり、高品位の階調表示が行える各種の電子機器を実現できる。
【図面の簡単な説明】
図１は、本発明によるSC−DACを用いた駆動回路の実施例を示す回路図である。
図２は、透過率の最小値及び最大値に対応する２電圧を求める方法を示す液晶画素の透過率特性曲線から求める方法を示す図である。
図３（Ａ）は、基準電圧を変化させた場合のDACの出力特性が変化する様子を示す図である。
図３（Ｂ）は、容量要素の総合容量を変化させたときのDACの出力特性が変化する様子を示す図である。
図４は、図１の駆動回路において、DACの入出力特性の変化の様子を示す図であり、左側のグラフ（Ａ）は、画像データに対するDACの出力電圧を示し、右側のグラフ（Ｂ）は液晶画素の透過率に対する液晶画素電極に印加される電圧を示す。
図５は、３つの場合（ケースＩ〜III）についての液晶画素の透過率と液晶画素電極に印加される電圧との関係を示すグラフである。
図６は、第１実施例の詳細構成を示す回路図である。
図７は、図６の実施例の動作を説明するためのタイミング図である。
図８は、本発明による抵抗ラダー型DACを用いた駆動回路の第２実施例を示す回路図である。
図９（Ａ）は、本発明による液晶装置の一実施例の平面図である。
図９（Ｂ）は、図９（Ａ）の液晶装置の横断面図である。
図９（Ｃ）は、図９（Ａ）の液晶装置の縦断面図である。
図10は、図９の液晶装置の回路図である。
図11は、図９に示した液晶装置の製造プロセスの第１プロセスの説明図である。
図12は、図９に示した液晶装置の製造プロセスの第２プロセスの説明図である。
図13は、図９に示した液晶装置の製造プロセスの第３プロセスの説明図である。
図14は、図９に示した液晶装置の製造プロセスの第４プロセスの説明図である。
図15は、図９に示した液晶装置の製造プロセスの第５プロセスの説明図である。
図16は、図９に示した液晶装置の製造プロセスの第６プロセスの説明図である。
図17は、図９に示した液晶装置の製造プロセスの第７プロセスの説明図である。
図18は、本発明による液晶装置の他の実施例の分解説明図である。
図19は、本発明による電子機器の一実施例（携帯型コンピュータ）を示す説明図である。
図20は、本発明による電子機器の他の実施例（プロジェクタ）を示す説明図である。
図21は、従来の駆動回路に用いられるDACの入力特性を示す図であり、左側のグラフ（Ａ）は、画像データに対するDACの出力電圧を示し、右側のグラフ（Ｂ）は液晶画素の透過率に対する液晶画素電極に印加される電圧を示す。
発明を実施するための最良の形態
以下、本発明を実施するための最良の形態について実施例毎に順に図面に基づいて説明する。
（第１の実施例）
図１は、電気光学装置の一例たる液晶装置がノーマリーホワイトモードで駆動される場合の、本発明による該液晶装置の駆動回路の実施例の回路図である。図１において、駆動回路は、６ビットのデジタル画像処理用のもので、シフトレジスタ21と、第１ラッチ回路221と第２ラッチ回路222とからなるラッチ装置22と、その後段に設けられたデータ変換回路23と、その後段に設けられたDAC3と、選択回路４とを備えて構成されている。
駆動回路の外部に設けられたコントローラ200は、６ビットの画像データDA（D1,D2,・・・,D6）を並列に駆動回路に送出する。画像データDAは、26階調のうち任意の階調を示すデジタル画像データである。ラッチ装置22は、デジタルインターフェースの一例を構成しており、第１ラッチ回路221は、ビットD1,D2,・・・,D6を、シフトレジスタ21からのクロックCLで取り込み、タイミングLPで第２ラッチ回路222に送出する。第２ラッチ回路222は、蓄積されたデータをデータ変換回路23に送出する。
図１においては、液晶装置のデータ信号線の一本にデータ信号電圧を供給する駆動回路の単位回路を示している。実際には、シフトレジスタ21は、液晶装置にデータ信号線の数分の出力を供給する段数分必要であり、ラッチ装置22も、データ信号線分必要である。コントローラ200からは、６ビット画像データが並列に水平画素分だけ送出されるので、その送出タイミングに合わせてシフトレジスタ21から順次出力がなされ、そのシフトレジスタ21の各出力を受けて、各データ信号線に関連する駆動回路単位の第１ラッチ回路221が６ビット画像データを並列に同時にラッチしていく。水平画素分の画像データが第１ラッチ回路221にラッチされた後、ラッチパルスLPにより、一ライン分の画像データが第１ラッチ回路221から第２ラッチ回路に一括に同時にラッチされる。第２ラッチ回路222が一ライン分の画像データをラッチした時点から、DAC3でのDA変換が開始される。また、第２ラッチ回路222に一ライン分の画像データがラッチされると、次のラインの水平画素分の画像データがコントローラ200から順次送出され、先程と同様にシフトレジスタ21からの出力を受けて第１ラッチ回路221が順次ラッチを続ける。
ラッチパルスLPにより、１画素分が６ビット画像データからなる一水平画素分の画像データが第２ラッチ回路222にラッチされ、この画像データは一水平画素分が同時に各駆動回路単位のデータ変換回路23に送出される。
本実施例では、データ変換回路23は、６ビットの画像データDAの最上位ビットD6の値が“0"のときは、画像データDAの残りの下位ビットD1〜D5をそのままDAC3に送出するが、最上位ビットD6の値が“1"のときには、ビットD1〜D5を反転させてDAC3に送出する。なお、本明細書では、データ変換回路23がDAC3に送出する画像データ（即ち、下位ビットD1〜D5又はその反転ビットからなるデータ）を、DBで示すと共に、ビットD1〜D5の反転ビットには、＊を付けて、D1＊〜D5＊のように記載するものとする。
DAC3は、いわゆるSC−DACであり、複数のトランジスタスイッチ・容量により構成される。第１〜第５の５個の容量要素311〜315は、並列に配置されている。また、DAC3の出力信号線39には、信号線容量310として示す容量C0が寄生している。出力信号線39は、ビット選択スイッチ回路34を構成する各ビット選択スイッチ341〜345を介して、容量要素311〜315に接続される。さらに、DAC3は、容量要素リセット装置32と、信号線電位リセット装置33を含んでいる。容量要素リセット装置32は、５つのスイッチ321〜325により構成されている。各スイッチ321〜325は、それぞれ各容量要素311〜315の端子間に設けられ、同時にオン状態となることにより容量要素311〜315の充電電荷を放電することができる。また、信号線電位リセット装置33は、後述する選択回路41の接続端子b3と出力信号信号線39を選択的に接続又は非接続とするスイッチ331により構成されている。スイッチ331がオン状態となることで、出力信号線39の電位を、後述する基準電圧Vb1,Vb2の何れかでリセットすることができる。
なお、図１において、信号線容量310は出力信号線39に寄生する容量であり、その信号線と反対側の端子電位（共通電位）はV0で示してある。この信号線39は、液晶装置のデータ信号線として画素エリアに向かって配線される。信号線容量310は、前述したように、出力信号線39及びこれに繋がる画素エリアのデータ信号線に寄生する容量である。これらの信号線は液晶を挟んで対向する対向基板の電極との間に容量が形成されると共に、アクティブマトリクス型液晶パネルの場合の画素エリアにおいてはデータ信号線と走査信号線が交差したり、画素電極が隣接したりするので、データ信号線と走査信号線や画素電極との間でも寄生容量が形成される。また、後述のようにDAC3の出力特性曲線を調整するために画素エリアの周囲において出力出力線39の配線幅を広げて、液晶を挟んで対向する基板の電極間で意図的に容量を形成するようにしてもよい。信号線容量C0はそのような寄生する総容量である。また図中では、信号線容量310の他端の電位を対向する基板の電極電位（共通電極電位）として記載してあるが、これは出力信号線39と対向する共通電極との容量値が最も大きい場合に、容量の他端の電位として最も寄与度の大きい電位として記載してある。この電位は共通電極電位に限られるものではなく、基準電圧Vb1、Vb2との関係において、信号線容量C0に電荷の充電ができる電位であれば、他の電位との間に容量を形成して、その電位を他端の電位としても構わない。
DAC3は、第１と第２の基準電圧入力端子ａとｂとを持ち、第１の基準電圧入力端子ａには、選択回路41の出力端子（接続端子a3）が接続され、第２の基準電圧入力端子ｂには、選択回路42の出力端子（接続端子b3）が接続されている。
選択回路41,42は、入力端子として、それぞれ２つの端子a1,a2、b1,b2を持つ。選択回路41の入力端子a1,a2には、電圧Va1,Va2が入力されており、選択回路41のスイッチ420は入力データDAの最上位ビットD6（図１中、MSBで示す）の値が“0"のときは、接続端子a3をa1に接続し、最上位D6の値が“1"のときは、接続端子a3を入力端子a2に接続する。
また、選択回路42の入力端子b1,b2には、電圧Vb1,Vb2が入力されており、スイッチ430は入力データDAの最上位ビットD6の値が“0"のときは、接続端子b3を入力端子b1に接続し、最上位D6の値が“1"のときは、接続端子b3をb2に接続する。
このように本実施例では、一対の第１基準電圧が電圧Va1とVb1とからなり、一対の第２基準電圧が電圧Va2とVb2とからなる。
ビット選択スイッチ回路34は、各容量要素311〜315の各々と出力信号線39とを選択的に接続又は非接続とするためのスイッチ341〜345からなるもので、データ変換回路23からの非反転信号D1〜D5または反転信号D1＊〜D5＊の値に応じてオン・オフ状態となる。容量要素311〜315の容量は、バイナリ比により設定され、それぞれＣ、２×Ｃ、４×Ｃ、８×Ｃ、16×Ｃであり、容量要素311〜315の並列接続の総合容量CTは、31×Ｃである。一般式では、容量要素311〜315の容量は、Ｃ×2j-1（但し、Ｃは、所定の単位容量、ｊ＝1,2,・・・,N−１）となる。
次に、本実施例の駆動回路において、２組の基準電圧Va1とVb1、及びVa2とVb2の各値の決定方法について説明する。なお、本実施例では、Va1＞Vb1、Va2＜Vb2であるものとする。
まず、図２に示すような、横軸に画素の液晶に対する印加電圧VLP、縦軸に画素の透過率SLPをとって示す液晶画素の透過率特性Ｙから、透過率変動範囲Ｔを決定し、この透過率の最小値及び最大値に対応する２つの電圧を、液晶画素の透過率特性曲線から求めておく。ここでは、これらの２つの電圧をVa1,Va2（Va1＞Va2）とする。
本実施例ではノーマリーホワイトモードで液晶を駆動するので、透過率が最大となる場合には、画像データDAは「000000」である。このとき、図１に示したDAC3のデータ入力端子DT1〜DT5には、画像データDAの下位５ビットD1〜D5（「00000」）がそのまま入力される。従って、ビット選択スイッチ341〜345は、全てオフ状態とされる。また、画像データDAの最上位ビットが“0"であることから、選択回路42のスイッチ430はb3をb1に接続しており、DAC3の基準電圧入力端子ｂにはVb1が現れている。したがって、出力信号線39には、Vb1が現れる。
一方、透過率が最小となる場合には、画像データDAは「111111」である。このとき、DAC3のデータ入力端子には、反転ビットD1＊〜D5＊「00000」が入力される。従って、この場合にもビット選択スイッチ341〜345は、全てオフ状態とされる。また、画像データDAの最上位ビットが“1"であることから、選択回路42のスイッチ430はb3をb2に接続しており、DAC3の基準電圧入力端子ｂにはVb2が現れる。以上から、透過率変動範囲Ｔの透過率の最大値に相当するDAC3の出力はVb1であり、透過率の最小値に相当するDAC3の出力は、Vb2である。
また、画像データDAを「011111」とした場合、即ち、画像データDAの値を10進法値の2N-1−１とした場合、図１に示したDAC3のデータ入力端子には、下位ビットD1〜D5「11111」がそのまま入力される。ここで先ず、画像データDAの最上位ビットが“0"であることから、選択回路41のスイッチ420は端子a3を端子a1に接続しており、DAC3の基準電圧入力端子ａにはVa1が現れる。また、選択回路42のスイッチ430は端子b3を端子b1に接続しており、DAC3の基準電圧入力端子ｂにはVb1が現れる。次に、一方で、信号線電位リセット装置33のスイッチ331を一旦オンにした後にオフにして、信号線39の電位を信号線電位をVb1にリセットする。他方で、容量要素リセット装置32の５つのスイッチ321〜325を一旦全てオンにした後に全てオフにして、各々の容量要素の両端子の電圧をVa1にリセットする。この状態で、ビット選択スイッチ34を選択的にオンにする（この場合、ビットD1〜D5が「11111」であるから、ビット選択スイッチ341〜345を全てオンにする）と、出力信号線39には、
V1＝Va1＋｛（Vb1−Va1）×31C/（C0＋31C）｝・・・（１）
が現れる。
更にまた、画像データDAを「100000」とした場合、即ち、画像データDAの値を10進法値の2N-1とした場合、図１に示したDAC3のデータ入力端子には、反転ビットD1＊〜D5＊「11111」が入力される。ここで先ず、画像データDAの最上位ビットが“1"であることから、選択回路41のスイッチ420は端子a3を端子a2に接続しており、DAC3の基準電圧入力端子ａにはVa2が現れる。また、選択回路42のスイッチ430は端子b3を端子b2に接続しており、DAC3の基準電圧入力端子ｂにはVb2が現れる。次に、一方で、信号線電位リセット装置33のスイッチ331を一旦オンにした後にオフにして、信号線39の電位を信号線電位をVb2にリセットする。他方で、容量要素リセット装置32の５つのスイッチ321〜325を一旦全てオンにした後に全てオフにして、各々の容量要素の両端子の電圧をVa2にリセットする。この状態で、ビット選択スイッチ34を選択的にオンにする（この場合、ビットD1〜D5が「11111」であるから、ビット選択スイッチ341〜345を全てオンにする）と、出力信号線39には、
V2＝Va2＋｛（Vb2−Va2）×31C/（C0＋31C）｝・・・（２）
が現れる。
したがって、図２に示すように、ΔＶ＝V2−V1の値を適当に選ぶことにより、画像データDAが「011111」のときに出力信号線39に現れる電圧（DAC3の出力電圧）により生じる液晶画素の透過率と、画像データDAが「100000」のときに出力信号線39に現れる電圧により生じる液晶画素の透過率と差を、透過率変動範囲Ｔの一階調分（log対数軸における一階調分）に選ぶことができる。
また、「011111」〜「100000」にかけて階調が反転しないための条件は、ΔＶ＞０、すなわち、
（31C/CT）×（Va1−Va2）＜Vb2−Vb1
となる。
なお、一般的には、
ΣCi/CT×（Va1−Va2）＜Vb2−Vb1
（ただし、Σの演算は、ｉ＝１からｉ＝Ｎ−１について行う）
となる。なお、上記不等号式は、画素の液晶を交流駆動する際に、駆動回路から正極性の電圧を出力信号線39に出力する場合に成立する。従って、負極性の電圧を出力する場合には、上記不等号式の全ての不等号が逆になることに注意されたい。
上記（１），（２）式から明らかなように、Vb1−Vb2及びVa2−Va1が一定であれば、ΔＶの値は変動しない。したがって、たとえば、Vb1及びVb2を固定値として、かつVa2−Va1を一定値として、Va2及びVa1の値を正または負の方向にシフトさせれば、画像データDAに対するDAC3の出力特性曲線の階調の中心を透過率が高い側、または低い側に移動させることができる。
図３（Ａ）に、Vb1−Vb2の電圧差が一定の条件で、Va2−Va1の電圧差を大きくした場合（G1）と、小さくした場合（G2）のDAC3の出力特性（画像データ値DA−DACの出力電圧Vc）と、また変化させる前の出力特性をG0で示す。
また、上記（２）式からもわかるように、容量要素311〜315の総合容量CTと、信号線容量310の容量C0との大きさを適宜設定することにより、画像データDAに対するDAC3の出力特性曲線の勾配の変化を変化させることができる。すなわち、CTをC0に対して大きくすれば、出力特性曲線の勾配の変化を大きくできるし、CTをC0に対して小さくすれば、出力特性曲線を直線に近づけることができる。
図３（Ｂ）に、Va1,Va2,Vb1,Vb2が一定の条件で、CTをC0に対して大きくした場合（G3）と、小さくした場合（G4）のDAC3の出力特性（画像データ値DA−DACの出力電圧Vc）を示し、また変化させる前の出力特性をG0で示す。
尚、出力特性曲線をより直線に近付けたい場合には、信号線39に並列に所定容量の容量を接続して、信号線容量310の容量C0を大きくしてもよい。即ち、このように構成すれば、DAC3における階調変化に対する駆動電圧変化は、上述のように信号線39の容量増加に起因して直線に近付くので、γ特性がより直線的な場合にも、DAC3の出力特性曲線を用いて対処可能となる。
以上のようにして、２組の基準電圧Va1,Vb1及びVa2,Vb2を設定するとともに、容量要素311〜315の総合容量CTを設定した場合における、DAC3の動作を以下に詳細に説明する。
まず、データ変換回路23に入力された画像データDAの最上位ビットD6が、DAC3のデータ入力端子DT6に入力される。最上位ビットD6の値が“0"である場合には、選択回路41のスイッチ420は、接続端子a3を端子a1に接続し、選択回路42のスイッチ430は接続端子b3を端子b1に接続する。また、最上位ビットD6の値が“1"である場合には、選択回路41のスイッチ420は、接続端子a3を端子a2に接続し、選択回路42のスイッチ430は接続端子b3を端子b2に接続する。このとき、容量要素リセット装置32のスイッチ321〜325、及び信号線電位リセット装置33のスイッチ331は、ともにオン状態となっており、ビット選択スイッチ回路34のスイッチ341〜345はオフ状態となっている。これにより、容量要素311〜315は放電されて、各々の両端子はリセット電圧Va1またはVa2にリセットされ、信号線容量310の端子（即ち、出力信号線39）はVb1またはVb2にリセットされる。
この状態で、スイッチ321〜325及びスイッチ331がオフ状態とされ、続いて、それまでオフ状態となっていたビット選択スイッチ回路34のスイッチ341〜345が、上記画像データDAの第１ビットD1から第５ビットD5の値に応じて選択的にオン状態となる。この際前述したように、DAC3のデータ入力端子DT1〜DT5には、データ変換回路23に入力された画像データDAの最上位ビットD6の値が“0"であるときには、下位５ビットの非反転信号D1〜D5が入力され、最上位D6の値が“1"であるときには、下位５ビットの反転信号D1＊〜D5＊が入力される。
したがって、たとえば画像データDAが、「000001」であるときには、DAC3のDT1〜DT5の５つの端子には、それぞれ0,0,0,0,1が入力され、ビット選択スイッチ回路34のスイッチのうちスイッチ341のみがオン状態となる。また、たとえば画像データDAが、「111110」であるときには、DAC3のDT1〜DT5の５つの端子には、それぞれ0,0,0,0,1が入力され、この場合にもビット選択スイッチ回路34のスイッチのうちスイッチ341のみがオン状態となる。
このようにして、スイッチ321〜325のうち、オン状態となったスイッチに接続されている容量要素311〜315と、信号線容量310とが接続され、出力信号線39には、これらの接続に基づく電圧が現れる。
例えば、画像データDAが、「000001」であるときには、信号線容量310（容量C0）は、両端子の電圧Vb1とV0とにより充電される。また、容量要素リセット装置32の全スイッチ321〜325をオフ状態にした後に、スイッチ341を介して信号線39に接続された容量要素311（容量Ｃ）は、基準電圧Va1及びVb1により充電される（他方、スイッチ342〜345がオフ状態のままであるので、容量要素312〜315は、基準電圧Va1及びVb1により充電されない）。従って、容量要素311（容量Ｃ）と信号線容量310（容量C0）により、一対の基準電圧Va1及びVb1（即ち、電圧Vb1−Va1）を実質的に分圧したような電圧が、出力信号線39に現れる。
また例えば、画像データDAが、「111110」であるときには、信号線容量310（容量C0）は、両端子の電圧Vb2とV0とにより充電される。また、容量要素リセット装置32の全スイッチ321〜325をオフ状態にした後に、スイッチ341を介して信号線39に接続された容量要素311（容量Ｃ）は、基準電圧Va2及びVb2により充電される（他方、スイッチ342〜345がオフ状態のままであるので、容量要素312〜315は、基準電圧Va2及びVb2により充電されない）。従って、容量要素311（容量Ｃ）と信号線容量310（容量C0）により、一対の基準電圧Va2及びVb2（即ち、電圧Vb2−Va2）を実質的に分圧した電圧が、出力信号線39に現れる。
図４中、左側のグラフ（Ａ）は、画像データDA（64階調表現）に対するDAC3の出力電圧Vcを示す図、右側のグラフ（Ｂ）は、液晶画素の透過率SLP（軸はlog対数）と液晶画素電極に印加される電圧VLP（DAC3の出力電圧Vcに対応する）との関係を、横軸に透過率SLPを、縦軸に印加電圧VLPをとって例示するグラフである。画像データDAの「111111」〜「000000」は、64階調を示す画像データの２値コードである。図21中のグラフ（Ａ）及び（Ｂ）と対比して、図４中のグラフ（Ａ）及び（Ｂ）を参照することで明かなように、本発明のDAC3は、D/A変換を行う一方で、γ補正を行っているのである。
なお、基準電圧Va1,Va2,Vb1,Vb2を、全体に高電圧側又は低電圧側にシフトさせれば、画素における輝度（透過率）を全体に低い側又は高い側にシフトさせることができる。また、予め、Vb1−Vb2の電圧差を大きく設定しておけば、コントラスト比を大きくできるし、小さくすればコントラスト比を小さくできる。
図５に、本実施例において実測された、３つの場合（ケースＩ〜IIIで示す）についての液晶画素の透過率と液晶画素電極に印加される電圧との関係を、グラフにより示す。図５において、各ケースＩ〜IIIのVa1,Va2,Vb1,Vb2を正極性と負極性の電圧がそれぞれ与えられている。これは、画素の液晶を交流駆動するために、データ信号線に、基準電圧（図５の場合は0V）に対して正極性の電圧を出力する場合、負極性の電圧を出力する場合があるからである。Va1,Va2,Vb1,Vb2が正の電圧の場合は、画素液晶に対して正極性の電圧を印加し、負の電圧の場合は負極性の電圧を印加する。
したがって、図１の駆動回路においては、実際には、Va1,Va2,Vb1,Vb2としては、各々に対して、正極性の電圧を印加するための基準電圧と、負極性の電圧を印加するための基準電圧とが、周期的に切り換えられて与えられる。
この電圧Va1,Va2,Vb1,Vb2の切り換え周期は、液晶装置の駆動方法が、液晶印加電圧を１垂直走査期間（１フィールド又は１フレーム）毎に極性反転する駆動方法の場合は１垂直走査期間毎に切り換え、水平走査期間毎に極性反転（いわゆるライン反転駆動）する場合は水平走査期間毎に切り換えとなる。また、列ライン毎に極性反転（いわゆるソースライン反転）する場合、画素毎に極性反転（いわゆるドット反転駆動）する場合は、隣接する単位駆動回路毎に、Va1,Va2,Vb1,Vb2として与えられる電圧の基準電圧に対する極性が交互に異なっている。つまり、１データ信号線目の単位駆動回路と２データ信号線目の単位駆動回路とでは、Va1として与えられる基準電圧が、正極性用、負極性用となっており、異なる電圧となる。この各単位駆動回路の基準電圧の切り換えは、ソースライン反転の場合は垂直走査期間毎、ドット反転の場合は水平走査期間毎、となる。
なお、第１の実施例の説明及び以下に述べる他の実施例において、「111111」を黒、「000000」を白として説明しているが、逆に「111111」を白、「000000」黒となるように、画像データD1〜D6と端子DT1〜DT6との関係を逆転させてもよい。また、本実施例は、液晶分子の配向方向と偏光軸の設定を変更して（ノーマリーブラックモードとして）、DACの出力電圧が低いときに高透過率、出力電圧が高いときに低透過率とした場合でも、同様に適用できることは言うまでもない。
次に、第１実施例の駆動回路のより詳細な構成及び動作について図６及び図７を参照して説明する。ここに図６は、本実施例の駆動回路の詳細な回路図であり、図７は、そのタイミング図である。なお、図７において、図１と同じ構成要素には同じ参照符号を付し、その説明は適宜省略する。
図６において、第１ラッチ回路221の６つのラッチ要素211〜216は、各々シフトレジスタ７の出力パルスにより駆動され、データ線上の１画素分の６ビット画像データを同時にラッチするように構成されている。第１ラッチ回路221は、一単位の駆動回路分が示されるだけであるが、このラッチ回路に隣接する単位駆動回路にも同様な第１ラッチ回路が構成される。但し、第１ラッチ回路221は、単位駆動回路毎に、シフトレジスタ７の異なる出力によりラッチが制御される。
第２ラッチ回路222は、第１ラッチ回路221に保持された各ビットD1,D2,・・・,D6を、ラッチパルスLP0により、各ラッチ要素271〜276に一括して取り込み、データ変換回路23に出力するように構成されている。この第２ラッチ回路222は、第１ラッチ回路221と同様に各単位駆動回路に設けられるが、第１ラッチ回路221と相違するところは各単位駆動回路の第２ラッチ回路222は、同一のラッチパルスLP0により一括してラッチされることにある。
データ変換回路23は、EX−ORゲートと、NANDゲートと、NOTゲートとからなる５組のゲート回路311〜315と、ラッチゲート316とから構成されている。
ゲート回路311〜315の各EX−ORゲートは、ラッチ要素271〜276からの画像データDAの各ビットの値D1〜D5を各々入力するとともに、ラッチゲート316は最上位ビットD6の値を入力する。各EX−ORゲートは、最上位ビットD6の値が“1"であるときは下位ビットD1〜D5の値を反転させて、或いは最上位ビットD6の値が“0"であるときには下位ビットD1〜D5の値を反転させずに、次段のNANDゲートに出力するように構成されている。
レベルシフト回路81〜86は、例えば、２値電圧レベルを0V及び5Vから0V及び12Vにシフトさせる回路であり、非反転出力及び反転出力の２出力端子をもつ。これらの２出力端子は、次段のDAC3に送出される。図６では、レベルシフト回路81〜86の非反転出力信号を、LS1〜LS6で示してある。
本実施例では、各容量要素311〜315は、パターン形成されて構成される。ここで各容量要素312〜315は、容量要素311の容量Ｃと同一容量の容量を、容量要素312では２個、容量要素313では４個、容量要素314では８個、容量要素315では16個それぞれ並列に接続して構成している。また、各スイッチ341〜345は、電圧Va1,Va2,Vb1,Vb2の基準電圧が交流である（例えば、１走査線毎や、１フィールド、１フレーム等毎に電圧極性が反転する）ことから、制御される信号の極性が正負のいずれであっても動作できるように、２つの制御端子を持つCMOSトランジスタにより構成されている。即ち、レベルシフト回路81〜86からの非反転出力信号LS1〜LS5は、容量要素リセット電圧Va1,Va2、信号線電位リセット電圧Vb1,Vb2が正であるときに各スイッチ341〜345を動作させ、レベルシフト回路81〜86からの反転出力信号は容量要素リセット電圧Va1,Va2、信号線電位リセット電圧Vb1,Vb2が負であるときに各スイッチ341〜345を動作させるように構成されている。
次に、図６のように構成された駆動回路の動作について図７のタイミング図を参照して説明する。
図７において、先ず、一つ前の水平走査期間に、シフトレジスタ７から順次出力される転送信号に従って、第１ラッチ回路221は単位駆動回路毎に、水平画素数分の画像データを順次ラッチする。そして、一水平画素数分の画像データがラッチされたところで、水平ブランキング期間の時刻t1に、ラッチパルスLP0が発生すると、第２ラッチ回路222は、第１ラッチ回路221に保持された各ビットD1,D2,・・・,D6を、各ラッチ要素271〜276に一括して取り込み、データ変換回路23に出力する。
次に、データ変換回路23の各NANDゲートに、リセット信号RS1が入力されると、リセット信号RS1がＨレベルとなっている期間t3〜t4に（即ち、水平走査期間）、EX−ORゲートの出力が、NOTゲートを介してレベルシフト回路81〜85に出力される。また、ラッチゲート316からは、ラッチパルスLP0が入力されたときに、最上位ビットD6がレベルシフト回路86に出力される。
本実施例では、最上位ビットD6の値が“1"であるため、レベルシフト回路86からの最上位ビットD6の非反転出力LS6が、ラッチパルスLP0の発生タイミングである時刻t1に、ハイレベルとされる。そして、スイッチ420の動作により、時刻t1において、リセット電圧Va2が、選択端子a3に現れる。また、スイッチ430の動作により、時刻t1において、信号線電位リセット電圧Vb2が、選択端子b3に現れる。
次に、時刻t2においてリセット信号RS2又はその反転信号（図６では、この反転信号をRS2＊で表す）が発生すると、容量要素リセット装置のスイッチ321〜325及び信号線電位リセット装置のスイッチ331は、オンとされる。この際、リセット信号RS2がハイレベルとなる期間は、ラッチパルスLP0の発生タイミングよりも遅く、またリセット信号RS1の立ち上りのタイミングたる時刻t3よりも早い。
次に、信号線リセット装置のスイッチ331がオフとされて信号線の電位がVb2とされ且つ容量要素リセット装置のスイッチ321〜325がオフとされ各容量要素311〜315が充電可能となった状態で、時刻t3においてリセット信号RS3が発生すると、ビット選択スイッチ回路のスイッチ341〜345は、レベルシフト回路81〜85の出力の値に応じて選択的にオン状態とされる。本実施例では、レベルシフト回路81〜85の出力LS1〜LS5のうち、LS1のみがＨレベルとなるので、出力信号線39には、容量要素311と信号線容量310のとの接続により生じた電圧（DAC3の出力電圧Vc）が現れ、この出力電圧Vcが、水平走査期間に当該信号線に与えられる。
以上詳細に説明したように第１実施例によれば、デジタル式の画像データDAのビットが示す階調に応じた出力電圧を液晶装置の各信号線に供給することができ、しかもγ補正を行うこともできる。
（第２の実施例）
次に、本発明による液晶装置の駆動回路の第２の実施例について図８を参照して説明する。
図８は、図１に示したSC−DACに代えて、抵抗ラダー型DACを使用した第２実施例を示す図である。図８において、駆動回路12は、シフトレジスタ21と、第１ラッチ回路221及び第２ラッチ回路222からなるラッチ装置22と、データ変換回路23と、DAC5とから構成されている。シフトレジスタ21、ラッチ装置22、データ変換回路23の構成及び機能は、第１の実施例と同一構成である。尚、図８において、図１と同じ構成要素には同じ参照符号を付し、その説明は適宜省略する。また、第２実施例においても、DACの前段までの詳細構成（シフトレジスタ、ラッチ手段、データ変換回路）は図６に示した第１実施例と同様である。
図１の駆動回路の場合と同様に、コントローラ200が、６ビットの画像データDAを駆動回路12に送出すると、ラッチ装置22は、画像データDAの６ビットD1〜D6をデータ変換回路23に送出する。データ変換回路23は、最上位ビットD6の値が“0"であるときは、下位ビットD1〜D5を反転させることなく、最上位ビットD6と共にDAC5の入力端子に送出する。また、最上位ビットD6の値が“1"であるときは、下位ビットD1〜D5の値を反転させて、最上位ビットD6と共にDAC5の入力端子に送出する。
DAC5は、デコーダ51と、25個の直列接続された抵抗r1〜rn（ｎ＝25）と、ｎ個のスイッチSW1〜SWn（ｎ＝25）からなる。ここでは、抵抗r1〜rnの値は、抵抗r1〜rnから画像データDAにより選択される直列接続抵抗により構成される合成抵抗値に基づき出力される電圧Vcが図４（Ａ）の変化になるように、各ｒが設定されており、最後の抵抗rnだけはrn≒rn-1/2に設定してある。なお、rn≒rn-1/2とすることで、DAが「011111」のときのDAC5の出力電圧Vcにより生じる液晶画素の透過率と、「100000」のときのDAC5の出力電圧Vcにより生じる透過率との差を、液晶画素の透過率変動範囲Ｔのほぼ一階調分（log対数における一階調分）となるようにすることができる。
抵抗r1〜rnの直列接続回路の両端には、第１及び第２の基準入力端子d,eが接続されている。スイッチSW1の一端は、DAC5の基準電圧入力端子ｄ（抵抗r1〜rnの直列接続回路のr1側の端）に接続され、スイッチSW2〜SWnの各一端は、直列接続回路のr1〜rnの接続部（タップ）に接続されており、スイッチSW1〜SWnの他端は、DAC5の出力端子Vcに接続されている。
DAC5の基準電圧入力端子ｄには、選択回路61が接続されている。選択回路61は、２つの入力端子d1,d2と１つの接続端子d3を持ち、これら端子には電圧Vd1及びVd2が入力されている。基準電圧入力端子ｅは、中間点電位Veに固定されている。本実施例では、Vd1とVeとが一対の第１基準電圧をなし、Vd2とVeとが一対の第２基準電圧をなしている。ここで、電圧Vd1とVd2とVeとの間には、Vd1＞Ve＞Vd2が成立している。
選択回路61は、入力データDAの最上位ビットD6の値が“0"のときは、接続端子d3を入力端子d2に接続し、最上位D6の値が“1"のときは、接続端子d3を入力端子d1に接続する。
図８の駆動回路12では、例えば画像データDAが、「000001」であるときには、最上位ビットD6は“0"であるので、データ変換回路23は下位ビットD1〜D5を反転させずにデコーダ51に出力する。また、選択回路61は、接続端子d3を入力端子d2に接続する。また、デーコーダ51の各端子DT1〜DT5の５つの端子には、それぞれ0,0,0,0,1が入力され（このときのデコード値は“1"である）、スイッチSW1〜SWnのうち、デコード値“1"に対応するスイッチSW2のみがオンとなる。したがって、DAC5の出力端子Ｃには、
また例えば、画像データDAが、「111110」であるときには、最上位ビットD6は“1"であるので、データ変換回路23は下位ビットD1〜D5を反転させて、デコーダ51に出力する。選択回路61は、接続端子d3を入力端子d1に接続する。また、デコーダ51の各端子DT1〜DT5の５つの端子には、それぞれ0,0,0,0,1が入力され（このときのデコード値は“1"である）、スイッチSW1〜SWnのうち、デコード値“1"に対応するスイッチSW1のみがオンとなる。したがって、DAC5の出力端子Ｃには、
なお、第１の実施例と同様に、電圧Vd1、Vd2、Veとしては、各々に対して、正極性の電圧を画素に印加する場合の基準電圧と、負極性の電圧を画素に印加する場合の基準電圧とが、走査線反転駆動等を行うべく周期的に切り換えられて与えられる。その切り換えタイミングは、第１の実施例の場合に説明したのと同様である。
本発明に使用されるDACは、入力データ値が小さい領域／大きい領域においては大勾配から小勾配に変化し、入力データ値が大きい領域／小さい領域においては小勾配から大勾配に変化するような特性を有するものであればよく、図１や図８に示した第１又は第２実施例の構成には限定されず、種々のタイプのものを用いることができる。
また、上述の各実施例においては、６ビットのデジタル画像データを処理する場合を説明したが、本発明はこれに限定されず、４ビット,5ビット、７ビット以上の種々のデジタル画像データの処理を行うことができることは言うまでもない。
更に、上述の各実施例では、画像データDAの最上位ビットの値が“1"であるときに、第１〜第５ビットの値を反転させたが、最上位ビットの値が“0"であるときに、第１〜第５ビットの値を反転させ（最上位ビット値が“1"であるときそのまま出力する）ように構成してもよい。
また、本実施例においてはノーマリーホワイトモードでの使用であるが、ノーマリーブラックモードでの使用でも、同様に実施できることは言うまでもない。
（第３の実施例）
次に、図９から図17を参照して本発明による電気光学装置の一例たる液晶装置の実施例について説明する。
上述した各実施例における駆動回路は、例えば図９（Ａ）の平面図、（Ｂ）の横断面図、及び（Ｃ）の縦断面図に示すような液晶装置701を駆動するために用いられる。
図９では、アクティブマトリクス基板702と対向基板（カラーフィルタ基板）703との間には、各基板周囲のシール材704により封止されて液晶705が注入されている。アクティブマトリクス基板702の周囲には周側部を残して、遮光パターン706が形成され、当該遮光パターン706の内側には、画素電極、出力信号線（データ線）、走査線等からなるアクティブマトリクス部707が形成されている。また、前記周側部には、上述した各実施例における駆動回路が画素アレイの列数と同数形成されたドライバ708、及び走査線ドライバ709が設けられている。また、前記周側部の走査線ドライバ709の外側には、実装端子部材710が設けられている。
以上のアクティブマトリクス型液晶装置の回路図は、図10に示される。
図10において、アクティブマトリクス部707にはマトリクス状に画素が構成される。このアクティブマトリクス部707は、第１又は第２の実施例により説明した単位駆動回路をデータ信号線に対応して配置した信号線ドライバ708により、データ信号線902が駆動され、走査線ドライバ709により走査線903が駆動される。各画素は、走査線903にゲートが接続され、ソースがデータ信号線902に接続され、ドレインが画素電極（図示されない）に接続される薄膜トランジスタ（TFT）904と、画素電極と共通電極（図示されない）との間に配置される液晶905と、画素電極と隣接する走査線との間に形成される電荷蓄積容量906とから構成される。また、走査線ドライバ709は、一水平走査期間毎に順次出力して、走査線を選択タイミングを決定するシフトレジスタ900と、シフトレジスタ900の出力を受けて走査線903にTFT904をオンする電圧レベルの走査信号を出力するレベルシフタ901とから構成される。
また、信号線ドライバ708は、先に述べたように、シフトレジスタ21、第１ラッチ回路221、第２ラッチ回路、データ変換回路23、DAC3等を備えて構成される。
ここで、上述の如くアクティブマトリクス基板702上に、駆動回路（ドライバ708）、アクティブマトリクス部707等を形成するプロセス（低温ポリシリコン技術を用いたプロセス）を図11〜15を参照して順次説明する。
プロセス1:先ず、図11に示すように、アクティブマトリクス基板800上にバッファ層801を形成し、このバッファ層801上にアモルファスシリコン層802を形成する。
プロセス2:次に、図11のアモルファスシリコン層802の全面にレーザアニールを施し、アモルファスシリコン層を多結晶化し、図12に示すように、多結晶シリコン層803を形成する。
プロセス3:次に、多結晶シリコン層803をパターニングして、図13に示すようにアイランド領域804,805,806を形成する。アイランド領域804,805は、実施例で示した各スイッチとして用いられるMOSトランジスタの能動領域（ソース，ドレイン）が形成される層である。また、アイランド領域806は、実施例で示した容量要素の薄膜容量の一極となる層である。
プロセス4:次に、図14に示すように、マスク層807を形成し、容量要素の薄膜容量の一極となるアイランド領域806のみにリン（Ｐ）イオンを打ち込み、当該アイランド領域806を低抵抗化する。
プロセス5:次に、図15に示すように、ゲート絶縁膜808を形成し、当該ゲート絶縁膜808上にTaN層810,811,812を形成する。TaN層810,811は、各種スイッチとして用いられるMOSトランジスタのゲートとなる層であり、TaN層812は薄膜容量の他極となる層である。これらTaN層を形成の後、マスク層813を形成し、ゲートTaN層810をマスクとしてセルフアラインでリン（Ｐ）のイオン打ち込みを行い、ｎ型のソース層815,ドレイン層816を形成する。
プロセス6:次に、図16に示すように、マスク層821,822を形成し、ゲートTaN層811をマスクとして、セルフアラインでボロン（Ｂ）のイオン打ち込みを行い、ｐ型のソース層821,ドレイン層822を形成する。
プロセス7:次に、図17に示すように、層間絶縁膜825を形成し、当該層間絶縁膜にコンタクトホールを形成した後、ITOやAlからなる電極層826,827,828,829形成する。なお、図17では図示していないが、TaN層810,811,812や多結晶シリコン層806にもコンタクトホールを介して電極が接続される。これにより、駆動回路の各スイッチとして用いられるｎチャネルTFT,pチャネルTFT、同じく駆動回路の容量要素として用いられるMOS容量が作製される。
以上述べたようなプロセス１〜７を用いることにより、ドライバ回路を含む液晶装置の製造が容易化され、コストの低減を図ることもできる。また、ポリシリコンはアモルファスシリコンに比べてキャリアの移動度が格段に大きいので、高速動作が可能であり、回路の高性能化の面で有利である。
なお、上述の製造プロセスに代えて、アモルファスシリコンを用いたプロセスも使用可能である。
以上説明した本実施例における液晶装置の駆動回路は、石英ガラスや無アルカリガラス等のガラス基板上にシリコン薄膜層や金属層にて形成した薄膜トランジスタや抵抗素子・容量素子で構成することもできる。ガラス基板以外の基板（たとえば、合成樹脂基板や半導体基板）上にも形成することもできる。半導体基板の場合は、画素の電極を金属の反射電極とし、トランジスタ素子や抵抗素子・容量素子を半導体基板表面や基板表面上に形成し、対向する基板をガラス基板として、半導体基板とガラス基板との間に液晶を挟持した反射型液晶装置として実現できる。駆動回路を、融点の低いガラス基板に形成する場合、信頼性向上の観点から低温ポリシリコン技術を用いた製造プロセス（TFTプロセス）を用いることが好ましい。
また、以上説明した実施例は、液晶装置は、アクティブマトリクス型であるが、液晶装置のタイプには限定されず、アクティブマトリクス型以外のものを用いることができる。また、DACとして、種々のタイプのものを用いることができるが、ガラス基板上に回路を形成する場合には、動作特性にバラツキの低減、信頼性の向上の観点から、SC型のDAC、または抵抗ラダー型のDACを用いることが好ましい。更に、以上説明した実施例では、電気光学装置の一例として液晶装置に本発明を適用したが、駆動電圧に対する光学特性が非線形である電気光学装置であれば、本発明を適用することにより同様又は類似の効果が期待できる。
特に、各実施例における駆動回路をシリコン基板上に形成する場合には、比較的小面積に高抵抗を作り易く且つバラツキも小さくて済むので、抵抗ラダー型のDACを用いることが好ましい。また、シリコン半導体基板を用いる場合には、反射型液晶パネルとして構成することが好ましい。逆に、駆動回路をガラス基板を用いる場合には、SC−DACを用いると、比較的小面積の素子から構成できるので、全体として回路の面積が小さくすることが出来、有利となる。
また特に、低温ポリシリコン技術を用いた製造プロセスによりガラス基板上に駆動回路を形成する場合であっても、DACとしてSC−DACや抵抗ラダー型DACを使用できるので、回路構成を複雑化することなく、当該駆動回路の小型化を図ることができる。
次に、上述したアクティブマトリクス基板を用いて製造した、前述した駆動回路により駆動される液晶装置や、当該液晶装置を持つ、携帯型コンピュータ，液晶プロジェクタ等の電子機器の各種実施例について説明する。
（第５の実施例）
図18に例示するように、液晶装置850は、バックライト851、偏光板852、TFT基板853、液晶854、対向基板（カラーフィルタ基板）855、及び偏光板856がこの順で重ねられて構成される。本実施例では、上述したように、TFT基板853上に駆動回路878が形成されている。
（第６の実施例）
図19に例示するように、携帯型コンピュータ860は、キーボード861を備えた本体部862と、液晶表示画面863とを有している。
（第７の実施例）
図20に例示するように、液晶プロジェクタ870は、透過型液晶パネルをライトバルブとして用いたプロジェクタであり、たとえば３板プリズム方式の光学系が用いられる。図20におけるプロジェクタ870では、白色光源のランプユニット871から照射された投写光がライトガイド872の内部で、複数のミラー873及び２枚のダイクロイックミラー874によってR,G,Bの３原色に分けられ、それぞれの色の画像を表示する３枚の液晶パネル875,876,877に導かれる。そして、それぞれの液晶パネル875,876,877によって変調された光は、ダイクロックプリズム878に３方向から入射される。ダイクロックプリズム878では、Ｒ（レッド）及びＢ（ブルー）の光が90゜曲げられ、Ｇ（グリーン）の光が直進するので、各色の画像が合成され、投写レンズ879を通してスクリーンなどにカラー画像が投写される。
その他、本発明が適用可能な電子機器としては、エンジニアリング・ワークステーション、ベージャあるいは携帯電話、ワードプロセッサ、テレビ、ビューファインダ型またはモニタ直視型のビデオカメラ、電子手帳、電子卓上計算機、カーナビゲーション装置、POS端末、タッチパネルを備えた種々の装置を挙げることができる。
以上説明したように各実施例によれば、デジタル画像信号に対応しており、バラツキが少なく安定した動作特性を持ち信頼性が高く、しかも比較的簡単且つ小規模な回路構成によりDA変換機能及びγ補正機能（或いはγ補正の補助機能）を有する液晶装置の駆動回路、並びにこれを用いた液晶装置及び各種の電子機器を実現できる。
産業上の利用可能性
本発明に係る電気光学装置の駆動回路は、透過型や反射型の液晶装置を駆動するための駆動回路に利用可能であり、更に、駆動電圧の変化に対する光学特性の変化が非線形であるような各種の電気光学装置を、該非線形性を補正しつつ駆動する駆動回路として利用可能であり、更にこのような駆動回路を用いて構成される各種の電気光学装置の他、このような電気光学装置を用いて構成される各種の電子機器等にも利用可能である。
Claims (20)
- 駆動電圧の変化に対する光学特性の変化が非線形である電気光学装置の信号線に対し、2N（但し、Ｎは自然数）個の階調のうち任意の階調に対応する該駆動電圧を有するアナログ画像信号を供給する電気光学装置の駆動回路であって、
前記任意の階調を示すＮビットのデジタル画像信号が入力される入力インターフェースと、
該入力されたデジタル画像信号が第１番目から第ｍ−１（但し、ｍは自然数且つ１＜ｍ≦2N）番目までの階調を示す場合には、前記デジタル画像信号のビット値に応じて一対の第１基準電圧の範囲内の電圧を発生して、前記デジタル画像信号の階調の変化に対する前記駆動電圧の変化が非線形となるように、前記デジタル画像信号の階調に対応する第１駆動電圧範囲にある前記駆動電圧を生成し、前記デジタル画像信号が第ｍ番目から第2N番目までの階調を示す場合には、前記デジタル画像信号のビット値に応じて一対の第２基準電圧の範囲内の電圧を発生して、前記デジタル画像信号の階調の変化に対する前記駆動電圧の変化が非線形となるように、前記デジタル画像信号の階調に対応すると共に前記第１駆動電圧範囲と隣り合う第２駆動電圧範囲にある前記駆動電圧を生成し、該生成された駆動電圧を有する前記アナログ画像信号を前記信号線に供給するデジタル−アナログ変換器と
を備えたことを特徴とする電気光学装置の駆動回路。 - 階調の変化に対応する前記駆動電圧の変化が前記第１及び第２駆動電圧範囲の間に変曲点を持つように、前記デジタル−アナログ変換器に供給される前記一対の第１基準電圧の電圧極性と前記一対の第２基準電圧の電圧極性が互いに反転されてなることを特徴とする請求項１に記載の電気光学装置の駆動回路。
- 前記ｍの値が2N-1に等しく、
前記デジタル−アナログ変換器には、前記デジタル画像信号の最上位ビットの値に応じて前記デジタル画像信号の下位Ｎ−１ビットが選択的にそのまま又は反転して入力され、
前記デジタル−アナログ変換器は、前記下位Ｎ−１ビットがそのまま入力される場合には、前記第１基準電圧の範囲内の電圧を発生し、前記下位Ｎ−１ビットが反転して入力される場合には、前記第２基準電圧の範囲内の電圧を発生することを特徴とする請求項１に記載の電気光学装置の駆動回路。 - 前記インターフェースと前記デジタル−アナログ変換器との間に、前記最上位ビットの値に応じて前記下位Ｎ−１ビットを選択的に反転する選択的反転回路を更に備えたことを特徴とする請求項３に記載の電気光学装置の駆動回路。
- 前記デジタル画像信号の最上位ビットの値に応じて、前記デジタル−アナログ変換器に前記第１及び第２基準電圧のいずれか一方を選択的に供給する選択的電圧供給回路を更に備えたことを特徴とする請求項１に記載の電気光学装置の駆動回路。
- 前記デジタル−アナログ変換器は、前記第１及び第２基準電圧の範囲内の電圧を各々、複数のコンデンサへの充電により発生するスイッチト・キャパシタ型デジタル−アナログ変換器を備えたことを特徴とする請求項１に記載の電気光学装置の駆動回路。
- 前記第１基準電圧は、前記第１駆動電圧範囲内の電圧を選択的に発生可能な一対の電圧からなり、前記第２基準電圧は、前記第２駆動電圧範囲内の電圧を選択的に発生可能な一対の電圧からなることを特徴とする請求項６に記載の電気光学装置の駆動回路。
- 前記ｍの値が2N-1に等しく、
前記スイッチト・キャパシタ型デジタル−アナログ変換器には、前記デジタル画像信号の最上位ビットの値に応じて前記デジタル画像信号の下位Ｎ−１ビットが選択的にそのまま又は反転して入力され、
前記スイッチト・キャパシタ型デジタル−アナログ変換器は、前記下位Ｎ−１ビットがそのまま入力される場合には、前記第１基準電圧の範囲内の電圧を発生し、前記下位Ｎ−１ビットが反転して入力される場合には、前記第２基準電圧の範囲内の電圧を発生することを特徴とする請求項７に記載の電気光学装置の駆動回路。 - 前記スイッチト・キャパシタ型デジタル−アナログ変換器は、
一対の対向電極を各々有し、前記最上位ビットの値に応じて選択的に前記一対の第１基準電圧のうちの一方又は前記一対の第２基準電圧のうちの一方が、前記一対の対向電極の一方に各々印加される第１〜第Ｎ−１の容量要素と、
該第１〜第Ｎ−１の容量要素の各々における前記一対の対向電極間を短絡して充電電荷を放電させる容量要素リセット回路と、
前記信号線の電位を、前記最上位ビットの値に応じて選択的に前記一対の第１基準電圧のうちの他方又は前記一対の第２基準電圧のうちの他方に、リセットするための信号線電位リセット回路と、
前記容量要素リセット回路による放電及び前記信号線電位リセット回路によるリセットの後に、前記下位Ｎ−１ビットの値に各々応じて前記第１〜第Ｎ−１の容量要素を前記信号線に選択的に各々接続する第１〜第Ｎ−１のスイッチを含む選択スイッチ回路と
を備えたことを特徴とする請求項６に記載の電気光学装置の駆動回路。 - 前記第１〜第Ｎ−１の容量要素の容量を、
Ｃ×2i-1
（C:所定の単位容量、ｉ＝１、２、…、Ｎ−１）
とすることを特徴とする請求項９に記載の電気光学装置の駆動回路。 - 第ｍ−１番目の階調に対応する前記駆動電圧と第ｍ番目の階調に対応する前記駆動電圧との差が所定値よりも小さくなるように、前記第１及び第２基準電圧の値が設定されていることを特徴とする請求項１に記載の電気光学装置の駆動回路。
- 前記電気光学装置が第ｍ−１番目の階調に対応する前記駆動電圧により駆動される場合と第ｍ番目の階調に対応する前記駆動電圧により駆動される場合との前記光学特性の比が、前記光学特性の変動範囲を（2N−１）等分した一階調分となるように前記第１及び第２基準電圧の値が設定されていることを特徴とする請求項11に記載の電気光学装置の駆動回路。
- 前記デジタル−アナログ変換器は、前記第１及び第２基準電圧を各々、直列接続された複数の抵抗器により分圧する抵抗ラダーを備えたことを特徴とする請求項１に記載の電気光学装置の駆動回路。
- 前記デジタル画像信号の最上位ビットの値に応じて、前記デジタル−アナログ変換器に前記第１及び第２基準電圧のいずれか一方を選択的に供給する選択的電圧供給回路を更に備えており、
前記デジタル−アナログ変換器は、前記デジタル画像信号の下位Ｎ−１ビットをデコードして2N-1個の出力端子からデコード信号を出力するデコーダと、前記複数の抵抗器の間から各々引き出された複数のタップに一方の端子が各々接続されると共に前記信号線に他方の端子が各々接続されており、前記2N-1個の出力端子から出力されるデコード信号により各々動作する2N-1個のスイッチとを更に備えたことを特徴とする請求項13に記載の電気光学装置の駆動回路。 - 前記信号線に、前記信号線の寄生容量以外の所定容量が付加されていることを特徴とする請求項１に記載の電気光学装置の駆動回路。
- 前記電気光学装置は、一対の基板間に液晶が挟持されてなる液晶装置であり、当該駆動回路は、該一対の基板の一方に形成されていることを特徴とする請求項１に記載の電気光学装置の駆動回路。
- 前記第１及び第２基準電圧の各々は、所定の基準電位に対する電圧極性が水平走査期間毎に反転されて前記デジタル−アナログ変換器に供給されることを特徴とする請求項16に記載の電気光学装置の駆動回路。
- 駆動電圧の変化に対する光学特性の変化が非線形である電気光学装置の信号線に対し、2N（但し、Ｎは自然数）個の階調のうち任意の階調に対応する該駆動電圧を有するアナログ画像信号を供給するデジタル−アナログ変換器を有する電気光学装置の駆動方法であって、
前記任意の階調を示すＮビットのデジタル画像信号を前記デジタル−アナログ変換器に入力し、
該入力されたデジタル画像信号が第１番目から第ｍ−１（但し、ｍは自然数且つ１＜ｍ≦2N）番目までの階調を示す場合には、前記デジタル画像信号のビット値に応じて一対の第１基準電圧の範囲内の電圧を発生して、前記デジタル画像信号の階調の変化に対する前記駆動電圧の変化が非線形となるように、前記デジタル画像信号の階調に対応する第１駆動電圧範囲にある前記駆動電圧を、前記デジタル−アナログ変換器により生成し、
該入力されたデジタル画像信号が第ｍ番目から第2N番目までの階調を示す場合には、前記デジタル画像信号のビット値に応じて一対の第２基準電圧の範囲内の電圧を発生して、前記デジタル画像信号の階調の変化に対する前記駆動電圧の変化が非線形となるように、前記デジタル画像信号の階調に対応すると共に前記第１駆動電圧範囲と隣り合う第２駆動電圧範囲にある前記駆動電圧を、前記デジタル−アナログ変換器により生成し、
該生成された駆動電圧を有する前記アナログ画像信号を前記信号線に供給することを特徴とする電気光学装置の駆動方法。 - 請求項１に記載の駆動回路を備えたことを特徴とする電気光学装置。
- 請求項17に記載の電気光学装置を備えたことを特徴とする電子機器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10229397 | 1997-04-18 | ||
| PCT/JP1998/001729 WO1998048317A1 (fr) | 1997-04-18 | 1998-04-16 | Circuit et procede d'attaque d'un dispositif electro-optique, dispositif electro-optique et equipement electronique obtenu a l'aide dudit dispositif |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP3605829B2 true JP3605829B2 (ja) | 2004-12-22 |
Family
ID=14323576
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54260998A Expired - Lifetime JP3605829B2 (ja) | 1997-04-18 | 1998-04-16 | 電気光学装置の駆動回路、電気光学装置の駆動方法、電気光学装置及びこれを用いた電子機器 |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US6380917B2 (ja) |
| EP (1) | EP0911677B1 (ja) |
| JP (1) | JP3605829B2 (ja) |
| CN (1) | CN1145064C (ja) |
| DE (1) | DE69838277T2 (ja) |
| TW (1) | TW517170B (ja) |
| WO (1) | WO1998048317A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002196306A (ja) * | 2000-10-05 | 2002-07-12 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
| JP2009157364A (ja) * | 2007-12-25 | 2009-07-16 | Toppoly Optoelectronics Corp | アクティブマトリクスディスプレイの画素設計 |
Families Citing this family (90)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69838277T2 (de) * | 1997-04-18 | 2008-05-15 | Seiko Epson Corp. | Schaltung und verfahren zur ansteuerung einer elektrooptischen vorrichtung, elektrooptisches gerät und dieses verwendende elektronische einrichtung |
| JPH11143379A (ja) * | 1997-09-03 | 1999-05-28 | Semiconductor Energy Lab Co Ltd | 半導体表示装置補正システムおよび半導体表示装置の補正方法 |
| US6670938B1 (en) * | 1999-02-16 | 2003-12-30 | Canon Kabushiki Kaisha | Electronic circuit and liquid crystal display apparatus including same |
| JP4637315B2 (ja) | 1999-02-24 | 2011-02-23 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US7193594B1 (en) * | 1999-03-18 | 2007-03-20 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US7145536B1 (en) | 1999-03-26 | 2006-12-05 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US6952194B1 (en) * | 1999-03-31 | 2005-10-04 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| KR100312344B1 (ko) * | 1999-06-03 | 2001-11-03 | 최종선 | 다단계 전하 재활용을 이용한 ｔｆｔ-ｌｃｄ 및 그 방법 |
| US6909411B1 (en) * | 1999-07-23 | 2005-06-21 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for operating the same |
| GB9917677D0 (en) * | 1999-07-29 | 1999-09-29 | Koninkl Philips Electronics Nv | Active matrix array devices |
| KR100345285B1 (ko) * | 1999-08-07 | 2002-07-25 | 한국과학기술원 | 액정표시기용 디지털 구동회로 |
| US6750835B2 (en) | 1999-12-27 | 2004-06-15 | Semiconductor Energy Laboratory Co., Ltd. | Image display device and driving method thereof |
| US7301520B2 (en) * | 2000-02-22 | 2007-11-27 | Semiconductor Energy Laboratory Co., Ltd. | Image display device and driver circuit therefor |
| US6992652B2 (en) * | 2000-08-08 | 2006-01-31 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and driving method thereof |
| TW522374B (en) * | 2000-08-08 | 2003-03-01 | Semiconductor Energy Lab | Electro-optical device and driving method of the same |
| US6987496B2 (en) * | 2000-08-18 | 2006-01-17 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device and method of driving the same |
| TW518552B (en) * | 2000-08-18 | 2003-01-21 | Semiconductor Energy Lab | Liquid crystal display device, method of driving the same, and method of driving a portable information device having the liquid crystal display device |
| US7180496B2 (en) * | 2000-08-18 | 2007-02-20 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method of driving the same |
| TW514854B (en) * | 2000-08-23 | 2002-12-21 | Semiconductor Energy Lab | Portable information apparatus and method of driving the same |
| CN1251167C (zh) * | 2000-09-11 | 2006-04-12 | 皇家菲利浦电子有限公司 | 矩阵显示装置 |
| US6952297B2 (en) * | 2000-09-21 | 2005-10-04 | Emcore Corporation | Method of differentially connecting photonic devices |
| US7184014B2 (en) * | 2000-10-05 | 2007-02-27 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| JP3501751B2 (ja) * | 2000-11-20 | 2004-03-02 | Ｎｅｃ液晶テクノロジー株式会社 | カラー液晶ディスプレイの駆動回路、及び該回路を備える表示装置 |
| US6690499B1 (en) * | 2000-11-22 | 2004-02-10 | Displaytech, Inc. | Multi-state light modulator with non-zero response time and linear gray scale |
| US20050280623A1 (en) * | 2000-12-18 | 2005-12-22 | Renesas Technology Corp. | Display control device and mobile electronic apparatus |
| JP2002202759A (ja) * | 2000-12-27 | 2002-07-19 | Fujitsu Ltd | 液晶表示装置 |
| US6747623B2 (en) * | 2001-02-09 | 2004-06-08 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method of driving the same |
| JP4766760B2 (ja) * | 2001-03-06 | 2011-09-07 | ルネサスエレクトロニクス株式会社 | 液晶駆動装置 |
| TW508560B (en) * | 2001-04-03 | 2002-11-01 | Chunghwa Picture Tubes Ltd | Method for performing different anti-compensation processes by segments on image gray levels inputted to plasma flat display |
| JP2002323876A (ja) * | 2001-04-24 | 2002-11-08 | Nec Corp | 液晶表示装置における画像表示方法及び液晶表示装置 |
| JP3744819B2 (ja) * | 2001-05-24 | 2006-02-15 | セイコーエプソン株式会社 | 信号駆動回路、表示装置、電気光学装置及び信号駆動方法 |
| JP3744818B2 (ja) * | 2001-05-24 | 2006-02-15 | セイコーエプソン株式会社 | 信号駆動回路、表示装置、及び電気光学装置 |
| DE10295686B4 (de) * | 2001-08-22 | 2009-08-06 | Asahi Kasei Microsystems Co., Ltd. | Anzeigefeld-Ansteuerschaltung |
| TWI273539B (en) * | 2001-11-29 | 2007-02-11 | Semiconductor Energy Lab | Display device and display system using the same |
| JP3913534B2 (ja) * | 2001-11-30 | 2007-05-09 | 株式会社半導体エネルギー研究所 | 表示装置及びこれを用いた表示システム |
| JP2003280615A (ja) * | 2002-01-16 | 2003-10-02 | Sharp Corp | 階調表示基準電圧発生回路およびそれを用いた液晶表示装置 |
| JP2003255900A (ja) * | 2002-02-27 | 2003-09-10 | Sanyo Electric Co Ltd | カラー有機ｅｌ表示装置 |
| US7525463B2 (en) * | 2003-04-17 | 2009-04-28 | Droplet Technology, Inc. | Compression rate control system and method with variable subband processing |
| JP4067878B2 (ja) * | 2002-06-06 | 2008-03-26 | 株式会社半導体エネルギー研究所 | 発光装置及びそれを用いた電気器具 |
| US6982727B2 (en) * | 2002-07-23 | 2006-01-03 | Broadcom Corporation | System and method for providing graphics using graphical engine |
| JP2004157288A (ja) * | 2002-11-06 | 2004-06-03 | Sharp Corp | 表示装置 |
| JP4284494B2 (ja) * | 2002-12-26 | 2009-06-24 | カシオ計算機株式会社 | 表示装置及びその駆動制御方法 |
| JP3786100B2 (ja) * | 2003-03-11 | 2006-06-14 | セイコーエプソン株式会社 | 表示ドライバ及び電気光学装置 |
| KR100542319B1 (ko) * | 2003-03-31 | 2006-01-11 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시장치 |
| JP4082282B2 (ja) * | 2003-06-06 | 2008-04-30 | ソニー株式会社 | 液晶表示装置および携帯端末 |
| GB0319214D0 (en) * | 2003-08-15 | 2003-09-17 | Koninkl Philips Electronics Nv | Active matrix display devices |
| JP2005164823A (ja) * | 2003-12-01 | 2005-06-23 | Seiko Epson Corp | 電気光学パネルの駆動装置及び駆動方法、電気光学装置並びに電子機器 |
| JP4067054B2 (ja) * | 2004-02-13 | 2008-03-26 | キヤノン株式会社 | 固体撮像装置および撮像システム |
| JP4191136B2 (ja) * | 2004-03-15 | 2008-12-03 | シャープ株式会社 | 液晶表示装置およびその駆動方法 |
| JP4676183B2 (ja) * | 2004-09-24 | 2011-04-27 | パナソニック株式会社 | 階調電圧生成装置，液晶駆動装置，液晶表示装置 |
| KR100640617B1 (ko) * | 2004-12-21 | 2006-11-01 | 삼성전자주식회사 | 디코더 사이즈 및 전류 소비를 줄일 수 있는 디스플레이장치의 소스 드라이버 |
| GB2422258A (en) * | 2005-01-12 | 2006-07-19 | Sharp Kk | Bufferless switched capacitor digital to analogue converter |
| JP5220992B2 (ja) * | 2005-01-18 | 2013-06-26 | 三星電子株式会社 | 単一の階調データから複数のサブピクセルを駆動させる装置及び方法 |
| WO2006085508A1 (ja) * | 2005-02-09 | 2006-08-17 | Sharp Kabushiki Kaisha | 表示装置の階調電圧設定方法、表示装置の駆動方法、及びプログラム、並びに表示装置 |
| GB2425006A (en) * | 2005-04-05 | 2006-10-11 | Sharp Kk | Switched capacitor digital/analogue converter arrangement |
| US7636078B2 (en) * | 2005-05-20 | 2009-12-22 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
| JP5264048B2 (ja) * | 2005-05-23 | 2013-08-14 | ゴールドチャームリミテッド | 液晶表示装置及びその駆動方法 |
| US7129878B1 (en) * | 2005-06-16 | 2006-10-31 | Beyond Innovation Technology Co., Ltd | Digital to analog converter |
| KR101261603B1 (ko) * | 2005-08-03 | 2013-05-06 | 삼성디스플레이 주식회사 | 표시 장치 |
| US20070182448A1 (en) * | 2006-01-20 | 2007-08-09 | Oh Kyong Kwon | Level shifter for flat panel display device |
| KR100769448B1 (ko) | 2006-01-20 | 2007-10-22 | 삼성에스디아이 주식회사 | 디지털-아날로그 변환기 및 이를 채용한 데이터 구동회로와평판 디스플레이 장치 |
| KR100776488B1 (ko) | 2006-02-09 | 2007-11-16 | 삼성에스디아이 주식회사 | 데이터 구동회로 및 이를 구비한 평판 표시장치 |
| KR100776489B1 (ko) * | 2006-02-09 | 2007-11-16 | 삼성에스디아이 주식회사 | 데이터 구동회로 및 그 구동방법 |
| KR100805587B1 (ko) * | 2006-02-09 | 2008-02-20 | 삼성에스디아이 주식회사 | 디지털-아날로그 변환기 및 이를 채용한 데이터 구동회로와평판 표시장치 |
| JP4371240B2 (ja) * | 2006-09-29 | 2009-11-25 | エプソンイメージングデバイス株式会社 | Ｄａ変換器及び液晶表示装置 |
| KR100836437B1 (ko) * | 2006-11-09 | 2008-06-09 | 삼성에스디아이 주식회사 | 데이터구동부 및 그를 이용한 유기전계발광표시장치 |
| KR100815754B1 (ko) | 2006-11-09 | 2008-03-20 | 삼성에스디아이 주식회사 | 구동회로 및 이를 이용한 유기전계발광표시장치 |
| JP2008148055A (ja) * | 2006-12-11 | 2008-06-26 | Sony Corp | 画像処理装置、画像処理方法、表示装置、および投射型表示装置 |
| KR100857676B1 (ko) * | 2007-02-02 | 2008-09-08 | 삼성에스디아이 주식회사 | 디지털-아날로그 변환기 및 이를 이용한 데이터 구동부와평판 표시장치 |
| TW200839265A (en) * | 2007-03-30 | 2008-10-01 | Au Optronics Corp | Testing device and method |
| TW200912848A (en) * | 2007-04-26 | 2009-03-16 | Sony Corp | Display correction circuit of organic EL panel |
| JP5026174B2 (ja) * | 2007-07-09 | 2012-09-12 | ルネサスエレクトロニクス株式会社 | 表示装置の駆動回路、その制御方法及び表示装置 |
| JP4552986B2 (ja) * | 2007-08-31 | 2010-09-29 | ソニー株式会社 | 画像表示装置 |
| TWI354263B (en) * | 2007-10-18 | 2011-12-11 | Au Optronics Corp | Method for driving pixel |
| US8264645B2 (en) * | 2008-07-16 | 2012-09-11 | Pixel Qi Corporation | Transflective display |
| JP2011529584A (ja) * | 2008-07-28 | 2011-12-08 | ピクセル チー コーポレイション | ３モード液晶ディスプレイ |
| JP2010044686A (ja) * | 2008-08-18 | 2010-02-25 | Oki Semiconductor Co Ltd | バイアス電圧生成回路及びドライバ集積回路 |
| TWI386908B (zh) * | 2008-10-22 | 2013-02-21 | Au Optronics Corp | 伽瑪電壓轉換裝置 |
| US8670004B2 (en) * | 2009-03-16 | 2014-03-11 | Pixel Qi Corporation | Driving liquid crystal displays |
| US20110261088A1 (en) * | 2010-04-22 | 2011-10-27 | Qualcomm Mems Technologies, Inc. | Digital control of analog display elements |
| TWI459364B (zh) * | 2012-01-13 | 2014-11-01 | Raydium Semiconductor Corp | 驅動裝置 |
| TWI459363B (zh) * | 2012-01-13 | 2014-11-01 | Raydium Semiconductor Corp | 驅動裝置 |
| US10126850B2 (en) * | 2013-08-16 | 2018-11-13 | Apple Inc. | Active integrated touch/display |
| JP6455110B2 (ja) * | 2014-12-05 | 2019-01-23 | セイコーエプソン株式会社 | ドライバー及び電子機器 |
| CN104992686A (zh) * | 2015-07-21 | 2015-10-21 | 京东方科技集团股份有限公司 | 一种显示面板及其驱动方法、驱动装置 |
| KR102367968B1 (ko) * | 2015-07-22 | 2022-02-25 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| JP6828247B2 (ja) * | 2016-02-19 | 2021-02-10 | セイコーエプソン株式会社 | 表示装置及び電子機器 |
| CN105590583B (zh) * | 2016-03-28 | 2018-06-01 | 二十一世纪（北京）微电子技术有限公司 | 灰阶电压产生电路、产生方法、驱动电路和显示装置 |
| KR102534048B1 (ko) * | 2018-07-24 | 2023-05-18 | 주식회사 디비하이텍 | 소스 드라이버 및 이를 포함하는 디스플레이 장치 |
| CN114639363B (zh) * | 2022-05-20 | 2022-08-26 | 惠科股份有限公司 | 数据驱动电路、显示模组与显示装置 |
Family Cites Families (47)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5752228A (en) | 1980-09-12 | 1982-03-27 | Sanyo Electric Co Ltd | Digital-to-analog converter |
| JPS5897918A (ja) | 1981-12-07 | 1983-06-10 | Arupain Kk | Ｄ／ａ変換器 |
| JPS59107628A (ja) | 1982-12-13 | 1984-06-21 | Hitachi Ltd | Ｄ／ａ変換器 |
| JPH0638187B2 (ja) | 1985-12-04 | 1994-05-18 | 株式会社日立製作所 | 液晶表示装置 |
| JPH0750389B2 (ja) | 1987-06-04 | 1995-05-31 | セイコーエプソン株式会社 | 液晶パネルの駆動回路 |
| JPS649375A (en) | 1987-07-01 | 1989-01-12 | Seiko Epson Corp | Inspecting method of active matrix panel |
| JPH067239B2 (ja) | 1987-08-14 | 1994-01-26 | セイコー電子工業株式会社 | 電気光学装置 |
| JP2751186B2 (ja) | 1988-03-15 | 1998-05-18 | 日本電気株式会社 | ディジタル・アナログ変換回路 |
| JPH02154292A (ja) | 1988-12-07 | 1990-06-13 | Matsushita Electric Ind Co Ltd | アクティブマトリックスアレイとその検査方法 |
| JP2676882B2 (ja) | 1989-02-28 | 1997-11-17 | ソニー株式会社 | 液晶ディスプレイ装置 |
| JPH02245794A (ja) | 1989-03-17 | 1990-10-01 | Matsushita Electric Ind Co Ltd | 液晶パネル駆動用集積回路 |
| DE69022891T2 (de) * | 1989-06-15 | 1996-05-15 | Matsushita Electric Ind Co Ltd | Gerät zur Kompensierung von Videosignalen. |
| JPH03276968A (ja) * | 1989-09-19 | 1991-12-09 | Ikegami Tsushinki Co Ltd | 非線形量子化回路の誤差補正方法および回路 |
| JPH03190429A (ja) | 1989-12-20 | 1991-08-20 | Nec Corp | Ｄ／ａ変換装置 |
| JPH03214818A (ja) | 1990-01-19 | 1991-09-20 | Nec Corp | ディジタルアナログ変換回路 |
| JPH046386A (ja) | 1990-04-24 | 1992-01-10 | Iseki & Co Ltd | 穀物乾燥装置におけるタンク底弁開閉装置 |
| JPH0446386A (ja) | 1990-06-14 | 1992-02-17 | Sharp Corp | 液晶表示装置の駆動回路 |
| JP2719224B2 (ja) | 1990-09-28 | 1998-02-25 | シャープ株式会社 | 表示装置の駆動回路 |
| JPH04195189A (ja) | 1990-11-28 | 1992-07-15 | Casio Comput Co Ltd | 画像表示装置 |
| JP2743683B2 (ja) | 1991-04-26 | 1998-04-22 | 松下電器産業株式会社 | 液晶駆動装置 |
| JPH05100635A (ja) | 1991-10-07 | 1993-04-23 | Nec Corp | アクテイブマトリクス型液晶デイスプレイの駆動用集積回路と駆動方法 |
| JP2735712B2 (ja) | 1991-10-08 | 1998-04-02 | 三菱電機株式会社 | ディジタル・アナログ変換器 |
| JP2777302B2 (ja) | 1992-01-16 | 1998-07-16 | 株式会社東芝 | オフセット検出回路、出力回路および半導体集積回路 |
| JPH0675543A (ja) | 1992-02-26 | 1994-03-18 | Nec Corp | 液晶表示パネル駆動用半導体装置 |
| JP3240681B2 (ja) | 1992-04-24 | 2001-12-17 | セイコーエプソン株式会社 | アクティブマトリクスパネルの駆動回路及びアクティブマトリクスパネル |
| JPH0659648A (ja) | 1992-05-27 | 1994-03-04 | Toshiba Corp | フレームバッファに画像データを格納するマルチメディア表示制御システム |
| JP3454880B2 (ja) | 1992-10-15 | 2003-10-06 | 株式会社日立製作所 | 液晶表示装置の駆動方法および駆動回路 |
| FR2698202B1 (fr) | 1992-11-19 | 1995-02-03 | Alan Lelah | Circuit de commande des colonnes d'un écran d'affichage. |
| JP3045266B2 (ja) | 1992-12-10 | 2000-05-29 | シャープ株式会社 | 液晶表示装置の駆動回路 |
| GB2273837B (en) | 1992-12-11 | 1996-03-13 | Marconi Gec Ltd | Amplifier devices |
| JP3071590B2 (ja) * | 1993-01-05 | 2000-07-31 | 日本電気株式会社 | 液晶ディスプレイ装置 |
| JPH06268522A (ja) | 1993-03-10 | 1994-09-22 | Toshiba Corp | 容量列形ｄａ変換回路 |
| EP0923138B1 (en) | 1993-07-26 | 2002-10-30 | Seiko Epson Corporation | Thin -film semiconductor device, its manufacture and display sytem |
| JP3442449B2 (ja) | 1993-12-25 | 2003-09-02 | 株式会社半導体エネルギー研究所 | 表示装置及びその駆動回路 |
| JPH07261714A (ja) | 1994-03-24 | 1995-10-13 | Sony Corp | アクティブマトリクス表示素子及びディスプレイシステム |
| JP3451717B2 (ja) | 1994-04-22 | 2003-09-29 | ソニー株式会社 | アクティブマトリクス表示装置及びその駆動方法 |
| JP3482683B2 (ja) | 1994-04-22 | 2003-12-22 | ソニー株式会社 | アクティブマトリクス表示装置及びその駆動方法 |
| JP2708380B2 (ja) * | 1994-09-05 | 1998-02-04 | インターナショナル・ビジネス・マシーンズ・コーポレイション | ガンマ補正を行うディジタル・アナログ変換装置及び液晶表示装置 |
| KR960024524A (ko) * | 1994-12-21 | 1996-07-20 | 김광호 | 기억소자를 이용한 액정 표시장치의 감마 보정장치 |
| JPH08227283A (ja) | 1995-02-21 | 1996-09-03 | Seiko Epson Corp | 液晶表示装置、その駆動方法及び表示システム |
| JPH08234697A (ja) | 1995-02-24 | 1996-09-13 | Fuji Electric Co Ltd | 液晶表示装置 |
| JP3341530B2 (ja) | 1995-04-11 | 2002-11-05 | ソニー株式会社 | アクティブマトリクス表示装置 |
| JPH0973283A (ja) | 1995-09-05 | 1997-03-18 | Fujitsu Ltd | 液晶表示装置の階調電圧発生回路 |
| JPH09179530A (ja) | 1995-12-26 | 1997-07-11 | Fujitsu Ltd | 液晶パネルの駆動回路及び該駆動回路を用いた液晶表示装置 |
| US6100879A (en) * | 1996-08-27 | 2000-08-08 | Silicon Image, Inc. | System and method for controlling an active matrix display |
| KR100202171B1 (ko) * | 1996-09-16 | 1999-06-15 | 구본준 | 엘씨디 패널 구동 회로 |
| DE69838277T2 (de) * | 1997-04-18 | 2008-05-15 | Seiko Epson Corp. | Schaltung und verfahren zur ansteuerung einer elektrooptischen vorrichtung, elektrooptisches gerät und dieses verwendende elektronische einrichtung |
-
1998
- 1998-04-16 DE DE69838277T patent/DE69838277T2/de not_active Expired - Lifetime
- 1998-04-16 EP EP98914035A patent/EP0911677B1/en not_active Expired - Lifetime
- 1998-04-16 JP JP54260998A patent/JP3605829B2/ja not_active Expired - Lifetime
- 1998-04-16 CN CNB988004992A patent/CN1145064C/zh not_active Expired - Lifetime
- 1998-04-16 US US09/202,517 patent/US6380917B2/en not_active Expired - Lifetime
- 1998-04-16 WO PCT/JP1998/001729 patent/WO1998048317A1/ja active IP Right Grant
- 1998-04-18 TW TW087105944A patent/TW517170B/zh not_active IP Right Cessation
-
2001
- 2001-11-16 US US09/987,951 patent/US6674420B2/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002196306A (ja) * | 2000-10-05 | 2002-07-12 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
| JP2009157364A (ja) * | 2007-12-25 | 2009-07-16 | Toppoly Optoelectronics Corp | アクティブマトリクスディスプレイの画素設計 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1145064C (zh) | 2004-04-07 |
| US6380917B2 (en) | 2002-04-30 |
| EP0911677A4 (en) | 1999-08-11 |
| EP0911677A1 (en) | 1999-04-28 |
| US20020003521A1 (en) | 2002-01-10 |
| CN1222979A (zh) | 1999-07-14 |
| EP0911677B1 (en) | 2007-08-22 |
| US6674420B2 (en) | 2004-01-06 |
| DE69838277T2 (de) | 2008-05-15 |
| US20020060657A1 (en) | 2002-05-23 |
| WO1998048317A1 (fr) | 1998-10-29 |
| DE69838277D1 (de) | 2007-10-04 |
| TW517170B (en) | 2003-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3605829B2 (ja) | 電気光学装置の駆動回路、電気光学装置の駆動方法、電気光学装置及びこれを用いた電子機器 | |
| JP4466735B2 (ja) | 信号線駆動回路および表示装置、並びに電子機器 | |
| US8102343B2 (en) | Liquid crystal device, driving circuit for liquid crystal device, method of driving liquid crystal device, and electronic apparatus | |
| KR100517734B1 (ko) | 감마보정 디지털 아날로그 변환기 및 그 변환방법과, 이를사용한 소스구동 집적회로 및 평판표시장치 | |
| JP4268964B2 (ja) | 液晶表示パネルシステム及びそれを用いた装置 | |
| US7511694B2 (en) | Source driver that generates from image data an interpolated output signal for use by a flat panel display and methods thereof | |
| US20060214900A1 (en) | Digital-to-analog converting circuit and display device using same | |
| US8379000B2 (en) | Digital-to-analog converting circuit, data driver and display device | |
| JP4661324B2 (ja) | デジタルアナログ回路とデータドライバ及び表示装置 | |
| US6670938B1 (en) | Electronic circuit and liquid crystal display apparatus including same | |
| US7880651B2 (en) | Sample and hold circuit and digital-to-analog converter circuit | |
| US20160098968A1 (en) | Digital-to-analog-conversion circuit and data driver for display device | |
| US20090096816A1 (en) | Data driver, integrated circuit device, and electronic instrument | |
| JP4442455B2 (ja) | 基準電圧選択回路、基準電圧発生回路、表示ドライバ、電気光学装置及び電子機器 | |
| US20080316234A1 (en) | Method of driving electro-optical device, source driver, electro-optical device, projection-type display device, and electronic instrument | |
| JP4155316B2 (ja) | Ｄ／ａ変換回路、液晶駆動回路及び液晶表示装置 | |
| KR100525614B1 (ko) | 전기광학장치의구동회로,전기광학장치의구동방법,전기광학장치및이것을이용한전자기기 | |
| JP2013218021A (ja) | データドライバと表示装置 | |
| JP2009168842A (ja) | 基準電圧生成回路、ドライバ、電気光学装置及び電子機器 | |
| JP3598740B2 (ja) | 液晶表示装置の駆動回路、液晶表示装置および電子機器 | |
| KR100501140B1 (ko) | 표시 장치 | |
| JP3437396B2 (ja) | 液晶表示装置 | |
| JP2008233863A (ja) | ソースドライバ、電気光学装置、投写型表示装置及び電子機器 | |
| JP2005250383A (ja) | 電気光学装置、電気光学装置の駆動方法および電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040216 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040914 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040927 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081015 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091015 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101015 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101015 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111015 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121015 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121015 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131015 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |