TWI403719B - 半導體基板之重金屬檢測方法 - Google Patents

半導體基板之重金屬檢測方法 Download PDF

Info

Publication number
TWI403719B
TWI403719B TW098112186A TW98112186A TWI403719B TW I403719 B TWI403719 B TW I403719B TW 098112186 A TW098112186 A TW 098112186A TW 98112186 A TW98112186 A TW 98112186A TW I403719 B TWI403719 B TW I403719B
Authority
TW
Taiwan
Prior art keywords
semiconductor substrate
heavy metal
oxide film
measurement
metal
Prior art date
Application number
TW098112186A
Other languages
English (en)
Other versions
TW201000894A (en
Inventor
Kazunari Kurita
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Publication of TW201000894A publication Critical patent/TW201000894A/zh
Application granted granted Critical
Publication of TWI403719B publication Critical patent/TWI403719B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/14Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

半導體基板之重金屬檢測方法
本發明,係有關於半導體基板之重金屬檢測方法,特別是,係有關於適合於使用在薄厚度之半導體晶片以及矽晶圓中的重金屬檢測方法中之技術。本申請,係對在2008年4月15日所申請之日本專利申請第2008-105782號主張優先權,並於此援用其內容。
伴隨著行動電話機器之進展,對於被安裝在機器內部之電子構件,係要求有小型.輕量化。因此,為了減低半導體封裝之厚度,係對半導體晶片之厚度在可能的範圍內而進行薄厚度化加工。在薄厚度化加工之工程中,由於在產生有重金屬污染時而將重金屬作捕獲的去疵吸附係會因為薄厚度化加工而減少,因此,去疵能力之降低係成為顯著,而產生有裝置之良品率下降的問題。
為了避免在裝置活性層近旁之重金屬污染,從先前技術起,係利用有:在矽基板處形成氧析出物之IG(內部去疵)法、在矽基板之背面處形成背側損傷等之去疵區域(gettering site)的EG(外部去疵)法。
在日本特開平6-338507號公報、日本特開2002-353434號公報中,係記載有相關於IG法之技術,而在日本特開2006-313922號公報中,係於第0005段中記載有相關於EG法之例子。又,在日本特開平6-140478號公報、日本特表2002-516486號公報中,係記載有Hg-CV法。
進而,作為在薄厚度化半導體基板(矽晶圓或是半導體晶片)中混入重金屬或是不純物之要因,第一,係可列舉出在由拉起單結晶、切片、去角、以及研磨、研削、蝕刻、磊晶層成膜等之處理所成的矽基板之製造工程中所產生的金屬污染,第二,係可列舉出在由身為於矽基板上形成電路等之元件製造工程以及其後之研削等所致的薄厚度化工程等所成的元件工程之裝置元件的製造工程中所產生的重金屬污染。進而,在矽基板或是元件之製造工程中,由於係需要高溫長時間之熱處理,因此,亦擔憂著在此熱處理工程中或是工程之間的對於矽基板之金屬污染的增加。
近來,元件之薄厚度化係日益進行,作為厚度,係被要求有由50μm至40μm以下,或是30μm左右,同時,重金屬污染之產生,由於係在元件製造最終工程之薄厚度化工程中特別會產生,因此,係存在著由伴隨於薄厚度化加工之重金屬污染所致的元件之良品率降低的問題,在進行用以改善元件不良之原因探究以及狀態改善時,對於身為主要原因之重金屬的檢測,係為必要。
然而,在此種薄厚度基板中之重金屬檢測,由於對於被作了薄厚度化後之基板的處理,係與700μm~1000μm左右之矽基板的處理為相異,因此,目前,此種技術係尚未被確立。
特別是,關於無法擔保測定結果之正確性一事的原因,係可考慮有:伴隨於薄厚度化之基板強度的降低、或是身為測定對象之重金屬會由於檢測時之高溫熱處理而擴散一事、或者是測定之不安定性、亦或是測定時之熱處理所致的更進一步之重金屬污染的產生等。
其結果,關於在身為元件製造之最終工程的薄厚度化工程中,該如何評價其是否係具備有充分之去疵能一事,係無法進行,而存在著:在矽基板製造中,係存在有無法將元件之不良原因排除的可能性之問題。
本發明,係為有鑑於上述之事態而進行者,並欲達成以下之目的。
1.確立一種在薄厚度化半導體基板中之重金屬污染測定法。
2.將在薄厚度化半導體基板中之重金屬污染測定的正確性提昇。
3.成為能夠對於在身為半導體基板(矽晶圓)製造時之後工程的元件工程中所呈現的去疵能作測定。
4.成為能夠製造一種可將去疵能力之確實性作提昇之半導體基板。
5.在形成半導體薄厚度封裝之組裝工程中,檢測出對於矽晶圓而產生不純物混入之重金屬,並使元件不良原因明確化,而降低元件之不良率。
本發明之半導體基板之重金屬檢測方法,係藉由使其具備有以下工程,而解決了上述課題:藉由旋轉塗布法、凝膠法而將有機系氧化膜形成在半導體基板上,並使用水銀探針法來形成金屬.氧化膜.半導體接合元件之閘極氧化膜形成工程;和由此些之元件的接合電容特性來計算出重金屬之表面濃度,並進行重金屬之檢測以及定量化之工程。
在本發明中,較理想,前述半導體基板之厚度,係為700μm以下。
本發明,係可具備有:將前述半導體基板在熱平板上而加熱至室溫或是50℃以上200℃以下,並使-用水銀探針法來對接合電容之溫度特性作測定之測定工程。
又,在本發明中,係成為能夠具備有:在基準半導體基板表面上而使預先被設定為特定之濃度的初期表面重金屬污染發生之初期污染工程;和對前述基準半導體基板進行熱處理,並使重金屬擴散之擴散熱處理工程;和藉由前述閘極氧化膜形成工程而在前述基準半導體基板上形成閘極氧化膜之初期閘極氧化膜形成工程;和經由前述測定工程而對於前述基準半導體基板之接合電容的溫度特性作測定之初期測定工程;和求取出前述初期表面重金屬污染濃度與前述接合電容之溫度特性間的相關直線之定量化工程;和經由前述測定工程而對被測定半導體基板之接合電容的溫度特性作測定之測定工程;和由前述測定工程之測定結果來依據前述相關直線而檢測出前述被測定半導體基板表面處的重金屬濃度分佈之檢測工程。
本發明之半導體基板之重金屬檢測方法,由於係可使有機氧化膜在200℃以下、更理想為180℃以下之低溫下而成長並形成閘極氧化膜,因此,係能夠提供一種方法,其係可實現:簡便地形成金屬.氧化膜.半導體接合元件,並由接合電容之偏壓依存性來對於重金屬之表面污染濃度作定量。
若藉由本發明,則藉由在薄厚度半導體晶片或是矽晶圓上形成有機氧化膜,能夠實現下述技術:簡便地製作金屬.氧化膜.半導體接合元件,並由接合電容之偏壓依存性來對重金屬之污染濃度定量化。
以下,根據圖面來對本發明之半導體基板的重金屬檢測方法之其中一種實施形態作說明。
圖1,係為展示本實施形態中之半導體基板的重金屬檢測方法之流程圖。
在本實施形態中,如圖1所示一般,係具備有:初期污染工程S1、和擴散熱處理工程S2、和初期閘極氧化膜形成工程S3、和初期測定工程S4、和定量化工程S5、和測定工程S6、以及檢測工程S7。此些之工程,係可因應於工程順序之變更、省略等的目的,而適宜對工程作變更。
在本實施形態中,成為重金屬污染之測定.檢測對象的半導體基板(半導體晶片以及矽晶圓),作為矽基板(晶圓),係設為由藉由CZ法所被拉上之單結晶而切片者,厚度係設為700μm左右(500~800μm),且為在此狀態下而可在表面上成膜磊晶層、亦可在表面上形成裝置元件者,且係為作為對應於元件形成以及後工程之薄厚度化工程而藉由研削等來被薄厚度化至30~50μmm左右者。
又,在本實施形態中,所謂之身為污染源的重金屬,係為將銅(Cu)、鎳(Ni)等之身為遷移金屬而在矽結晶中之擴散常數為大、且會對於元件特性造成影響者,作為對象。在以下之說明中,係針對將銅作為污染源而進行測定的情況作說明。
首先,為了使在被測定半導體基板中之重金屬污染的測定成為可能,而製作用以得出重金屬表面污染濃度與接合電容間之相關直線的試料。
作為圖1中所示之初期污染工程S1,係在被設為上述之厚度的基準半導體基板表面上,藉由被設為0atoms/cm2 (無污染)、1x1011 atoms/cm2 、1×1012 atoms/cm2 、1×1013 atoms/cm2 、1×1014 atoms/cm2 的5階段之濃度,而預先產生初期表面重金屬(銅)污染。
作為初期重金屬污染濃度,係有必要以使如同後述一般之求取出相關直線一事成為可能的方式,而設定4~6階段,又,考慮在實際的晶圓製造工程或是元件工程(薄厚度化工程)中之污染狀態,係以設為上述之濃度為理想,但是,只要是能夠得到相關直線,則係並不被限定於上述之濃度。
接著,作為圖1中所示之擴散熱處理工程S2,藉由900℃、30分鐘、或是對應於此條件之熱處理,來使重金屬(銅)擴散。藉由此擴散熱處理,銅係朝向晶圓內部之主體(bulk)而擴散。擴散至主體中之銅,係在結晶中保持正電荷狀態(正離子),而為能夠擴散至結晶空間中之狀態。所謂900℃、30分鐘或是對應於此條件之熱處理,係指滿足銅在主體中而作同等程度之擴散的條件一事。
接著,作為圖1中所示之初期閘極氧化膜形成工程S3,在前述基準半導體基板表面上,作為閘極氧化膜,而藉由旋轉塗布法、凝膠法來形成有機系氧化膜。
此時,作為旋轉塗布法,作為塗布劑,係塗布聚甲基丙烯酸甲酯,作為凝膠法,亦係塗布聚甲基丙烯酸甲酯,並藉由180℃以下、10分鐘左右之熱處理,而形成有機氧化膜(閘極氧化膜)S。
閘極氧化膜之厚度,係可設定為1μm左右。
進而,使用水銀探針(Hg-CV)法來形成金屬.氧化膜.半導體接合元件。
圖2,係為對於將在本實施形態中之閘極電極作為水銀探針來利用並對接合電容之偏壓依存性作測定的接合電容測定系統作展示者,圖3、圖4,係為展示本實施形態之電阻率測定裝置的模式圖。
如圖3、圖4中所示一般,本實施形態之電阻率測定裝置1,其概略構成,係具備有:具備與半導體基板(矽晶圓)10表面之氧化膜S相接觸並進行測定的金屬電極3之測定探針4;和與晶圓10相接觸之測定電極5;和被連接於各電極3、5處並對晶圓10之電阻率作測定的測定都6。
又,在電阻率測定裝置1處,係具備有:用以載置磊晶晶圓10之XY平台30、利用以將結束前段處理之晶圓10從前段處理部2而搬送至XY平台30處之省略圖示的搬送手段。而,係構成為對於被載置在XY平台上之晶圓10,而使測定探針4之金屬電極3與晶圓10之上面相接觸。又,在本實施形態中,代替XY平台,係亦可使用R-θ平台。
又,在電阻率測定裝置1處,係具備有支持臂7,在此支持臂7之前端7a側,係被安裝有測定探針4,在另外一端側7b處,係具備有臂驅動機構8。臂驅動機構8,係構成為可將支持臂7在左右方向以及上下方向上自由作驅動,藉由此,而成為能夠將測定探針4移動至磊晶晶圓10之任意的測定位置處。
又,金屬電極3,係藉由配線6a而被連接於測定都6,測定電極5係經由配線6b而被連接於測定都6,而經由晶圓10與電極3、5以及測定部6來構成測定電路。另外,測定部6,只要是能夠對電容(C)-電壓(V)特性作測定(可藉由電容-電壓法來作測定)者,則係可為任意者。
在本實施形態之電阻率測定裝置1中,晶圓10係被載置於XY平台30上,接著,金屬電極3以及測定電極5係被連接於晶圓10,接下來,係成為能夠經由金屬電極3以及測定電極5還有測定部6來對晶圓10之電阻率作測定。
如圖3、圖4所示一般,測定探針4,係在藉由於內部設置毛細管(capillary)41所成的探針本體42處,連接壓縮氣體供給管43與電極端子44,而概略構成。毛細管41,係以沿著探針本體42之長度方向而貫通探針本體42的前端部42a乃至基端部42b之間的方式而被設置。在毛細管41之前端部42a側,係被填充有水銀柱(水銀電極)46,經由此水銀柱46,毛細管41之前端部42a側係被堵塞。又,在探針本體42之基端部42b側,係被安裝有電極端子44,經由此電極端子44,毛細管41之基端部42b側係被堵塞。又,在探針本體42之靠基端部側,係被設置有毛細管41之分歧路45,在此分歧路45之前端,係被連接有壓縮氣體供給管43。進而,在壓縮氣體供給管43之前端,係被連接有省略圖示之氣壓調整手段。
經由使省略圖示之氣壓調整手段動作,而構成為能夠經由壓縮氣體供給管43來對毛細管41之內壓作調整。毛細管41,由於其之基端部42b側係經由電極端子44而被 堵塞,且前端部42a側係經由水銀柱46而被堵塞,因此,經由使毛細管41之內壓變動,前端部42a側之水銀柱46係因應於該內壓而被沿著毛細管41之長度方向移動。毛細管41之內壓,係期望設定為使水銀柱46之前端46a較探針本體42之前端部42a更突出。水銀柱46之前端部46a,係經由水銀之表面張力而成為液滴狀,而僅有此液滴狀之前端部46a會與晶圓10之表面接觸。
又,在電極端子44處,係被安裝有被***至毛細管41內部之金屬線47,金屬線47之前端,係與水銀柱46相接。經由此水銀柱46與金屬線47,而構成金屬電極3。又,於電極端子44處,係被連接有配線6a,經由此配線6a,金屬線47以及水銀柱46係被連接於測定部6。
進而,在支持臂7處,係具備有氣體供給管48,並構成為能夠經由此氣體供給管48來將例如氮氣等之惰性氣體供給至水銀柱46之前端部46a近旁。
藉由在使測定電極5與晶圓10之背面相接觸的同時,亦使水銀電極3與晶圓10之氧化膜S表面相接觸,如圖2所示一般,在水銀電極與氧化膜之間,係被形成有接合。
另外,測定電極5,亦可並非為僅接觸於晶圓10之背面,而係藉由蒸鍍來形成於背面。
接著,作為圖1中所示之初期測定工程S4,將前述半導體基板10,在熱平板上而加熱至室溫或是50℃以上200℃以下,並使用水銀探針法來對接合電容之溫度特性 作測定。
在XY平台30上,係被設置有未圖示之溫度控制手段,經由此溫度控制手段,而設定為上述之測定溫度條件。
此時,經由與晶圓10之背面作了接觸的測定電極5、和與晶圓10之氧化膜S表面作了接觸的水銀電極3,在水銀電極與氧化膜之間形成了接合,於此狀態下,從測定部6來對於晶圓10賦予電性刺激,並藉由測定部6來檢測出對於此電性刺激之晶圓10的反應,再將此檢測結果變換為C-V特性(電容-電壓特性)。
在本實施形態中,若是在藉由有機氧化膜之塗布所形成的閘極氧化膜S上,藉由水銀探針法來施加負偏壓,則帶正電之銅,係局部存在於閘極氧化膜S之介面上,並使接合電容增大。接合電容之增大,係強烈地依存於在介面處而局部存在之帶正電的銅離子。藉由此,而由C-V特性來測定接合電容之偏壓依存性。於圖5中,展示C-V特性之測定例。
接著,作為圖1中所示之定量化工程S5,為了由在初期測定工程S4中所測定出之C-V特性來對存在於晶圓10表面附近之重金屬濃度作評價,如圖6中所示一般,由C-V特性之測定結果,來經由測定部6處之演算手段,而計算出在初期污染工程S1中所設定之重金屬濃度與接合電容F間的關係,並特定出該相關直線,同時,將其記憶在測定部6之記憶手段中。
接著,作為圖1中所示之測定工程S6,與前述之初 期測定工程S3同樣的,對於尚未得知重金屬濃度之被測定半導體基板中的C-V特性作測定。
此時,係可以在測定前進行與擴散熱處理工程S2同樣的熱處理。
接著,作為圖1中所示之檢測工程S7,由在測定工程S6中所測定了的C-V特性,來藉由測定部6之演算手段,而根據在定量化工程S5中所求取出之相關直線來評價.檢測出被測定半導體基板的重金屬濃度分佈。
若藉由本實施形態,則藉由在半導體基板(薄厚度化之半導體晶片或是矽晶圓)上形成有機氧化膜,而簡便地製作金屬.氧化膜.半導體接合元件,能夠將由接合電容之偏壓依存性來對重金屬之污染濃度定量化一事作實現。
又,就算是被作了薄厚度化後之半導體基板,若是藉由本實施形態之檢測方法,則係不會使處理性惡化,因此,係成為能夠容易地進行測定.檢測。
又,藉由準備與在被測定半導體基板中之摻雜種類.濃度同樣的基準半導體基板,而成為能夠將污染重金屬以外之要因所致的影響排除。
另外,在本實施形態中,雖係針對使銅在矽結晶中擴散的情況而作了說明,但是,只要是將圖6中所示之相關直線因應於污染金屬元素而作成,則能夠藉由從對未知之樣本作測定時之接合電容的偏壓依存性所得到的接合電容,來將污染金屬之表面污染濃度定量化。
又,在初期污染工程S1中之污染濃度的設定,以及 在初期熱處理工程S2、測定工程S6中之熱處理條件的設定時,藉由模仿在作為對象之元件工程中的熱處理,而成為能夠對在實際之元件工程後的重金屬污染之程度作推定。進而,經由本實施形態之檢測方法,由於係成為能夠將在實際之元件製造中的重金屬污染係為何種程度一事檢測出來,因此,藉由此,成為能夠對於應該以何種程度來在半導體基板(矽晶圓)之製造中而賦予為了不對元件特性造成影響所需之去疵能一事進行正確的設計。
又,在氧化膜之形成中,係在碳含有物之塗布後,進行了180℃以下之熱處理。
1‧‧‧電阻率測定裝置
2‧‧‧前處理部
3‧‧‧金屬電極
4‧‧‧測定探針
5‧‧‧測定電極
6‧‧‧測定部
7‧‧‧支持臂
8‧‧‧臂驅動機構
10‧‧‧矽基板
30‧‧‧XY平台
41‧‧‧毛細管
42‧‧‧探針本體
43‧‧‧壓縮氣體供給管
44‧‧‧電極端子
45‧‧‧分歧路
46‧‧‧水銀柱
47‧‧‧金屬線
48‧‧‧氣體供給管
[圖1]展示本發明之半導體基板的重金屬檢測方法之其中一種實施形態的流程圖。
[圖2]對將閘極電極作為水銀探針來利用並對接合電容之偏壓依存特性作測定的接合電容測定系統作展示的模式圖。
[圖3]展示電阻率測定裝置之構成的模式圖。
[圖4]展示電阻率測定裝置之測定探針之構成的分解模式圖。
[圖5]展示本發明之實施形態的C-V特性之圖。
[圖6]展示本發明之實施形態的相關直線之圖。

Claims (6)

  1. 一種半導體基板之重金屬檢測方法,其特徵為,具備有:將碳含有物藉由旋轉塗布法或凝膠法而塗布在半導體基板上之塗布工程;和為了在半導體基板上形成閘極氧化膜,而在前述塗布工程後對於前述碳含有物以180℃以下而進行熱處理之熱處理工程;和在前述熱處理工程之後,使用水銀探針法來形成金屬.氧化膜.半導體接合元件之金屬.氧化膜.半導體接合元件形成工程;和在前述金屬.氧化膜.半導體接合元件形成工程之後,根據前述金屬.氧化膜.半導體接合元件的接合電容特性來計算出前述半導體基板之重金屬之表面濃度,並進行重金屬之檢測以及定量化之工程。
  2. 如申請專利範圍第1項所記載之半導體基板之重金屬檢測方法,其中,前述半導體基板之厚度,係為700μm以下。
  3. 如申請專利範圍第1項或第2項所記載之半導體基板之重金屬檢測方法,其中,係具備有:將前述半導體基板在熱平板上而加熱至室溫或是50℃以上200℃以下,並使用水銀探針法來對接合電容之溫度特性作測定之溫度特性測定工程。
  4. 如申請專利範圍第3項所記載之半導體基板之重金 屬檢測方法,其中,係具備有:在基準半導體基板表面上而使預先被設定為特定之濃度的初期表面重金屬污染發生之初期污染工程;和對前述基準半導體基板進行熱處理,並使重金屬擴散之擴散熱處理工程;和藉由前述閘極氧化膜形成工程而在前述基準半導體基板上形成閘極氧化膜之初期閘極氧化膜形成工程;和經由前述溫度特性測定工程而對於前述基準半導體基板之接合電容的溫度特性作測定之初期測定工程;和求取出前述初期表面重金屬污染濃度與前述接合電容之溫度特性間的相關直線之定量化工程;和經由前述溫度特性測定工程而對被測定半導體基板之接合電容的溫度特性作測定之第2測定工程;和由前述第2測定工程之測定結果來依據前述相關直線而檢測出前述被測定半導體基板表面處的重金屬濃度分佈之檢測工程。
  5. 如申請專利範圍第1項所記載之半導體基板之重金屬檢測方法,其中,前述重金屬係為銅以及鎳。
  6. 如申請專利範圍第1項所記載之半導體基板之重金屬檢測方法,其中,前述碳含有物係為聚甲基丙烯酸甲酯。
TW098112186A 2008-04-15 2009-04-13 半導體基板之重金屬檢測方法 TWI403719B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008105782A JP2009259960A (ja) 2008-04-15 2008-04-15 半導体基板の重金属検出方法

Publications (2)

Publication Number Publication Date
TW201000894A TW201000894A (en) 2010-01-01
TWI403719B true TWI403719B (zh) 2013-08-01

Family

ID=41164324

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098112186A TWI403719B (zh) 2008-04-15 2009-04-13 半導體基板之重金屬檢測方法

Country Status (3)

Country Link
US (1) US7993942B2 (zh)
JP (1) JP2009259960A (zh)
TW (1) TWI403719B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2010880B1 (en) * 2006-04-20 2009-10-14 Nxp B.V. Method and device for determining the temperature of a semiconductor substrate
JP5388872B2 (ja) * 2009-01-14 2014-01-15 株式会社Sumco 炭素電極研削装置
JP6211884B2 (ja) * 2013-10-10 2017-10-11 株式会社ディスコ ウェーハの加工方法
JP2023170676A (ja) * 2022-05-19 2023-12-01 信越半導体株式会社 抵抗率測定装置及び抵抗率測定方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5298860A (en) * 1990-11-26 1994-03-29 Seiko Epson Corp. Method of analyzing metal impurities in surface oxide film of semiconductor substrate
US20070105344A1 (en) * 2005-11-10 2007-05-10 Sumco Corporation Method for pre-treating epitaxial layer, method for evaluating epitaxial layer, and apparatus for evaluating epitaxial layer

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5036271A (en) 1990-05-23 1991-07-30 Solid State Measurements, Inc. Apparatus for characterization of electrical properties of a semiconductor body
JP4613886B2 (ja) 1993-03-30 2011-01-19 ソニー株式会社 固体撮像素子の製造方法、及び半導体基板の製造方法
JP3384506B2 (ja) 1993-03-30 2003-03-10 ソニー株式会社 半導体基板の製造方法
US5760594A (en) * 1996-09-30 1998-06-02 Vlsi Technology, Inc. Contamination monitoring using capacitance measurements on MOS structures
US6168961B1 (en) 1998-05-21 2001-01-02 Memc Electronic Materials, Inc. Process for the preparation of epitaxial wafers for resistivity measurements
JP2002353434A (ja) 2001-05-22 2002-12-06 Sony Corp 固体撮像装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5298860A (en) * 1990-11-26 1994-03-29 Seiko Epson Corp. Method of analyzing metal impurities in surface oxide film of semiconductor substrate
US20070105344A1 (en) * 2005-11-10 2007-05-10 Sumco Corporation Method for pre-treating epitaxial layer, method for evaluating epitaxial layer, and apparatus for evaluating epitaxial layer

Also Published As

Publication number Publication date
US7993942B2 (en) 2011-08-09
TW201000894A (en) 2010-01-01
JP2009259960A (ja) 2009-11-05
US20090258447A1 (en) 2009-10-15

Similar Documents

Publication Publication Date Title
JP5659632B2 (ja) ボロンドープp型シリコンウェーハの鉄濃度分析方法および分析装置、シリコンウェーハ、ならびにシリコンウェーハの製造方法
US7078919B2 (en) In situ determination of resistivity, mobility and dopant concentration profiles
TWI403719B (zh) 半導體基板之重金屬檢測方法
CN102687260A (zh) 用于监视在晶片处理期间赋给半导体晶片的污染物的量的方法
US5786231A (en) Screening method for selecting semiconductor substrates having defects below a predetermined level in an oxide layer
CN101529592B (zh) 半导体晶片的评价方法
CN114883213A (zh) 半导体工艺的集成化监测方法
CN112461900B (zh) 基于伪MOS的InGaAs几何因子表征方法及***
TWI777417B (zh) 一種晶圓中金屬雜質的檢測方法
JPH11317398A (ja) 半導体装置の製造方法及びエッチング装置
CN110349875A (zh) 一种测量晶圆表面电荷密度变化的方法
US8089274B2 (en) Method for evaluating SOI wafer
JP2007042942A (ja) シリコンウェーハの品質評価方法およびシリコンウェーハの製造方法
TWI844077B (zh) 藉助少數載子壽命表徵矽片捕獲金屬雜質效率的裝置和方法
Abdel et al. Fabrication and characterization of ultra-thin PIN silicon detectors for counting the passage of MeV ions
JP5545131B2 (ja) ボロンドープp型シリコン中の鉄濃度分析における定量分析限界決定方法
JP4379597B2 (ja) Soiウエーハの評価方法
CN116313874B (zh) 监测外延层电阻率的方法
JP4419710B2 (ja) Soiウエーハの評価方法
CN117878001A (zh) 一种n离子注入监测方法
JP5577842B2 (ja) ボロンドープp型シリコンウェーハの鉄濃度測定方法および測定装置、シリコンウェーハ、ならびにシリコンウェーハの製造方法
Savin et al. Contactless diagnostic tools and metallic contamination in the semiconductor industry
JP2000223543A (ja) 半導体製造工程におけるFieldパターン欠陥検出方法
Daves Silicon carbide field-effect transistor (FET) transducers for harsh environment Applications
KR20150031779A (ko) 이온 임플란트 장치의 오염도 측정 방법