CN116313874B - 监测外延层电阻率的方法 - Google Patents

监测外延层电阻率的方法 Download PDF

Info

Publication number
CN116313874B
CN116313874B CN202310565269.3A CN202310565269A CN116313874B CN 116313874 B CN116313874 B CN 116313874B CN 202310565269 A CN202310565269 A CN 202310565269A CN 116313874 B CN116313874 B CN 116313874B
Authority
CN
China
Prior art keywords
epitaxial layer
resistivity
substrate
monitoring
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310565269.3A
Other languages
English (en)
Other versions
CN116313874A (zh
Inventor
付志强
苏小鹏
杨洪军
杨鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yuexin Semiconductor Technology Co ltd
Original Assignee
Yuexin Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yuexin Semiconductor Technology Co ltd filed Critical Yuexin Semiconductor Technology Co ltd
Priority to CN202310565269.3A priority Critical patent/CN116313874B/zh
Publication of CN116313874A publication Critical patent/CN116313874A/zh
Application granted granted Critical
Publication of CN116313874B publication Critical patent/CN116313874B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/14Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明提供一种监测外延层电阻率的方法,包括步骤:S1:提供第一导电类型的衬底;S2:对衬底进行第二导电类型的离子注入,以于衬底表面形成反型层;S3:于反型层表面生长外延层;S4:采用四探针测量法量测外延层的电阻率。本发明经改善的流程设计,在确保监测准确性的同时有助于简化监测步骤,提高生产效率,降低生产成本。

Description

监测外延层电阻率的方法
技术领域
本发明涉及半导体制造技术领域,特别是涉及一种监测外延层电阻率的方法。
背景技术
外延工艺是MOS(金属-氧化物-半导体)器件中不可或缺的一道工艺。通过外延工艺可以获得所需性能的膜层,为优化器件性能方面提供了很大的灵活性。现有技术中,评估外延工艺的关键参数主要有厚度和电阻(率)。目前外延层电阻率主要采用表面光电压(Surface Photovoltaic Technique,简称SPV)技术来测量。SPV技术是通过在外延层上生长一层自然氧化层,然后在自然氧化层上撒一层电荷,使得外延层表面形成反型层,通过量测得到反型层的宽度,通过反型层宽度计算出外延层的电阻率。SPV方法的主要优点为量测过程是非接触式的,且对晶圆无损伤。但其也有缺点,比如其对自然氧化层的要求较高。如果生长的自然氧化层达不到要求,例如如果自然氧化层生长得不均匀,那极容易导致漏电,由此影响计算反型层宽度,最终影响电阻率量测的准确性。也因为对自然氧化层的质量要求较高,所以在进行SPV量测前需要对自然氧化层进行前处理(前处理过程通常包括对晶圆进行清洗后通过UV+CDA的方式,让其外延层生长一层自然氧化层)以确保生长的自然氧化层的质量,这样就相当于延长了量测的时间,导致量测效率不高,导致生产效率的下降。同时,SPV方法容易受前处理的影响,影响量测的准确性。
应该注意,上面对技术背景的介绍只是为了方便对本申请的技术方案进行清楚、完整的说明,并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本申请的背景技术部分进行了阐述而认为上述技术方案为本领域技术人员所公知。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种监测外延层电阻率的方法,用于解决现有技术中采用SPV技术测量外延层电阻率时需要对自然氧化层进行前处理以确保外延层的质量,导致量测时间延长和生产效率下降,以及容易受到前处理的影响,从而影响量测的准确性等问题。
为实现上述目的及其他相关目的,本发明提供一种监测外延层电阻率的方法,包括步骤:
S1:提供第一导电类型的衬底;
S2:对衬底进行第二导电类型的离子注入,以于衬底表面形成反型层;
S3:于反型层表面生长外延层;
S4:采用四探针测量法量测外延层的电阻率。
可选地,提供衬底后,还包括对衬底进行清洗,以去除衬底表面的杂质和缺陷的步骤,之后对衬底进行离子注入。
可选地,对衬底进行清洗的方法包括RCA清洗法。
可选地,第一导电类型为N型且第二导电类型P型。
在另一可选方案中,或第一导电类型为P型且第二导电类型为N型。
可选地,步骤S4中采用121点的全图检测法一次性量测外延层的电阻率分布情况。
可选地,步骤S2中注入的离子包括硼离子,注入角度为0-7°,注入能量为5kev-300kev,注入剂量大于等于1E15/cm3
可选地,所述衬底包括N型裸硅晶圆,衬底的电阻率为1 mohm.cm -3mohm.cm。
可选地,生长的外延层的厚度大于等于1μm。
可选地,所述监测外延层电阻率的方法还包括在步骤S4后对外延层进行第二导电类型的离子注入,以于外延层表面形成第二反型层,之后采用四探针测量法量测第二反型层的电阻率,并与步骤S4的量测结果比较,以监测外延层质量的步骤。
可选地,所述衬底表面形成有第一导电类型的多个缓冲层,所述监测外延层电阻率的方法还包括在步骤S4后对衬底进行化学机械研磨直至显露出缓冲层,之后重复步骤S2-S4以再次量测外延层的电阻率,并与前一次的量测结果相比较的步骤。
如上所述,本发明的监测外延层电阻率的方法,具有以下有益效果:本发明经改善的流程设计,在确保监测准确性的同时有助于简化监测步骤,提高生产效率,降低生产成本。
附图说明
图1显示为本发明提供的监测外延层电阻率的方法的流程图。
图2显示为采用本发明量测的外延层电阻率分布的等高线图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。如在详述本发明实施例时,为便于说明,表示器件结构的剖面图会不依一般比例作局部放大,而且所述示意图只是示例,其在此不应限制本发明保护的范围。此外,在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述,此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到,这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外,当一层被称为在两层“之间”时,它可以是所述两层之间仅有的层,或者也可以存在一个或多个介于其间的层。
在本申请的上下文中,所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例,也可以包括另外的特征形成在第一和第二特征之间的实施例,这样第一和第二特征可能不是直接接触。
需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。为使图示尽量简洁,各附图中并未对所有的结构全部标示。
现有技术中监测外延层电阻率的方法普遍采用SPV表面光电压法,所需的步骤流程比较多,导致生产效率下降。对此,本申请的发明人经长期研究,提出了一种改善方案。
具体地,本发明提供的监测外延层电阻率的方法如图1所示。接下来将结合附图对该方法的各步骤进行详细说明。
首先执行步骤S1,提供第一导电类型的衬底。
所述衬底可以是各种类型的半导体基底,包括但不限于硅、锗、锗硅、绝缘体上硅、碳化硅等材质的晶圆等。衬底表面可以是制作有器件结构的晶圆,也可以是未制作有任何结构的裸晶圆。本实施例中,所述衬底优选未制作有任何结构层的裸硅晶圆。且这些裸硅晶圆优选为监控片(monitor wafer,或者也可以称之为伪片,dummy wafer)。监控片可以是质量等级略低于工艺片(process wafer)的晶圆,有助于降低生产成本。
为提高测量精度,可以在提供衬底后进行清洁,以去除衬底表面的颗粒杂质等污染物以及衬底表面的其他诸如凹坑和裂纹等缺陷,之后对衬底进行干燥。例如对衬底进行烘干,或者进行旋转甩干,或者利用氮气吹扫,或者同时采用多种方法的结合对衬底进行清洗干燥。对衬底进行清洁的方法较佳地为RCA清洗法,尤其是推荐采用含有双氧水的清洗液进行清洗,例如采用SPM(硫酸和双氧水)、APM(氨水和双氧水)或HPM(盐酸和双氧水)清洗液进行清洗,以在去除衬底表面的有机玷污和金属杂质颗粒的同时,使得衬底表面仍然保留有自然氧化物层。保留的自然氧化物层可以在后续的离子注入工艺中保护衬底。衬底中可以进行对应导电类型的预掺杂。若衬底为N型衬底,则衬底的电阻率较佳地为1mohm.cm -3mohm.cm,但并不仅限于此,所述衬底还可以为其他类型,其电阻率也可以有更多选择。相较之下,传统的SPV法则对衬底的电阻率有特定要求,因此其使用范围非常有限。
在提供衬底后执行步骤S2,对衬底进行第二导电类型的离子注入,以于衬底表面形成反型层。
例如如果采用的是N型衬底,则本步骤中进行P型离子注入,例如注入硼和铟等离子中的若干种(优选采用单一离子注入),以在衬底表面形成P型反型层。若采用的是P型衬底,则本步骤中进行N型离子注入,例如注入磷和砷等离子的若干种,由此在衬底表面形成N型反型层。本发明中将以N型衬底为例,因而本步骤将进行P型离子注入。在一较佳示例中,本步骤中注入的离子为硼离子,其注入工艺相对更成熟,且成本相对更低。现有技术中,通常会在离子注入后再额外在退火设备中进行高温退火以激活注入离子。本实施例中虽然也可以进行高温退火,但为减少工艺步骤,本实施例中可以不进行退火。但为确保衬底的整个表面都形成有反型层,可以适当提高注入离子的能量和剂量。发明人经大量实验发现,本步骤的注入能量较佳地为5kev-300kev,注入角度较佳地为0-7°,注入剂量较佳地为大于等于1E15/cm3,可以确保反型层形成于整个衬底的表面。在一些示例中,该步骤后可以采用光学检测装置检测反型层的形成情况,以确保后续量测的准确性。在一些示例中,若后续的外延工艺为常压外延工艺,则在完成离子注入后将衬底转移至外延设备中进行外延生长。外延工艺过程中的高温可以同时起到退火作用而无需单独再进行退火,可以简化工艺流程,提高量测效率。在其他一些示例中,可以在离子注入后进行部分退火。这样不仅可以监测外延电阻率,同时可以监测离子注入工艺。例如采用掩膜覆盖部分衬底表面(例如将衬底表面一分为二),且退火推荐采用激光退火以实现更精准的问题调节,确保被掩膜覆盖的部分不进行退火,退火完成后再去除掩膜。后续过程中分别测量这两个区域上方的外延层的电阻率并进行比较,由此可以对整个工艺过程进行监测。如果整个工艺过程都没有问题,那在退火区域和非退火区域上方形成的外延层的电阻率应该是相同的。如果最终测得这两个区域上方的外延层的电阻率不同,那可能是离子注入过程中存在问题,使得部分区域的反型层存在缺陷,或者是后续的外延工艺存在问题。无论是何种情况,都需要尽快查找出原因。因而进行部分退火有助于提高工艺监测的全面性。
在确保反型层形成后,执行步骤S3,于反型层表面生长外延层。
形成外延层的工艺通常由工艺需要而定,例如采用液相外延、分子束外延、气相外延等技术中的若干种。外延工艺的具体参数也取决于工艺需要,对此不做限制。但外延层的掺杂浓度通常低于衬底的掺杂浓度,可在优化PN结的击穿电压的同时降低集电极电阻,在适中的电流强度下提高器件的速度。本实施例适用于监测各种外延工艺的外延层的电阻率。但在较佳的示例中,本步骤中生长的外延层的厚度大于等于1μm。如果外延层厚度太小,例如在500nm以内,则在外延工艺中,尤其是有些工艺中还需要对外延层单独进行退火,这个过程中反型层中的注入离子可能会扩散至外延层内而影响监测准确性。如果需要对外延层单独进行退火,则可以在退火前和退火后分别对外延层的电阻率进行量测。这两次量测的电阻率分布情况保持一致,说明退火工艺没有问题。
之后执行步骤S4,采用四探针(4PP)测量法量测外延层的电阻率。
四探针测试技术是用4根等间距配置的探针扎在衬底表面,由恒流源给外侧的两根探针提供一个适当小的电流I,然后测量出中间两根探针之间的电压V,就可以求出外延层的电阻率。本实施例中,较佳地为采用121点的全图(full-map)检测法一次性量测外延层的电阻率分布情况。现有技术中,采用SPV表面电压法测量外延层的电阻率通常需要6个小时以上。而采用本发明,测量过程不超过2小时,可以极大提高测量效率。且发明人经大量实验发现,采用本发明的方法与采用其他传统方法测量的结果一致,这说明采用本发明可以确保检测准确性。在其他一些示例中,在监测外延层电阻率的同时可以监测外延层的膜厚分布情况,并将膜厚分布情况与电阻率分布情况相比较,以更全面地监测外延质量。
在一些示例中,为了便于直观展示外延层的电阻率分布情况以及便于后续分析使用,可以将监测得到的外延层电阻率数值做成等高线分布图,得到类似图2所示的分布情况。在图2所示的图中,外延层电阻率的片内均匀性为0.55%,满足工艺需求,说明外延工艺没有问题,可以据此外延参数进行批量生产。
在一些示例中,所述监测外延层电阻率的方法还包括在步骤S4后对外延层进行离子注入,以于外延层表面形成第二反型层,之后采用四探针测量法量测第二反型层的电阻率,并与步骤S4的量测结果比较,以监测外延层质量的步骤。本步骤中注入的离子例如为第二导电类型的离子。且较佳地,为便于比较且减少工艺参数的调节,本步骤中的注入条件,包括注入离子、注入剂量、注入能量、注入角度等条件均相同。注入离子的浓度与电阻率是有对应关系的。如果本步骤的离子注入工艺没有问题,那第二反型层的电阻率分布均匀性与外延层的电阻率分布均匀性应该是相同的。如果外延层的电阻率分布均匀而第二反型层的电阻率分布不均,那很可能是离子注入过程出现了问题。如果外延层的电阻率分布不均而第二反型层的电阻率分布均匀,那很可能是外延层工艺和离子注入工艺均出现了问题。如果外延层的电阻率和第二反型层的电阻率都分布不均匀,但两者的不均匀分布情况存在对应关系,那很可能是外延层存在问题。因而于外延层表面形成第二反型层并监测其电阻率可以提供另一种监测工艺的手段。
现有技术中,监测外延层所使用的监控片通常是一次性的。因为形成外延层后,由于外延层与衬底之间的粘附性比较好,所以比较难去除。为解决此问题,在本发明提供的一较佳示例中,所述衬底表面形成有第一导电类型的多个缓冲层,所述监测外延层电阻率的方法还包括在步骤S4后对衬底进行化学机械研磨直至显露出缓冲层,之后重复步骤S2-S4以再次量测外延层的电阻率,并与前一次的量测结果相比较的步骤。这不仅有助于提高量测精度,同时有助于提高衬底的利用率,降低测量成本。如果外延工艺没有问题,则每次量测的结果应该是一致的,而无论步骤S1中采用的衬底是何种类型或者步骤S2中注入的是何种离子。缓冲层的掺杂浓度大于外延层的掺杂浓度,但通常不高于衬底的掺杂浓度。多个缓冲层可以采用包括但不限于气相沉积工艺形成,或者还可以采用转移形成。例如将几个材料层进行键合形成。若是键合形成,则在完成当前次的测量后可以通过解键合去除已经形成有外延层的材料层再重复前述步骤,实现衬底的重复利用。
当通过上述手段监测到的外延层电阻率的分布均匀性在工艺允许范围内,说明外延工艺没有问题,因而可以将该外延工艺用于批量化生产。生长出的外延片可用于制作各种类型的功率器件。
综上所述,本发明提供一种监测外延层电阻率的方法,包括步骤:S1:提供第一导电类型的衬底;S2:对衬底进行第二导电类型的离子注入,以于衬底表面形成反型层;S3:于反型层表面生长外延层;S4:采用四探针测量法量测外延层的电阻率。发明经改善的流程设计,在确保监测准确性的同时有助于简化监测步骤,提高生产效率,降低生产成本。所以,本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种监测外延层电阻率的方法,其特征在于,包括步骤:
S1:提供第一导电类型的衬底;
S2:对衬底进行第二导电类型的离子注入,以于衬底表面形成反型层;
S3:于反型层表面生长外延层;
S4:采用四探针测量法量测外延层的电阻率;
其中,在离子注入后进行部分退火,后续过程中分别测量退火区域和非退火区域上方形成的外延层的电阻率并进行比较,且在监测外延层电阻率的同时监测外延层的膜厚分布情况,并将膜厚分布情况与电阻率分布情况相比较。
2.根据权利要求1所述的监测外延层电阻率的方法,其特征在于,提供衬底后,还包括对衬底进行清洗,以去除衬底表面的杂质和缺陷的步骤,之后对衬底进行离子注入。
3.根据权利要求2所述的监测外延层电阻率的方法,其特征在于,对衬底进行清洗的方法包括RCA清洗法。
4.根据权利要求1所述的监测外延层电阻率的方法,其特征在于,第一导电类型为N型且第二导电类型P型;或第一导电类型为P型且第二导电类型为N型。
5.根据权利要求1所述的监测外延层电阻率的方法,其特征在于,步骤S4中采用121点的全图检测法一次性量测外延层的电阻率分布情况。
6.根据权利要求1所述的监测外延层电阻率的方法,其特征在于,步骤S2中注入的离子包括硼离子,注入角度为0-7°,注入能量为5kev-300kev,注入剂量大于等于1E15/cm3
7.根据权利要求1所述的监测外延层电阻率的方法,其特征在于,所述衬底包括N型裸硅晶圆,衬底的电阻率为1mohm·cm -3mohm·cm。
8.根据权利要求1所述的监测外延层电阻率的方法,其特征在于,生长的外延层的厚度大于等于1μm。
9.根据权利要求1所述的监测外延层电阻率的方法,其特征在于,所述监测外延层电阻率的方法还包括在步骤S4后对外延层进行第二导电类型的离子注入,以于外延层表面形成第二反型层,之后采用四探针测量法量测第二反型层的电阻率,并与步骤S4的量测结果比较,以监测外延层质量的步骤。
10.根据权利要求1所述的监测外延层电阻率的方法,其特征在于,所述衬底表面形成有第一导电类型的多个缓冲层,所述监测外延层电阻率的方法还包括在步骤S4后对衬底进行化学机械研磨直至显露出缓冲层,之后重复步骤S2至S4以再次量测外延层的电阻率,并与前一次的量测结果相比较的步骤。
CN202310565269.3A 2023-05-19 2023-05-19 监测外延层电阻率的方法 Active CN116313874B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310565269.3A CN116313874B (zh) 2023-05-19 2023-05-19 监测外延层电阻率的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310565269.3A CN116313874B (zh) 2023-05-19 2023-05-19 监测外延层电阻率的方法

Publications (2)

Publication Number Publication Date
CN116313874A CN116313874A (zh) 2023-06-23
CN116313874B true CN116313874B (zh) 2023-08-22

Family

ID=86781926

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310565269.3A Active CN116313874B (zh) 2023-05-19 2023-05-19 监测外延层电阻率的方法

Country Status (1)

Country Link
CN (1) CN116313874B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105552003A (zh) * 2015-12-25 2016-05-04 上海华虹宏力半导体制造有限公司 P型外延片生产中的电阻率监控方法
CN114999949A (zh) * 2022-04-08 2022-09-02 上海新昇半导体科技有限公司 电阻率测试的标准片的制备方法、标准片及校准方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105552003A (zh) * 2015-12-25 2016-05-04 上海华虹宏力半导体制造有限公司 P型外延片生产中的电阻率监控方法
CN114999949A (zh) * 2022-04-08 2022-09-02 上海新昇半导体科技有限公司 电阻率测试的标准片的制备方法、标准片及校准方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
张亚非 等.《集成电路制造技术》.上海交通大学出版社,2018,第267-270页. *

Also Published As

Publication number Publication date
CN116313874A (zh) 2023-06-23

Similar Documents

Publication Publication Date Title
JP5659632B2 (ja) ボロンドープp型シリコンウェーハの鉄濃度分析方法および分析装置、シリコンウェーハ、ならびにシリコンウェーハの製造方法
CN114883213A (zh) 半导体工艺的集成化监测方法
US9559222B2 (en) Method and tool to reverse the charges in anti-reflection films used for solar cell applications
CN116313874B (zh) 监测外延层电阻率的方法
CN115602566B (zh) 离子注入机台注入角度监控方法
KR102029708B1 (ko) 반도체 웨이퍼의 평가 방법
JP5561245B2 (ja) 半導体基板の評価方法
JP5652379B2 (ja) 半導体基板の評価方法および評価用半導体基板
CN116364568A (zh) 一种测量外延片电阻率的方法
CN101996909B (zh) 半导体器件灰化制程的检测方法和电特性的检测方法
CN108054118A (zh) 离子注入机束流均匀性的监控方法
EP1610373A2 (en) Method and apparatus for determining generation lifetime of product semiconductor wafers
US9939511B2 (en) Surface photovoltage calibration standard
Abbott et al. Application of photoluminescence to high-efficiency silicon solar cell fabrication
CN104392910B (zh) 一种缓冲层的扩散方法
CN117059509B (zh) 改善离子注入监控稳定性的方法
CN117878001A (zh) 一种n离子注入监测方法
CN115346889A (zh) 外延工艺的监控方法
KR20070065730A (ko) 에피택셜 웨이퍼 및 그 금속오염 검출방법
CN117747464A (zh) 氧化层厚度测量方法及装置
CN117276107A (zh) SiC功率器件高温激活工艺监控方法、监控样品结构
CN116936423A (zh) 外延机台温度校正方法
Saraei et al. Implementation of EIS for Dopant Profile Analysis in n-type Silicon
JP5577842B2 (ja) ボロンドープp型シリコンウェーハの鉄濃度測定方法および測定装置、シリコンウェーハ、ならびにシリコンウェーハの製造方法
JP2020119930A (ja) ウェーハの評価方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant