TWI402918B - 光罩及薄膜電晶體基板之製造方法 - Google Patents

Description

光罩及薄膜電晶體基板之製造方法

本發明是有關於一種光罩及薄膜電晶體基板之製造方法，且特別是有關於一種適用於大尺寸薄膜電晶體基板之光罩及大尺寸薄膜電晶體基板之製造方法。

隨著液晶顯示面板朝向大尺寸發展，薄膜電晶體基板之製造程序亦趨困難。一般而言，薄膜電晶體基板通常係以多次微影及蝕刻製程來完成。透過多道曝光的動作將光罩上的圖案移轉至基板上的光阻層，以形成圖案化光阻層。接著，再將圖案化光阻層為遮罩對基板上之薄膜進行蝕刻，以形成各種元件的圖案。

然而，在薄膜電晶體基板之尺寸增大的趨勢下，光罩之尺寸亦必須隨之增大。大尺寸之光罩不易製造且其製造成本隨著尺寸成倍數成長，相當不符經濟效率。因此，如何研發一種光罩及薄膜電晶體基板之製造方法，以符合大尺寸薄膜電晶體基板之製程需要，實為目前研發之一重要方向。

本發明係有關於一種光罩及薄膜電晶體基板之製造方法，其利用虛擬引線圖案及重合畫素圖案之設計，以符合大尺寸薄膜電晶體基板之製程需要。

根據本發明之一技術態樣，提出一種光罩。光罩係用以製造一薄膜電晶體基板。光罩具有一第一曝光區、一第二曝光區及一第三曝光區。第二曝光區係位於第一曝光區及第三曝光區之間。光罩包括一第一周邊線路圖案、一第一虛擬引線圖案、一第一重合畫素圖案及一第二重合畫素圖案。第一周邊線路圖案係位於第一曝光區。第一虛擬引線圖案係位於第一曝光區，並鄰接於第一周邊線路圖案。第一重合畫素圖案係位於第一曝光區，並鄰接於第一虛擬引線圖案。第二重合畫素圖案係位於第二曝光區，第一重合畫素圖案與第二重合畫素圖案互補。其中第一重合畫素圖案與第二重合畫素圖案重疊曝光後，第一曝光區與第二曝光區所曝光之圖案相互接合。

根據本發明之另一技術態樣，提出一種薄膜電晶體基板之製造方法。薄膜電晶體基板之製造方法包括以下步驟：提供一基板。提供一光罩，光罩具有一第一曝光區、一第二曝光區及一第三曝光區。第二曝光區係位於第一曝光區及第三曝光區之間。光罩包括一第一周邊線路圖案、一第一虛擬引線圖案、一第一重合畫素圖案及一第二重合畫素圖案。第一周邊線路圖案係位於第一曝光區，第一虛擬引線圖案係位於第一曝光區，並鄰接於第一周邊線路圖案。第一重合畫素圖案係位於第一曝光區，並鄰接於第一虛擬引線圖案。第一重合畫素圖案與第二重合畫素圖案互補。形成一光阻層於基板上。以第一周邊線路圖案、第一虛擬引線圖案及第一重合畫素圖案曝光光阻層。以第二重合畫素圖案曝光光阻層。其中第二重合畫素圖案係重疊曝光於第一重合畫素圖案之位置。圖案化光阻層。以光阻層為遮罩蝕刻基板，以形成數個周邊線路圖案及數個畫素圖案。

為讓本發明之上述內容能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下：

第一實施例

請參照第1圖及第2圖，第1圖繪示本發明光罩第一實施例之示意圖，第2圖繪示以第1圖之光罩製作之薄膜電晶體基板之示意圖。光罩110用以製造一薄膜電晶體基板130。光罩110具有一第一曝光區A11、一第二曝光區A12及一第三曝光區A13。第二曝光區A12係位於第一曝光區A11及第三曝光區A13之間。光罩110包括一第一周邊線路圖案L11、一第二周邊線路圖案L12、一第一虛擬引線圖案D11、一第二虛擬引線圖案D12、一第一重合畫素圖案P11、一第二重合畫素圖案P12、一第三重合畫素圖案P13、一第四重合畫素圖案P14、第五重合畫素圖案P15、第六重合畫素圖案P16及一中央畫素圖案P10。

第一周邊線路圖案L11及第二周邊線路圖案L12係對應於薄膜電晶體基板130之周邊線路，例如是閘極線路G(又稱掃描線路)、共同電極線路CS或源極線路(又稱資料線路，未繪示)。一般而言，閘極線路G及共同電極線路CS係位於薄膜電晶體基板130之相對兩側邊，源極線路則位於薄膜電晶體基板130之另外相對兩側邊。在本實施例中，第一周邊線路圖案L11係以位於一側邊之閘極線路G的圖案及共同電極線路CS的圖案為例作說明，其中第一周邊線路圖案L11係位於光罩110之第一曝光區A11。第二周邊線路L12則以位於另一側邊之閘極線路G的圖案及共同電極線路CS的圖案為例作說明，其中第二周邊線路圖案L12係位於光罩110之第三曝光區A13。

第一虛擬引線圖案D11係位於光罩110之第一曝光區A11，並鄰接於第一周邊線路圖案L11。第二虛擬引線圖案D12係位於光罩110之第三曝光區A13，並鄰接於第二周邊線路圖案L12。第一虛擬引線圖案D11及第二虛擬引線圖案D12分別為第一周邊線路圖案L11及第二周邊線路圖案L12之延伸。也就是說，第一虛擬引線圖案D11及第二虛擬引線圖案D12亦包含閘極線路G的圖案及共同電極線路CS的圖案。

第一重合畫素圖案P11係位於光罩110之第一曝光區A11，並鄰接於第一虛擬引線圖案D11。第四重合畫素圖案P14係位於光罩110之第三曝光區A13，並鄰接於第二虛擬引線圖案D12。也就是說，第一周邊線路圖案L11、第一虛擬引線圖案D11及第一重合畫素圖案P11皆位於第一曝光區A11，並依序鄰接。第二周邊線路圖案L12、第二虛擬引線圖案D12及第四重合畫素圖案P14皆位於第三曝光區A13，並依序鄰接。

第二重合畫素圖案P12及第五重合畫素圖案P15係位於光罩110之第二曝光區A12之一側邊緣處，且第五重合畫素圖案P15係位於外側。第三重合畫素圖案P13及第六重合畫素圖案P16係位於光罩110之第二曝光區A12之另一側邊緣處，且第六重合畫素圖案P16位於外側。中央畫素圖案P10則位於光罩110之第二曝光區A12之中央處。也就是說，第五重合畫素圖案P15、第二重合畫素圖案P12、中央畫素圖案P10、第三重和畫素圖案P13及第六重合畫素圖案P16皆位於第二曝光區A12，並依序鄰接。

第一~第六重合畫素圖案P11~P16係對應於薄膜電晶體基板130之畫素的圖案。其中，在第一~第六重合畫素圖案P11~P16中，僅有斜線區域配置畫素圖案，空白區域則未配置畫素圖案，儼然如同馬賽克(mosaic)圖騰。

舉例來說，第一重合畫素圖案P11與第二重合畫素圖案P12互補。也就是說，第一重合畫素圖案P11之斜線區域恰好對應於第二重合畫素圖案P12之空白區域；第一重合畫素圖案P11之空白區域恰好對應於第二重合畫素圖案P12之斜線區域。當第一重合畫素圖案P11與第二重合畫素圖案P12重疊曝光後，斜線區域與空白區域相互疊合，使得第一重合畫素圖案P11與第二重合畫素圖案P12所曝光之圖案相互接合成完整的畫素圖案。

第六重合畫素圖案P16與第二重合畫素圖案P12互補。同理，當第六重合畫素圖案P16與第二重合畫素圖案P12重疊曝光後，斜線區域與空白區域相互疊合，使得第六重合畫素圖案P16與第二重合畫素圖案P12所曝光之圖案相互接合成完整的畫素圖案。

此外，第四重合畫素圖案P14與第三重合畫素圖案P13互補。同理，當第四重合畫素圖案P14與第三重合畫素圖案P13重疊曝光後，斜線區域與空白區域相互疊合，使得第四重合畫素圖案P14與第三重合畫素圖案P13所曝光之圖案相互接合成完整的畫素圖案。

第五重合畫素圖案P15與第三重合畫素圖案P13互補。同理，當第五重合畫素圖案P15與第三重合畫素圖案P13重疊曝光後，斜線區域與空白區域相互疊合，使得第五重合畫素圖案P15與第三重合畫素圖案P13所曝光之圖案相互接合成完整的畫素圖案。

以下更以流程圖詳細說明如何對光罩110進行重複曝光以形成薄膜電晶體基板130。請參照3A~3B圖及第4A~4H圖，第3A~3B圖繪示本發明薄膜電晶體基板第一實施例之之製造方法流程圖，第4A~4H圖繪示第3圖之各步驟示意圖。

請參照第4A圖，在步驟S02中，提供一基板131。基板131例如是玻璃基板。

接著，請再參照第4A圖，在步驟S04中，提供光罩110。

然後，請參照第4B圖，在步驟S06中，形成一光阻層132於基板131上。

接著，請參照第4C圖，在步驟S08中，以至少一遮光板111遮蔽光罩110之部分區域，使光罩110僅暴露出第一周邊線路圖案L11、第一虛擬引線圖案D11及第一重合畫素圖案P11。同時並以第一周邊線路圖案L11、第一虛擬引線圖案D11及第一重合畫素圖案P11曝光光阻層132。此時光阻層132僅經過曝光製程，而尚未進行顯影製程，在圖式中係以虛線表示尚未顯影但已轉印至光阻層132之各種圖案。

接著，請參照第4D圖，在步驟S10中，移動光罩110，以使光罩110之第二重合畫素圖案P12對應於基板131上之第一重合畫素圖案P11之位置。並以遮光板111遮蔽光罩110之部分區域，使光罩110暴露出第二重合畫素圖案P12、中央畫素圖案P10、第三重合畫素圖案P13及第六重合畫素圖案P16。

同時並以光罩110之第二重合畫素圖案P12、中央畫素圖案P10、第三重合畫素圖案P13及第六重合畫素圖案P16曝光光阻層132。由於光罩110之第二重合畫素圖案P12對應於基板131之第一重合畫素圖案P11之位置，因此在基板131上，第二重合畫素圖案P12係重疊曝光於第一重合畫素圖案P11之位置。光罩110之第一曝光區A11的圖案及光罩110之第二曝光區A12的圖案即透過第二重合畫素圖案P12及第一重合畫素圖案P11來接合。

然後，請參照第4E圖，在步驟S12中，移動光罩110，以使光罩110之第五重合畫素圖案P15及第二重合畫素圖案P12對應於基板131上之第三重合畫素圖案P13及第六重合畫素圖案P16之位置。並以遮光板111遮蔽光罩110之部分區域，以使光罩110暴露出第五重合畫素圖案P15、第二重合畫素圖案P12、中央畫素圖案P10、第三重合畫素圖案P13及第六重合畫素圖案P16。

同時，並以光罩110之第五重合畫素圖案P15、第二重合畫素圖案P12、中央畫素圖案P10、第三重合畫素圖案P13及第六重合畫素圖案P16曝光光阻層132。由於光罩110之第五重合畫素圖案P15及第二重合畫素圖案P12對應於基板131之第三重合畫素圖案P13及第六重合畫素圖案P16之位置，因此第五重合畫素圖案P15及第二重合畫素圖案P12係重疊曝光於第三重合畫素圖案P13及第六重合畫素圖案P16之位置。

接著，請參照第4F圖，在步驟S14中，移動光罩110，以使光罩110之第五重合畫素圖案P15及第二重合畫素圖案P12對應於基板131上右側之第三重合畫素圖案P13及第六重合畫素圖案P16之位置。並以遮光板111遮蔽光罩110之部分區域，以使光罩110暴露出第五重合畫素圖案、第二重合畫素圖案P12、中央畫素圖案P10及第三重合畫素圖案P13。

同時，並以光罩110之第五重合畫素圖案P15、第二重合畫素圖案P12、中央畫素圖案P10及第三重合畫素圖案P13曝光光阻層132。由於光罩110之第五重合畫素圖案P15及第二重合畫素圖案P12對應於基板131之第三重合畫素圖案P13及第六重合畫素圖案P16之位置，因此第五重合畫素圖案P15及第二重合畫素圖案P12係重疊曝光於第三重合畫素圖案P13及第六重合畫素圖案P16之位置。

接著，請參照第4G圖，在步驟S16中，移動光罩110，以使光罩110之第四重合畫素圖案P14對應於基板131上右側之第三重合畫素圖案P13。並以遮光板111遮蔽光罩110之部分區域，以使光罩110暴露出第四重合畫素圖案P14、第二虛擬引線圖案D12及第二周邊線路圖案L12。

同時，以光罩100之第四重合畫素圖案P14、第二虛擬引線圖案D12及第二周邊線路圖案L12曝光光阻層132。由於光罩110之第四重合畫素圖案P14對應於基板131之第三重合畫素圖案P13之位置，因此第四重合畫素圖案P14係重疊曝光於第三重合畫素圖案P13之位置。

然後，請參照第4H圖，在步驟S18中，以一顯影液圖案化光阻層132。

接著，請再參照第4H圖，在步驟S20中，以已圖案化之光阻層132為遮罩蝕刻基板131。如此即完成薄膜電晶體基板130之一道光罩製程的線路圖案。

此外，在上述步驟中，係透過一移動機構(未繪示)來移動遮光板111，並以一光束進行曝光。移動機構例如是步進馬達或伺服馬達。在一定精密度下，移動機構具有一最小移動距離，移動機構之移動距離不會小於此最小移動距離。也就是說，當移動機構欲移動遮光板111至特定位置時，由於移動機構無法將遮光板111移動於小於最小移動距離之距離內，因此遮光板111可能在最小移動距離內形成機構對位誤差。

此外，光束具有一繞射範圍，光束亦可能在此繞射範圍內將形成光學對位誤差。

在步驟S10中，如第4D圖及第1圖所示。遮光板111(遮光板111繪示於第4D圖)之邊緣係對位於光罩110之第五重合畫素圖案P15及第二重合畫素圖案P12之交界線L(交界線L繪示於第1圖)，藉以遮蔽第五重合畫素圖案P15並暴露出第二重重合畫素圖案P12。遮光板111之機構對位誤差及光束之光學對位誤差的影響，可能將靠近交界線L的部分第五重合畫素圖案P15重疊曝光於基板131之第一虛擬引線圖案D11上。由於第一虛擬引線圖案D11係位於非顯示區域，因此遮光板111之對位誤差及光束之對位誤差並不會在顯示區域產生不良的接合痕跡，更不會影響顯示區域之輝度均勻性。

再者，與第一虛擬引線圖案D11重疊曝光之第五重合畫素圖案P15並不會破壞第一虛擬引線圖案D11，因此第一周邊引線圖案L11及第一虛擬引線圖案D11仍可維持良好的功能。

較佳地，如第1圖所示，在遮光板111之機構對位誤差及光束之光學對位誤差之影響下，本實施例之第一虛擬引線圖案D11之寬度WD11僅需大於遮光板111之最小移動距離及光束之繞射範圍之和，即可使不小心暴露之部分第五重合畫素圖案P15皆重疊曝光於第一虛擬引線圖案D11上。

其中，本實施例之第一虛擬引線圖案D11係採用引線圖案而不採用虛擬畫素圖案。在上述遮光板111之最小移動距離及光束之繞射範圍之和的條件下，第一虛擬引線圖案D11之寬度WD11僅需在1~5公釐(mm)即可符合要求。相較於採用虛擬畫素圖案之設計，本實施例之第一虛擬引線圖案D11之寬度WD11係可大幅縮小。

同理，在步驟S14中，在上述遮光板111之最小移動距離及光束之繞射範圍之和的條件下，第二虛擬引線圖案D12之寬度僅需在1~5公釐(mm)即可符合要求。相較於採用虛擬畫素圖案之設計，第二虛擬引線圖案D12之寬度WD12係可大幅縮小。

再者，在上述重複曝光之步驟中，由於第一~第六重合畫素圖案P11~P16皆為馬賽克圖騰，因此薄膜電晶體基板130上的圖案並不會有明顯的接合直線。

第二實施例

請參照第5圖，其繪示本發明光罩第二實施例之之示意圖。本實施例之光罩210及薄膜電晶體基板(未繪示)之製造方法與第一實施例之光罩110及薄膜電晶體130之製造方法不同之處在於：第一虛擬引線圖案D21係以位於一側邊之源極線路S(又稱資料線)的圖案為例作說明，第二虛擬引線圖案D22則以位於另一側邊之源極線路S的圖案為例作說明。

第一曝光區A21、第二曝光區A22及第三曝光區A23之配置位置亦隨著第一虛擬引線圖案D21及第二虛擬引線圖案D22而沿著源極線路S之延伸方向來配置。如第5圖所示，第一周邊線路圖案L21、第一虛擬引線圖案D21及第一重合畫素圖案P21係位於第一曝光區A21，並依序鄰接。第五重合畫素圖案P25、第二重合畫素圖案P22、中央畫素圖案P20、第三重合畫素圖案P23及第六重合畫素圖案P26係位於第二曝光區A22，並依序鄰接。第四重合畫素圖案P24、第二虛擬引線圖案D22及第二周邊線路圖案L22係位於第三曝光區A23，並依序鄰接。

本實施例之薄膜電晶體基板之製作方法則與第一實施例之薄膜電晶體基板130之製作方法類似，在此不再重述。

雖然上述實施例之薄膜電晶體基板之製造方法係以接合三個中央畫素圖案為例作說明，然而接合中央畫素圖案之數量並不在此限，上述之製造方法亦可接合二個或三個以***畫素圖案，以延伸薄膜電晶體基板之尺寸。

再者，第一~第六重合畫素之馬賽克圖騰配置亦不侷限於上述圖案之內容，設計者係可依據實際需求來配置。

本發明上述實施例所揭露之光罩及薄膜電晶體基板之製造方法係利用虛擬引線圖案及重合畫素圖案之設計，使得光罩在多次重複曝光後，所曝光之圖案可接合成特定尺寸之薄膜電晶體基板，更具有多項優點，以下僅列舉部分優點說明如下：1.透過重複曝光之程序，係可接合重合畫素圖案，以製作特定尺寸之薄膜電晶體基板。因此同一光罩可製作不同尺寸薄膜電晶體基板。

2.薄膜電晶體基板之尺寸可不斷延伸，不受限於光罩之尺寸。

3.虛擬引線圖案係位於非顯示區域，因此遮光板之機構對位誤差及光束之光學對位誤差並不會在顯示區域產生不良的接合痕跡，更不會影響顯示區域之輝度均勻性。

4.重疊曝光於虛擬引線圖案之重合畫素圖案並不會破壞虛擬引線圖案，使得周邊引線圖案及虛擬引線圖案仍可維持引線之功能。

5.虛擬引線圖案之寬度僅需大於遮光板之最小移動距離及光束之繞射範圍之和，即可使不甚暴露之部分重合畫素圖案皆重疊曝光於虛擬引線圖案上。

6.虛擬引線圖案在採用引線圖案而不採用虛擬畫素圖案，在上述遮光板之最小移動距離及光束之繞射範圍之和的條件下，虛擬引線圖案之寬度僅需在1~5公釐(mm)即可符合要求。相較於採用虛擬畫素圖案之設計，虛擬引線圖案之寬度大幅縮小。

7.虛擬引線圖案之寬度縮小後，增加了拉線的空間，並降低了薄膜電晶體基板之整體阻抗值。

8.第一曝光區僅配置接合用的虛擬引線圖案及重合畫素圖案，故第二曝光區可配置大面積之中央畫素圖案。因此在薄膜電晶體基板之製造過程中，可一次接合大面積的中央畫素圖案，大幅地減少製程步驟次數，更提升產能。

綜上所述，雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何具有本發明所屬技術領域之通常知識者，在不脫離本發明之精神和範圍內，當可作各種更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

110、210．．．光罩

111．．．遮光板

130、230．．．薄膜電晶體基板

131．．．基板

132．．．光阻層

A11、A21．．．第一曝光區

A12、A22．．．第二曝光區

A13、A23．．．第三曝光區

CS．．．共同電極線路

D11、D21．．．第一虛擬引線圖案

D12、D22．．．第二虛擬引線圖案

G．．．閘極線路

L．．．交界線

L11、L21．．．第一周邊線路圖案

L12、L22．．．第二周邊線路圖案

P10、P20．．．中央畫素線路圖案

P11、P21．．．第一畫素線路圖案

P12、P22．．．第二畫素線路圖案

P13、P23．．．第三畫素線路圖案

P14、P24．．．第四畫素線路圖案

P15、P25．．．第五畫素線路圖案

P16、P26．．．第六畫素線路圖案

S．．．源極線路

WD11．．．第一虛擬引線圖案之寬度

WD12．．．第二虛擬引線圖案之寬度

第1圖繪示本發明光罩第一實施例之示意圖；第2圖繪示以第1圖之光罩製作之薄膜電晶體基板之示意圖；第3A~3B圖繪示本發明薄膜電晶體基板第一實施例之製造方法流程圖；第4A~4H圖繪示第3圖之各步驟示意圖；以及第5圖繪示本發明光罩第二實施例之示意圖。

110．．．光罩

A11．．．第一曝光區

A12．．．第二曝光區

A13．．．第三曝光區

D11．．．第一虛擬引線圖案

D12．．．第二虛擬引線圖案

L．．．交界線

L11．．．第一周邊線路圖案

L12．．．第二周邊線路圖案

P10．．．中央畫素線路圖案

P11．．．第一畫素線路圖案

P12．．．第二畫素線路圖案

P13．．．第三畫素線路圖案

P14．．．第四畫素線路圖案

P15．．．第五畫素線路圖案

P16．．．第六畫素線路圖案

CS．．．共同電極線路

G．．．閘極線路

WD11．．．第一虛擬引線圖案之寬度

WD12．．．第二虛擬引線圖案之寬度

Claims (12)

1. 一種光罩，用以製造一薄膜電晶體基板，該光罩具有一第一曝光區、一第二曝光區及一第三曝光區，該第二曝光區係位於該第一曝光區及該第三曝光區之間，該光罩包括：一第一周邊線路圖案，係位於該第一曝光區；一第一虛擬引線圖案，係位於該第一曝光區，並鄰接於該第一周邊線路圖案；一第一重合畫素圖案，係位於該第一曝光區，並鄰接於該第一虛擬引線圖案；以及一第二重合畫素圖案，係位於該第二曝光區，該第一重合畫素圖案與該第二重合畫素圖案互補，其中該第一重合畫素圖案與該第二重合畫素圖案重疊曝光後，該第一曝光區與該第二曝光區所曝光之圖案相互接合。
2. 如申請專利範圍第1項所述之光罩，更包括：一第三重合畫素圖案，係位於該第二曝光區；一第二周邊線路圖案，係位於該第三曝光區；一第二虛擬引線圖案，係位於該第三曝光區，並鄰接於該第二周邊線路圖案；以及一第四重合畫素圖案，係位於該第三曝光區，並鄰接於該第二虛擬引線圖案，該第四重合畫素圖案與該第三重合畫素圖案互補，其中該第四重合畫素圖案與該第三重合畫素圖案重疊曝光後，該第二曝光區與該第三曝光區所曝光之圖案相互接合。
3. 如申請專利範圍第2項所述之光罩，更包括：一第五重合畫素圖案，係位於該第二曝光區，並鄰接於該第二重合畫素圖案之外側，並與該第三重合畫素圖案互補；以及一第六重合畫素圖案，係位於該第二曝光區，並鄰接於該第三重合畫素圖案之外側，並與該第二重合畫素圖案互補，其中該第五重合畫素圖案與該第三重合畫素圖案重疊曝光且該第六重合畫素圖案與該第二重合畫素圖案重疊曝光後，該第二曝光區所曝光之二次圖案相互接合。
4. 如申請專利範圍第1項所述之光罩，其中該光罩係透過一遮光板遮蔽部分之區域，並以一光束進行曝光，該第一虛擬引線圖案之寬度係大於或等於該遮光板之最小移動距離及該光束繞射範圍之和。
5. 如申請專利範圍第1項所述之光罩，其中該第一虛擬引線圖案之寬度係小於或等於該第一重合畫素圖案或該第二重合畫素圖案之寬度。
6. 如申請專利範圍第1項所述之光罩，其中該第一虛擬引線圖案之寬度係為1~5公釐(mm)。
7. 如申請專利範圍第1項所述之光罩，其中該第一虛擬引線圖案包含資料線(Data line)圖案。
8. 如申請專利範圍第1項所述之光罩，其中該第一虛擬引線圖案包含掃描線(Scan line)圖案。
9. 一種薄膜電晶體基板之製造方法，包括：提供一基板；提供一光罩，該光罩具有一第一曝光區、一第二曝光區及一第三曝光區，該第二曝光區係位於該第一曝光區及該第三曝光區之間，該光罩包括一第一周邊線路圖案、一第一虛擬引線圖案、一第一重合畫素圖案及一第二重合畫素圖案，該第一周邊線路圖案係位於該第一曝光區，該第一虛擬引線圖案係位於該第一曝光區，並鄰接於該第一周邊線路圖案，該第一重合畫素圖案係位於該第一曝光區，並鄰接於該第一虛擬引線圖案，該第一重合畫素圖案與該第二重合畫素圖案互補；形成一光阻層於該基板上；以該第一周邊線路圖案、該第一虛擬引線圖案及該第一重合畫素圖案曝光該光阻層；以該第二重合畫素圖案曝光該光阻層，其中該第二重合畫素圖案係重疊曝光於該第一重合畫素圖案之位置；圖案化該光阻層；以及以該光阻層為遮罩蝕刻該基板，以形成複數個周邊線路圖案及複數個畫素圖案。
10. 如申請專利範圍第9項所述之薄膜電晶體基板之製造方法，其中該光罩更包括一第三重合畫素圖案、一第二周邊線路圖案、一第二虛擬引線圖案及一第四重合畫素圖案，該第三重合畫素圖案係位於該第二曝光區，該第二周邊線路圖案係位於該第三曝光區，該第二虛擬引線圖案係位於該第三曝光區，並鄰接於該第二周邊線路圖案，該第四重合畫素圖案係位於該第三曝光區，並鄰接於該第二虛擬引線圖案，該第四重合畫素圖案與該第三重合畫素圖案互補，該薄膜電晶體基板之製造方法更包括：以該第三重合畫素圖案曝光該光阻層；以及以該第二周邊線路圖案、該第四重合畫素圖案及該第二虛擬引線圖案曝光該光阻層，其中該第四重合畫素圖案係重疊曝光於該第三重合畫素圖案之位置。
11. 如申請專利範圍第9項所述之薄膜電晶體基板之製造方法，其中該光罩更包括一第五重合畫素圖案及一第六重合畫素圖案，該第五重合畫素圖案係位於該第二曝光區，並鄰接於該第二重合畫素圖案之外側，並與該第三重合畫素圖案互補，該第六重合畫素圖案係位於該第二曝光區，並鄰接於該第三重合畫素圖案之外側，並與該第二重合畫素圖案互補，該薄膜電晶體基板之製造方法更包括：以該第三重合畫素圖案及該第六重合畫素圖案曝光該光阻層；以該第五重合畫素圖案及該第二重合畫素圖案曝光該光阻層，其中該第五重合畫素圖案係重疊曝光於該第三重合畫素圖案之位置，且該第二重合畫素圖案係重疊曝光於該第六重合畫素圖案之位置。
12. 如申請專利範圍第9項所述之薄膜電晶體基板之製造方法更包括：以至少一遮光板遮蔽該光罩欲曝光之其餘區域。