TWI401741B - Plasma etching method - Google Patents

Plasma etching method Download PDF

Info

Publication number
TWI401741B
TWI401741B TW96109942A TW96109942A TWI401741B TW I401741 B TWI401741 B TW I401741B TW 96109942 A TW96109942 A TW 96109942A TW 96109942 A TW96109942 A TW 96109942A TW I401741 B TWI401741 B TW I401741B
Authority
TW
Taiwan
Prior art keywords
gas
etching
film
wafer
tantalum
Prior art date
Application number
TW96109942A
Other languages
English (en)
Other versions
TW200746293A (en
Inventor
Akihiro Kikuchi
Takashi Tsunoda
Yuichiro Sakamoto
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW200746293A publication Critical patent/TW200746293A/zh
Application granted granted Critical
Publication of TWI401741B publication Critical patent/TWI401741B/zh

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

電漿蝕刻方法
本發明是關於包含使用電漿蝕刻被處理體之工程的電漿蝕刻方法。
在半導體裝置之製造過程中，使用被圖案形成之光阻等，重複執行蝕刻疊層膜之工程。例如，在閘極電極之製造過程中，準備在半導體基板上，形成有由下順序疊層將成為閘極絕緣膜之氧化矽膜或氮化矽膜、將成為閘極電極之多晶矽層、由氮化矽等所構成之硬罩幕膜、由氧化矽等所構成之反射防止膜及光阻膜。然後，以將藉由光微影而圖案形成的光阻膜當作罩幕，乾蝕刻反射防止膜及硬罩幕，接著，藉由灰化除去光阻膜之後，將硬罩幕當作罩幕蝕刻多晶矽層之程序，執行閘極電極形成。
此時，於蝕刻反射防止膜及硬罩幕膜之時，使用絕緣膜蝕刻專用之電漿蝕刻裝置，蝕刻多晶矽之時，使用矽蝕刻專用之電漿蝕刻裝置。再者，光阻之灰化除去是使用專用之灰化裝置。
再者，對於矽基板，形成元件分離用之溝渠之STI(Shallow Trench Isolation)是準備例如在矽基板上，由下方順序疊層氧化矽膜、氮化矽膜、氧氮化矽(SiON)膜、氧化物罩膜及光阻膜者。然後，將藉由光微影而圖案形成之光阻當作罩幕而蝕刻至氧化物罩幕膜、氧氮化矽 (SiON)膜、氮化矽膜及氧化矽膜，接著，將氧化物罩幕、氧氮化矽(SiON)膜及氮化膜當作罩幕而蝕刻矽基板，在矽基板形成溝渠。此時，於蝕刻氧化物罩幕膜、氧氮化矽(SiON)膜、氮化矽膜及氧化矽膜之時，使用絕緣膜蝕刻專用之蝕刻裝置，於蝕刻矽基板之時，使用矽蝕刻專用之蝕刻裝置。再者，光阻之灰化除去是使用專用之灰化裝置而執行。
如上述般，以往之蝕刻製程必須要有如於蝕刻矽層之前，首先使用光阻膜蝕刻硬罩幕而將光阻圖案轉印至硬罩幕，接著使用硬罩幕執行矽蝕刻之至少兩階段的蝕刻工程。該是因為欲將光阻當作罩幕而蝕刻矽之時，無法充分取得對罩幕選擇比，難以確保蝕刻率，或由於線和間距等之圖案之疏密或半導體晶圓之中央部和周緣部等之面內位置，使得依據蝕刻所形成之溝渠側壁之角度或臨界尺寸(CD：Critical Dimensin)等之蝕刻形狀產生差異。
並且，由於絕緣膜蝕刻和矽蝕刻使用之氣體系統為不同，矽蝕刻主要使用腐蝕性強之氣體，或依據各氣體之混合蝕刻精度下降等之理由，必須因應蝕刻之對象，分開使用絕緣膜專用之蝕刻裝置和矽專用之蝕刻裝置(例如，專利文獻1)。
〔專利文獻1〕日本特開平7-263415號公報(段落0006~0010)
本發明之目的是提供可以確保充分之罩幕選擇比和蝕刻率，並將光阻當作罩幕而蝕刻疊層膜中之矽層的電漿蝕刻方法。除此之外，也提供在上述蝕刻中，不會有由於圖案疏密或被處理體上之位置而使得蝕刻形狀產生差異之電漿蝕刻方法。
為了解決上述課題，本發明之第1觀點的電漿蝕刻方法，對具有以矽為主成分之矽層，和被形成在比該矽層更上層，並且事先被圖案形成之光阻膜的被處理體，使用自包含有氟碳化物(fluorocarbon)氣體、氫氟碳化物(Hydrofluorocarbon)氣體、稀有氣體及O2 氣體之處理氣體所生成之電漿，將上述光阻膜當作罩幕而蝕刻上述矽層之工程。
再者，本發明之第2觀點的電漿蝕刻方法，在電漿處理裝置之處理室內，對形成有以矽為主成分之矽層，和在比該矽層更上層，至少疊層氧化矽膜、氮化矽膜及事先被圖案形成之光阻膜的被處理體，使用由包含氟碳化物氣體、氫氟碳化物氣體、稀有氣體及O2 氣體之處理氣體所生成之電漿，將上述光阻膜當作罩幕，一併蝕刻上述氮化矽膜、上述氧化矽膜及上述矽層。
在上述第1觀點和第2觀點中，上述氟碳化物氣體為CF4 氣體、C2 F6 氣體、C3 F8 氣體或是C4 F8 氣體為佳。再 者，上述氫氟碳化物氣體為CHF3 氣體、CH2 F2 氣體或是CH3 F氣體為佳。
再者，上述氟碳化物氣體之流量為10~50mL/min為佳。再者，上述O2 氣體之流量為1~30mL/min為佳。並且，上述氫氟碳化物氣體和上述稀有氣體之流量比(氫氟碳化物氣體流量/稀有氣體流量)為0.019~0.173為佳。
並且，處理壓力為8~12Pa為佳。
再者，在上述第1觀點及第2觀點中，藉由上述氟碳化物氣體或是O2 氣體之流量，控制上述圖案疏離之部位和緊密部位蝕刻後的臨界尺寸為佳。再者，藉由上述氟碳化物氣體之流量，控制被處理體之面內蝕刻後的臨界尺寸。
再者，在上述第2觀點中，相對於蝕刻上述氮化矽膜之時的處理壓力，使蝕刻上述矽層之時的處理壓力降低，或是，相對於蝕刻上述氮化矽膜之時的上述氫氟碳化物氣體之流量，使蝕刻上述矽層之時的上述氫氟碳化物氣體之流量降低為佳。
再者，在上述第1觀點及第2觀點中，上述矽層是以多晶矽或是單晶矽為主成分為佳。
本發明之第3觀點是提供一種控制程式，在電腦上動作，於實行時，以執行第1觀點或是第2觀點之電漿蝕刻方法之方式，控制上述電漿處理裝置。
本發明之第4觀點是提供一種電腦可讀取之記憶媒體，為記憶有在電腦上動作之控制程式的電腦可讀取之記 憶媒體，上述控制程式於實行時，以執行上述第1觀點或是第2觀點之電漿蝕刻方法之方式，控制上述電漿處理裝置。
本發明之第5觀點是提供一種電漿處理裝置，具備：用以對被處理體執行電漿蝕刻處理之處理室；在上述處理室內載置被處理體之支撐體；用以減壓上述處理室內之排氣手段；用以供給處理氣體至上述處理室內之氣體供給手段；和控制成在上述處理室內執行上述第1觀點或第2觀點之電漿蝕刻方法的控制部。
若藉由本發明之電漿蝕刻方法，藉由使用包含氟碳化物(fluorocarbon)氣體、氫氟碳化物(Hydrofluorocarbon)氣體、稀有氣體及O2 氣體之氣體以當作處理氣體，則可以充分確保蝕刻率，並將光阻當作罩幕而執行矽蝕刻。
再者，藉由調整氟碳化物氣體或是O2 氣體之流量，能夠解除由於圖案之疏密所引起的蝕刻溝側壁之角度差或由於被處理體上之位置所引起之蝕刻後之臨界尺寸差，使蝕刻形狀均勻化。
因此，藉由本發明之電漿蝕刻方法，在矽蝕刻製程中，可以實現工程數之大幅刪減，和處理時間之短縮化。再者，本發明之電漿方法因能夠使蝕刻形狀均勻化，故有利利用在製造信賴性高之半導體裝置上，能夠對應於半導 體裝置之設計規則微細化、高積體化。
以下，一面參照圖面，一面針對本發明之最佳形態予以說明。
第1圖是表示能夠最佳利用於本發明之電漿蝕刻方法之磁控管RIE電漿蝕刻裝置100之概略的剖面圖。該電漿蝕刻裝置100是具有構成氣密，形成由小徑之上部1a和大徑之下部1b所構成之具有階段的圓筒狀，壁部為例如鋁製之腔室(處理容器)1。
在該腔室1內，設置有將當作被處理體之單晶Si基板的半導體晶圓(以下稱為「晶圓」)W予以水平支撐的支撐座2。支撐座2是由例如鋁所構成，經絕緣板3而被導體之支撐台4之支撐。再者，在支撐座2之上方之外圍，設置有由Si以外之材料，例如石英所形成之聚焦環5。上述支撐座2和支撐台4是藉由含有滾珠螺桿7之滾珠螺桿機構而能夠升降，支撐台4之下方之驅動部份是由不銹鋼(SUS)製之波紋管8覆蓋。波紋管8之外側設置有波紋管蓋9。並且，在上述聚焦環5之外側，設置有障板10，通過該障板10、支撐台4、波紋管8而與腔室1導通。腔室1是被接地。
在腔室1之下部1b之側壁形成有排氣埠11，於該排氣埠11連接有排氣系統12。然後，藉由使排氣系統12之真空泵動作，可以將腔室1內減壓至特定之真空度。另 外，在腔室1之下部1之下部1b之側壁上側，設置有開關晶圓W之搬入出口之閘閥13。
在支撐座2經整合器14連接有電漿形成用之高頻電源15，特定之頻率例如13.36 MHz之高頻電力自該高頻電源15被供給至支撐台2。另外，在與支撐台2相向而在該上方互相平行設置有噴淋頭20，該噴淋頭20是接地。因此，支撐座2及噴淋頭20當作一對電極而發揮功能。
在支撐座2之表面上設置有用以靜電吸著保持晶圓W之靜電夾具6。該靜電夾具6是被構成在絕緣體6b之間存在電極6a，電極6a連接有直流電源16。然後，自電源16施加電壓至電極6a，依此靜電力例如庫倫力吸附晶圓W。
在支撐座2之內部設置有冷煤室17，在該冷煤室17，冷煤經冷煤導入管17a被導入，自冷煤排出管17b被排出而循環，其冷熱經支撐座2而對晶圓W傳熱，藉此晶圓W之處理面被控制成所欲之溫度。
再者，以即使腔室1藉由排氣系12被排氣而保持真空，亦可以藉由循環於冷煤室17之冷煤有效冷卻晶圓W之方式，冷卻氣體藉由氣體導入機構18而經其氣體供給管19而導入至靜電夾具6之表面和晶圓W之背面之間。如此藉由導入冷卻氣體，冷煤之冷熱被有效傳達至晶圓W，可以提高晶圓W之冷卻效率。當作冷卻氣體是可以使用例如He等。
上述噴淋頭20在腔室1之天壁部份是被設置成與支撐座2相向。該噴淋頭20在其下面設置有多數氣體吐出 孔22，並且在該上部具有氣體導入部20a，並且在其內部形成有空間21。在氣體導入部20a連接有具有閥23之氣體供給配管24，在該氣體供給配管24之另一端，連接有供給由蝕刻氣體及稀釋氣體所構成之處理氣體之處理氣體供給系統25。
處理氣體供給系統25是如第2圖所示般，具有CF4 氣體供給源41、CHF3 氣體供給源42、Ar氣體供給源43及O2 氣體供給源44，在來自該些氣體供給源之配管，各設置有質量流量控制器45及閥46。然後，當作蝕刻氣體之CF4 氣體/CHF3 氣體/Ar氣體/O2 氣體自處理氣體供給系統25之各個氣體供給源經氣體供給配管24、氣體導入部20a而到噴淋頭20內之空間21，自各氣體吐出孔22吐出。
另外，在腔室1之上部1a之周圍，同心狀配置有偶極環磁石30。偶極環磁石30是如第3圖之水平剖面圖所示般，多數之異方性分段柱狀磁石31被安裝在環狀之磁性體之外殼32而構成。在該例中，構成圓柱狀之16個異方性分段柱狀磁石31環狀被配置。第3圖中，異方性分段柱狀磁石31中所示之箭頭是表示磁化之方向，如該圖所示般，一點一點偏移多數異方性分段柱狀磁石31之磁化之方向，全體形成朝向一方向之相同的水平磁場B。
因此，在支撐座2和噴淋頭20之間的空間，則如第4圖模式性所示般，藉由高頻電源15形成垂直方向之電場EL，並且藉由偶極環磁石30形成水平磁場B，藉由如此 所形成之正交電磁場，生成磁控管放電。依此，形成高能量狀態之蝕刻氣體之電漿，蝕刻晶圓W。
再者，電漿蝕刻裝置100之各構成部為連接於具備有CPU之製程控制器50而被控制之構成。製程控制器50連接有由工程管理者為了管理電漿蝕刻裝置100執行指令之輸入操作等之鍵盤，或使電漿蝕刻裝置100之動作狀態可視化而予以顯示之顯示器等所構成之使用者介面51。
再者，在製程控制器50連接有儲存有製程配方之記憶部52，該製程配方記錄有用以利用製程控制器50之控制實現在電漿蝕刻裝置100所實行之各種處理的控制程式或處理條件資料等。
然後，因應所需，藉由來自使用者介面51之指示等，自記憶部52叫出任意之製程配方而使製程控制器50實行，在製程控制器50之控制下，以電漿蝕刻裝置100執行所欲之處理。再者，上述製程配方可利用儲存於例如CD-ROM、硬碟、軟碟、快閃記憶體等之電腦可讀取之記憶媒體之狀態者，或是自其他裝置經例如專用回線隨時傳送而加以利用。
接著，針對使用如此所構成之電漿蝕刻裝置100，對具有矽層(單晶矽或多晶矽)之晶圓W，執行電晶蝕刻之本發明之蝕刻方法予以說明。
首先，使閘閥13打開，將晶圓W般入至腔室1內，於載置於支撐座2之後，使支撐座2上昇至圖示之位置，藉由排氣系統12之真空泵晶排氣埠11排氣腔室1內。
然後，自處理氣體供給系統25以各特定流量將將含有蝕刻氣體及稀釋氣體之處理氣體導入至腔室1內，使腔室1內成為特定之壓力，在其狀態自高頻電源15供給特定高頻電力至支撐座2。此時，晶圓W藉由自直流電源16施加特定電壓至靜電夾具6之電極6a，例如藉由庫倫力被吸附保持於靜電夾具6，並且在屬於上部電極之噴淋頭20和屬於下部電極之支撐座2之間形成高頻電場。因在噴淋頭20和支撐座2之間藉由偶極環磁石30形成水平磁場B，故在存在晶圓W之電極間之處理空間形成正交電磁場，依此所產生之漂移，生成磁控管放電。然後，依據藉由該磁控管放電所形成之蝕刻氣體之電漿，蝕刻晶圓W。
自確保充分之對罩幕選擇比和蝕刻率，並且執行蝕刻形狀之控制之觀點來看，使用含有CF4 、CHF3 、O2 之氣體，來當做蝕刻氣體為佳。CF4 氣體藉由在電漿中主要以CF4 →CHF3 ＊+F＊所示之反應，生成主要有助於蝕刻之F自由基(F＊)。F自由基是藉由氧化矽膜、氮化矽膜、矽層反應成下式之(反應1)~(反應3)般，進行蝕刻
(反應1)SiO2 +4F＊ → SiF4 ↑+O2
(反應2)Si3 N4 +12F＊ → 3SiF4 ↑+2N2 ↑
(反應3)Si+4F＊ → SiF4 ↑
CHF3 氣體當添加於上述CF4 時，生成HF而減少F自由基，並且藉由生成CH或CF系之聚合物，該些當作保護膜而作用，並使對光阻選擇比提升。
Ar氣體是促進生成上述F自由基之解離反應，並且持有維持電漿中之自由基分佈之均勻性的作用。再者，也有藉由濺鍍除去呈蝕刻反應之膜的效果。
再者，O2 氣體是在蝕刻後的溝或穴之底面，具有防止上述CH或CF系之聚合物過剩堆疊。
為了使蝕刻形狀成為良好者，調節晶圓W之溫度也為有效。因此，設置冷煤室，使該冷煤室17循環冷煤，該冷熱經支撐座2而對晶圓W傳熱，依此晶圓W之處理面控制成所欲之溫度。
為了形成所欲之電漿，電漿生成用之高頻電源15適當設定該頻率及輸出。在矽蝕刻中，以提高晶圓W正上方之電漿密度之觀點來看，將頻率設為例如13.56MHz或是該以上為佳。
為了提高晶圓W正上方之電漿密度，偶極環磁石30對屬於對向電極之支撐座2及噴淋頭20之間的處理空間施加磁場，為了有效發揮其效果，以使處理空間形成10000μT(100G)以上之磁場的強度磁石為佳。雖然磁場強度越強，應增加提高電漿密度之效果，但是從安全性之觀點來看，以100000μT(1kg)以下為佳。
使用電漿蝕刻裝置100一併蝕刻疊層膜之時的最佳條件則如下述般。
例如，以處理氣體之流量而言，CF4 是可以設定成10~50mL/min(sccm)，更佳為20~40mL/min(sccm)，CHF3 是可以設定成10~100mL/min(sccm)，更佳為20 ~70mL/min(sccm)，Ar是可以設定成100~2000mL/min(sccm)，更佳為300~1200mL/min(sccm)，O2 是可以設定成1~30mL/min(sccm)為佳，更佳為6~15mL/min(sccm)。
再者，自確保蝕刻率和確保蝕刻形狀之均勻性(即是，抑制由於圖案之疏密所引起之蝕刻溝之側壁之傾斜角度差，抑制由於晶圓面內位置所引起之臨界尺寸差)之觀點，以將該流量比設定成CF4 /CHF3 /Ar/O2 =1~3/2~4/20~40/0.5~2左右為佳。
處理壓力由確保氧化矽膜、氮化矽膜及矽層之蝕刻中的對罩幕比之觀點來看，是以1.3~40Pa為佳，更佳為5~13.3Pa為更佳。
再者，由提高蝕刻氣體之解離度的觀點來看，高頻電源15之高頻之頻率設成13.56MHz，高頻功率是設成將供給至下部電極之高頻電力除以基板之表面積的電力之大小成為300 W~500W(0.96W/cm2 ~1.59W/cm2 )為佳。
再者，由將蝕刻形狀即是異方性控制成良好之觀點來看，將晶圓溫度調整成例如40~70℃為佳。
[第1實施形態]
第5圖是模式性表示適用第1實施形態之電漿蝕刻方法之半導體晶圓W等之被處理體110之剖面構造的圖面。該被處理體110是在矽基板101之上方，從下方順序形成氧化矽(SiO2 )膜102、氮化矽(Si3 N4 )膜103、多 晶矽層104；氮化矽(Si3 N4 )膜105、無機系之反射防止膜(Barc)106，又在其上方，形成有事先圖案形成之光阻(PR)107。該蝕刻工程為將多晶矽層104當作電極層形成閘極電極之一工程，氧化矽(SiO2 )膜102及氮化矽(Si3 N4 )膜103成為閘極絕緣膜。
在以往之蝕刻方法中，對於第5圖狀態之被處理體110，是採用首先將光阻(PR)107當作罩幕蝕刻反射防止膜106及氮化矽(Si3 N4 )膜105，接著藉由灰化除去光阻(PR)107之後，將氮化矽(Si3 N4 )膜105當作硬罩幕使用而蝕刻多晶矽層104之手法。然後，於蝕刻反射防止膜106及氮化矽(Si3 N4 )膜105之時，使用絕緣膜蝕刻專用之蝕刻裝置，於蝕刻多晶矽層104之時，使用矽專用之蝕刻裝置。再者，光阻(PR)107之灰化除去是使用專用之灰化裝置而執行。
對此，本實施形態所涉及之電漿蝕刻方法，是在電漿蝕刻裝置100中，使用含有氟碳化物氣體、氫氟碳化物氣體、稀有氣體及O2 氣體之處理氣體，例如CF4 /CHF3 /Ar/O2 ，以當作處理氣體，將光阻(PR)107當作罩幕根據其圖案，一起蝕刻反射防止膜(Barc)106、氮化矽(Si3 N4 )膜105、多晶矽層104、氮化矽(Si3 N4 )膜103、氧化矽(SiO2 )膜102。藉由一併蝕刻該疊層膜，在一階段之蝕刻工程中，如第6圖所示般，可以形成凹部108。
[第2實施形態]
第7圖是模式性表示適用第2實施形態之電漿蝕刻方法之半導體晶圓等之被處理體210之剖面構造之圖面。該被處理體210是在矽基板201之上方，自下方順序形成氧化矽(SiO2 )膜202、氮化矽(Si3 N4 )膜203、氧氮化矽(SiON)膜204、氧化矽(SiO2 )膜205，又在其上方，形成有事先圖案形成之光阻(PR)206。該蝕刻工程為用以藉由STI在矽基板201形成絕緣膜埋入用之溝渠207之一工程。
在以往之蝕刻方法，對第7圖之狀態之被處理體210，採用首先將光阻(PR)206當作罩幕，蝕刻氧化矽(SiO2 )膜205、氧氮化矽(SiON)膜204、氮化矽(Si3 N4 )膜203以及氧化矽(SiO2 )膜202，接著，藉由灰化除去光阻(PR)206之後，將氧化矽(SiO2 )膜205、氧氮化矽(SiON)膜204及氮化矽(Si3 N4 )膜203當作罩幕使用，蝕刻矽基板201之手法。然後，蝕刻氧化矽(SiO2 )膜205、氧氮化矽(SiON)膜204、氮化矽(Si3 N4 )膜203及氧化矽(SiO2 )膜202之時，使用絕緣膜蝕刻專用之蝕刻裝置，蝕刻矽基板201之時，使用矽專用之蝕刻裝置。再者，光阻(PR)之灰化除去是使用專用之灰化裝置。
對此，本實施形態所涉及之電漿蝕刻方法中，使用電漿蝕刻裝置100，使用含有氟碳化物氣體、氫氟碳化物氣體、稀有氣體及O2 氣體之處理氣體，例如CF4 /CHF3 /Ar /O2 ，以當作處理氣體，依此一起蝕刻氧化矽(SiO2 )膜205、氧氮化矽(SiON)膜204、氮化矽(Si3 N4 )膜203、氧化矽(SiO2 )膜202及矽基板201。藉由一起蝕刻該積層膜，可以以一次的蝕刻工程，如第8圖所示般在矽基板201上形成絕緣膜埋入用的溝渠207。
由以上之第1及第2實施形態明顯可知，因藉由使用上述特定組合之處理氣體，可以使用單一蝕刻裝置以一次工程將至少含有矽層和絕緣膜之疊層體予以蝕刻處理，實現因共用化所衍生的裝置刪減，和工程數及處理時間之大幅度刪減。
接著，雖然舉出實施例、試驗例進一步說明本發明，但本發明並不限制於該些例。
實施例1
對具有第5圖所示之疊層構造之被處理體110，使用電漿蝕刻裝置100，並使用CF4 /CHF3 /Ar/O2 當作蝕刻氣體而實施蝕刻，將光阻(PR)107當作罩幕，形成凹部108。在此，當作光阻(PR)107是使用膜厚400nm，元素組成為C、H、F及O所構成之材料，使用反射防止膜(Barc)106之膜厚為58nm，氮化矽(Si3 N4 )膜105之膜厚為60nm，多晶矽層104之膜厚65nm者。再者，光阻(PR)107圖案之線和間距是設為線為0.6μm，間距為0.24μm。
蝕刻條件是如下述般。
CF4 /CHF3 /Ar/O2 =20/25/300/10mL/min(sccm)
壓力=13.3Pa(100mTorr)
RF頻率(高頻電源15)=13.56MHz
RF功率=400W(1.27W/cm2 )
背壓(中心部/邊緣)=1066Pa/2000Pa(8/15Torr；He氣體)
上部及下部電極間距離=27mm
溫度(上部電極/腔室側壁/下部電極)=60℃/60℃/30℃
蝕刻時間=111秒
將蝕刻時間之結果表示於表1。
上部CD(反射防止膜(Barc)106和氮化矽膜105之介面之CD；Critical Dimension)即使在晶圓W之中心部及邊緣部(參照第9圖(c))中之任一者也為270nm，在晶圓W之面內可以均勻蝕刻。再者，由光阻(PR)107之殘存膜厚，確認出可以充分確保光阻罩幕之選擇比。並且，表中之光阻殘存膜厚中之「平面」是指光阻(PR)107之平坦面之膜厚(光阻之全厚度)，「磨蝕面」是指藉由離子濺鍍等之作用在光阻(PR)107之角部發生崩落(所謂的肩脫落)之時，由光阻(PR)膜107之全厚度减掉肩脫落部份之厚度。
實施例2
對具有第7圖所示之疊層構造之被處理體210，使用電漿蝕刻裝置100，並使用CF4 /CHF3 /Ar/O2 當作蝕刻氣體而實施蝕刻，將光阻(PR)206當作罩幕，形成溝渠207。在此，當作光阻(PR)206是使用膜厚320nm，元素組成為C、H、F及O所構成之材料，使用膜厚為20nm之氧化矽(SiO2 )膜205、膜厚為為32nm之氧氮化矽(SiON)膜204、膜厚為265nm之氮化矽(Si3 N4 )膜203、膜厚為8nm之氧化矽(SiO2 )膜202者。再者，光阻(PR)206圖案設為線寬為0.17μm，溝渠寬為0.18μm。
蝕刻條件是如下述般。
CF4 /CHF3 /Ar/O2 =20/25/300/10mL/min(sccm)
壓力=13.3Pa(100mTorr)
RF頻率(高頻電源15)=13.56MHz
RF功率=400W(1.27W/cm2 )
背壓(中心部/邊緣)=933Pa/5332Pa(7/40Torr；He氣體)
上部及下部電極間距離=27mm
溫度(上部電極/下部電極)=60℃/30℃
蝕刻時間=130秒
將蝕刻時間之結果表示於表2。
即使在晶圓W之中心部及邊緣部，上部CD(本實驗中為氧化矽膜202和氮化矽膜203之界面的CD)皆為206nm，溝渠207之底部之CD為174nm，故在晶圓之面內能夠均勻蝕刻。
再者，顯示出被形成基板201之溝渠深度及側壁角度(180°-θ；參照第8圖)在晶圓W之中心部及邊緣部皆為相同，針對蝕刻形狀，取得高面內均勻性。
接著，針對給予蝕刻率、對罩幕選擇比及蝕刻形狀之影響進行試驗。該試驗中，使用具有第9圖(a)所示之疊層構造之樣品晶圓。該樣品晶圓是在矽基板301上，具有疊層氧化矽(SiO2 )膜302、氮化矽(Si3 N4 )膜303及光阻膜304之構造。然後，使用CF4 /CHF3 /Ar/O2 當作處理氣體，根據表3所示之實驗計畫法改變蝕刻條件執行蝕 刻，形成凹部305。測定此時之蝕刻率、對光阻罩幕選擇比及蝕刻形狀而予以比較。
並且，就以蝕刻中之其他條件而言，是以RF頻率(高頻電源15)為13.56MHz，RF功率為300W(0.96W/cm2 )，背壓(中心部/邊緣部)為933Pa/2666Pa(7/20Torr；He氣體)，上部及下部電極間距離=27mm，溫度(上部電極/下部電極)為60℃/30℃來執行。
將蝕刻率、對光阻罩幕選擇比之結果表示於表4及第10圖~第13圖。再者，將蝕刻形狀之結果表示於表5及第14圖~第21圖。並且，第10圖~第13圖中，橫軸為CHF3 /AF之流量比，縱軸為處理壓力。
第10圖是表示氮化矽(Si3 N4 )膜303對光阻膜304之蝕刻選擇比。因若將蝕刻氮化矽(Si3 N4 )膜303之對罩幕選擇比設為1以上即可，故從第10圖可知若在設定之條件範圍內則可以概略取得充分之對罩幕選擇比。再者，藉由選擇CHF3 /Ar之流量比大，且處理壓力高之條件 (第10圖之右上區域)，可以改善對罩幕選擇比。
第11圖是表示氮化矽(Si3 N4 )膜303之蝕刻率。由該第11圖可知當作提升氮化矽(Si3 N4 )膜303之蝕刻率之條件，處理壓力並不有效，反倒是在設定之條件範圍中增大CHF3 /Ar之流量比為有效。
第12圖表矽基板301之光阻膜304對光阻膜304之蝕刻選擇比。因矽蝕刻之對罩幕選擇比若為1以上即可，故由第12圖可知若在設定之條件範圍中則大致取得充分之對罩幕選擇比。再者，藉由選擇CHF3 /Ar之流量比大，並且處理壓力高之條件(第12圖之右上之區域)，則可以更改善矽蝕刻中之對罩幕選擇比。
第13圖是表示矽基板301之蝕刻率。該第13圖表示在所設定之條件範圍中，CHF3 /Ar之流量比大時，處理壓力小之一方取得高蝕刻率，CHF3 /Ar之流量比為小之時，處理壓力為大之一方取得高蝕刻率。
綜合以上之結果，欲改善氮化矽(Si3 N4 )膜303及矽基板301之時的對罩幕選擇比之時，在表3之條件範圍中，設定高壓力，並且設定高CHF3 /Ar流量比為有效。此時，氮化矽(Si3 N4 )膜303之蝕刻率也提高。另外，於重視矽基板301之蝕刻率之時，則如第13圖所示般，考慮CHF3 /Ar之流量比為大之時，處理壓力小之一方為佳，CHF3 /Ar之流量比為小時，處理壓力大為佳，在蝕刻途中，使CHF3 之流量或是處理壓力變化為佳。
例如，在蝕刻氮化矽(Si3 N4 )膜303之階段，應取 得充分之對罩幕選擇比和蝕刻率，在表3之條件範圍中設定高壓力及CHF3 /Ar之流量比，在凹部305到達矽基板301之後的矽蝕刻之階段，CHF3 流量保持原樣使處理壓力降低，或是相反的處理壓力保持原樣使CHF3 流量降低，依此改善矽基板301之蝕刻率。於此時，若矽蝕刻之對罩幕選擇比在1以上即可，故由第12圖之結果，可知不用擔心增大對罩幕選擇比而受損。
並且，在蝕刻氮化矽(Si3 N4 )膜303之階段，能夠在表3之條件範圍中，將處理壓力及CHF3 /Ar流量比皆設定成低，此時，在凹部305到達矽基板301之後的矽蝕刻階段，例如CHF3 流量保持原樣使處理壓力上昇，或是相反的使處理壓力保持不變使CHF3 流量增加，依此可以改善矽基板301之蝕刻率。
接著，針對表5中之「疏密圖案間之側壁之傾斜角度差」，和對應於此之第14圖~第17圖之結果予以說明。
表5之結果因確認晶圓W上之蝕刻形狀之均勻性，故利用以下之方法，測量裝置中之溝的側壁之傾斜角度差。側壁傾斜角度差是測量第9圖(b)所示之密部位之凹部305的側壁傾斜角度θ 1和疏部位之凹部305的側壁傾斜角度θ 2，由其差[(疏部位的側壁傾斜角度θ 2)-(密部位之的側壁傾斜角度θ 1)算出。
第14圖~第17圖是對與上述側壁傾斜角度差有關之結果的表5，執行分散分析。依此可知相對於各製程參數(壓力、CF4 流量、CHF3 /Ar流量比、O2 流量)之變動的 側壁傾斜角之變動傾向。
更具體而言，如第9圖(a)~(c)所示般，各3處測量晶圓W之中心部和邊緣部中圖案疏離之部位(iso)之側壁傾斜角度，求出其平均值。同樣，在3處測量晶圓W之中心部和邊緣部中圖案緊密之部位(dense)之側壁傾斜角度，求出其平均值。然後，求出疏離部位之側壁傾斜角度之平均值，和緊密部位之側壁傾斜角度之平均值之差，設為第14圖~第17圖之曲線圖之縱軸(單位；度)。表示縱軸之絕對值小，側壁傾斜角度之疏密差越小。
藉由第14圖，表示針對壓力，在所設定之條件範圍之中，9.3~10.6Pa(70~80mTorr)為良好，壓力比此大時或小時，圖案之疏密所引起之側壁傾斜角度差擴大之傾向。
藉由第15圖，針對CHF3 和Ar之流量比CHF3 /Ar，判明當流量比變大時(即是，增加CHF3 流量)，則有因圖案之疏密所引起之側壁傾斜角度差擴大之傾向，要藉由流量比CHF3 /Ar來解除上述側壁傾斜角度差則有困難。
藉由第16圖，針對CF4 流量，可以確認出隨著在所設定之條件範圍中增加流量，藉由圖案書密所產生之側壁傾斜角度差則有縮小之傾向。同樣的，藉由第17圖，針對O2 流量，也可以確認出隨著在所設定之條件範圍中增加流量，上述側壁傾斜角度差有縮小之傾向。因此，可知藉由調整CF4 流量及/或O2 流量，可以控制由於圖案疏密 所引起之側壁傾斜角度差。
接著，針對表5中之「晶圓面內之CD差」和對應於此之第18圖~第21圖之結果予以說明。
該表5所示之結果因確認晶圓W之蝕刻形狀之均勻性，故藉由以下之方法測量晶圓面內之臨界尺寸(CD：Critical Dimension)之差。CD是如第9圖(b)所示般，在氧化矽(SiO2 )膜302和氮化矽(Si3 N4 )膜303之界面，測量其寬度而予以求出。
更具體而言，各3處測量晶圓W之中心部和邊緣部之CD，求取各平均值。然後，求出中心部之CD的平均值，邊緣部之CD的平均值之差，為表5中之「晶圓面內之CD差」。對其表5中之CD差之結果執行分散分析，為第18圖至第21圖。依此，可知晶圓面內之CD之差相對於各製程參數(壓力、CF4 流量、CHF3 /Ar流量比、O2 流量)的變動傾向。故曲線圖之縱軸設為晶圓面內之CD差(單位nm)。
藉由第18圖及第21圖，針對處理壓力及O2 流量，在所設定之條件範圍中並無太大差異。藉由第19圖，針對流量比CHF3 /Ar，確認出在所設定之條件範圍中越增加流量比(即是，越增加CHF3 )，CD之差則有越縮小之傾向，暗示著藉由調節流量比CHF3 /Ar，則可控制CD之面內差。
再者，藉由第20圖，針對CF4 流量，確認出隨著在所設定之條件範圍中增加流量，CD之面內差有縮小之傾 向。依此，判明藉由調整CF4 流量，可以控制CD之面內差。
當綜合以上之結果(第14圖~第21圖)時，為了改善藉由圖案之疏密所引起之側壁傾斜角度差及面內位置中之CD差，調節CF4 流量之流量則為有效，為了達成該目的，將例如CF4 流量設定成20~40mL/min(sccm)為佳。再者，為了改善藉由圖案之疏密所引起之側壁傾斜角度差，調節O2 流量也為有效，為了達成該目的，將O2 之流量設定成6~15mL/min(sccm)為佳。
如此一來，若藉由本發明之電漿方法，可將光阻當作罩幕一起蝕刻絕緣膜和包含矽層之疊層膜。依此，可以大幅度縮短例如電晶體之閘極電極形成，或藉由STI之元件分離用溝渠形成等的工程。
再者，能夠抑制晶圓W面內時刻形狀的變動，或是由於圖案之疏密所引起之蝕刻形狀之變動，而確保蝕刻形狀之均勻性。
因此，本發明之電晶體蝕刻方法能夠適合於各種半導體之製造中利用。
以上，雖然敘述本發明之實施形態，但是本發明並部限制於上述實施形態，可各種變形。例如，在上述實施形態中，雖然使用偶極環磁石當作磁控管RIE電漿蝕刻裝置之磁場形成手段，但是並不限定於此，不一定需要形成磁場。再者，若可以藉由本發明之氣體種類形成電漿即可，任何裝置皆可，可以使用電容耦合型或電感偶合型等之各 種電漿蝕刻裝置。
〔產業上之利用可行性〕
本發明能夠適合於製造例如電晶體等之各種半導體裝置之過程中使用。
1‧‧‧腔室(處理容器)
2‧‧‧支撐座(電極)
12‧‧‧排氣系統
15‧‧‧高頻電源
18‧‧‧氣體導入機構
20‧‧‧噴淋頭
25‧‧‧處理氣體供給系統
30‧‧‧偶極環磁石
101‧‧‧矽基板
102‧‧‧氧化矽膜(SiO2 )
103‧‧‧氮化矽膜(Si3 N4 )
104‧‧‧多晶矽層
105‧‧‧氮化矽膜(Si3 N4 )
106‧‧‧反射防止膜(Barc)
107‧‧‧光阻(PR)
110‧‧‧被處理體
201‧‧‧矽基板
202‧‧‧氧化矽(SiO2 )膜
203‧‧‧氮化矽(Si3 N4 )膜
204‧‧‧氧氮化矽(SiON)
205‧‧‧氧化矽(SiO2 )膜
206‧‧‧光阻(PR)
301‧‧‧矽基板
302‧‧‧氧化矽(SiO2 )膜
303‧‧‧氮化矽(Si3 N4 )膜
304‧‧‧光阻(PR)
W‧‧‧晶圓
第1圖是表示是合於本發明方法之實施的磁控管RIE電漿蝕刻裝置之剖面圖。
第2圖是第1圖中之處理氣體供給系統之構造圖。
第3圖是模式性表示被配置在第1圖之腔室周圍的偶極環磁石之水平剖面圖。
第4圖是用以說明形成在腔室內之電場及磁場之模式圖。
第5圖是表示適用本發明之半導體晶圓之疊層構造的剖面模式圖。
第6圖是表示蝕刻後之半導體晶圓之剖面的圖面。
第7圖是表示適用本發明方法之另外例的半導體晶圓之疊層構造之剖面之模式圖。
第8圖是表示蝕刻後之半導體晶圓之剖面的圖面。
第9圖是表示試驗所使用之樣品晶圓(a)，(a)表示蝕刻前之剖面，(b)表示蝕刻後之剖面，(c)表示樣品晶圓表面之CD之測定位置。
第10圖表示使氣體流量比和壓力予以變化時，氮化 矽膜對光阻罩幕之蝕刻選擇比之圖面。
第11圖是表示使氣體流量比和壓力予以變化時，氮化矽之蝕刻率的圖面。
第12圖是表示使氣體流量比和壓力予以變化時，矽對光阻罩幕之蝕刻選擇比之圖面。
第13圖是表示使氣體流量比和壓力予以變化時，矽之蝕刻率的圖面。
第14圖是表示使壓力變化時，由於圖案之疏密所引起之側壁傾斜角之變化的圖面。
第15圖是表示使CHF3 /Ar流量比變化時，由於圖案之疏密所引起之側壁傾斜角之變化的圖面。
第16圖是表示使CH4 流量變化時，由於圖案之疏密所引起之側壁傾斜角之變化的圖面。
第17圖是表示使O2 流量變化時，由於圖案之疏密所引起之側壁傾斜角之變化的圖面。
第18圖是表示使壓力變化時，由於晶圓面內位置所引起之臨界尺寸差之變化的圖面。
第19圖是表示使CHF3 /Ar流量比變化時，由於晶圓面內位置所引起之側壁傾斜角之變化的圖面。
第20圖是表示使CF4 流量變化時，由於晶圓面內位置所引起之臨界尺寸差之變化的圖面。
第21圖是表示使O2 流量變化之時，由於晶圓面內位置所引起之臨界尺寸差之變化的圖面。
1‧‧‧腔室(處理容器)
2‧‧‧支撐盤(電極)
3‧‧‧絕緣板
4‧‧‧支撐台
5‧‧‧聚焦環
7‧‧‧滾珠螺桿
8‧‧‧波紋管
9‧‧‧波紋管蓋
10‧‧‧障板
11‧‧‧排氣埠
12‧‧‧排氣系統
14‧‧‧匹配器
15‧‧‧高頻電源
17‧‧‧冷煤室
18‧‧‧氣體導入機構
19‧‧‧氣體供給管
20‧‧‧噴淋頭
21‧‧‧空間
22‧‧‧氣體吐出孔
23‧‧‧閥
24‧‧‧氣體供給配管
25‧‧‧處理氣體供給系統
30‧‧‧偶極環磁石
W‧‧‧晶圓

Claims (6)

  1. 一種電漿蝕刻方法，其特徵為：包含對具有以矽為主成分之矽層，和在較該矽層更上層，至少被疊層之氧化矽膜、氮化矽以及事先被圖案形成之光阻膜的被處理體，使用自包含有氟碳化物(fluorocarbon)氣體、氫氟碳化物(Hydrofluorocarbon)氣體、稀有氣體及O2 氣體之處理氣體所生成之電漿，將上述光阻膜當作罩幕而蝕刻上述氧化矽膜及上述氮化矽膜之工程，將上述氟碳化物氣體控制在20~40mL/min，並將上述O2 氣體控制在6~15mL/min。
  2. 如申請專利範圍第1項所記載之電漿蝕刻方法，其中，上述氟碳化物氣體為CF4 氣體、C2 F6 氣體、C3 F8 氣體或是C4 F8 氣體。
  3. 如申請專利範圍第1項所記載之電漿蝕刻方法，其中，上述氫氟碳化物氣體為CHF3 氣體、CH2 F2 氣體或是CH3 F氣體。
  4. 如申請專利範圍第1項所記載之電漿蝕刻方法，其中，上述氫氟碳化物氣體和上述稀有氣體之流量比(氫氟碳化物氣體流量/稀有氣體流量)為0.019~0.173。
  5. 如申請專利範圍第1項所記載之電漿蝕刻方法，其中，處理壓力為8~12Pa。
  6. 如申請專利範圍第1項所記載之電漿蝕刻方法，其中，上述矽層是以多晶矽或是單晶矽為主成分。
TW96109942A 2006-03-23 2007-03-22 Plasma etching method TWI401741B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006080464A JP4877747B2 (ja) 2006-03-23 2006-03-23 プラズマエッチング方法

Publications (2)

Publication Number Publication Date
TW200746293A TW200746293A (en) 2007-12-16
TWI401741B true TWI401741B (zh) 2013-07-11

Family

ID=38632365

Family Applications (1)

Application Number Title Priority Date Filing Date
TW96109942A TWI401741B (zh) 2006-03-23 2007-03-22 Plasma etching method

Country Status (3)

Country Link
JP (1) JP4877747B2 (zh)
CN (1) CN100521105C (zh)
TW (1) TWI401741B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5102653B2 (ja) * 2008-02-29 2012-12-19 東京エレクトロン株式会社 プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体
JP5264231B2 (ja) * 2008-03-21 2013-08-14 東京エレクトロン株式会社 プラズマ処理装置
JP5064319B2 (ja) * 2008-07-04 2012-10-31 東京エレクトロン株式会社 プラズマエッチング方法、制御プログラム及びコンピュータ記憶媒体
JP5457021B2 (ja) * 2008-12-22 2014-04-02 東京エレクトロン株式会社 混合ガスの供給方法及び混合ガスの供給装置
US8435901B2 (en) * 2010-06-11 2013-05-07 Tokyo Electron Limited Method of selectively etching an insulation stack for a metal interconnect
US8741778B2 (en) * 2010-12-14 2014-06-03 Applied Materials, Inc. Uniform dry etch in two stages
WO2012098759A1 (ja) * 2011-01-17 2012-07-26 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP5719648B2 (ja) * 2011-03-14 2015-05-20 東京エレクトロン株式会社 エッチング方法、およびエッチング装置
JP5968130B2 (ja) * 2012-07-10 2016-08-10 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
CN103489757A (zh) * 2013-10-16 2014-01-01 信利半导体有限公司 一种用于叠层绝缘薄膜的刻蚀方法
JP6315809B2 (ja) * 2014-08-28 2018-04-25 東京エレクトロン株式会社 エッチング方法
JP6494424B2 (ja) * 2015-05-29 2019-04-03 東京エレクトロン株式会社 エッチング方法
JP6541439B2 (ja) * 2015-05-29 2019-07-10 東京エレクトロン株式会社 エッチング方法
CN105206525A (zh) * 2015-09-28 2015-12-30 上海华力微电子有限公司 解决锗硅生长工艺中栅极顶角缺陷的方法
JP6670672B2 (ja) * 2016-05-10 2020-03-25 東京エレクトロン株式会社 エッチング方法
JP6929148B2 (ja) * 2017-06-30 2021-09-01 東京エレクトロン株式会社 エッチング方法およびエッチング装置
JP6817168B2 (ja) * 2017-08-25 2021-01-20 東京エレクトロン株式会社 被処理体を処理する方法
JP7061941B2 (ja) * 2018-08-06 2022-05-02 東京エレクトロン株式会社 エッチング方法及び半導体デバイスの製造方法
JP2022032467A (ja) 2020-08-12 2022-02-25 東京エレクトロン株式会社 エッチング方法及びプラズマ処理システム

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05160077A (ja) * 1991-12-05 1993-06-25 Sharp Corp プラズマエッチング方法
JPH11214651A (ja) * 1998-01-23 1999-08-06 Toshiba Corp 半導体装置の製造方法
TW451395B (en) * 1999-06-30 2001-08-21 Lam Res Corp Method of achieving top rounding and uniform etch depths while etching shallow trench isolation features
US20060032833A1 (en) * 2004-08-10 2006-02-16 Applied Materials, Inc. Encapsulation of post-etch halogenic residue

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62154627A (ja) * 1985-12-26 1987-07-09 Matsushita Electric Ind Co Ltd ドライエツチング方法
JPH05217954A (ja) * 1992-02-05 1993-08-27 Sharp Corp ドライエッチング終点検出方法
JP2001274141A (ja) * 2000-03-27 2001-10-05 Sony Corp 半導体装置の製造方法
JP2001358061A (ja) * 2000-04-12 2001-12-26 Mitsubishi Electric Corp 半導体装置の製造方法
JP3946724B2 (ja) * 2004-01-29 2007-07-18 シャープ株式会社 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05160077A (ja) * 1991-12-05 1993-06-25 Sharp Corp プラズマエッチング方法
JPH11214651A (ja) * 1998-01-23 1999-08-06 Toshiba Corp 半導体装置の製造方法
TW451395B (en) * 1999-06-30 2001-08-21 Lam Res Corp Method of achieving top rounding and uniform etch depths while etching shallow trench isolation features
US20060032833A1 (en) * 2004-08-10 2006-02-16 Applied Materials, Inc. Encapsulation of post-etch halogenic residue

Also Published As

Publication number Publication date
CN101043004A (zh) 2007-09-26
TW200746293A (en) 2007-12-16
JP2007258426A (ja) 2007-10-04
JP4877747B2 (ja) 2012-02-15
CN100521105C (zh) 2009-07-29

Similar Documents

Publication Publication Date Title
TWI401741B (zh) Plasma etching method
TWI508164B (zh) Manufacturing method of semiconductor device
TWI503881B (zh) A plasma etch method, a plasma etch apparatus, and a computer memory medium
JP4912907B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
TWI618145B (zh) 電漿蝕刻方法及電漿蝕刻裝置
US7794617B2 (en) Plasma etching method, plasma processing apparatus, control program and computer readable storage medium
US20070184657A1 (en) Etching method
US20090203218A1 (en) Plasma etching method and computer-readable storage medium
US20060021704A1 (en) Method and apparatus for etching Si
JP2011192718A (ja) プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体
JP5064319B2 (ja) プラズマエッチング方法、制御プログラム及びコンピュータ記憶媒体
US7902078B2 (en) Processing method and plasma etching method
KR20140021610A (ko) 풀 메탈 게이트 구조를 패터닝하는 방법
TW202213505A (zh) 蝕刻方法及電漿處理裝置
TW202209481A (zh) 蝕刻方法及電漿處理裝置
US10651077B2 (en) Etching method
JP2008172184A (ja) プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体
US7883631B2 (en) Plasma etching method, plasma etching apparatus, control program and computer-readable storage medium
TW202403876A (zh) 使用稀有氣體的低溫原子層蝕刻
JP5804978B2 (ja) プラズマエッチング方法及びコンピュータ記録媒体
US20070197040A1 (en) Plasma etching method, plasma etching apparatus, control program and computer-readable storage medium
TW201937593A (zh) 電漿蝕刻方法及電漿蝕刻裝置
KR101139189B1 (ko) 플라즈마 에칭 방법, 플라즈마 처리 장치 및 컴퓨터 판독 가능한 기억 매체
US20070218691A1 (en) Plasma etching method, plasma etching apparatus and computer-readable storage medium
US9460897B2 (en) Plasma etching method and plasma etching apparatus