TWI401494B

TWI401494B - 接地結構

Info

Publication number: TWI401494B
Application number: TW098107483A
Authority: TW
Inventors: Hsuan Chen Liu; Sung Chun Lin; Kun Cheng Lee; Chia Hua Yu
Original assignee: Hannstar Display Corp
Priority date: 2009-03-06
Filing date: 2009-03-06
Publication date: 2013-07-11
Also published as: US20100225840A1; US8681281B2; TW201033679A

Description

接地結構

本案提出一種用於顯示裝置的接地結構，特別是用於液晶顯示裝置的系統傳導線路中之接地結構，具有薄型化及窄邊化的設計，可以解決電磁干擾問題。

目前顯示裝置逐漸走向薄型化(ultra slim)及窄邊化(slim bezel)的設計。這些顯示裝置包括液晶電視(LCD TV)、液晶監視器(LCD monitor)、筆記型電腦(Notebook PC)及消費型電子產品(consumer electronics)等。

這些薄型化及窄邊化的設計多半在系統電路上以串接(cascade)線路來傳輸電晶體-電晶體邏輯(Transistor-Transistor Logic，即TTL)訊號，來取代原先常用的「減小擺幅差動訊號傳輸」(Reduced Swing Differential Signaling，即RSDS)訊號。於顯示裝置之基板上，使用串接(cascade)線路直接傳輸系統訊號可以節省撓性印刷電路(Flexible Printed Circuit，即FPC)的使用數量與印刷電路板(Printed Circuit Board，即PCB)的大小，除了可以節省成本外，更可以省出一些邊框的空間及減少模組的厚度。

請參照圖1，其為習知之驅動積體電路串接(cascade)電路示意圖。在基板10上，配置有連接墊11及12。絕緣層14覆蓋住基板10及連接墊11及12，且此絕緣層14在連接墊11及12的上方，分別被蝕刻出一小開口。在連接墊11及12之間的絕緣層14上方，鍍有金屬線18。然後，在金屬線18及絕緣層14的上方，鍍有保護層15，此保護層15在連接墊11及12的上方部份，和金屬線18靠近兩端的上方部份，分別被蝕刻出開口，而在這些開口的上方，鍍有透明連接層16及17，用以分別與積體電路之導電元件(圖未示)電性連接，例如與驅動晶片(IC chip)之導電凸塊(bump)電性連接。由圖1可以看出，連接墊11經由透明連接層17、金屬線18及透明連接層16，而與連接墊12電連接，以達訊號傳遞之功能。

雖然cascade技術成功地使產品朝向薄型化，但也伴隨而來一些問題，敘述如下。

(一)　雙頻(two bands)問題：以800×480像素(pixel)的產品為例，因為cascade取代了以往1塊FPC對應1顆IC的架構，改利用積體電路(Integrated Circuit，即IC)去推動下一個IC。如此一來，電源線僅能從玻璃上的走線進行傳輸，一來因為玻璃上金屬材料的阻抗較FPC上的銅線大，造成走線阻抗與感受電容過大(RC負載過大)，使得電力衰減，造成IC輸出訊號異常，形成雙頻的現象，例如螢幕上形成上下兩塊亮度不一的狀況。

(二)　電磁干擾(Electro-Magnetic Interference，即EMI)問題：高頻運作下須要考慮阻抗匹配的問題，當阻抗不匹配或匹配性不佳時，造成從發射端產生的訊號無法由接受端完全吸收而反射造成電磁波散射，形成EMI效應。目前作法為增加走線間的距離與改善走線的形狀，如此一來空間浪費較大，形成走線阻抗無法降低，又會影響到IC推力，而造成雙頻。

為了解決上述問題，符合市場的需求，本發明團隊經深入研究分析，及無數次實驗及改良，終於開發出嶄新的電路結構，並經多次驗證，能有效同時解決上述兩種問題，且能符合薄型化及窄邊化的設計需要。

本發明提供一種用於顯示裝置的系統傳輸電路之接地結構，具有減少電磁干擾，並能同時達到顯示產品薄型化及窄邊化的需求。

本案提供一種用於顯示裝置的接地結構，其包括：一基板；複數對連接墊，配置於該基板上；複數個連接結構，其中該複數對連接墊中的每一對連接墊經由該複數個連接結構中的一個連接結構而電連接；以及一第一接地線，配置於該基板上，位於該複數個連接結構的上方或下方，該第一接地線的長度大於該複數個連接結構在該基板的一平面上的投影長度的2/3。

根據上述構想，其中該接地結構更包括一絕緣層，位於該第一接地線與該複數個連接結構之間，及該第一接地線與該複數對連接墊之間，以使該第一接地線與該複數對連接墊及該複數個連接結構皆電性絕緣。

根據上述構想，其中每一個該複數個連接結構包括至少一透明連接層及一金屬線。

根據上述構想，其中該至少一透明連接層的材料選自氧化銦錫、氧化銦鋅、氧化鋅、氧化鋁鋅、氧化銻錫至少其中之一。

根據上述構想，其中該第一接地線電性連接一等電位或接地。

根據上述構想，其中該接地結構更包括一第二接地線，位於該第一接地線的上方或下方。

本案另提供一種用於顯示裝置的接地結構，其包括：一基板；一第一連接墊，配置於該基板上；一第二連接墊，配置於該基板上；一連接結構，包括電性連接的至少一連接層及一連接線，該連接結構電連接該第一連接墊及該第二連接墊；以及一第一導電層，包括電性絕緣的一第一接地線及該至少一連接層，其中該第一接地線的長度大於該連接結構在該基板的一平面上的投影長度的2/3。

根據上述構想，其中該接地結構更包括一絕緣層，位於該連接結構及該第一接地線之間，以使該連接結構與該第一接地線絕緣。

根據上述構想，其中該第一導電層的材料選自氧化銦錫、氧化銦鋅、氧化鋅、氧化鋁鋅、氧化銻錫及金屬至少其中之一。

根據上述構想，其中該第一接地線位於該連接結構的上方或下方。

根據上述構想，其中該接地結構，更包括一第二接地線，位於該連接結構的的上方或下方。

本案又提供一種用於顯示裝置的接地結構，其包括：一基板；一第一連接墊，配置於該基板上；一第二連接墊，配置於該基板上；一連接結構，電連接該第一連接墊及該第二連接墊；以及一第一接地線，配置於該基板上，該第一接地線的長度大於該連接結構在該基板的一平面上的投影長度的2/3。

本案再提供一種顯示面板，其包括：一基板，其包括一顯然區及一非顯示區；以及一接地結構，配置於該基板的該非顯示區上。其中該接地結構包括：一第一連接墊；一第二連接墊；一連接結構，電連接該第一連接墊及該第二連接墊；以及一第一接地線，其長度大於該連接結構在該基板的一平面上的投影長度的2/3。

根據上述構想，其中該接地結構更包括一絕緣層，位於該第一接地線與該連接結構之間，及該第一接地線與該第一連接墊及該第二連接墊之間，以使該第一接地線與該第一連接墊、該第二連接墊及該連接結構皆電性絕緣。

根據上述構想，其中該連接結構包括至少一透明連接層及一金屬線。

根據上述構想，其中該第一接地線的長度較佳為介於該複數個連接結構在該基板的一平面上的投影長度的3/4到5/6之間。

根據上述構想，其中該第一接地線的寬度介於該連接結構的寬度的1/2~2倍之間。

根據上述構想，其中該第一接地線的寬度介於該金屬線的寬度的0.8~1.3倍之間。

本案得藉由下列詳細說明，俾得更深入之了解。

[第一實施例]

請參照圖2，其為本發明第一實施例之驅動積體電路串接電路的側面剖面示意圖。在基板20上，配置有第一連接墊21、第二連接墊22及第一接地線29，其中第一接地線29位於第一連接墊21及第二連接墊22之間。絕緣層24覆蓋住基板20、第一連接墊21、第二連接墊22及第一接地線29，使得第一接地線29分別與第一連接墊21及第二連接墊22絕緣，且此絕緣層24在第一連接墊21及第二連接墊22上方的部份，分別被蝕刻出一小開口(through hole)。在第一接地線29上方的絕緣層24的上方，鍍有金屬線28。然後，在金屬線28及絕緣層24的上方，鍍有保護層25，且此保護層25在第一連接墊21及第二連接墊22的上方部份，和金屬線28靠近兩端的上方部份，分別被蝕刻出開口，而在這些開口的上方，鍍有透明連接層26及27。金屬線28與透明連接層26及27形成連接結構23，其中透明連接層26及27可用以分別與積體電路之導電元件(圖未示)電性連接，例如與驅動晶片(IC chip)之導電凸塊(bump)電性連接。而第一接地線29分別藉由絕緣層24而與第一連接墊21、第二連接墊22、金屬線28、透明連接層26及27電性絕緣，且較佳地，第一接地線29可連接於一固定電位(圖未示)或接地(ground，圖未示)，但不以此為限。由圖2可以看出，第一連接墊21經由連接結構23(即透明導電層27、金屬線28及透明導電層26)，而與第二連接墊22電連接，以達訊號傳遞之功能。

上述透明連接層26及27的材料可以選自氧化銦錫、氧化銦鋅、氧化鋅、氧化鋁鋅、氧化銻錫等透明導電的材料。

上述的第一接地線29位於連接結構23的下方，所以能達到窄邊化的目的。第一接地線29的寬度可介於連接結構23的寬度的1/2~2倍之間，較佳為將寬度設計成約略相等或略為寬些，亦或較佳者，其寬度可設計為約略相同或略大於連接結構23之金屬線28的寬度，例如其寬度較佳者可介於0.8~1.3倍金屬線28的寬度之間，可節省空間、材料，並達較佳防止電磁波干擾(EMI)之效果。本實施例僅為說明之用，實際上第一接地線29也可設計為位於連接結構23的上方。

在本實施例中，第一接地線29可以將散射的電磁波導走，因此便可以解決習知技術中電磁波干擾的問題，同時還能使用cascade電路設計，達到薄型化及窄邊化的目的，並能節省成本。另外，本實施例中的第一接地線29的長度(即圖2剖面圖所顯示的長度)可大於連接結構23在基板20之平面上的投影長度的2/3或大於金屬線28長度的3/4，較佳地，第一接地線29的長度係介於連接結構23在基板20之平面上的投影長度的3/4~5/6之間或介於金屬線28的長度的3/4~1倍之間，以更有效解決EMI的問題。

另一方面，本實施例中的第一接地線29可以與第一連接墊21及第二連接墊22，於同一金屬層中形成，因此並不會增加原有的製程，因此在成本也具有優勢。

[第二實施例]

接下來，介紹本發明另一實施例。本實施例的接地結構與第一實施例相近，主要的不同點在於：第一實施例僅有一對連接墊(即第一連接墊21及第二連接墊22)，而本實施例則有複數對連接墊。

請參照圖3A，其為本發明第二實施例之具有接地結構的驅動積體電路串接電路的上視示意圖。在基板30上，配置有複數對連接墊，包括第一對連接墊(含連接墊31及32)、第二對連接墊(含連接墊31’及32’)及第三對連接墊(含連接墊31”及32”)。本實施例中的複數個連接結構33、33’及33”分別電連接。本實施例中的第一接地線39、39’及39”可與第一實施例類似，即可與複數對連接墊同時形成於同一金屬層，而不須額外的製程。此時第一接地線39、39’及39”分別對應於複數個連接結構33、33’及33”，並分別位於複數個連接結構33、33’及33”的下方，較佳者，每一第一接地線係可位於其所對應之連接結構之正下方，但不以此為限，在其他實施例中，第一接地線與連接結構之相對位置亦可做適度之調整。此實施例所指之正下方(或正上方)，係指每一彼此相對應的第一接地線和連接結構垂直投影於基板平面上之圖案沿長邊方向之對稱中心線彼此重疊。複參圖3A，每一第一接地線39、39’及39”，其寬度可與其所對應之連接結構的寬度約略相等，或略為寬些，較佳者，其寬度可設計約略相等或略大於連接結構33、33’及33”之金屬線38、38’及38”之寬度，例如其寬度較佳者可介於0.8~1.3倍金屬線38、38’及38”的寬度之間，可節省空間、材料，並達較佳防止電磁波干擾(EMI)之效果，而其長度則可大於複數個連接結構33、33’及33”在基板30之平面上投影長度L1的2/3，或大於金屬線38、38’及38”的長度的3/4，較佳為介於複數個連接結構33、33’及33”在基板30之平面上投影長度L1的3/4~5/6之間，或介於金屬線38、38’及38”的長度的3/4~1倍之間。

請參照圖3B，其為本發明第二實施例之具有接地結構的驅動積體電路串接電路包括驅動晶片的上視示意圖。圖3B較圖3A多顯示出構裝在透明連接層36、36’、36”、37、37’、37”上方的驅動晶片320及310。上述驅動晶片的構裝可採用COG(Chip on Glass，即晶片於玻璃上)的構裝技術。驅動晶片320之輸出驅動訊號可透過連接結構33、33’及33”而傳遞至驅動晶片310。值得注意的是，上述關於接地結構與驅動晶片之結合方式係僅示意其一應用方式，本發明之接地結構之應用並非以此為限。

請參照圖3A或3B，本實施例的接地結構通常位於顯示面板的邊緣，亦即如圖3A或3B所示，其通常位於顯示面板之顯示區301外之非顯示區302，其中，顯示區301內包含有由複數條閘極線與複數條資料線彼此交錯所定義出之複數個畫素(圖未示)，用以顯示畫面。

在本實施例中的複數個連接結構33、33’及33”中的金屬線38、38’及38”的寬度分別與第一對連接墊31及32、第二對連接墊31及32和第三對連接墊31及32的寬度等寬，實際上，其寬度可介於1/2~2倍之連接墊寬度間，等寬的設計為一較佳實施例。

在本實施例中的複數個金屬線38、38’及38”的寬度為固定，實際上也可設計為寬度在兩端較窄，而在中間部份較寬，或其它寬度具有變化的設計。此時，第一接地線39、39’及39”的寬度也可隨著複數個連接結構33、33’及33”的寬度作變化，即其寬度在任何一段可設計為皆大於或約略等於複數個金屬線38、38’及38”的寬度，以獲得較佳的降低電磁波干擾(EMI)的效果。

由於本實施例中的每個連接結構33、33’及33”皆有第一接地線39、39’及39”位於其下方，因此能有效將散射的電磁波導走，所以能解決習知技術中電磁波干擾的問題。

[第三實施例]

接下來，介紹本發明另一實施例。本實施例的接地結構與第二實施例相近，主要的不同點在於：第二實施例的接地線39、39’及39”為複數個，而本實施例則僅有單一個接地線49，其涵蓋原第二實施例中複數個接地線的位置及其間所間隔的位置。

請參照圖4，其為本發明第三實施例之具有接地結構的驅動積體電路串接電路的上視示意圖。在基板40上，配置有複數對連接墊，包括第一對連接墊(含連接墊41及42)、第二對連接墊(含連接墊41’及42’)及第三對連接墊(含連接墊41”即42”)。本實施例中的複數個連接結構43、43’及43”分別電連接第一對連接墊、第二對連接墊及第三對連接墊。本實施例中的第一接地線49可與第一實施例類似，可與複數對連接墊同時形成於同一金屬層，而不須額外的製程，此時第一接地線49位於複數個連接結構43、43’及43”的下方。較佳者，第一接地線49係可位於複數個連接結構43、43’及43”之正下方，但不以此為限。此實施所指之正下方(或正上方)，係指第一接地線49垂直投影於基板平面上之圖案沿長邊方向之對稱中心線通過複數個連接結構43、43’及43”之跨距W1(如圖4所示)上之中心點。

從圖4的上視圖中可以看出，第一接地線49的寬度涵蓋複數個連接結構43、43’及43”，較佳者，第一接地線49的寬度約相等於或約略大於涵蓋複數個連接結構43、43’及43”之跨距W1，例如，其寬度為跨距W1之0.8~1.3倍間，而長度則超出複數個連接結構43、43’及43”在基板之平面上投影長度的2/3，或大於金屬線48、48’及48”的長度的3/4，較佳為介於複數個連接結構43、43’及43”在基板40之平面上投影長度的3/4~5/6之間，或介於金屬線48、48’及48”的長度的3/4~1倍之間。透過本實施例中的第一接地線49之設計，其亦能將散射的電磁波導走，所以能有效解決習知技術中電磁波干擾(EM)的問題。

同樣地，請參照圖4，本實施例的接地結構通常位於顯示面板的邊緣，亦即如圖所示其通常位於顯示面板之顯示區401外之非顯示區402，其中，顯示區401內包含有由複數條閘極線與複數條資料線彼此交錯所定義出之複數個畫素(圖未示)，用以顯示畫面。

請同時參照圖2及圖4，本實施例的接地結構包括一絕緣層(未圖示於圖4，請參照圖2)，本實施例的接地結構可如同第一實施例，包括一絕緣層，其位於第一接地線49與該複數個連接結構43、43’、43”之間，及第一接地線49與該複數對連接墊41、42、41’、42’、41”、42”之間，以使第一接地線49與複數對連接墊41、42、41’、42’、41”、42”及該複數個連接結構43、43’、43”皆電性絕緣，且較佳地，第一接地線49可連接於一固定電位(圖未示)或接地(ground，圖未示)，但不以此為限。

本實施例中的連接結構43包括金屬線48以及透明連接層46和47，連接結構43’則包括金屬線48’以及透明連接層46’和47’，而連接結構43”則包括金屬線48”以及透明連接層46”和47”。透明連接層的材料可以選自氧化銦錫、氧化銦鋅、氧化鋅、氧化鋁鋅、氧化銻錫等透明導電的材料。

在本實施例中，第一接地線49可設計為位於複數對連接墊的上方或下方，因此不會佔用額外的空間，所以能達到窄邊化的設計。本實施例還能依實際須要，設計一第二接地線(未圖示)，來進一步減少EMI，其可設計為位於第一接地線49的上方或下方，因此也不會佔用額外的空間，所以也能達到窄邊化的設計。

[第四實施例]

接下來，介紹本發明第四實施例。請參照圖5，其為本發明第四實施例之具有接地結構的驅動積體電路串接電路的側面剖面示意圖。在基板50上方，配置有第一連接墊51及第二連接墊52。絕緣層54覆蓋住基板50、第一連接墊51及第二連接墊52，且此絕緣層54在第一連接墊51及第二連接墊52的上方部份，分別被蝕刻出一小開口。在第一連接墊51及第二連接墊52之間的絕緣層54的上方，鍍有連接線58。在絕緣層54及連接線58的上方，鍍有保護層55，且此保護層55在第一連接墊51及第二連接墊52的上方部份，和連接層58靠近兩端的上方部份，分別被蝕刻出開口，而在這些開口的上方，鍍有連接層56及57。在連接層56及57之間，鍍有第一接地線59，其與連接層56和57以及連接線58皆電性絕緣。其中，較佳地，第一接地線59可連接於一固定電位(圖未示)或接地(ground，圖未示)，但不以此為限。

在本實施例中，連接層56及57與連接線58形成連接結構53，第一連接墊51經由連接結構53，與第二連接墊52電連接。

由圖5可看出，在本實施例中，可將第一接地線59與連接層56及57同時形成於同一層(即第一導電層500)，因此不須要額外的製程，即可製作出第一接地線59，其可將散射的電磁波導走，以解決習知EMI的問題。此第一接地線59的長度可大於連接結構53在該基板50的一平面上的投影長度的2/3，或大於連接線58長度的3/4，較佳地，第一接地線59的長度係介於連接結構53在基板50之平面上的投影長度的3/4~5/6之間或介於連接線58的長度的3/4~1倍之間，以較有效地解決習知EMI的問題。另外第一接地線59可位於連接結構53的上方，因此不會佔用額外的空間，所以也能同時達到窄邊化的設計。

上述的連接線58可以由金屬層或其它導電材質所形成，而第一導電層500可以是透明導電層，並利用顯示裝置中原本的薄膜電晶體(TFT)製程中的透明導電層製程所形成，因此不須要額外的製程。此透明導電的材料可以選自氧化銦錫、氧化銦鋅、氧化鋅、氧化鋁鋅、氧化銻錫等透明導電的材料。

請參照圖5，在本實施例中，還可選擇性地設計第二接地線59’，其配置在基板50上，且位於第一連接墊51、第二連接墊52及連接線58之間。由於絕緣層54的阻隔，可使第二接地線59’與第一連接墊51、第二連接墊52及連接線58皆電性絕緣。同理，較佳地，第一接地線59可連接於一固定電位(圖未示)或接地(ground，圖未示)，但不以此為限。此時，由於同時有第一接地線59及第二接地線59’的存在，所以可使EMI問題更有效地解決。

關於第一接地線59和第二接地線59’的寬度與連接結構53的寬度的相對關係，其與第一實施例及第二實施例相同，在此不再重述。

本實施例的上視圖可如圖3A、圖3B或圖4所示，但其中本實施例中的連接結構53及第一接地線59和第二接地線59’可分別為單一個或複數個。

在本實施例中的第二接地線59’可與第一連接墊51及第二連接墊52同時形成於同一層(例如是金屬層)，因此也不須要額外的製程。另外，第二接地線59’可位於連接結構53的下方，因此不會佔用額外的空間，所以也能同時達到窄邊化的設計。

[第五實施例]

接下來，介紹本發明第五實施例。請參照圖6，其為本發明第五實施例之具有接地結構的驅動積體電路串接電路的側面剖面示意圖。在基板60上，配置有可形成於同一層的第一連接墊61、第二連接墊62及連接線68。在基板60、第一連接墊61、第二連接墊62及連接線68上方，鍍有絕緣層64。在第一連接墊61及第二連接墊62之間上方的絕緣層64的上方，鍍有接地線69。在絕緣層64及接地線69的上方，可選擇性鍍有保護層65。接地線69分別與第一連接墊61、第二連接墊62及連接線68電性絕緣。其中，較佳地，第一接地線69可連接於一固定電位(圖未示)或接地(ground，圖未示)，但不以此為限。

關於接地線69的寬度與連接線68的寬度的相對關係，其與第一實施例及第二實施例相同，在此不再重述。

本實施例的上視圖可如圖3A、圖3B或圖4所示，但其中本實施例中的連接線68及接地線69可分別為單一個或複數個。

在本實施例中，由於有接地線69的設計，可將散射的電磁波導走，以解決習知EMI的問題。

綜合上述，本發明導入多種接地結構，包含至少一接地線，其可將散射的電磁波導走，以解決習知cascade電路中EMI的問題。同時接地線位於原連接結構(或連接層)的上方或下方，因此不會佔用額外的空間，所以能同時達到窄邊化的設計。另外，本發明接地結構中的接地線皆可利用原來TFT的製程，而不須要額外的製程。也就是說，在不增加成本的情況下，達到薄型化、窄邊化的設計，並能有效地解決習知串接(cascade)電路中EMI的問題。

10、20、30、40、50、60．．．基板

11、21、31、31’、31”、41、41’、41”、51、61．．．第一連接墊

12、22、32、32’、32”、42、42’、42”、52、62．．．第二連接墊

14、24、54、64．．．絕緣層

15、25、55、65．．．保護層

16、26、36、36’、36”、46、46’、46”、56．．．連接層

17、27、37、37’、37”、47、47’、47”、57．．．連接層

18、28、38、38’、38”、48、48’、48”．．．金屬線

23、33、33’、33”、43、43’、43”、53．．．連接結構

29、39、39’、39”、49、59、59’、69．．．接地線

58、68．．．連接線

301、401．．．顯示區域

302、402．．．非顯示區域

310、320．．．驅動晶片

500．．．導電層

圖1為習知之驅動積體電路串接電路的側面剖面示意圖。

圖2為本發明第一實施例之具有接地結構的驅動積體電路串接電路的側面剖面示意圖。

圖3A為本發明第二實施例之具有接地結構的驅動積體電路串接電路的上視示意圖。

圖3B為本發明第二實施例之具有接地結構的驅動積體電路串接電路包括驅動晶片的上視示意圖。

圖4為本發明第三實施例之具有接地結構的驅動積體電路串接電路的上視示意圖。

圖5為本發明第四實施例之具有接地結構的驅動積體電路串接電路的側面剖面示意圖。

圖6為本發明第五實施例之具有接地結構的驅動積體電路串接電路的側面剖面示意圖。

20．．．基板

21．．．第一連接墊

22．．．第二連接墊

24．．．絕緣層

25．．．保護層

26、27．．．連接層

28．．．金屬線

23．．．連接結構

29．．．接地線

Claims

一種顯示裝置之接地結構，包括：一基板；複數對連接墊，配置於該基板上；複數個連接結構，其中該複數對連接墊中的每一對連接墊經由該複數個連接結構中的一個連接結構而電連接；一第一接地線，配置於該基板上，位於該複數個連接結構的上方或下方，該第一接地線的長度大於該複數個連接結構在該基板的一平面上的投影長度的2/3；以及一絕緣層，位於該第一接地線與該複數個連接結構之間，及該第一接地線與該複數對連接墊之間，以使該第一接地線與該複數對連接墊及該複數個連接結構皆電性絕緣。
如申請專利範圍第1項所述的接地結構，其中每一個該複數個連接結構包括至少一透明連接層及一金屬線。
如申請專利範圍第2項所述的接地結構，其中該至少一透明連接層的材料選自氧化銦錫、氧化銦鋅、氧化鋅、氧化鋁鋅、氧化銻錫至少其中之一。
如申請專利範圍第1項所述的接地結構，其中該第一接地線電性連接一等電位或接地。
如申請專利範圍第1項所述的接地結構，其中該第一接地線的長度為介於該複數個連接結構在該基板的該平面上的投影長度的3/4到5/6倍之間。
如申請專利範圍第1項所述的接地結構，更包括一第二接地線，位於該第一接地線的上方或下方。
如申請專利範圍第1項所述的接地結構，其中該第一接地線對應於該複數個連接結構中之其一，且其寬度介於該對應之連接結構之寬度的1/2~2倍之間。
如申請專利範圍第2項所述的接地結構，其中該第一接地線對應於該複數個連接結構中之其一，且其寬度介於該對應之該連接結構的該金屬線的寬度的0.8~1.3倍之間。
如申請專利範圍第1項所述的接地結構，其中該第一接地線之寬度為涵蓋該複數個連接結構之跨距的0.8~1.3倍之間。
一種顯示裝置之接地結構，包括：一基板；一第一連接墊，配置於該基板上；一第二連接墊，配置於該基板上；一連接結構，包括電性連接的至少一連接層及一連接線，該連接結構電連接該第一連接墊及該第二連接墊；以及一第一接地線電性絕緣於該至少一連接層，其中該第一接地線與該至少一連接層共同構成一第一導電層，該第一接地線的長度大於該連接結構在該基板的一平面上的投影長度的2/3。
如申請專利範圍第10項所述的接地結構，更包括一絕緣層，位於該連接結構及該第一接地線之間，以使該連接結構與該第一接地線絕緣。
如申請專利範圍第10項所述的接地結構，其中該第一導電層的材料選自氧化銦錫、氧化銦鋅、氧化鋅、氧化鋁鋅、氧化銻錫及金屬至少其中之一。
如申請專利範圍第10項所述的接地結構，其中該第一接地線的長度為介於該連接結構在該基板的該平面上的投影長度的3/4到5/6之間。
如申請專利範圍第10項所述的接地結構，其中該第一接地線位於該連接結構的上方或下方。
如申請專利範圍第10項所述的接地結構，更包括一第二接地線，位於該第一接地線的上方或下方。
如申請專利範圍第10項所述的接地結構，其中該第一接地線位於該連接結構之正下方，且該第一接地線的寬度介於該連接結構的寬度的1/2~2倍之間。
如申請專利範圍第10項所述的接地結構，其中該第一接地線位於該連接結構之正下方，且其寬度介於該連接線的寬度的0.8~1.3倍之間。
一種接地結構，用於顯示裝置，包括：一基板；一第一連接墊，配置於該基板上；一第二連接墊，配置於該基板上；一連接結構，電連接該第一連接墊及該第二連接墊；一第一接地線，配置於該基板上，並位於該連接結構的上方或下方，該第一接地線的長度大於該連接結構在該基板的一平面上的投影長度的2/3；以及一絕緣層，位於該第一接地線與該連接結構之間，及該第一接地線與該第一連接墊及該第二連接墊之間，以使該第一接地線與該第一連接墊、該第二連接墊及該連接結構皆電性絕緣。
如申請專利範圍第18項所述的接地結構，其中該連接結構包括至少一透明連接層及一金屬線。
如申請專利範圍第19項所述的接地結構，其中該至少一透明連接層的材料選自氧化銦錫、氧化銦鋅、氧化鋅、氧化鋁鋅、氧化銻錫至少其中之一。
如申請專利範圍第18項所述的接地結構，其中該第一接地線的長度為介於該複數個連接結構在該基板的該平面上的投影長度的3/4到5/6之間。
如申請專利範圍第18項所述的接地結構，其中該第一接地線的寬度介於該連接結構的寬度的1/2~2倍之間。
如申請專利範圍第19項所述的接地結構，其中該第一接地線的寬度介於該金屬線的寬度的0.8~1.3倍之間。
如申請專利範圍第18項所述的接地結構，更包括一第二接地線，位於該第一接地線的上方或下方。
一種顯示面板，包括：一基板，其包括一顯示區及一非顯示區；以及一接地結構，配置於該基板的該非顯示區上，該接地結構包括：一第一連接墊；一第二連接墊；一連接結構，電連接該第一連接墊及該第二連接墊；以及一第一接地線，位於該連接結構之上方或下方，且其長度大於該連接結構在該基板的一平面上的投影長度的2/3。
如申請專利範圍第25項所述的顯示面板，其中該接地結構更包括一絕緣層，位於該第一接地線與該連接結構之間，及該第一接地線與該第一連接墊及該第二連接墊之間，以使該第一接地線與該第一連接墊、該第二連接墊及該連接結構皆電性絕緣。
如申請專利範圍第25項所述的顯示面板，其中該連接結構包括至少一透明連接層及一金屬線。
如申請專利範圍第27項所述的顯示面板，其中該至少一透明連接層的材料選自氧化銦錫、氧化銦鋅、氧化鋅、氧化鋁鋅、氧化銻錫至少其中之一。
如申請專利範圍第25項所述的顯示面板，其中該第一接地線的長度較佳為介於該複數個連接結構在該基板的該平面上的投影長度的3/4到5/6之間。
如申請專利範圍第25項所述的顯示面板，更包括一第二接地線，位於該第一接地線的上方或下方。
如申請專利範圍第25項所述的接地結構，其中該第一接地線的寬度介於該連接結構的寬度的1/2~2倍之間。
如申請專利範圍第27項所述的接地結構，其中該第一接地線的寬度介於該金屬線的寬度的0.8~1.3倍之間。