TWI400676B - 顯示器及用於顯示器的閘極波型產生方法與電路 - Google Patents

Description

顯示器及用於顯示器的閘極波型產生方法與電路

本案係指一種閘極波型產生方法及其電路，特別是一種用於液晶顯示器的閘極波型產生方法及其電路。

近年來，液晶顯示器的技術突飛猛進，所呈現的畫質也愈來愈佳，以目前垂直配向(Vertical Alignment)的HVA技術來說，請參照圖1，其為本發明之發明人的美國專利申請案公開號20050083279中所顯示的HVA技術的畫素結構，其中G_n ,G_n－1 ,G_n－2 分別為第n、第n－1及第n－2條閘極線(Gate Lines)，分別用來傳輸閘極第n、第n－1及第n－2訊號，而D_m ,D_m－1 ,D_m－2 則分別為第m、第m－1及第m－2條資料線(Data Lines)，分別用來傳輸資料第m、第m－1及第m－2訊號。每個畫素當中會有兩個薄膜電晶體(T₁ 及T₂ )，分別連接到不同的電極，而電極之間會有相互連接的電容(C₁ ,C₂ 及C₃ )。依據此種畫素架構，為了能夠完整地顯示畫面，在面板的邊緣部位將會需要額外的閘極線(Gate Line,data－in or data－end edge)，來傳輸閘極第零訊號，以提供完整的訊號而使面板可正常操作。

圖2為習知的液晶顯示器的HVA驅動方式的示意圖。請參照圖2，其中CPV(Vertical Shift Clock)訊號為垂直時脈訊號，STV(Vertical Start Pulse)訊號為垂直起始脈衝訊號。以28吋HVA技術的液晶顯示器為例，當解析度為1920×1200，表示需要1201條 Gate Lines(G0~G1200)，來傳送閘極第零訊號(G0訊號)、閘極第1訊號(G1訊號)、閘極第2訊號(G2訊號)…閘極第1200訊號(G1200訊號)，以符合HVA驅動方式，同時正確地顯示畫面。

但是現行的閘極驅動積體電路(Gate Driver IC)多為2階驅動且是300 pins或400 pins的架構，若使用在搭載HVA技術的面板上，將使得IC的使用顆數增加，進而造成成本的增加。圖3A為習知HVA技術300 pin雙邊驅動的閘極驅動積體電路模組的示意圖；圖3B則為習知HVA技術400 pin雙邊驅動的閘極驅動積體電路模組的示意圖。由圖3A及3B中可以發現：模組3a及3b皆需多2顆IC(僅用在處理G1200訊號)，因此造成成本上增加，並不符合經濟效益。

綜合上述可知，習知的顯示器的HVA驅動方式及電路，亟待進一步改善。本案發明團隊經深入研究分析，終於開發出一套革新且有效的驅動方式及電路，並經多次的實驗與改良，能以更經濟且有效的技術方案，根本解決上述的問題，造福一般大眾使用者。

本案之目的為提供一種用於顯示器的閘極波型產生方法，其中該顯示器具有一垂直起始脈衝(STV)訊號，該方法包括：利用該STV訊號來產生一第一延遲訊號，其中該第一延遲訊號較該STV訊號延遲一第一時間差；利用該第一延遲訊號來產生一第二延遲訊號，其中該第二延遲訊號較該第一延遲訊號延遲一第二時間 差；以及利用該第一延遲訊號來產生一閘極第零訊號，其中該閘極第零訊號與該第一延遲訊號同步。

根據上述構想，其中該顯示器更具有一垂直時脈(CPV)訊號，其具有一週期，而該第二時間差為該CPV訊號的該週期的一半。

根據上述構想，其中該顯示器更包括一第一D型正反器，其接收該STV訊號及該CPV訊號，並輸出該第一延遲訊號。

根據上述構想，其中該顯示器更包括一反向器，其接收該CPV訊號，並將該CPV訊號作相位轉換，以輸出一反相訊號。

根據上述構想，其中該顯示器更包括一第二D型正反器，其接收該第一延遲訊號及該反相訊號，並以該反相訊號為時脈，以輸出該第二延遲訊號。

根據上述構想，其中該顯示器更包括一位準移位元件，其接收該第一延遲訊號、一高參考位準及一低參考位準，以輸出該閘極第零訊號，並基於該高參考位準及該低參考位準，使得該第一延遲訊號的電壓值與該閘極第零訊號的電壓值不同。

本案之另一目的為提供一種顯示器，其具有一垂直起始脈衝(STV)訊號及一垂直時脈(CPV)訊號，該顯示器包括一閘極波型產生電路，其包括：一第一D型正反器，接收該STV訊號及該CPV訊號，並輸出一第一延遲訊號；一反向器，接收該CPV訊號，並輸出一反相訊號；一第二D型正反器，分別電連接至該第一D型正反器及該反向器，其中該第二D型正反器接收該第一延遲訊號及該反相訊號，並輸出一第二延遲訊號；以及一位準移位元件，電連接至該第一D型正反器，接收該第一延遲訊號，並輸出一閘 極第零訊號。

根據上述構想，其中該顯示器為一液晶顯示器、一電漿顯示器、一發光二極體顯示器、一有機發光二極體顯示器或一奈米碳管顯示器。

本案之又一目的為提供一種電路，用於一顯示器，該顯示器具有一垂直起始脈衝(STV)訊號及一垂直時脈(CPV)訊號，該電路包括：一第一D型正反器，接收該STV訊號及該CPV訊號，並輸出一第一延遲訊號；一反向器，接收該CPV訊號，並輸出一反相訊號；一第二D型正反器，分別電連接至該第一D型正反器及該反向器，其中該第二D型正反器接收該第一延遲訊號及該反相訊號，並輸出一第二延遲訊號；以及一位準移位元件，電連接至該第一D型正反器，接收該第一延遲訊號，並輸出一閘極第零訊號。

根據上述構想，其中，該第一D型正反器以該CPV訊號為時脈，利用該STV訊號，以輸出該第一延遲訊號；該反向器對該CPV訊號作相位轉換，以輸出該反相訊號；以及該第二D型正反器以該反相訊號為時脈，利用該第一延遲訊號，以輸出該第二延遲訊號。

根據上述構想，其中該顯示器更包括N條閘極線及一閘極驅動電路，其中N≧3，該閘極驅動電路接收該第二延遲訊號，以產生一閘極第一訊號、一閘極第二訊號…一閘極第N訊號。

根據上述構想，其中該第一延遲訊號較該STV訊號延遲一第一時間差，而該位準移位元件更接收一高參考位準及一低參考位 準，且基於該高參考位準及該低參考位準，使得該第一延遲訊號的電壓值與該閘極第零訊號的電壓值不同。

根據上述構想，其中該第二延遲訊號較該第一延遲訊號延遲一第二時間差，該CPV訊號具有一週期，而該第二時間差為該CPV訊號的該週期的一半。

根據上述構想，其中該顯示器為具有一薄膜電晶體結構的顯示器。

本發明將藉由下述之較佳實施例並配合圖示，作進一步之詳細說明。

［第一實施例］

圖4為本發明第一實施例的液晶顯示器的HVA驅動方式的示意圖。請參照圖4，其中CPV(Vertical Shift Clock)訊號為垂直時脈訊號，其週期為T_CPV ，而STV(Vertical Start Pulse)訊號為垂直起始脈衝訊號。在本實施例的閘極波型產生方法中，首先利用STV訊號延遲第一時間差TD1，以產生第一延遲訊號(STV－1訊號)。然後利用此STV－1訊號來產生閘極第零訊號(G0訊號)，並使得STV－1訊號與G0訊號同步，如圖4所示。接著利用此STV－1訊號延遲第二時間差TD2，以產生第二延遲訊號(STV－2訊號)。

在本實施例中，第二時間差TD2的時間長短可設為CPV訊號週期T_CPV 的一半。本實施例中的顯示器為液晶顯示器，當然也可以是其它具有薄膜電晶體結構的顯示器，例如是：電漿顯示器、 發光二極體顯示器、有機發光二極體顯示器或奈米碳管顯示器等。

利用本實施例的閘極波型產生方法，可產生G0訊號，所以閘極驅動積體電路(Gate Driver IC)不須處理G0訊號，因此可以省下IC使用顆數。圖5A為利用本發明第一實施例方法的300 pin雙邊驅動的閘極驅動積體電路模組的示意圖，圖5B則為利用本發明第一實施例方法的400 pin雙邊驅動的閘極驅動積體電路模組的示意圖，其中的液晶顯示器的解析度與圖3A及3B的液晶顯示器的解析度同樣為1920×1200，以與習知技術作比較。請同時參照圖3A、3B、5A及5B，由圖3A、3B、5A及5B中可以發現：利用本實施例方法之模組5a及5b皆較使用習知方法之模組3a及3b節省了2顆IC，因此能夠顯著地降低成本，並使得IC的利用更符合經濟效益，解決習知技術所存在的問題。

〔第二實施例〕

圖6為本發明第二實施例的液晶顯示器的HVA驅動方式的示意圖。請參照圖6，本實施例仍採用第一實施例的方法，並進一步選擇使用一D型正反器(Flip－Flop)(未示於圖6中)，用來接收STV訊號及CPV訊號，並以CPV訊號為時脈，以輸出STV－1訊號。此STV－1訊號較STV訊號延遲了第一時間差TD1。此STV－1訊號可傳送至位準移位(Level Shift)元件，並由位準移位元件進行電壓值的調整，以輸出脈衝電壓高低值分別為Vgh及Vgl的閘極第零訊號(如圖6所示)至面板電路，而Gate Driver IC(未示於圖中)不須處理此G0訊號，因此可以省下IC使用顆數，達成降低成本的功效。

另外，選擇使用反向器(Inverter)(未示於圖6中)，用來接收CPV訊號，並將CPV訊號作相位轉換，以輸出反相訊號(CPV－R訊號)，如圖6所示。然後，可選擇另一D型正反器(未示於圖6中)，用來接收STV－1訊號及CPV－R訊號，並以CPV－R訊號為時脈，輸出STV－2訊號至Gate Driver IC，其中STV－2訊號較STV－1訊號延遲了第二時間差TD2，而TD2的時間長短可設為CPV訊號週期T_CPV 的一半。Gate Driver IC則對接收到的STV－2訊號進行處理，依序產生閘極第1訊號、閘極第2訊號…閘極第1200訊號。當然，當顯示器的解析度不同時，閘極訊號數便會不同，例如當解析度為全高畫質(Full HD)，即1920×1080，則便需要有閘極第1至第1080訊號。

〔第三實施例〕

圖7為本發明第三實施例之閘極波型產生電路的示意圖。請參照圖7，本實施例的電路70可用於第一及第二實施例中的閘極波型產生方法。電路70包括第一D型正反器10、第二D型正反器20、反向器30及位準移位元件40。其中，第二D型正反器20分別與第一D型正反器10與反向器30電性連接；位準移位元件40則與第一D型正反器10電性連接。

請同時參照圖6及圖7，本實施例中的第一D型正反器10接收STV訊號及CPV訊號，並以CPV訊號為時脈，輸出STV－1訊號至位準移位元件40，其中STV－1訊號較STV訊號延遲了第一時間差TD1。位準移位元件40則根據輸入的電壓高低值Vgh及Vgl，對接收到的STV－1訊號的脈衝電壓值進行調整，以輸出具有脈衝 電壓高低值為Vgh及Vgl的G0訊號，所以使得STV－1訊號與G0訊號的電壓值不同，並且G0訊號與STV－1訊號同步。G0訊號可傳送至面板電路，而Gate Driver IC(未示於圖中)不須處理此G0訊號，因此可以省下IC使用顆數，達成降低成本的功效。

請繼續參照圖6及圖7，反向器30接收CPV訊號，並對CPV訊號作相位轉換，以輸出CPV反相訊號(CPV－R訊號)至第二D型正反器20。第二D型正反器20接收STV－1訊號及CPV－R訊號，並輸出STV－2訊號至Gate Driver IC，其中STV－2訊號較STV－1訊號延遲了第二時間差TD2，此TD2的時間長短可設為CPV訊號週期T_CPV 的一半。Gate Driver IC則對接收到的STV－2訊號進行處理，依序產生閘極第1訊號、閘極第2訊號…閘極第1200訊號等顯示器所需的閘極波型訊號，此處假設顯示器的解析度為1920×1200。

綜上所述，本案提供一種閘極波型產生電路及其方法，以新穎的技術思維，來產生顯示器所需的所有閘極波型訊號，並同時能夠減少閘極驅動IC的使用顆數，以達到節省資源及降低成本的功效。對廣大的顯示器使用者大眾來說，乃一大福音，並對環境保護做出貢獻。

本案得由熟悉本技藝之人士任施匠思而為諸般修飾，然皆不脫如附申請專利範圍所欲保護者。

圖1為習知的HVA技術的畫素結構的示意圖。

圖2為習知的液晶顯示器的HVA驅動方式的示意圖。

圖3A為習知HVA技術300 pin雙邊驅動的閘極驅動積體電路模組的示意圖。

圖3B為習知HVA技術400 pin雙邊驅動的閘極驅動積體電路模組的示意圖。

圖4為本發明第一實施例的液晶顯示器的HVA驅動方式的示意圖。

圖5A為利用本發明第一實施例方法的300 pin雙邊驅動的閘極驅動積體電路模組的示意圖。

圖5B為利用本發明第一實施例方法的400 pin雙邊驅動的閘極驅動積體電路模組的示意圖。

圖6為本發明第二實施例的液晶顯示器的HVA驅動方式的示意圖。

圖7為本發明第三實施例之閘極波型產生電路的示意圖。

【主要部分代表符號說明】

10‧‧‧第一D型正反器

20‧‧‧第二D型正反器

30‧‧‧反向器

3a、3b、5a、5b‧‧‧閘極驅動積體電路模組

40‧‧‧位準移位元件

70‧‧‧電路

C₁ 、C₂ 、C₃ ‧‧‧電容

CPV‧‧‧垂直時脈訊號

CPV－R‧‧‧反相垂直時脈訊號

D_m 、D_m－1 、D_m－2 ‧‧‧資料線

G0、G1、G1199、G1200‧‧‧閘極線訊號

G_n 、G_n－1 、G_n－2 ‧‧‧閘極線

STV‧‧‧垂直起始脈衝訊號

STV－1、STV－2‧‧‧STV的延遲訊號

T₁ 、T₂ ‧‧‧電晶體

T_CPV ‧‧‧CPV訊號的週期

TD1、TD2‧‧‧時間差

Vgh、Vgl‧‧‧電壓值

10‧‧‧第一D型正反器

20‧‧‧第二D型正反器

30‧‧‧反向器

40‧‧‧位準移位元件

70‧‧‧電路

CPV‧‧‧垂直時脈訊號

CPV－R‧‧‧反相垂直時脈訊號

G0‧‧‧閘極第零訊號

STV‧‧‧垂直起始脈衝訊號

STV－1、STV－2‧‧‧STV的延遲訊號

Vgh、Vgl‧‧‧電壓值

Claims (20)

1. 一種用於顯示器的閘極波型產生方法，其中該顯示器具有一垂直起始脈衝(STV)訊號，該方法包括：利用該STV訊號來產生一第一延遲訊號，其中該第一延遲訊號較該STV訊號延遲一第一時間差；利用該第一延遲訊號來產生一第二延遲訊號，其中該第二延遲訊號較該第一延遲訊號延遲一第二時間差；以及利用該第一延遲訊號來產生一閘極第零訊號，其中該閘極第零訊號與該第一延遲訊號同步。
2. 如申請專利範圍第1項之方法，其中該顯示器更具有一垂直時脈(CPV)訊號，其具有一週期，而該第二時間差為該CPV訊號的該週期的一半。
3. 如申請專利範圍第2項之方法，其中該顯示器更包括一第一D型正反器，其接收該STV訊號及該CPV訊號，並輸出該第一延遲訊號。
4. 如申請專利範圍第2項之方法，其中該顯示器更包括一反向器，其接收該CPV訊號，並將該CPV訊號作相位轉換，以輸出一反相訊號。
5. 如申請專利範圍第4項之方法，其中該顯示器更包括一第二D型正反器，其接收該第一延遲訊號及該反相訊號，並以該反相訊號為時脈，以輸出該第二延遲訊號。
6. 如申請專利範圍第5項之方法，其中該顯示器更包括N條閘極線及一閘極驅動電路，其中N≧3，該閘極驅動電路接收該 第二延遲訊號，以產生一閘極第一訊號、一閘極第二訊號…一閘極第N訊號。
7. 如申請專利範圍第1項之方法，其中該顯示器更包括一位準移位元件，其接收該第一延遲訊號、一高參考位準及一低參考位準，以輸出該閘極第零訊號，並基於該高參考位準及該低參考位準，使得該第一延遲訊號的電壓值與該閘極第零訊號的電壓值不同。
8. 如申請專利範圍第1項之方法，其中該顯示器為具有一薄膜電晶體結構的顯示器。
9. 如申請專利範圍第1項之方法，其中該顯示器為一液晶顯示器、一電漿顯示器、一發光二極體顯示器、一有機發光二極體顯示器或一奈米碳管顯示器。
10. 一種顯示器，其具有一垂直起始脈衝(STV)訊號及一垂直時脈(CPV)訊號，該顯示器包括：一閘極波型產生電路，其包括；一第一D型正反器，接收該STV訊號及該CPV訊號，並輸出一第一延遲訊號；一反向器，接收該CPV訊號，並輸出一反相訊號；一第二D型正反器，分別電連接至該第一D型正反器及該反向器，其中該第二D型正反器接收該第一延遲訊號及該反相訊號，並輸出一第二延遲訊號；以及一位準移位元件，電連接至該第一D型正反器，接收該第一延遲訊號，並輸出一閘極第零訊號。
11. 如申請專利範圍第10項之顯示器，更包括N條閘極線及一閘極驅動電路，其中N≧3，該閘極驅動電路接收該第二延遲訊號，以產生一閘極第一訊號、一閘極第二訊號…一閘極第N訊號。
12. 如申請專利範圍第10項之顯示器，其中該第一延遲訊號較該STV訊號延遲一第一時間差，而該位準移位元件更接收一高參考位準及一低參考位準，且基於該高參考位準及該低參考位準，使得該第一延遲訊號的電壓值與該閘極第零訊號的電壓值不同。
13. 如申請專利範圍第10項之顯示器，其中該第二延遲訊號較該第一延遲訊號延遲一第二時間差，該CPV訊號具有一週期，而該第二時間差為該CPV訊號的該週期的一半。
14. 如申請專利範圍第10項之顯示器，其中該顯示器為一液晶顯示器、一電漿顯示器、一發光二極體顯示器、一有機發光二極體顯示器或一奈米碳管顯示器。
15. 一種用於一顯示器的電路，該電路包括：一第一D型正反器，接收一垂直起始脈衝(STV)訊號及一垂直時脈(CPV)訊號，並輸出一第一延遲訊號；一反向器，接收該CPV訊號，並輸出一反相訊號；一第二D型正反器，分別電連接至該第一D型正反器及該反向器，其中該第二D型正反器接收該第一延遲訊號及該反相訊號，並輸出一第二延遲訊號；以及一位準移位元件，電連接至該第一D型正反器，接收該 第一延遲訊號，並輸出一閘極第零訊號。
16. 如申請專利範圍第15項之電路，其中：該第一D型正反器以該CPV訊號為時脈，利用該STV訊號，以輸出該第一延遲訊號；該反向器對該CPV訊號作相位轉換，以輸出該反相訊號；以及該第二D型正反器以該反相訊號為時脈，利用該第一延遲訊號，以輸出該第二延遲訊號。
17. 如申請專利範圍第15項之電路，其中該顯示器更包括N條閘極線及一閘極驅動電路，其中N≧3，該閘極驅動電路接收該第二延遲訊號，以產生一閘極第一訊號、一閘極第二訊號…一閘極第N訊號。
18. 如申請專利範圍第15項之電路，其中該第一延遲訊號較該STV訊號延遲一第一時間差，而該位準移位元件更接收一高參考位準及一低參考位準，且基於該高參考位準及該低參考位準，使得該第一延遲訊號的電壓值與該閘極第零訊號的電壓值不同。
19. 如申請專利範圍第15項之電路，其中該第二延遲訊號較該第一延遲訊號延遲一第二時間差，該CPV訊號具有一週期，而該第二時間差為該CPV訊號的該週期的一半。
20. 如申請專利範圍第15項之電路，其中該顯示器為具有一薄膜電晶體結構的顯示器。