TWI394123B - A display device, a driving method thereof, and an electronic device - Google Patents

A display device, a driving method thereof, and an electronic device Download PDF

Info

Publication number
TWI394123B
TWI394123B TW097133972A TW97133972A TWI394123B TW I394123 B TWI394123 B TW I394123B TW 097133972 A TW097133972 A TW 097133972A TW 97133972 A TW97133972 A TW 97133972A TW I394123 B TWI394123 B TW I394123B
Authority
TW
Taiwan
Prior art keywords
signal
line
transistor
potential
driving transistor
Prior art date
Application number
TW097133972A
Other languages
English (en)
Other versions
TW200929136A (en
Inventor
Junichi Yamashita
Katsuhide Uchino
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of TW200929136A publication Critical patent/TW200929136A/zh
Application granted granted Critical
Publication of TWI394123B publication Critical patent/TWI394123B/zh

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266Details of drivers for scan electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/26Electron or ion microscopes; Electron or ion diffraction tubes
    • H01J37/295Electron or ion diffraction tubes
    • H01J37/2955Electron or ion diffraction tubes using scanning ray
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00Networks using active elements
    • H03H11/02Multiple-port networks
    • H03H11/26Time-delay networks
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0814Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0819Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0233Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Description

顯示裝置、其驅動方法及電子機器
本發明係關於一種將依每像素配設之發光元件進行電流驅動而顯示圖像之顯示裝置及其驅動方法。此外關於一種使用此種顯示裝置之電子機器。詳而言之,係關於一種控制藉由設於各像素電路內之絕緣閘極型電場效果電晶體而通電於有機EL(Electroluminescence,電致發光)等之發光元件之電流量之所謂主動矩陣(active matrix)型之顯示裝置之驅動方式。
在顯示裝置,例如液晶顯示器等中,係將多數個液晶像素並列成矩陣狀,且藉由依據應顯示之圖像資訊而依每像素控制入射光之穿透強度或反射強度而顯示圖像。此在將有機EL元件使用於像素之有機EL顯示器等中亦同樣,惟與液晶像素不同,有機EL元件係為自發光元件。因此,有機EL顯示器相較於液晶顯示器,圖像之視認性較高,不需要背光光源(backlight)而具有響應速度較高等之優點。此外,各發光元件之亮度位準(灰階)係可依據流通於其之電流值而控制,而在所謂電流控制型之點與液晶顯示器等之電壓控制型有極大不同。
在有機EL顯示器中,係與液晶顯示器同樣,以其驅動方式而言有單純矩陣方式與主動矩陣方式。前者雖結構單純,惟有大型且難以實現高精細之顯示器等之問題,因此目前係以主動矩陣方式之開發較為盛行。此方式係為藉由設於像素電路內部之能動元件(一般而言係薄膜電晶體、TFT)來控制流通於各像素電路內部之發光元件之電流者,在以下之專利文獻中有記載。
[專利文獻1]日本特開2003-255856
[專利文獻2]日本特開2003-271095
[專利文獻3]日本特開2004-133240
[專利文獻4]日本特開2004-029791
[專利文獻5]日本特開2004-093682
[專利文獻6]日本特開2006-215213
習知之像素電路係配設在供給控制信號之列狀之掃描線與供給影像信號之行狀之信號線交叉之部分,且至少包括取樣電晶體與保持電容與驅動電晶體與發光元件。取樣電晶體係依據從掃描線所供給之控制信號而導通且將從信號線所供給之影像信號進行取樣。保持電容係保持與所取樣之影像信號之信號電位對應之輸入電壓。驅動電晶體係依據保持於保持電容之輸入電壓而在特定之發光期間供給輸出電流作為驅動電流。另外,一般而言輸出電流係對於驅動電晶體之通道區域之載子(carrier)遷移率及臨限電壓具有依存性。發光元件係藉由從驅動電晶體所供給之輸出電流而以與影像信號對應之亮度發光。
驅動電晶體係在屬於控制端之閘極接受保持於保持電容之輸入電壓而使輸出電流流通於屬於一對電流端之源極/汲極間,且通電於發光元件。一般而言發光元件之發光亮度係與通電量成比例。再者驅動電晶體之輸出電流供給量係藉由閘極電壓亦即寫入於保持電容之輸入電壓來控制。習知之像素電路係藉由依據輸入影像信號而使施加於驅動電晶體之閘極之輸入電壓變化,來控制供給至發光元件之電流量。
在此,驅動電晶體之動作特性係以以下公式1來表示。
Ids=(1/2)μ(W/L)Cox(Vgs-Vth)2 ...公式1
在此電晶體特性式1中,Ids係表示流通於源極/汲極間之汲極電流,在像素電路中係為供給至發光元件之輸出電流。Vgs係以源極為基準表示施加於閘極之閘極電壓,在像素電路中係為上述之輸入電壓。Vth係為電晶體之臨限電壓。此外μ係表示構成電晶體之通道之半導體薄膜之遷移率。除此之外W係表示通道寬度,L係表示通道長度,Cox係表示閘極電容。從此電晶體特性公式1可明瞭,薄膜電晶體係於在飽和區域動作時,若閘極電壓Vgs超過臨限電壓Vth而變大,則成為導通(on)狀態而流通汲極電流Ids。就原理來看,如上述之電晶體特性公式1所示,只要閘極電壓Vgs一定,則總是相同量之汲極電流Ids供給至發光元件。因此,若供給所有同一位準之影像信號至構成畫面之各像素,則全像素以同一亮度發光,應可獲得畫面之一樣性(uniformity,均一性)。
然而實際上,由多晶矽(polysilicon)等之半導體薄膜所構成之薄膜電晶體(TFT)係於各個器件(device)特性具有參差不齊。尤其臨限電壓Vth非一定,而依各像素有參差不齊。由前述之電晶體特性公式1可明瞭,若驅動各電晶體之臨限電壓Vth參差不齊,則即使閘極電壓Vgs一定,亦會於汲極電流Ids產生參差不齊,且亮度依每像素參差不齊,因此損及畫面之均一性。自以往以來即開發一種組入有將驅動電晶體之臨限電壓之參差不齊消除之功能之像素電路,在例如前述之專利文獻3有揭示。
然而,相對於發光元件之輸出電流之參差不齊之要因,並非僅驅動電晶體之臨限電壓Vth。由上述之電晶體特性公式1可明瞭,在驅動電晶體之遷移率μ參差不齊之情形下,輸出電流Ids亦變動。其結果,損及畫面之均一性。自以往以來即開發一種組入有校正驅動電晶體之遷移率之參差不齊之功能之像素電路,例如於前述之專利文獻6有揭示。
習知之具備移動校正功能之像素電路,係依據信號電位將流通於驅動電晶體之驅動電流,在特定之校正期間中負反饋至保持電容,而調整保持於保持電容之信號電位。若驅動電晶體之遷移率較大,則負反饋量亦隨其程度變大,而信號電位之減少程度增加,結果可抑制驅動電流。另一方面驅動電晶體之遷移率較小時,由於相對於保持電容之負反饋量變小,因此所保持之信號電位之減少幅度較少。因此驅動電流不太會減少。如此依據各個像素之驅動電晶體之遷移率之大小,在將此消除之方向調整信號。因此,儘管各個像素之驅動電晶體之遷移率參差不齊,相對於同一信號電位,各個像素亦仍呈現大致同位準之發光亮度。
上述之遷移率校正動作,係在特定之遷移率校正期間進行。為了提高畫面之均一性,重要的是以最佳之條件加上遷移率校正。然而最佳之遷移率校正時間未必要一定,實際上係依存於影像信號之位準。一般而言,影像信號之信號電位較高之情形下(發光亮度較高而進行白顯示之情形)最佳之遷移率校正時間會有變短之傾向。反之信號電位不高之情形下(進行灰色灰階或黑色灰階之顯示之情形)最佳之遷移率校正時間會有變長之傾向。然而,習知之顯示裝置未必有考慮對於影像信號之信號電位之最佳遷移率校正時間之依存性,而在提高畫面之均一性上成為應解決之問題。
有鑑於上述先前技術之問題,本發明之目的係依據影像信號之灰階(信號位準)進行適切之遷移率校正,藉以提高畫面之均一性。為了達成此種目的而採取以下手段。亦即,本發明係一種顯示裝置,其特徵為:包含像素陣列(array)部與驅動部;前述像素陣列部具備:列狀掃描線、行狀信號線、及配設在各掃描線與各信號線交叉之部分之行列狀像素;各像素至少具備取樣(sampling)電晶體、驅動電晶體(drive transistor)、保持電容、及發光元件;前述取樣電晶體係其控制端連接於該掃描線,而其一對電流端則連接於該信號線與該驅動電晶體之控制端之間;前述驅動電晶體係一對電流端之一方連接於該發光元件,而另一方則連接於電源;前述保持電容係連接於該驅動電晶體之控制端與電流端之間;前述驅動部至少具有依序供給控制信號至各掃描線而進行線依序掃描之寫入掃描器(light scanner)、及供給影像信號至各信號線之信號選擇器(selector);前述寫入掃描器具有移位暫存器、及輸出緩衝器(buffer);前述移位暫存器係與線依序掃描同步而於移位暫存器之各段依序生成輸入信號;前述輸出緩衝器係連接於該移位暫存器之各段與各掃描線之間,且依據該輸入信號而將控制信號輸出至該掃描線;前述取樣電晶體係依據供給至該掃描線之控制信號而導通(on),從該信號線將影像信號進行取樣而寫入於該保持電容,並且在到依據控制信號而關斷(off)之特定校正期間,將從該驅動電晶體流動之電流負反饋至該保持電容,而將對於該驅動電晶體遷移率之校正施加在寫入於該保持電容之影像信號;前述驅動電晶體係將與寫入於該保持電容之影像信號對應之電流供給至該發光元件而使之發光;且前述移位暫存器係在至少二階段使該輸入信號之位準變化;前述輸出緩衝器係依據該輸入信號之位準變化而使規定該取樣電晶體關斷之時序(timing)之控制信號之下降波形變化,藉以依據影像信號之信號位準而可變控制該校正期間。
最好前述輸出緩衝器係由反相器所構成,該反相器係包含串聯連接於電源線與接地線之間之P通道電晶體與N通道電晶體;前述移位暫存器(shift register)係在至少二階段使施加於該N通道電晶體控制端之輸入信號之位準變化。此外,前述移位暫存器係調整輸入信號之位準而將控制信號之下降波形最佳化。
取樣電晶體係依據從寫入掃描器供給至掃描線之控制信號而導通,從信號線將影像信號進行取樣而寫入於保持電容,並且在到依據控制信號之下降波形而關斷之遷移率校正期間將從驅動電晶體流通之電流之負反饋至保持電容,而將對於驅動電晶體遷移率之校正施加在寫入於保持電容之影像信號。依據本發明在至少二階段使寫入掃描器之移位暫存器於各段所生成之輸入信號位準變化。連接於移位暫存器各段之輸出緩衝器,係依據輸入信號之位準變化而使規定取樣電晶體關斷之時序之控制信號之下降波形變化。藉此即可依據影像信號之信號位準而可變控制遷移率校正期間。藉由依據影像信號之信號位準而可變控制遷移率校正時間,即可改善畫面之均一性。
尤其在本發明係於寫入掃描器之輸出緩衝器附加形成控制信號之下降波形之功能。寫入掃描器係包括輸出緩衝器,可積集形成於與像素陣列部同一之面板。因此,依據本發明,可在面板之內部生成控制信號之下降波形,因此不需外接用以形成控制信號之模組。由於不需外部模組,因此該部分可減少消耗電力,且電路之安裝面積亦可縮小。因此本發明之顯示裝置尤其適於作為行動(mobile)機器之顯示器。
以下,參照圖式詳細說明本發明之實施形態。圖1係為表示本發明之顯示裝置之整體構成之區塊圖。如圖所示,本顯示裝置基本上係由像素陣列部1與掃描器部與信號部所構成。由掃描器部與信號部構成驅動部。像素陣列部1係由配設成列狀之第1掃描線WS、第2掃描線DS、第3掃描線AZ1及第4掃描線AZ2、配設成行狀之信號線SL、連接於此等掃描線WS、DS、AZ1、AZ2及信號線SL之行列狀之像素電路2、及供給各像素電路2之動作所需之第1電位Vss1、第2電位Vss2及第3電位VDD之複數個電源線所組成。信號部係由水平選擇器3所組成,用以供給影像信號至信號線SL。掃描器部係由寫入掃描器4、驅動掃描器5、第1校正用掃描器71及第2校正用掃描器72所組成,用以分別供給控制信號至第1掃描線WS、第2掃描線DS、第3掃描線AZ1及第4掃描線AZ2而依序依每列掃描像素電路2。
圖2係為表示組入於圖1所示之圖像顯示裝置之像素之構成之電路圖。如圖所示,像素電路2係包括取樣電晶體Tr1、驅動電晶體Trd、第1開關(switching)電晶體Tr2、第2開關電晶體Tr3、第3開關電晶體Tr4、保持電容Cs、及發光元件EL。取樣電晶體Tr1係在特定之取樣期間依據從掃描線WS所供給之控制信號而導通而將從信號線SL所供給之影像信號之信號電位進行取樣於保持電容Cs。保持電容Cs係依據所取樣之影像信號之信號電位而施加輸入電壓Vgs於驅動電晶體Trd之閘極G。驅動電晶體Trd係將與輸入電壓Vgs對應之輸出電流Ids供給至發光元件EL。發光元件EL係在特定之發光期間中藉由從驅動電晶體Trd所供給之輸出電流Ids而以與影像信號之信號電位對應之亮度發光。第1開關電晶體Tr2係在取樣期間(影像信號寫入期間)前先依據從掃描線AZ1所供給之控制信號而導通而將屬於驅動電晶體Trd之控制端之閘極G設定為第1電位Vss1。第2開關電晶體Tr3係在取樣期間前先依據從掃描線AZ2所供給之控制信號而導通而將屬於驅動電晶體Trd之一方之電流端之源極S設定為第2電位Vss2。第3開關電晶體Tr4係在取樣期間前先依據從掃描線DS所供給之控制信號而導通而將屬於驅動電晶體Trd之另一方之電流端之汲極連接於第3電位VDD,藉以使相當於驅動電晶體Trd之臨限電壓Vth之電壓保持於保持電容Cs而校正臨限電壓Vth之影響。再者此第3開關電晶體Tr4係在發光期間再度依據從掃描線DS所供給之控制信號而導通而將驅動電晶體Trd連接於第3電位VDD而使輸出電流Ids流通於發光元件EL。
由以上之說明可明瞭,本像素電路2係由5個電晶體Tr1至Tr4及Trd與1個保持電容Cs與1個發光元件EL所構成。電晶體Tr1~Tr3與Trd係為N通道型之多晶矽TFT。僅電晶體Tr4為P通道型之多晶矽TFT。惟本發明並不限定於此,亦可將N通道型與P通道型之TFT加以適宜混合。發光元件EL係為例如具備陽極及陰極之二極體(diode)型之有機EL器件。惟本發明並不限定於此,發光元件一般而言係包括以電流驅動發光之所有器件。
圖3係為從圖2所示之圖像顯示裝置僅將像素電路2之部分取出之模式圖。為了容易理解,另寫入藉由取樣電晶體Tr1所取樣之影像信號之信號電位Vsig、或驅動電晶體Trd之輸入電壓Vgs及輸出電流Ids、再者發光元件EL所具有之電容成分Coled等。以下根據圖3說明本發明之像素電路2之動作。
圖4係為圖3所示之像素電路之時序圖。此時序圖係表示成為本發明之基礎之先行開發之驅動方式。為使本發明之背景更明確且易於理解,首先就此先行開發之驅動方式,一面參照圖4之時序圖,一面作為本發明之一部分具體說明。圖4係表示沿著時間軸T施加於各掃描線WS、AZ1、AZ2及DS之控制信號之波形。為了簡化標示,控制信號亦以與對應之掃描線之符號相同之符號表示。由於電晶體Tr1、Tr2﹑Tr3係為N通道型,因此掃描線WS、AZ1、AZ2係分別於高位準(high level)時導通,且於低位準時關斷。另一方面由於電晶體Tr4係為P通道型,因此掃描線DS係於高位準時關斷,且於低位準時導通。另外,此時序圖係亦與各控制信號WS、AZ1、AZ2、DS之波形一同表示驅動電晶體Trd之閘極G之電位變化及源極S之電位變化。
在圖4之時序圖中係將時序T1~T8設為1圖場(field)(1f)。像素陣列之各列在1圖場之間依序掃描1次。時序圖係表示施加於1列份之像素之各控制信號WS、AZ1、AZ2、DS之波形。在該圖場開始之前之時序T0,所有控制信號WS、AZ1、AZ2、DS係處於低位準。因此,N通道型之電晶體Tr1、Tr2、Tr3係處於關斷狀態,另一方面僅P通道型之電晶體Tr4為導通狀態。因此,驅動電晶體Trd係介隔導通狀態之電晶體Tr4而連接於電源VDD,故依據特定之輸入電壓Vgs而將輸出電流Ids供給至發光元件EL。因此發光元件EL在時序T0發光。此時施加於驅動電晶體Trd之輸入電壓Vgs係以閘極電位(G)與源極電位(S)之差來表示。
在該圖場開始之時序T1,控制信號DS從低位準切換為高位準。藉此開關電晶體Tr4即關斷,而驅動電晶體Trd係從電源VDD切離,因此發光停止而進入非發光期間。因此若進入時序T1,則所有電晶體Tr1~Tr4成為關斷狀態。
接下來若進到時序T2,則控制信號AZ1及AZ2成為高位準,因此開關電晶體Tr2及Tr3導通。其結果,驅動電晶體Trd之閘極G連接於基準電位Vss1,而源極S連接於基準電位Vss2。在此滿足Vss1-Vss2>Vth,藉由設為Vss1-Vss2=Vgs>Vth,於其後進行在時序T3所進行之Vth校正之準備。換言之,期間T2-T3係相當於驅動電晶體Trd之重設(reset)期間。此外,若將發光元件EL之臨限電壓設為VthEL,則設定為VthEL>Vss2。藉此,負偏壓(minus bias)施加於發光元件EL,成為所謂之逆偏壓狀態。此逆偏壓狀態係正常進行之後所進行之Vth校正動作及遷移率校正動作所需。
在時序T3將控制信號AZ2設為低位準且於瞬後控制信號DS亦設為低位準。藉此而使電晶體Tr3關斷,另一方面使電晶體Tr4導通。其結果汲極電流Ids流入保持電容Cs,而開始Vth校正動作。此時驅動電晶體Trd之閘極G係保持於Vss1,而電流Ids係流通直到驅動電晶體Trd截斷(cut off)。一截斷,驅動電晶體Trd之源極電位(S)即成為Vss1-Vth。在汲極電流截斷之後之時序T4使控制信號DS再度回到高位準,使開關電晶體Tr4關斷。再者控制信號AZ1亦回到低位準,而開關電晶體Tr2亦關斷。其結果,Vth即保持固定於保持電容Cs。如此,時序T3-T4係為檢測驅動電晶體Trd之臨限電壓Vth之期間。在此,將此檢測期間T3-T4稱為Vth校正期間。
如此,在進行Vth校正之後在時序T5將控制信號WS切換為高位準。使取樣電晶體Tr1導通而將影像信號Vsig寫入於保持電容Cs。相較於發光元件EL之等效電容Coled,保持電容Cs係非常小。其結果,影像信號Vsig之絕大部分均寫入於保持電容Cs。正確而言,Vsig相對於Vss1之差分Vsig-Vss1係寫入於保持電容Cs。因此,驅動電晶體Trd之閘極G與源極S間之電壓Vgs係成為加上先前所檢測保持之Vth與此次所取樣之Vsig-Vss1之位準(VSig-VSS1+Vth)。以後為了簡化說明若設為Vss1=0V,則閘極/源極間電壓Vgs係如圖4之時序圖所示成為Vsig+Vth。此種影像信號Vsig之取樣係進行到控制信號WS回到低位準之時序T7。亦即時序T5-T7係相當於取樣期間(影像信號寫入期間)。
在取樣期間終了之時序T7前之時序T6,控制信號DS成為低位準,而開關電晶體Tr4導通。藉此,驅動電晶體Trd連接於電源VDD,因此像素電路從非發光期間進到發光期間。如此在取樣電晶體Tr1尚為導通狀態且開關電晶體Tr4進入導通狀態之期間T6-T7,進行驅動電晶體Trd之遷移率校正。亦即在本先行開發例中,係在取樣期間之後部分與發光期間之前頭部分重疊之期間T6-T7進行遷移率校正。另外,在進行此遷移率校正之發光期間之前頭,由於發光元件EL實際上係處於逆偏壓狀態,因此不會有發光之情形。在此遷移率校正期間T6-T7中,係在驅動電晶體Trd之閘極G固定於影像信號Vsig之位準之狀態下,於驅動電晶體Trd流通汲極電流Ids。在此藉由先設定為Vss1-Vth<VthEL,由於發光元件EL處於逆偏壓狀態,因此將表示單純之電容特性而非二極體特性。因此流通於驅動電晶體Trd之電流Ids係寫入於結合保持電容Cs與發光元件EL之等效電容Coled之兩者之電容C=Cs+Coled。藉此,驅動電晶體Trd之源極電位(S)即上升。在圖4之時序圖係將此上升份以ΔV來表示。由於此上升份ΔV最終將成為從保持於保持電容Cs之閘極/源極間電壓Vgs扣除,因此成為加上負反饋。如此藉由將驅動電晶體Trd之輸出電流Ids相同負反饋至驅動電晶體Trd之輸入電壓Vgs,即可校正遷移率μ。另外,負反饋量ΔV係藉由調整遷移率校正期間T6-T7之時間寬度t而可最佳化。
在時序T7係控制信號WS成為低位準,而取樣電晶體Tr1關斷。其結果驅動電晶體Trd之閘極G係從信號線SL切離。由於影像信號Vsig之施加解除,因此驅動電晶體Trd之閘極電位(G)可上升,而與源極電位(S)一同上升。其間保持於保持電容Cs之閘極/源極間電壓Vgs係維持(Vsig-ΔV+Vth)之值。伴隨著源極電位(S)之上升,由於發光元件EL之逆偏壓狀態解除,因此發光元件EL實際上藉由輸出電流Ids之流入而開始發光。此時之汲極電流Ids對閘極電壓Vgs之關係,係藉由將Vsig-ΔV+Vth代入先前之電晶體特性公式1之Vgs,可以以下之公式2來表示。
Ids=kμ(Vgs-Vth)2 =kμ(Vsig-ΔV)2 ...公式2
在上述公式2中,k=(1/2)(W/L)Cox。從此特性公式2可明瞭消除Vth之項,而供給至發光元件EL之輸出電流Ids並不依存於驅動電晶體Trd之臨限電壓Vth。基本上汲極電流Ids係依據影像信號之信號電壓Vsig而決定。換言之,發光元件EL係成為以與影像信號Vsig對應之亮度發光。此際Vsig係以負反饋量ΔV校正。此校正量ΔV係以剛好打消位於特性公式(2)之係數部之遷移率μ之效果之方式作用。因此,汲極電流Ids實質上將僅依存於影像信號Vsig。
最後,若到達時序T8,則控制信號DS即成為高位準,而開關電晶體Tr4關斷,且發光終了,並且該圖場結束。其後將移到下一個圖場再度重複Vth校正動作、遷移率校正動作及發光動作。
圖5係為表示遷移率校正期間T6-T7之像素電路2之狀態之電路圖。如圖所示,在遷移率校正期間T6-T7中,係取樣電晶體Tr1及開關電晶體Tr4導通,另一方面剩餘之開關電晶體Tr2及Tr3係關斷。在此狀態下開關電晶體Tr4之源極電位(S)係為Vss1-Vth。此源極電位(S)亦係為發光元件EL之陽極電位。如前所述藉由先設定為Vss1-Vth<VthEL,發光元件EL係處於逆偏壓狀態,因此將表示單純之電容特性而非二極體特性。因此流通於驅動電晶體Trd之電流Ids將流入於保持電容Cs與發光元件EL之等效電容Coled之合成電容C=Cs+Coled。換言之,汲極電流Ids之一部分係負反饋至保持電容Cs,且進行遷移率之校正。
圖6係為將上述之電晶體特性公式2予以曲線圖化者,縱軸取Ids,而橫軸取Vsig。特性公式2亦配合表示在此曲線圖之下方。圖6之曲線圖係在比較像素1與像素2之狀態下描繪有特性曲線。像素1之驅動電晶體之遷移率μ係相對較大。反之在像素2所包含之驅動電晶體之遷移率μ係相對較小。如此,在以多晶矽薄膜電晶體等構成驅動電晶體之情形下,無法避免遷移率μ在像素間參差不齊。例如將相同位準之影像信號之信號電位Vsig寫入於兩像素1、2之情形下,若不進行任何遷移率之校正,則流通於遷移率μ較大之像素1之輸出電流Ids1',相較於在遷移率μ較小之像素2流通之輸出電流Ids2'將產生較大之差。如此,起因於遷移率μ之參差不齊而在輸出電流Ids之間產生較大之差,因此產生條紋不均而將損及畫面之均一性。
因此在先行開發例中,係藉由使輸出電流負反饋至輸入電壓測而消除遷移率之參差不齊。由先前之電晶體特性公式1可明瞭,若遷移率較大則汲極電流Ids即變大。因此,負反饋量ΔV係遷移率愈大則愈大。如圖6之曲線圖所示,遷移率μ較大之像素1之負反饋量ΔV1相較於遷移率較小之像素2之負反饋量ΔV2大。因此,遷移率μ愈大,則負反饋即成為愈大,而可抑制參差不齊。如圖所示,若在遷移率μ較大之像素1加上ΔV1之校正,則輸出電流係從Ids1'大幅下降到Ids1。另一方面由於遷移率μ較小之像素2之校正量ΔV2較小,因此輸出電流Ids2'不會那樣大幅下降到Ids2。結果,Ids1與Ids2成為大致相等,而消除遷移率之參差不齊。由於此遷移率之參差不齊之消除,係在從黑位準到白位準之Vsig之全範圍進行,因此畫面之均一性變極高。綜上所述,在有遷移率不同之像素1與2之情形下,遷移率較大之像素1之校正量ΔV1係相對於遷移率較小之像素2之校正量ΔV2變小。換言之遷移率愈大ΔV愈大,且Ids之減少值變大。藉此,遷移率不同之像素電流值即被均一化,而可校正遷移率之參差不齊。
以下為了參考,進行上述之遷移率校正之數值解析。如圖5所示,在電晶體Tr1及Tr4導通之狀態下,將驅動電晶體Trd之源極電位取為變數V進行解析。若將驅動電晶體Trd之源極電位(S)設為V,則流通於驅動電晶體Trd之汲極電流Ids係如以下之公式3所示。
[數1]
Ids =kμ(Vgs -Vth )2 =kμ(Vsig -V-Vth )2  公式3
此外藉由汲極電流Ids與電容C(=Cs+Coled)之關係,如以下之公式4所示Ids=dQ/dt=CdV/dt成立。
將公式3代入公式4進行兩邊積分。在此,源極電壓V初期狀態係為-Vth,且將遷移率參差不齊校正期間(T6-T7)設為t。若解此微分方程式,則以以下之數式5之方式來表示相對於遷移率校正時間t之像素電流。
由以上之說明可明瞭,遷移率校正時間t係在控制信號DS下降而開關電晶體Tr4導通之後,直到控制信號WS下降而取樣電晶體Tr1關斷之期間。遷移率校正期間係依據控制信號DS及WS而規定。控制信號WS係如前所述藉由寫入掃描器而輸出至各掃描線WS。圖7係為表示寫入掃描器4之一般之構成之參考圖。寫入掃描器4係由移位暫存器S/R所構成,依據從外部所輸入之時脈信號而動作,且藉由依序傳送相同由外部所輸入之啟動(start)信號,依各段依序輸出信號。在移位暫存器S/R之各段係連接有NAND元件,將從相鄰之段之S/R所輸出之依序信號進行NAND處理,而生成成為控制信號WS之基礎之輸入信號。此輸入信號係供給至輸出緩衝器4B。此輸出緩衝器4B係依據從移位暫存器S/R側所供給之輸入信號而動作,且將最終之控制信號WS供給至對應之像素陣列部之控制信號WS。另外在圖中係將各掃描線WS之布線電阻以R來表示,且將連接於各掃描線WS之像素之電容以C來表示。
輸出緩衝器4B係由串聯連接於電源電位Vcc與接地電位Vss之間之一對開關元件所組成。本參考例係此輸出緩衝器4B成為反相器構成,而一方之開關元件係為P通道電晶體TrP、另一方則由N通道電晶體TrN所組成。反相器係將從對應之移位暫存器S/R之段介隔NAND元件所供給之輸入信號反轉,而作為控制信號輸出至對應之掃描線WS。
圖8係為表示在圖7所示之寫入掃描器所生成之控制信號WS之波形圖。從驅動掃描器所輸出控制信號DS亦一併顯示。另外驅動掃描器DS亦與寫入掃描器WS相同,由移位暫存器與輸出緩衝器所構成。
如圖所示,在控制信號DS下降而P通道型之開關電晶體Tr4導通之後開始遷移率校正時間,且於控制信號WS下降而N通道型之取樣電晶體Tr1導通之時點終了遷移率校正時間。開關電晶體Tr4導通之時序,係為控制信號DS之下降波形低於VDD-∣Vtp∣之時點。另外Vtp係表示P通道型之開關電晶體Tr4之臨限電壓。另一方面,取樣電晶體Tr1關斷之時點,係為控制信號WS之下降低於Vsig+Vtn之時點。在此,Vtn係表示N通道型之取樣電晶體Tr1之臨限電壓。在取樣電晶體Tr1之源極中係從信號線施加有信號電位Vsig,而於閘極中係從控制線WS施加有控制信號WS。在閘極電位殘餘Vtn份相對於源極電位較低時,取樣電晶體Tr1係成為關斷。
然而控制信號WS之下降係受到製造過程之影響而使位相依各掃描線參差不齊。在圖中係表示下降波形A為標準位相,而下降波形B係位相位移至後方之最差情況(worst case)。同樣地控制信號DS之下降波形亦表示A為標準而B係位相位移至前方之最差情況。從圖可明瞭,相較於控制信號WS及DS之下降波形為標準位相時,在最差情況中係遷移率校正時間變長。如此,在將寫入掃描器或驅動掃描器搭載於面板之結構中,由於受到製造過程之影響而使控制信號WS、DS之位相依掃描線而參差不齊,因此遷移率校正時間亦依掃描線產生參差不齊。此係在畫面上成為水平方向之亮度不均(條紋)而呈現,損及畫面之均一性。
關於遷移率校正,除了上述每一掃描線(線)之校正時間之參差不齊,還有其他問題。亦即,最佳之遷移率校正時間未必要一定,最佳遷移率校正時間係依據影像信號之信號位準(信號電壓)而變化。圖9係為表示此最佳遷移率校正時間與信號電壓之關係之曲線圖。從圖可明瞭,信號電壓為白位準較高時,最佳遷移率校正時間係較短。信號電壓為灰色位準中,最佳遷移率校正時間亦變長,再者在黑色位準中,最佳遷移率校正時間會有進一步延長之傾向。如前所述,遷移率校正期間中,負反饋至保持電容之校正量ΔV係與信號電壓Vsig成比例。若信號電壓較高則其負反饋量亦隨其程度變大,因此最佳遷移率校正時間會有變短之傾向。反之若信號電壓下降,則由於驅動電晶體之電流供給能力下降,因此充分之校正所需之最佳遷移率校正時間會有延長之傾向。
因此,乃以供給至信號線SL之影像信號之信號電位Vsig較高時校正時間t變短,另一方面供給至信號線SL之影像信號之信號電位Vsig較低時校正時間t變長之方式,先行開發一種自動地調整取樣電晶體Tr1之關斷時序之方式,此原理表示於圖10。
圖10之波形圖係表示用以規範用以規定遷移率校正期間t之開關電晶體Tr4之導通時序及取樣電晶體Tr1之關斷時序之控制信號DS之下降波形及控制信號WS之下降波形。如前所述,施加於開關電晶體Tr4之閘極之控制信號DS於低於VDD-∣Vtp∣之時點,開關電晶體Tr4係導通,開始遷移率校正時間。
另一方面,在取樣電晶體Tr1之閘極係施加有控制信號WS。該下降波形係如圖所示,剛開始從電源電位Vcc急遽下降,其後朝向接地電位Vss緩緩降低。在此施加於取樣電晶體Tr1之源極之信號電位Vsig1為白位準較高時,取樣電晶體Tr1之閘極電位係迅速下降到Vsig1+Vtn,因此最佳遷移率校正時間t1係變短。若信號電位成為灰色位準之Vsig2,則在閘極電位從Vcc下降到Vsig2+Vtn之時點,取樣電晶體Tr1係關斷。其結果與灰色位準之Vsig2對應之最佳校正時間t2,係相較於t1變長。再者,若信號電位成為接近黑色位準之Vsig3,則最佳遷移率校正時間t3相較於灰色位準時之最佳遷移率校正時間t2變更長。
為了依各灰階自動地設定最佳之遷移率校正時間,係需將施加於掃描線WS之控制信號脈衝之下降進行波形整形為最佳之形狀。因此在先行開發例中,係採用將從外部之模組(脈衝產生器(generator))所供給之電源脈衝抽出之方式之寫入掃描器,茲參照圖11說明此。另外外部之電源脈衝模組係可供給穩定之脈衝波形,因此前述之控制信號之下降波形之位相參差不齊之問題亦可同時解決。圖11係為模式性表示寫入掃描器4之輸出部3段份(N-1段、N段、N+1段)、及連接於此之像素陣列部1之3列份(3線份)。另外,為了易於理解,對於與圖7所示之參考例之寫入掃描器對應之部分,係賦予對應之參照符號。
寫入掃描器4係由移位暫存器S/R所構成,藉由依據從外部所輸入之時脈信號而動作,且依序傳送相同從外部所輸入之啟動信號,而依各段依序輸出信號。在移位暫存器S/R之各段係連接有NAND元件,將從相鄰之段之S/R所輸出之依序信號進行NAND處理,而生成成為控制信號WS之來源之矩形波形之輸入信號IN。此矩形波形係介隔反相器而輸入於輸出緩衝器4B。此輸出緩衝器4B係依據從輸出緩衝器4B側所供給之輸入信號IN而動作,且將最終之控制信號WS供給至對應之像素陣列部1之掃描線WS作為輸出信號OUT。
輸出緩衝器4B係由串聯連接於電源電位Vcc與接地電位Vss之間之一對開關元件所組成。本實施形態係成為此輸出緩衝器4B為反相器構成,一方之開關元件為P通道型電晶體Trp(典型而言係PMOS電晶體),而另一方為N通道型電晶體TrN(典型而言係NMOS電晶體)所組成。另外連接於各輸出緩衝器4B之像素陣列部1側之各線係以等效電路方式以電阻成分R與電容成分C來表示。
本例係成為將輸出緩衝器4B從外部之脈衝模組4P供給至電源線之電源脈衝抽出而作成控制信號WS之決定波形之構成。如前所述,此輸出緩衝器4B係為反相器構成,且在電源線與接地電位Vss之間串聯連接有P通道電晶體TrP與N通道電晶體TrN。依據來自移位暫存器S/R側之輸入信號IN而使輸出緩衝器之P通道電晶體TrP導通時,將供給至電源線之電源脈衝之下降波形取出,且將此設為控制信號WS之決定波形,而供給至像素陣列部1側。如此,除輸出緩衝器4B外另以外部模組4P作成包括決定波形之脈衝,且將此供給至輸出緩衝器4B之電源線,藉此即可作出所希望之決定波形之控制信號WS。此情形下輸出緩衝器4B係在成為優勢開關元件側之P通道電晶體TrP導通而成為劣勢開關元件側之N通道電晶體TrN關斷時,將從外部所供給之電源脈衝之下降波形取出,且作為控制信號WS之決定波形OUT輸出。
圖12係為供圖11所示之寫入掃描器之動作說明之時序圖。如圖所示,以1H周期變動之電源脈衝之行係從外部之模組輸入至寫入掃描器之輸出緩衝器之電源線。與此配合,輸入脈衝IN係施加於構成輸出緩衝器之反相器。時序圖係表示供給至第n-1段及第n段之反相器之輸入脈衝IN。與此配合時間系列,表示從第n-1段及第n段所供給之輸出脈衝OUT。此輸出脈衝OUT係為施加於對應之線之掃描線WS之控制信號。
從時序圖可明瞭,寫入掃描器之各段之輸出緩衝器,係依據輸入脈衝IN而抽出電源脈衝,且直接供給至對應之掃描線WS作為輸出脈衝OUT。電源脈衝係從外部之模組供給,其下降波形係可預先設定為最佳。寫入掃描器係將此下降波形直接抽出而設為控制信號脈衝。
然而,圖11所示之先行開發之寫入掃描器,係模組需以1H周期生成電源脈衝,此外將電源脈衝供給至像素陣列部側之布線,亦連接有全段之負載,布線電容非常重。因此供給電源脈衝之外部模組,其消耗電力將變大。此外為了控制遷移率校正時間,雖需確保穩定之脈衝瞬變(transient),惟在此需提升脈衝模組之能力。其結果引起模組面積之增加。在行動機器之顯示器應用中,尤其要求顯示裝置之低消耗電力化,在圖11所示之利用外部模組之掃描器構成中成為難以對應。
圖13係為表示成為本發明之顯示裝置之主要部分之寫入掃描器之第1實施形態之電路圖。為了易於理解,對於與圖11所示之先行開發之寫入掃描器對應之部分係賦予對應之參照符號。本實施形態之寫入掃描器4係在其輸出緩衝器之部分形成控制信號WS之下降波形。此寫入掃描器4基本上係由薄膜電晶體所集積形成,可實裝於與像素陣列部相同之面板上。因此與圖11所示之先行開發例之寫入掃描器不同,本實施形態之寫入掃描器不需外接之電源脈衝供給用之模組,而可隨該程度低消耗電力化及低成本化與小型化。
如圖所示寫入掃描器4係具有移位暫存器S/R、輸出緩衝器4B。移位暫存器S/R係與線依序掃描同步而依移位暫存器S/R之各段依序生成輸入信號IN、AZX。輸出緩衝器4B係連接於移位暫存器S/R之各段與各掃描線WS之間,且依據輸入信號IN及AZX而生成成為控制信號WS之輸出信號OUT。另外,輸出緩衝器4B係介隔NAND元件而連接於移位暫存器S/R所對應之段。NAND元件係將從相鄰之段之移位暫存器S/R所供給之S/R輸出進行NAND處理而生成輸入信號IN,且供給至輸出緩衝器4B側。此際NAND元件係依據從外部所供給之致能(enable)信號INENB而形成輸入信號IN。從NAND元件所輸出之輸入信號IN係分成2個路徑而供給至對應之輸出緩衝器4B。一方之路徑係將輸入信號IN直截傳達至輸出緩衝器4B,另一方面,另一方之路徑係介隔2個反相器而作為輸入信號AZX,且將此供給至輸出緩衝器4B。2個反相器之中第1個係連接於電源電位Vcc與接地電位Vss之間。第2個反相器係連接於從外部所供給之電源脈衝之線與接地電位Vss之間。
在此種構成中,移位暫存器S/R係介隔NAND元件及一對反相器在至少二階段使輸入信號AZX之位準變化。輸出緩衝器4B係依據輸入信號AZX之位準變化而將輸出信號OUT供給至掃描線WS。此輸出信號OUT係為施加於取樣電晶體Tr1之控制端(閘極)之控制信號WS,且規定取樣電晶體Tr1關斷之時序之下降波形係依據輸入信號AZX之位準變化而變化,藉以而得以依據影像信號Vsig之信號位準而使遷移率校正期間t為可變控制。
輸出緩衝器4B係由串聯連接於電源電位Vcc與接地電位Vss之間之P通道電晶體TrP與N通道電晶體TrN所組成之反相器所構成。移位暫存器S/R係介隔NAND元件而將輸入信號IN施加於構成輸出緩衝器4B之一方之P通道電晶體TrP之閘極,另一方面對於N通道電晶體TrN之閘極則施加經處理輸入信號IN之輸入信號AZX。本實施形態係藉由在至少二階段使施加於此N通道電晶體TrN之控制端(閘極)之輸入信號AZX之位準變化,而對於輸出信號OUT之下降波形加上所希望之變化。較佳為移位暫存器S/R係可調整輸入信號AZX之位準而將輸出信號OUT(亦即控制信號WS)之下降波形最佳化。
圖14係為供圖13所示之寫入掃描器之動作說明之時序圖。在寫入掃描器4中係從外部供給有時脈信號CK,且此成為動作基準。亦即寫入掃描器4係依據時脈信號CK而動作,且依1H將控制信號WS輸出至各掃描線WS。此時脈信號CK係為2H周期之脈衝信號。與此時脈信號CK同步將1H周期之致能信號INENB供給至NAND元件之輸入端子。再者從外部之脈衝電源將電源脈衝供給至介設於NAND元件與輸出緩衝器4B之間之第2個反相器之電源線。此電源脈衝係以1H周期使電位在Vcc與Vcc2之間切換。另外與圖11所示之先行開發之寫入掃描器4不同,此電源脈衝並非抽出而直接設為控制信號,而僅是以內部方式供給至反相器之電源線,不需要較大之驅動能力,電路之負載較少。
從移位暫存器S/R之各段(n-1段、n段、n+1段)可獲得位相依序位移僅1H之輸出。此等S/R輸出係藉由NAND元件來處理,而生成輸入信號IN。在圖14之時序圖中係表示第n段及第n+1段之輸入信號IN。再者此輸入信號IN係藉由串聯連接之2段反相器所處理,且作為輸入信號AZX而施加於輸出緩衝器4B之N通道電晶體TrN之閘極。從時序圖可明瞭,此輸入信號AZX係其位準在高電位Vcc、中間電位Vcc2、低電位Vss之間變化。
圖15係為供圖13所示之寫入掃描器之中尤其1段份之輸出緩衝器之動作說明之電路圖及時序圖。如電路圖所示,從移位暫存器所輸出之輸入信號IN係分為2個路徑而供給至最終段之輸出緩衝器。一方之路徑係輸入信號IN直接施加於輸出緩衝器之P通道電晶體TrP之閘極。另一方之路徑係由串聯連接成2段之反相器所組成,用以變換輸入信號IN而設為輸入信號AZX,且將此施加於輸出緩衝器之N通道電晶體TrN之控制端。連接成2段之反相器之中第2個係連接於電源脈衝線與接地線Vss之間。另外在本說明書中,此串聯連接成2段之反相器係構成移位暫存器之輸出部,在結構上係因應作為移位暫存器之一部分。因此移位暫存器之各段即成為生成輸入信號IN與另外之輸入信號AZX,且將此施加於輸出緩衝器。
時序圖係配合時脈信號CK及致能信號ENBIN,表示電源脈衝、輸入信號IN、輸入信號AZX及輸出信號OUT之波形。為了將輸入信號IN變換設為AZX而供給至反相器之電源脈衝,係在高電位Vcc與低電位Vcc2之間變化。Vcc2係設定為較輸出緩衝器之N通道電晶體TrN之截斷電壓更高。串聯連接之2段反相器之中之第2個反相器,係藉由抽出此電源脈衝脈衝,而生成具有Vcc、Vcc2、Vss之3值之輸入信號AZX。另外此電源脈衝並非直接作為控制信號輸出至掃描線WS,而僅是施加於構成輸出緩衝器之電晶體之閘極。因此供給此電源脈衝之模組不需要求較大之驅動能力,此外尺寸亦可較小。
茲將時序圖區隔為從期間A到期間D來詳細說明輸出緩衝器之動作。在期間A中,輸入信號IN係高位準,而另外之輸入信號AZX係處於Vcc或Vcc2之位準。因此輸出緩衝器之N通道電晶體TrN係成為導通,而P通道電晶體TrP係成為關斷。因此輸出信號OUT係處於Vss之位準。
接著在期間B中由於輸入信號IN及AZX係一同成為低位準之Vss,因此N通道電晶體TrN係關斷,另一方面P通道電晶體TrP係導通。藉此,輸出OUT係切換為Vcc。
接下來若進入期間C,則輸入信號IN及AZX係一同成為高位準之Vcc。藉此,N通道電晶體TrN係導通且P通道電晶體TrP係關斷。其結果輸出OUT係被Vss拉引而下降。假設AZX仍然繼續維持Vcc之位準,則緩衝器之輸出OUT將急遽下降。如此即無法將控制信號WS之下降配合影像信號之信號位準來設為適切之形狀。
因此在本實施形態中係在下一個期間D,將電源脈衝下降到Vcc2,且將輸入信號AZX設為Vcc2。藉此,施加於N通道電晶體TrN之閘極之閘極電壓即下降,且如前述之電晶體特性公式1所示,輸出電流量即降低。藉此,輸出OUT之下降波形即鈍化,可獲得最佳之下降波形。由於N通道電晶體TrN之輸出電流Ids係如前述之電晶體特性公式1所示決定,因此藉由將輸入信號AZX之位準在期間D設為小到Vcc2,輸出緩衝器之N通道電晶體TrN之Vgs即變窄,且流通之電流Ids即變小。其結果即可輸出緩衝器之輸出信號OUT之下降波形適切地鈍化。此時藉由將Vcc2之位準適切地設定,即可將輸出信號OUT之脈衝電晶體之值作最佳調整。再加上藉由調整期間C,即可適切地控制輸出信號OUT之下降處於急遽之狀態之期間。
綜上所述,本實施形態不僅可在組入於面板之寫入掃描器之最終段輸出緩衝器部將控制信號WS之波形進行整形,其形狀亦可自由設定,而可獲得依影像信號之每灰階最佳之遷移率校正時間,且可獲得較高之均一性之畫面。另外本實施形態雖需從外部供給電源脈衝至構成寫入掃描器之移位暫存器之輸出部,惟此係連接於布線之負載對於圖11所示之先行開發之電源脈衝線會大幅減少。因此用以供給電源脈衝之模組,亦可組入於面板內部,而可將面板外部之電源產生電路模組去除,而可實現低消耗電力化。
圖16係為表示組入於本發明之顯示裝置之寫入掃描器之第2實施形態之電路圖及時序圖。為了易於理解,對於與圖15所示之第1實施形態對應之部分係賦予對應之符號。不同之點,係藉由將電源脈衝之位準,在高電位Vcc、中電位Vcc2、低電位Vcc3之3位準切換,即可更精密地設定輸出信號OUT之下降形狀。在此實施形態中,亦藉由對於從移位暫存器所供給之輸入信號IN調整電源脈衝位相,即可自由控制輸出信號OUT之急遽之下降期間。藉由將電源脈衝在Vcc、Vcc2、Vcc3之3位準切換,而使輸入信號AZX階段性從Vcc通過Vcc2變化到Vcc3。與此配合,輸出緩衝器之N通道電晶體TrN係可將具有理想之下降波形之形狀之輸出信號OUT供給至掃描線WS。
圖17係為表示本發明之顯示裝置之第3實施形態之整體構成之區塊圖。如圖所示,本顯示裝置係由像素陣列部1與驅動此之驅動部所組成。像素陣列部1係具備列狀之掃描線WS、行狀之信號線(信號線)SL、配設在兩者交叉之部分之行列狀之像素2、及與各像素2之各列對應所配設之供電線(電源線)VL。另外,本例係將RGB三原色之任一者分配於各像素2,而可彩色顯示。惟不限定於此,亦包括單色顯示之器件。驅動部係具備:依序將控制信號供給至各掃描線WS而將像素2以列單位進行線依序掃描之寫入掃描器4、配合此線依序掃描而將在第1電位與第2電位切換之電源電壓供給至各供電線VL之電源掃描器6、及配合此線依序掃描而將成為影像信號之信號電位與基準電位供給至行狀之信號線SL之信號選擇器(水平選擇器)3。
圖18係為表示圖17所示之顯示裝置所包含之像素2之具體之構成及結線關係之電路圖。如圖所示,此像素2係包括:由有機EL器件等所代表之發光元件EL、取樣電晶體Tr1、驅動電晶體Trd、及保持電容Cs。取樣電晶體Tr1係其控制端(閘極)連接於對應之掃描線WS,一對電流端(源極及汲極)之一方連接於對應之信號線SL,而另一方則連接於驅動電晶體Trd之控制端(閘極G)。驅動電晶體Trd係一對電流端(源極S及汲極)之一方係連接於發光元件EL,另一方連接於對應之供電線VL。在本例中,驅動電晶體Trd係為N通道型,其汲極係連接於供電線VL,另一方面源極S係作為輸出節點(node)連接於發光元件EL之陽極。發光元件EL之陰極係連接於特定之陰極電位Vcath。保持電容Cs係連接於驅動電晶體Trd之源極S與閘極G之間。
在此種構成中,取樣電晶體Tr1係依據從掃描線WS所供給之控制信號而導通,且將從信號線SL所供給之信號電位進行取樣而保持於保持電容Cs。驅動電晶體Trd係從處於第1電位(高電位Vdd)之供電線VL接受電流之供給且依據保持於保持電容Cs之信號電位而使驅動電流流通於發光元件EL。寫入掃描器4係在信號線SL處於信號電位之時段使取樣電晶體Tr1為導通狀態,因此將特定之脈衝寬度之控制信號輸出至控制線WS,藉此保持信號電位於保持電容Cs,同時將對於驅動電晶體Trd之遷移率μ之校正施加於信號電位。其後驅動電晶體Trd係將與寫入於保持電容Cs之信號電位Vsig對應之驅動電流供給至發光元件EL,而進入發光動作。
本像素電路2係除上述之遷移率校正功能之外亦具備臨限電壓校正功能。亦即電源掃描器6係在取樣電晶體Tr1將信號電位Vsig進行取樣之前,在第1時序將供電線VL從第1電位(高電位Vdd)切換至第2電位(低電位Vss)。此外寫入掃描器4係相同於取樣電晶體Tr1將信號電位Vsig進行取樣之前,在第2時序使取樣電晶體Tr1導通而從信號線SL將基準電位Vref施加於驅動電晶體Trd之閘極G,並且將驅動電晶體Trd之源極S設定於第2電位(Vss)。電源掃描器6係在第2時序之後之第3時序將供電線VL從第2電位Vss切換至第1電位Vdd,並將相當於驅動電晶體Trd之臨限電壓Vth之電壓保持於保持電容CS。藉由此種臨限電壓校正功能,本顯示裝置即可將依每像素參差不齊之驅動電晶體Trd之臨限電壓Vth之影響消除。
本像素電路2進一步亦具備自舉(bootstrap)功能。亦即寫入掃描器4係在保持信號電位Vsig於保持電容Cs之階段解除對於掃描線WS施加控制信號,且使取樣電晶體Tr1為非導通狀態將驅動電晶體Trd之閘極G從信號線SL電性切離,藉以使閘極G之電位與驅動電晶體Trd之源極S之電位變動連動,而可將閘極G與源極S間之電壓Vgs維持於一定。
圖19係為供圖18所示之像素電路2之動作說明之時序圖。使時間軸為共通,表示掃描線WS之電位變化、供電線VL之電位變化及信號線SL之電位變化。此外與此等電位變化並列,亦表示驅動電晶體之閘極G及源極S之電位變化。
如前所述在掃描線WS中,係施加用以使取樣電晶體Tr1導通之控制信號脈衝。此控制信號脈衝係配合像素陣列部之線依序掃描而以1圖場(1f)周期施加於掃描線WS。供電線VL係相同方式以1圖場周期在高電位Vdd與低電位Vss之間切換。在信號線SL中係在1水平周期(1H)內供給切換信號電位Vsig與基準電位Vref之影像信號。
如圖19之時序圖所示,像素係從之前之圖場之發光期間進入該圖場之非發光期間,其後成為該圖場之發光期間。在此非發光期間進行準備動作、臨限電壓校正動作、信號寫入動作、遷移率校正動作等。
在前圖場之發光期間中,供電線VL係處於高電位Vdd,驅動電晶體Trd係將驅動電流Ids供給至發光元件EL。驅動電流Ids係從處於高電位Vdd之供電線VL介隔驅動電晶體Trd通過發光元件EL,而流入於陰極線。
接下來若進入該圖場之非發光期間,則首先在時序T1將供電線VL從高電位Vdd切換為低電位Vss。藉此供電線VL即放電到Vss,再者驅動電晶體Trd之源極S之電位即下降到Vss。藉此發光元件EL之陽極電位(亦即驅動電晶體Trd之源極電位)即成為逆偏壓狀態,因此驅動電流不再流通而滅燈。此外與驅動電晶體之源極S之電位下降連動而使閘極G之電位亦下降。
接下來若成為時序T2,則藉由將掃描線WS從低位準切換為高位準,取樣電晶體Tr1成為導通狀態。此時信號線SL係處於基準電位Vref。因此驅動電晶體Trd之閘極G之電位係通過導通之取樣電晶體Tr1而成為信號線SL之基準電位Vref。此時驅動電晶體Trd之源極S之電位係處於較Vref相當低之電位Vss。如此一來以驅動電晶體Trd之閘極G與源極S之間之電壓Vgs較驅動電晶體Trd之臨限電壓Vth大之方式初期化。從時序T1到時序T3之期間T1-T3係為將驅動電晶體Trd之閘極G/源極S間電壓Vgs預先設定為Vth以上之準備期間。
其後若成為時序T3,則供電線VL從低電位Vss遷移至高電位Vdd,而驅動電晶體Trd之源極S之電位開始上升。不久後在驅動電晶體Trd之閘極G/源極S間電壓Vgs成為臨限電壓Vth時電流截斷。如此一來相當於驅動電晶體Trd之臨限電壓Vth之電壓即被寫入於保持電容Cs。此即為臨限電壓校正動作。此時電流完完全全流通於保持電容Cs側,為了使不流通於發光元件EL,係以發光元件EL成為截斷之方式先設定陰極電位Vcath。此臨限電壓校正動作係在時序T4於信號線SL之電位從Vref切換為Vsig之間完了。從時序T3到時序T4之期間T3-T4係成為臨限電壓校正期間。
在時序T4中係信號線SL從基準電位Vref切換為信號電位Vsig。此時取樣電晶體Tr1係持續處於導通狀態。因此驅動電晶體Trd之閘極G之電位成為信號電位Vsig。在此發光元件EL係最初處於截斷狀態(高阻抗(impedance)狀態),因此流通於驅動電晶體Trd之汲極與源極之間之電流完完全全流入於保持電容Cs與發光元件EL之等效電容,而開始充電。其後到取樣電晶體Tr1關斷之時序T5為止,驅動電晶體Trd之源極S之電位係上升相當於ΔV。如此一來以影像信號之信號電位VSig加進Vth之形式寫入於保持電容Cs,並且遷移率校正用之電壓ΔV從保持於保持電容Cs之電壓扣除。因此從時序T4到時序T5之期間T4-T5成為信號寫入期間/遷移率校正期間。如此,在信號寫入期間T4-T5中,係同時進行信號電位Vsig之寫入與校正量ΔV之調整。Vsig愈高則驅動電晶體Trd所供給之電流Ids愈大,ΔV之絕對值亦變愈大。因此進行與發光亮度位準對應之遷移率校正。將Vsig設為一定之情形下,驅動電晶體Trd之遷移率μ愈大則ΔV之絕對值變愈大。換言之遷移率μ愈大則相對於保持電容Cs之負反饋量ΔV變愈大,因此可去除每像素之遷移率μ之參差不齊。
最後若成為時序T5,如前所述掃描線WS即遷移至低位準側,而取樣電晶體Tr1成為關斷狀態。藉此,驅動電晶體Trd之閘極G即從信號線SL切離。同時汲極電流Ids開始流通發光元件EL。藉此,發光元件EL之陽極電位即依據驅動電流Ids上升。發光元件EL之陽極電位之上升,亦即就是驅動電晶體Trd之源極S之電位上升。若驅動電晶體Trd之源極S之電位上升,則藉由保持電容Cs之自舉動作,驅動電晶體Trd之閘極G之電位亦連動而上升。閘極電位之上升量係相等於源極電位之上升量。因此發光期間中驅動電晶體Trd之閘極G/源極S間電壓Vgs係保持於一定。此Vgs之值係成為將臨限電壓Vth及移動量μ之校正加在信號電位Vsig。
在本實施形態中,遷移率校正期間亦從信號線SL之電位由Vref切換為Vsig之時序T4,藉由控制信號Ws下降而取樣電晶體Tr1關斷之時序T5所規定。在此為了依據供給至信號線SL之信號電壓Vsig而控制取樣電晶體Tr1之時序T5,係需將控制信號WS之下降波形加上傾斜。因此,在本實施形態中亦可採用圖13所示之構成在圖17所示之寫入掃描器4。如前所述,圖13所示之寫入掃描器4係在至少二階段使移位暫存器相對於輸出緩衝器之輸入信號之位準變化,且輸出緩衝器係依據輸入信號之位準變化而使規定取樣電晶體Tr1關斷之時序之控制信號WS之下降波形變化,藉此依據影像信號之信號位準Vsig而使遷移率校正期間t為可變控制。
本發明之顯示裝置係具有圖20所示之薄膜器件構成。本圖係表示形成於絕緣性之基板之像素之模式性剖面結構。如圖所示,像素係包括:包括複數個薄膜電晶體之電晶體一部分(在圖中係例示1個TFT)、及保持電容等之電容部及有機EL元件等之發光部。在基板之上以TFT製程形成有電晶體一部分或電容部,且於其上疊層有有機EL元件等之發光部。在其上介隔黏著劑貼附透明之對向基板而作為平面面板。
本發明之顯示裝置係如圖21所示包括平面型之模組形狀者。例如在絕緣性之基板上設置將由有機EL元件、薄膜電晶體、薄膜電容等所組成之像素集積形成為矩陣狀之像素陣列部,且以包圍此像素陣列部(像素矩陣部)之方式配設黏著劑,且貼附玻璃等之對向基板而設為顯示模組。在此透明之對向基板中係可視需要設置彩色濾光片(colorfilter)、保護膜、遮光膜等。在顯示模組中,亦可設置例如FPC(flexible print circuit,軟性印刷電路)作為用以輸出入從外部到像素陣列部之信號等之連接器(connector)。
以上所說明之本發明之顯示裝置,係具有平面面板形狀,且可適用於各種電子機器,例如數位相機、筆記型個人電腦、行動電話、視訊攝影機(video camera)等、輸入於電子機器、或顯示在電子機器內所生成之驅動信號作為圖像或影像之所有領域之電子機器之顯示器。以下表示適用此種顯示裝置之電子機器。
圖22係為適用本發明之電視,包括 前面板(front panel)12、濾光片玻璃13等所構成之影像顯示畫面11。且藉由將本發明之顯示裝置使用於該影像顯示畫面11而製作。
圖23係為適用本發明之數位相機,上為正面圖,下為背面圖。
此數位相機係包括攝像透鏡、閃光用之發光部15、顯示部16﹑控制開關、選單開關、快門19等,且藉由將本發明之顯示裝置使用於該顯示部16而製作。
圖24係為適用本發明之筆記型個人電腦,在本體20係包括輸入文字等時所操作之鍵盤21,且在本體罩蓋(cover)係包括顯示圖像之顯示部22,且藉由將本發明之顯示裝置使用於該顯示部22而製作。
圖25係為適用本發明之行動終端裝置,左為表示打開之狀態,右為表示關閉之狀態。此行動終端裝置係包括上側框體23、下側框體24、連結部(在此係為鉸鏈(hinge)部)25、顯示器26、副顯示器27、圖像燈(picture light)28、相機(camera)29等,且藉由將本發明之顯示裝置使用於該顯示器26或副顯示器27而製作。
圖26係為適用本發明之視訊攝影機,包括本體部30、朝向前方之側面被攝體攝影用之透鏡34、攝影時之啟動/止動(stop)開關35、監視器36等,且藉由將本發明之顯示裝置使用於該監視器36而製作。
0...面板
1...像素陣列部
2...像素電路
3...水平選擇器
4...寫入掃描器
4B...輸出緩衝器
5...驅動掃描器
71...第1校正用掃描器
72...第2校正用掃描器
Tr1...取樣電晶體
Tr2...第1開關電晶體
Tr3...第2開關電晶體
Tr4...第3開關電晶體
Trd...驅動電晶體
Cs...保持電容
EL...發光元件
Vss1...第1電源電位
Vss2...第2電源電位
VDD...第3電源電位
WS...第1掃描線
DS...第2掃描線
AZ1...第3掃描線
AZ2...第4掃描線
圖1係為表示本發明之顯示裝置之整體構成之區塊圖。
圖2係為表示圖1所示之顯示裝置所包含之像素之構成之電路圖。
圖3係相同為表示像素之構成之電路圖。
圖4係為供圖1及圖2所示之顯示裝置之動作說明之時序圖。
圖5係相同為供動作說明之電路圖。
圖6係相同為供動作說明之曲線圖。
圖7係為表示寫入掃描器之參考例之電路圖。
圖8係為供圖7所示之寫入掃描器之動作說明之波形圖。
圖9係為供先行開發之顯示裝置之動作說明之曲線圖。
圖10係相同為供動作說明之波形圖。
圖11係相同為表示組入於先行開發之顯示裝置之寫入掃描器之構成之電路圖。
圖12係供圖11所示之寫入掃描器之動作說明之波形圖。
圖13係為表示組入於本發明之顯示裝置之寫入掃描器之第1實施形態之電路圖。
圖14係為供第1實施形態之動作說明之時序圖。
圖15係相同為供第1實施形態之動作說明之電路圖及時序圖。
圖16係為表示組入於本發明之顯示裝置之寫入掃描器之第2實施形態之電路圖及波形圖。
圖17係為表示本發明之顯示裝置之第3實施形態之整體構成之區塊圖。
圖18係為表示組入於圖17之像素之構成之電路圖。
圖19係為供本發明之顯示裝置之第3實施形態之動作說明之時序圖。
圖20係為表示本發明之顯示裝置之器件構成之剖面圖。
圖21係為表示本發明之顯示裝置之模組構成之俯視圖。
圖22係為表示具備本發明之顯示裝置之電視機之立體圖。
圖23係為表示具備本發明之顯示裝置之數位靜態相機之立體圖。
圖24係為表示具備本發明之顯示裝置之筆記型個人電腦之立體圖。
圖25係為表示具備本發明之顯示裝置之行動終端裝置之模式圖。
圖26係為表示具備本發明之顯示裝置之視訊攝影機之立體圖。
4...寫入掃描器
4B...輸出緩衝器
AZX...輸入信號
C...電容
IN...輸入信號
INENB...致能信號
OUT...輸出信號
R...電阻
S/R...移位暫存器
TrP...P通道電晶體
TrN...N通道電晶體
Vcc...電源電位
Vss...接地電位
WS...控制信號

Claims (5)

  1. 一種顯示裝置,其特徵為:包含像素陣列部與驅動部;前述像素陣列部具備:列狀掃描線、行狀信號線、及配設在各掃描線與各信號線交叉之部分之行列狀像素;各像素至少具備取樣電晶體、驅動電晶體、保持電容、及發光元件;前述取樣電晶體係其控制端連接於該掃描線,而其一對電流端則連接於該信號線與該驅動電晶體之控制端之間;前述驅動電晶體係一對電流端之一方連接於該發光元件,而另一方則連接於電源;前述保持電容係連接於該驅動電晶體之控制端與電流端之間;前述驅動部至少具有依序供給控制信號至各掃描線而進行線依序掃描之寫入掃描器、及供給影像信號至各信號線之信號選擇器;前述寫入掃描器具有移位暫存器、及輸出緩衝器;前述移位暫存器係與線依序掃描同步而於移位暫存器之各段依序生成輸入信號;前述輸出緩衝器係連接於該移位暫存器之各段與各掃描線之間,且依據該輸入信號而將控制信號輸出至該掃描線;前述取樣電晶體係依據供給至該掃描線之控制信號而導通,從該信號線將影像信號進行取樣而寫入於該保持電容,並且在到依據控制信號而關斷為止之特定校正期間,將從該驅動電晶體流動之電流負反饋至該保持電容,而將對於該驅動電晶體遷移率之校正施加在寫入於該保持電容之影像信號;前述驅動電晶體係將與寫入於該保持電容之影像信號對應之電流供給至該發光元件而使之發光;且前述移位暫存器係以至少二階段使該輸入信號之位準變化;前述輸出緩衝器係依據該輸入信號之位準變化而使規定該取樣電晶體關斷之時序之控制信號之下降波形變化,藉以依據影像信號之信號位準而可變控制該校正期間。
  2. 如請求項1之顯示裝置,其中前述輸出緩衝器係由反相器所構成,該反相器係包含串聯連接於電源線與接地線之間之P通道電晶體與N通道電晶體;前述移位暫存器係以至少二階段使施加於該N通道電晶體控制端之輸入信號之位準變化。
  3. 如請求項1之顯示裝置,其中前述移位暫存器係調整輸入信號之位準而將控制信號之下降波形最佳化。
  4. 一種顯示裝置之驅動方法,其特徵為:該顯示裝置係包含像素陣列部與驅動部;前述像素陣列部具備:列狀掃描線、行狀信號線、及配設在各掃描線與各信號線交叉之部分之行列狀像素;各像素至少具備取樣電晶體、驅動電晶體、保持電容、及發光元件;前述取樣電晶體係其控制端連接於該掃描線,而其一對電流端則連接於該信號線與該驅動電晶體之控制端之間;前述驅動電晶體係一對電流端之一方連接於該發光元件,而另一方則連接於電源;前述保持電容係連接於該驅動電晶體之控制端與電流端之間;前述驅動部至少具有依序供給控制信號至各掃描線而進行線依序掃描之寫入掃描器、及供給影像信號至各信號線之信號選擇器;前述寫入掃描器具有移位暫存器、及輸出緩衝器;前述移位暫存器與線依序掃描同步而於移位暫存器之各段依序生成輸入信號;前述輸出緩衝器係連接於該移位暫存器之各段與各掃描線之間,且依據該輸入信號而將控制信號輸出至該掃描線;前述取樣電晶體係依據供給至該掃描線之控制信號而導通,從該信號線將影像信號進行取樣而寫入於該保持電容,並且在到依據控制信號而關斷為止之特定校正期間,將從該驅動電晶體流動之電流負反饋至該保持電容,而將對於該驅動電晶體遷移率之校正施加在寫入於該保持電容之影像信號;前述驅動電晶體係將與寫入於該保持電容之影像信號對應之電流供給至該發光元件而使之發光;其驅動方法係:使從前述移位暫存器所供給之該輸入信號之位準變化;前述輸出緩衝器係依據該輸入信號之位準變化而以至少二階段使規定該取樣電晶體關斷之時序之控制信號之下降波形變化,藉以依據影像信號之信號位準而可變控制該校正期間。
  5. 一種電子機器,其包含如請求項1之顯示裝置。
TW097133972A 2007-09-27 2008-09-04 A display device, a driving method thereof, and an electronic device TWI394123B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007250573A JP4534170B2 (ja) 2007-09-27 2007-09-27 表示装置及びその駆動方法と電子機器

Publications (2)

Publication Number Publication Date
TW200929136A TW200929136A (en) 2009-07-01
TWI394123B true TWI394123B (zh) 2013-04-21

Family

ID=40507643

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097133972A TWI394123B (zh) 2007-09-27 2008-09-04 A display device, a driving method thereof, and an electronic device

Country Status (5)

Country Link
US (1) US8022904B2 (zh)
JP (1) JP4534170B2 (zh)
KR (1) KR20090033017A (zh)
CN (1) CN101399003B (zh)
TW (1) TWI394123B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4967512B2 (ja) * 2006-08-03 2012-07-04 ソニー株式会社 表示装置
JP4605261B2 (ja) * 2008-06-23 2011-01-05 ソニー株式会社 表示装置、表示装置の駆動方法および電子機器
KR101871188B1 (ko) * 2011-02-17 2018-06-28 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
TWI462475B (zh) * 2011-12-29 2014-11-21 Au Optronics Corp 雙向移位暫存器及其驅動方法
CN102867477B (zh) * 2012-09-27 2015-11-11 昆山工研院新型平板显示技术中心有限公司 可实现双向驱动的栅极扫描移位寄存器
WO2015118598A1 (ja) * 2014-02-06 2015-08-13 株式会社Joled 表示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW480717B (en) * 1999-12-21 2002-03-21 Conexant Systems Inc Method and apparatus for achieving uniform low dark current with CMOS photodiodes
TW200703209A (en) * 2005-02-02 2007-01-16 Sony Corp Pixel circuit, display and driving method thereof
US20070024561A1 (en) * 2005-01-31 2007-02-01 Sharp Kabushiki Kaisha Liquid crystal display device and method of manufacturing the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3956347B2 (ja) 2002-02-26 2007-08-08 インターナショナル・ビジネス・マシーンズ・コーポレーション ディスプレイ装置
JP3613253B2 (ja) 2002-03-14 2005-01-26 日本電気株式会社 電流制御素子の駆動回路及び画像表示装置
US7876294B2 (en) * 2002-03-05 2011-01-25 Nec Corporation Image display and its control method
US7109952B2 (en) * 2002-06-11 2006-09-19 Samsung Sdi Co., Ltd. Light emitting display, light emitting display panel, and driving method thereof
JP2004093682A (ja) 2002-08-29 2004-03-25 Toshiba Matsushita Display Technology Co Ltd El表示パネル、el表示パネルの駆動方法、el表示装置の駆動回路およびel表示装置
JP3832415B2 (ja) * 2002-10-11 2006-10-11 ソニー株式会社 アクティブマトリクス型表示装置
JP4240068B2 (ja) * 2006-06-30 2009-03-18 ソニー株式会社 表示装置及びその駆動方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW480717B (en) * 1999-12-21 2002-03-21 Conexant Systems Inc Method and apparatus for achieving uniform low dark current with CMOS photodiodes
US20070024561A1 (en) * 2005-01-31 2007-02-01 Sharp Kabushiki Kaisha Liquid crystal display device and method of manufacturing the same
TW200703209A (en) * 2005-02-02 2007-01-16 Sony Corp Pixel circuit, display and driving method thereof

Also Published As

Publication number Publication date
JP4534170B2 (ja) 2010-09-01
CN101399003A (zh) 2009-04-01
KR20090033017A (ko) 2009-04-01
TW200929136A (en) 2009-07-01
US8022904B2 (en) 2011-09-20
CN101399003B (zh) 2010-12-15
JP2009080366A (ja) 2009-04-16
US20090085844A1 (en) 2009-04-02

Similar Documents

Publication Publication Date Title
JP4715850B2 (ja) 表示装置及びその駆動方法と電子機器
JP5217500B2 (ja) El表示パネルモジュール、el表示パネル、集積回路装置、電子機器及び駆動制御方法
JP4923527B2 (ja) 表示装置及びその駆動方法
US7898509B2 (en) Pixel circuit, display, and method for driving pixel circuit
TWI397039B (zh) Display device and its driving method and electronic machine
JP4433039B2 (ja) 表示装置及びその駆動方法と電子機器
TWI394124B (zh) A display device, a driving method thereof, and an electronic device
JP2008287141A (ja) 表示装置及びその駆動方法と電子機器
JP2008203478A (ja) 表示装置とその駆動方法
JP2008233651A (ja) 表示装置及びその駆動方法と電子機器
JP2008287139A (ja) 表示装置及びその駆動方法と電子機器
JP2010266492A (ja) 画素回路、表示装置、画素回路の駆動方法
JP4591511B2 (ja) 表示装置及び電子機器
JP2007156460A (ja) 表示装置及びその駆動方法
CN100594535C (zh) 显示设备、其驱动方法以及电子设备
TWI394123B (zh) A display device, a driving method thereof, and an electronic device
JP2021067901A (ja) 画素回路、及び、表示装置
JP2009080367A (ja) 表示装置及びその駆動方法と電子機器
JP2008203661A (ja) 表示装置及びその駆動方法
JP5365734B2 (ja) 表示装置
JP2013047830A (ja) 表示装置および電子機器
JP2009098430A (ja) 表示装置と電子機器
JP2009098429A (ja) 表示装置と電子機器
JP2008287140A (ja) 表示装置及び電子機器
JP2010122604A (ja) 表示装置及び電子機器

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees