JP4967512B2 - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP4967512B2 JP4967512B2 JP2006212578A JP2006212578A JP4967512B2 JP 4967512 B2 JP4967512 B2 JP 4967512B2 JP 2006212578 A JP2006212578 A JP 2006212578A JP 2006212578 A JP2006212578 A JP 2006212578A JP 4967512 B2 JP4967512 B2 JP 4967512B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- pixel
- control signal
- signal
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of El Displays (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
Ids=(1/2)μ(W/L)Cox(Vgs−Vth)2・・・式1
このトランジスタ特性式1において、Idsはソース/ドレイン間に流れるドレイン電流を表わしており、画素回路では発光素子に供給される出力電流である。Vgsはソースを基準としてゲートに印加されるゲート電圧を表わしており、画素回路では上述した入力電圧である。Vthはトランジスタの閾電圧である。又μはトランジスタのチャネルを構成する半導体薄膜の移動度を表わしている。その他Wはチャネル幅を表わし、Lはチャネル長を表わし、Coxはゲート容量を表わしている。このトランジスタ特性式1から明らかな様に、薄膜トランジスタは飽和領域で動作する時、ゲート電圧Vgsが閾電圧Vthを超えて大きくなると、オン状態となってドレイン電流Idsが流れる。原理的に見ると上記のトランジスタ特性式1が示す様に、ゲート電圧Vgsが一定であれば常に同じ量のドレイン電流Idsが発光素子に供給される。従って、画面を構成する各画素に全て同一のレベルの映像信号を供給すれば、全画素が同一輝度で発光し、画面の一様性(ユニフォーミティ)が得られるはずである。
Ids=kμ(Vgs−Vth)2=kμ(Vsig−ΔV)2・・・式2
上記式2において、k=(1/2)(W/L)Coxである。この特性式2からVthの項がキャンセルされており、発光素子ELに供給される出力電流IdsはドライブトランジスタTrdの閾電圧Vthに依存しない事が分かる。基本的にドレイン電流Idsは映像信号の信号電圧Vsigによって決まる。換言すると、発光素子ELは映像信号Vsigに応じた輝度で発光する事になる。その際Vsigは負帰還量ΔVで補正されている。この補正量ΔVは丁度特性式2の係数部に位置する移動度μの効果を打ち消すように働く。したがって、ドレイン電流Idsは実質的に映像信号Vsigのみに依存する事になる。
Claims (1)
- 画素アレイ部とこれを駆動する駆動部とからなり、
前記画素アレイ部は、行状の第1走査線及び第2走査線と、列状の信号線と、これらが交差する部分に配された行列状の画素と、各画素に給電する電源ライン及び接地ラインとを備え、
前記駆動部は、各第1走査線に順次第1制御信号を供給して画素を行単位で線順次走査する第1スキャナと、該線順次走査に合わせて各第2走査線に順次第2制御信号を供給する第2スキャナと、該線順次走査に合わせて列状の信号線に映像信号を供給する信号セレクタとを備え、
前記画素は、発光素子と、サンプリングトランジスタと、ドライブトランジスタと、スイッチングトランジスタと、画素容量とを含み、
前記サンプリングトランジスタは、そのゲートが該第1走査線に接続し、そのソースが該信号線に接続し、そのドレインが該ドライブトランジスタのゲートに接続し、
前記ドライブトランジスタ及び前記発光素子は該電源ラインと接地ラインとの間で直列に接続して電流路を形成し、
前記スイッチングトランジスタは該電流路に挿入されるとともに、そのゲートが該第2走査線に接続し、
前記画素容量は、該ドライブトランジスタのソースとゲートの間に接続している表示装置であって、
前記サンプリングトランジスタは、該第1走査線から供給された第1制御信号に応じてオンし、該信号線から供給された映像信号の信号電位をサンプリングして該画素容量に保持し、
前記スイッチングトランジスタは、該第2走査線から供給された第2制御信号に応じオンして該電流路を導通状態にし、
前記ドライブトランジスタは、該画素容量に保持された信号電位に応じて駆動電流を該導通状態に置かれた電流路を通って該発光素子に流し、
前記駆動部は、該第1走査線に該第1制御信号を印加して該サンプリングトランジスタをオンし信号電位のサンプリングを開始した後、該第2制御信号が該第2走査線に印加されて該スイッチングトランジスタがオンする第1タイミングから、該第1走査線に印加された該第1制御信号が解除されて該サンプリングトランジスタがオフする第2タイミングまでの補正期間に、該ドライブトランジスタの移動度に対する補正を該画素容量に保持された該信号電位に加え、
前記第2スキャナは、該第1タイミングを律する波形を有する該第2制御信号を出力するための出力バッファを有し、
前記出力バッファは飽和領域及び線形領域で動作するトランジスタを含み、
前記トランジスタは、はじめ飽和領域で動作して該第2制御信号の波形の急峻な部分を形成し、続いて線形領域で動作して該波形のなだらかな部分を形成し、
前記スイッチングトランジスタは、該トランジスタが飽和領域で動作している間に出力される該第2制御信号の波形の急峻な部分に応答してオンするように設定されており、
前記出力バッファの該トランジスタは、第2制御信号の波形が出力バッファの電源電位Vccから該トランジスタの閾電圧Vthまで急峻に下がる間飽和領域で動作し、
前記スイッチングトランジスタは閾電圧がVtpのPチャネルトランジスタからなり、そのソースが画素の電源電位VDDに接続し、そのドレインが該ドライブトランジスタに接続し、
VDD−|Vtp|>Vcc−Vthを満たすようにVDD及びVccを設定する表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006212578A JP4967512B2 (ja) | 2006-08-03 | 2006-08-03 | 表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006212578A JP4967512B2 (ja) | 2006-08-03 | 2006-08-03 | 表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008040023A JP2008040023A (ja) | 2008-02-21 |
JP4967512B2 true JP4967512B2 (ja) | 2012-07-04 |
Family
ID=39175122
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006212578A Expired - Fee Related JP4967512B2 (ja) | 2006-08-03 | 2006-08-03 | 表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4967512B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9984617B2 (en) * | 2010-01-20 | 2018-05-29 | Semiconductor Energy Laboratory Co., Ltd. | Display device including light emitting element |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5017773B2 (ja) * | 2004-09-17 | 2012-09-05 | ソニー株式会社 | 画素回路及び表示装置とこれらの駆動方法 |
JP2006133542A (ja) * | 2004-11-08 | 2006-05-25 | Sony Corp | 画素回路及び表示装置 |
JP4534170B2 (ja) * | 2007-09-27 | 2010-09-01 | ソニー株式会社 | 表示装置及びその駆動方法と電子機器 |
-
2006
- 2006-08-03 JP JP2006212578A patent/JP4967512B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008040023A (ja) | 2008-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4168290B2 (ja) | 表示装置 | |
JP4151714B2 (ja) | 表示装置及びその駆動方法 | |
JP2008046377A (ja) | 表示装置 | |
JP4923527B2 (ja) | 表示装置及びその駆動方法 | |
JP5130667B2 (ja) | 表示装置 | |
JP4240068B2 (ja) | 表示装置及びその駆動方法 | |
JP4923410B2 (ja) | 画素回路及び表示装置 | |
US10410585B2 (en) | Pixel circuit and display apparatus | |
JP4211820B2 (ja) | 画素回路と画像表示装置及びその駆動方法 | |
JP4983018B2 (ja) | 表示装置及びその駆動方法 | |
JP4929891B2 (ja) | 表示装置 | |
JP2008046427A (ja) | 画像表示装置 | |
JP4433039B2 (ja) | 表示装置及びその駆動方法と電子機器 | |
JP2007148128A (ja) | 画素回路 | |
JP5082532B2 (ja) | 表示装置及びその駆動方法と電子機器 | |
JP2008241782A (ja) | 表示装置及びその駆動方法と電子機器 | |
JP2007316453A (ja) | 画像表示装置 | |
JP2008026468A (ja) | 画像表示装置 | |
JP2009163275A (ja) | 画素回路及び画素回路の駆動方法、並びに、表示装置及び表示装置の駆動方法 | |
JP2007133283A (ja) | 画素回路及び表示装置 | |
JP4967336B2 (ja) | 画素回路及び表示装置 | |
JP4747528B2 (ja) | 画素回路及び表示装置 | |
JP4687026B2 (ja) | 表示装置および表示装置の駆動方法 | |
JP4967512B2 (ja) | 表示装置 | |
JP5061530B2 (ja) | 表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090223 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090223 |
|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20090226 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090710 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111227 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120201 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120306 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120319 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150413 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150413 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |