TWI393495B - 訊號傳輸電路板之特性阻抗精度控制結構 - Google Patents
訊號傳輸電路板之特性阻抗精度控制結構 Download PDFInfo
- Publication number
- TWI393495B TWI393495B TW099142166A TW99142166A TWI393495B TW I393495 B TWI393495 B TW I393495B TW 099142166 A TW099142166 A TW 099142166A TW 99142166 A TW99142166 A TW 99142166A TW I393495 B TWI393495 B TW I393495B
- Authority
- TW
- Taiwan
- Prior art keywords
- signal transmission
- insulating layer
- circuit board
- transmission circuit
- substrate
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0224—Patterned shielding planes, ground planes or power planes
- H05K1/0225—Single or multiple openings in a shielding, ground or power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
- H05K1/0253—Impedance adaptations of transmission lines by special lay-out of power planes, e.g. providing openings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/07—Electric details
- H05K2201/0707—Shielding
- H05K2201/0715—Shielding provided by an outer layer of PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Structure Of Printed Boards (AREA)
Description
本發明係關於一種軟性電路板之特性阻抗結構設計,特別是一種可控制電路板或軟性排線之特性阻抗精度的軟性電路板結構設計。
在各項電子設備中大部分都具備電路板或軟性排線,以將各種所需的電路元件、插接器構件等配置定位。並傳輸訊號至需要之功能元件上。在電路板的製作技術中,一般是以一基板表面藉由佈線技術形成延伸的訊號傳輸路徑。常用的電路板型態概分為硬質電路板及軟性電路板或排線。
例如以目前廣泛運用於筆記型電腦、個人數位助理、行動電話等各種電子產品中的軟性排線,其結構一般是將數條外覆有絕緣層之導線並列形成一排線之結構,並配合連接器或電路焊接的方式作為電子訊號之傳送之用。
同時參閱第1圖及第2圖,其分別顯示習知電路板的平面示意圖及剖視圖。圖中顯示,一基板1具有第一表面11及一第二表面12。基板1以一延伸方向延伸而在基板1的自由端形成複數個導電接觸端13。基板1可以其自由端插接至一配置在電路基板14的插槽15中,使基板1的各個導電接觸端13接觸於插槽15中的對應導電接觸端。
在基板1的第一表面11上,佈設有複數條可能相互平行延伸一段長度且彼此間隔的訊號傳輸路徑2。佈設在基板1的第一表面11上的各個訊號傳輸路徑2彼此間隔一預定間距d,而在該基板1的第一表面11上定義出數個被訊號傳輸路徑2遮蓋的佈線區A1及數個未被訊號傳輸路徑2遮蓋的間隔區A2。一覆蓋絶緣層3形成在該基板1之第一表面11,並覆蓋該各個訊號傳輸路徑2的表面以及該各個間隔區A2。最後再於覆蓋絶緣層3的表面形成一導電屏蔽層4。該屏蔽導電層一般會與系統主要接地路徑接地,以增加其屏蔽效果,並形成特性阻抗之接地面。
不論是硬質電路板或是軟性電路板,由於是在基板1表面佈線形成多數條訊號傳輸路徑2,且各條訊號傳輸路徑2的厚度即使很薄,但在基板1之第一表面11形成覆蓋絶緣層3時,覆蓋絶緣層3的表面絶不會得到一平整的表面,而會有如波浪狀的凹凸表面結構。因此,在覆蓋絶緣層3的表面上再形成導電屏蔽層4時,在導電屏蔽層4的表面也絶不會得到一平整的表面,同樣會有如第2圖所示波浪狀的凹凸表面結構。
由於上述的結構特性,會使得電路板上各個訊號傳輸路徑的特性阻抗(Electrical Impedance)不一致,且難以控制其特性阻抗的精度。
此電路板在實際應用時,會造成阻抗匹配不良、訊號反射、電磁波發散、訊號傳送接收時漏失、訊號波形變形等問題。這些存在的問題,對於目前普遍使用在高精密電子設備的電路板會造成很大的問題。
尤其對於工作頻率較高的電子裝置(例如筆記型電腦),由於工作頻率越高,對阻抗精度的要求越高。在採用傳統技術所製成的電路板結構,便無法符合產業的需求。特別對於軟性電路板或軟性排線,因材料要求輕薄又需良好的可撓性,絕緣層通常由薄型覆膜(Coverlay)壓合而成,此時,凹凸表面結構更為明顯,阻抗精度更難達成。
緣此,本發明之一目的即是提供一種可控制軟性電路板之特性阻抗精度的軟性電路板結構,特別是要求輕薄又具可撓性的軟性電路板或排線。
本發明之另一目的是提供一種具有平坦化絕緣結構的電路板,藉以固定傳輸訊號路徑與導電屏蔽層之距離,並改善電路板之特性阻抗精度。
本發明為達成上述目的,係在電路基板結構中,位在第一覆蓋絶緣層的表面與第一導電屏蔽層之間形成有至少一第一平坦化絶緣層,該第一平坦化絶緣層填補各個第一訊號傳輸路徑的表面與各個第一訊號傳輸路徑間的間隔區間的高度差,如此以達到軟性電路板之特性阻抗精度控制的目的。
在效果方面,本發明提供了一種訊號傳輸電路板之特性阻抗精度控制結構,在基板表面佈線形成的各條第一訊號傳輸路徑及第一覆蓋絶緣層後,以平坦化技術及結構得到一平整的表面,而不會有波浪狀的凹凸表面結構。因此,在第一覆蓋絶緣層的表面上再形成第一導電屏蔽層時,即可得到一平整的第一導電屏蔽層表面。如此使得電路板各個第一訊號傳輸路徑的特性阻抗得到一良好的特性阻抗精度控制,而不會有習知技術中阻抗匹配不良、訊號反射、電磁波發散、訊號傳送接收時漏失、訊號波形變形等問題。
特別是軟性電路板之應用上,若選用的平坦化材質與厚度控制得宜並配合適合的輕薄基材選用下,除可增加軟性電路板之可撓性,同時亦可大幅改善阻抗精度之控制(例如可由未改善前的100Ω±15Ω提昇至100Ω±5Ω),更具實用價值。
另外,在結構特性方面,由於電路板的各層結構具有一致平坦化結構,故當材料更薄,致導電屏蔽層需開孔洞以提高特性阻抗值,特別是銀漿塗佈開孔時,孔洞邊緣較不會有渲染(鋸齒狀結構)的問題,可因此而降低開孔時邊緣渲染對阻抗控制值之影響,進而達到阻抗精度控制的目的。
本發明所採用的具體實施例,將藉由以下之實施例及附呈圖式作進一步之說明。
參閱第3圖,其顯示本發明第一實施例的剖視圖。圖中顯示,一基板1具有第一表面11及一第二表面12。在基板1的第一表面11上,佈設有複數條相互平行延伸且彼此間隔的第一訊號傳輸路徑2。該基板1係為軟性基板,亦可為硬質基板或其它型態的基板(如軟硬結合板),且該基板1係可為單面、雙面或多層板之一。
這些第一訊號傳輸路徑2一般是由銅箔材料或複合材料所形成,其截面可為長方形、梯形、圓形、橢圓或其他形狀,但實用上若以電路板的蝕刻製程而言,是以長方形或梯形為主,若使用電子排線之類,就有可能是長方形或圓形。且這些第一訊號傳輸路徑2中,視不同的需求,第一訊號傳輸路徑2所傳送的訊號係為差模訊號(Differential Mode Signal)或共模訊號(Common Mode Signal)之一,且這些第一訊號傳輸路徑2之周邊可能有至少一接地導電路徑連接至接地電位G。
各個第一訊號傳輸路徑2彼此間隔一預定間距d,而在該基板1的第一表面11上定義出數個被第一訊號傳輸路徑2遮蓋的佈線區A1及數個未被第一訊號傳輸路徑2遮蓋的間隔區A2。
一第一覆蓋絶緣層3形成在該基板1之第一表面11,並覆蓋該各個第一訊號傳輸路徑2的表面以及該各個間隔區A2。第一覆蓋絶緣層3一般是使用絶緣材料所製成,亦可為純膠、覆膜(Coverlay)、油墨之一。
第一覆蓋絶緣層3的表面在對應至該佈線區A1處具有第一高度h1,而該第一覆蓋絶緣層3的表面在對應至該間隔區A2處具有第二高度h2,該第一高度h1與該第二高度h2之間存在一高度差h。
在本發明的結構中,第一覆蓋絶緣層3的表面更形成有一第一平坦化絶緣層5,然後在第一平坦化絶緣層5的表面形成一第一導電屏蔽層4。該第一平坦化絶緣層5填補該第一高度h1與該第二高度h2之間存在的高度差h,使該第一導電屏蔽層4的底面不論在對應至該佈線區A1或在對應至該間隔區A2,均具有實質相同的高度。亦即,在本發明的結構中,第一覆蓋絶緣層3的表面與第一導電屏蔽層4之間更形成有一第一平坦化絶緣層5。第一導電屏蔽層4所使用的材料係為銀質材料層,亦可為等效應的導電層,例如鋁質材料層、銅質材料層、導電碳漿、導電粒子膠層之一。
該基板1、該第一訊號傳輸路徑2、該第一覆蓋絶緣層3、該第一平坦化絶緣層5、該第一導電屏蔽層4構成一單面訊號傳輸電路板100。
第一平坦化絶緣層5的形成可採用目前習用技術之一,例如油墨印刷、塗佈、滾輪塗佈等方法。而該第一平坦化絶緣層5所使用的材料可選用絶緣材料、高分子材料等。第一平坦化絶緣層5所選用的較佳實施例材料,係為液態材料經油墨印刷、塗佈、滾輪塗佈固化等方法之一形成在第一覆蓋絶緣層3的表面後,再以熱固或紫外線照射的方式固化定形在第一覆蓋絶緣層3的表面。第一平坦化絶緣層5可形成在該第一覆蓋絶緣層3的整個表面,也可以選擇性地在特性阻抗要求精密的局部區域形成局部的第一平坦化絶緣層5。
藉由第一平坦化絶緣層5形成在第一覆蓋絶緣層3的表面與第一導電屏蔽層4之間,故使得第一導電屏蔽層4不論在頂面或底面皆形成為具有平坦表面的全平面結構。故第一導電屏蔽層4在相對於各條第一訊號傳輸路徑2在佈線區A1與各條第一訊號傳輸路徑2之間的間隔區A2形成了均一高度,其意謂各條第一訊號傳輸路徑2之間的特性阻抗不致因高低差而有差異,如此可達到訊號傳輸電路板,特別是軟性電路板或軟性排線之特性阻抗精度控制的目的。
在實際應用時,第一訊號傳輸路徑2所傳送的訊號不論是差模訊號或共模訊號,由於需具備均一特性阻抗精度,故在訊號傳輸的效能與可靠度方面皆具有良好的效果。
參閱第4圖,其顯示本發明第二實施例的剖視圖。此實施例的大致結構皆與第一實施例相同,故相同元件乃標示相同的元件編號,其差異在於第一導電屏蔽層4更可開設有不同圖型的開孔結構6(同時參閱第5圖所示的頂視圖),如此可進一步調節第一訊號傳輸路徑2的特性阻抗值。開孔結構6可為圓形開孔、方形開孔、菱形開孔或其它型態,這些開孔結構可依據欲調節的特性阻抗需求而決定其尺寸大小、區域分佈狀況。
參閱第6圖,其顯示本發明第三實施例的剖視圖。此實施例的大致結構皆與第一實施例相同,其差異在於第一覆蓋絶緣層3的表面與第一導電屏蔽層4之間形成有二層以上的第一平坦化絶緣層51、52。第一平坦化絶緣層51、52的層數可依據各個第一訊號傳輸路徑2間的間距大小、材料的選用、第一平坦化絶緣層厚度及效果而定。藉由第一平坦化絶緣層51、52形成在第一覆蓋絶緣層3的表面達到更為平坦的效果,可達到更精確之特性阻抗精度控制。
第7圖顯示本發明第四實施例的剖視圖。此實施例的大致結構與第3圖所示第一實施例相同,其差異在於基板1的第二表面12更形成有一凹凸不平均的第二覆蓋絶緣層3a,並在第二覆蓋絶緣層3a的底面形成至少一層第二平坦化絶緣層5a,並在該第二平坦化絶緣層5a的底面形成一第二導電屏蔽層4a。亦即,第7圖係顯示本發明技術應用在基板的其中一表面形成訊號傳輸路徑的應用例。在實務上,亦可直接在基板1的第二表面12形成第二平坦化絶緣層5a,而省略第二覆蓋絶緣層3a。
第8圖顯示本發明第五實施例的剖視圖。此實施例的大致結構與第7圖所示第四實施例相同,其差異在於基板1的第二表面12更佈設有複數條彼此間隔的第二訊號傳輸路徑2a,然後再順序地形成第二覆蓋絶緣層3a、第二平坦化絶緣層5a及第二導電屏蔽層4a。亦即,第8圖係顯示本發明技術應用在基板的兩個表面皆形成有訊號傳輸路徑的應用例。
基板1、第一訊號傳輸路徑2、第一覆蓋絶緣層3、第一平坦化絶緣層5、第一導電屏蔽層4、第二訊號傳輸路徑2a、第二覆蓋絶緣層3a、第二導電屏蔽層4a、第二平坦化絶緣層5a構成一雙面訊號傳輸電路板200。
第9圖顯示本發明第六實施例的剖視圖。此實施例係以第7圖所示實施例結構為基礎構成多層疊置的訊號傳輸電路板。例如以圖式中所示的二層疊置結構為例,第一訊號傳輸電路板100a中包括有一基板1、第一訊號傳輸路徑2、第一覆蓋絶緣層3、第一導電屏蔽層4、第一平坦化絶緣層5、第二覆蓋絶緣層3a、第二導電屏蔽層4a、第二平坦化絶緣層5a。相同地,第二訊號傳輸電路板100b亦包括有一基板1、第一訊號傳輸路徑2、第一覆蓋絶緣層3、第一導電屏蔽層4、第一平坦化絶緣層5、第二覆蓋絶緣層3a、第二導電屏蔽層4a、第二平坦化絶緣層5a。將第一訊號傳輸電路板100a與第二訊號傳輸電路板100b上下疊置結合後,即可構成具有特性阻抗精度控制結構的多層疊置訊號傳輸電路板。第一訊號傳輸電路板100a與第二訊號傳輸電路板100b構成一疊層結構300。
在本發明的產業應用時,可以多種疊置的結構組合。例如:
1.將至少二個以上的該單面訊號傳輸電路板疊置後,構成一個多個單面訊號傳輸電路板之疊置結構。
2.將至少二個以上的該雙面訊號傳輸電路板疊置後,構成一個多個雙面訊號傳輸電路板之疊置結構。
3.將至少一個該單面訊號傳輸電路板與至少一個該雙面訊號傳輸電路板疊置後,構成一複合式的疊置結構。
以上實施例僅為例示性說明本發明之結構設計,而非用於限制本發明。任何熟於此項技藝之人士均可在本發明之結構設計及精神下,對上述實施例進行修改及變化,唯這些改變仍屬本發明之精神及以下所界定之專利範圍中。因此本發明之權利保護範圍應如後述之申請專利範圍所列。
1...基板
11...第一表面
12...第二表面
2...第一訊號傳輸路徑
3...第一覆蓋絶緣層
4...第一導電屏蔽層
5、51、52...第一平坦化絶緣層
2a...第二訊號傳輸路徑
3a...第二覆蓋絶緣層
4a...第二導電屏蔽層
5a...第二平坦化絶緣層
6...開孔結構
100...單面訊號傳輸電路板
100a...第一訊號傳輸電路板
100b...第二訊號傳輸電路板
200...雙面訊號傳輸電路板
300...疊置結構
A1...佈線區
A2...間隔區
d...間距
G...接地電位
h1...第一高度
h2...第二高度
h...高度差
第1圖顯示習知軟性電路板的示意圖;
第2圖顯示第1圖中2-2斷面的剖視圖;
第3圖顯示本發明第一實施例的剖視圖;
第4圖顯示本發明第二實施例的剖視圖;
第5圖顯示第4圖所示本發明第二實施例的頂視圖;
第6圖顯示本發明第三實施例的剖視圖;
第7圖顯示本發明第四實施例的剖視圖;
第8圖顯示本發明第五實施例的剖視圖;
第9圖顯示本發明第六實施例的剖視圖。
100...單面訊號傳輸電路板
1...基板
11...第一表面
12...第二表面
2...第一訊號傳輸路徑
3...第一覆蓋絶緣層
4...第一導電屏蔽層
5...第一平坦化絶緣層
A1...佈線區
A2...間隔區
d...間距
G...接地電位
h1...第一高度
h2...第二高度
h...高度差
Claims (15)
- 一種訊號傳輸電路板之特性阻抗精度控制結構,包括有:一基板,具有一第一表面及一第二表面;複數條延伸的第一訊號傳輸路徑,佈設在該基板的第一表面上,各個第一訊號傳輸路徑彼此間隔一預定間距,而在該基板的第一表面上定義出數個被第一訊號傳輸路徑遮蓋的佈線區及數個未被第一訊號傳輸路徑遮蓋的間隔區;一第一覆蓋絶緣層,形成在該基板之第一表面,並覆蓋該各個第一訊號傳輸路徑的表面以及該各個間隔區,該第一覆蓋絶緣層的表面在對應至該佈線區處具有第一高度,而該第一覆蓋絶緣層的表面在對應至該間隔區處具有第二高度,該第一高度與該第二高度之間存在一高度差;一第一導電屏蔽層,位在該第一覆蓋絶緣層的表面;其特徵在於:該第一覆蓋絶緣層的表面與該第一導電屏蔽層之間形成有至少一第一平坦化絶緣層,該第一平坦化絶緣層填補該高度差,使該第一導電屏蔽層不論在對應至該基板的佈線區或在對應至該基板的間隔區,均具有實質相同的高度,該基板、該第一訊號傳輸路徑、該第一覆蓋絶緣層、該第一平坦化絶緣層、該第一導電屏蔽層構成一單面訊號傳輸電路板。
- 如申請專利範圍第1項所述之訊號傳輸電路板之特性阻抗精度控制結構,其中該第一導電屏蔽層係為銀質材料層、鋁質材料層、銅質材料層、導電碳漿(Carbon)、導電粒子膠層之一。
- 如申請專利範圍第1項所述之訊號傳輸電路板之特性阻抗精度控制結構,其中該第一導電屏蔽層為全平面結構。
- 如申請專利範圍第1項所述之訊號傳輸電路板之特性阻抗精度控制結構,其中該第一導電屏蔽層包括有複數個開孔結構。
- 如申請專利範圍第1項所述之訊號傳輸電路板之特性阻抗精度控制結構,其中該訊號傳輸線截面為長方形、梯型、圓形、橢圓形之一。
- 如申請專利範圍第1項所述之訊號傳輸電路板之特性阻抗精度控制結構,其中該各個第一訊號傳輸路徑所傳送的訊號係為差模訊號或共模訊號之一。
- 如申請專利範圍第1項所述之訊號傳輸電路板之特性阻抗精度控制結構,其中該第一平坦化絶緣層的形成採用油墨印刷、塗佈、滾輪塗佈方式之一。
- 如申請專利範圍第1項所述之訊號傳輸電路板之特性阻抗精度控制結構,其中該覆蓋絶緣層為薄型覆膜、純膠或絕緣油墨之一。
- 如申請專利範圍第1項所述之訊號傳輸電路板之特性阻抗精度控制結構,其中該基板係為軟性基板、硬式基板之一。
- 如申請專利範圍第1項所述之訊號傳輸電路板之特性阻抗精度控制結構,更包括:至少一第二平坦化絶緣層,形成在該基板的第二表面;一第二導電屏蔽層,形成在該第二平坦化絶緣層的表面。
- 如申請專利範圍第10項所述之訊號傳輸電路板之特性阻抗精度控制結構,其中該第二平坦化絶緣層與該基板的第二表面之間更包括有一第二覆蓋絶緣層。
- 如申請專利範圍第1項所述之訊號傳輸電路板之特性阻抗精度控制結構,至少二個以上的該單面訊號傳輸電路板疊置後,構成一個多個單面訊號傳輸電路板之疊置結構。
- 如申請專利範圍第1項所述之訊號傳輸電路板之特性阻抗精度控制結構,該單面訊號傳輸電路板更包括:複數條延伸的第二訊號傳輸路徑,佈設在該基板的第二表面上,各個第二訊號傳輸路徑彼此間隔一預定間距,而在該基板的第二表面上定義出數個被第二訊號傳輸路徑遮蓋的佈線區及數個未被第二訊號傳輸路徑遮蓋的間隔區;一第二覆蓋絶緣層,形成在該基板之第二表面,並覆蓋該各個第二訊號傳輸路徑的表面以及該各個間隔區,該第二覆蓋絶緣層在對應至該佈線區處具有第一高度,而該第二覆蓋絶緣層在對應至該間隔區處具有第二高度,該第一高度與該第二高度之間存在一高度差;至少一第二平坦化絶緣層,形成在該第二覆蓋絶緣層的表面;一第二導電屏蔽層,位在該第二平坦化絶緣層的表面;其中該基板、該第二訊號傳輸路徑、該第二覆蓋絶緣層、該第二平坦化絶緣層、該第二導電屏蔽層、該第一訊號傳輸路徑、該第一覆蓋絶緣層、該第一平坦化絶緣層、該第一導電屏蔽層構成一雙面訊號傳輸電路板。
- 如申請專利範圍第13項所述之訊號傳輸電路板之特性阻抗精度控制結構,至少二個以上的該雙面訊號傳輸電路板疊置後,構成一個多個雙面訊號傳輸電路板之疊置結構。
- 如申請專利範圍第13項所述之訊號傳輸電路板之特性阻抗精度控制結構,至少一個該單面訊號傳輸電路板與至少一個該雙面訊號傳輸電路板疊置後,構成一疊置結構。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW099142166A TWI393495B (zh) | 2010-12-03 | 2010-12-03 | 訊號傳輸電路板之特性阻抗精度控制結構 |
US13/088,506 US8648668B2 (en) | 2010-12-03 | 2011-04-18 | Electrical impedance precision control of signal transmission line for circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW099142166A TWI393495B (zh) | 2010-12-03 | 2010-12-03 | 訊號傳輸電路板之特性阻抗精度控制結構 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201225749A TW201225749A (en) | 2012-06-16 |
TWI393495B true TWI393495B (zh) | 2013-04-11 |
Family
ID=46161685
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW099142166A TWI393495B (zh) | 2010-12-03 | 2010-12-03 | 訊號傳輸電路板之特性阻抗精度控制結構 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8648668B2 (zh) |
TW (1) | TWI393495B (zh) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5607710B2 (ja) * | 2011-12-19 | 2014-10-15 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | 印刷回路基板及び印刷回路基板の製造方法 |
US9337592B2 (en) * | 2012-02-13 | 2016-05-10 | Sentinel Connector Systems, Inc. | High speed communication jack |
TWI573498B (zh) * | 2013-07-26 | 2017-03-01 | Adv Flexible Circuits Co Ltd | The flattened cladding structure of soft circuit board |
KR102267304B1 (ko) | 2016-04-20 | 2021-06-21 | 제이에스알 가부시끼가이샤 | 중합체, 조성물, 성형체, 경화물 및 적층체 |
CN111093975B (zh) | 2017-09-15 | 2022-03-01 | Jsr株式会社 | 高频电路用层叠体及其制造方法、其用途、以及b阶片 |
KR20200054194A (ko) * | 2017-09-15 | 2020-05-19 | 제이에스알 가부시끼가이샤 | 회로 기판 |
US11224121B2 (en) | 2018-03-16 | 2022-01-11 | Huawei Technologies Co., Ltd. | Assembly for electro-magnetic interference shielding and method |
CN112492739A (zh) | 2019-09-12 | 2021-03-12 | 广州方邦电子股份有限公司 | 一种线路板及电子设备 |
TWI785621B (zh) | 2021-05-24 | 2022-12-01 | 環球聯通科技股份有限公司 | 電子元件載板及其佈線方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200810656A (en) * | 2006-05-29 | 2008-02-16 | Fujikura Ltd | Wiring substrate |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4707671A (en) * | 1985-05-31 | 1987-11-17 | Junkosha Co., Ltd. | Electrical transmission line |
US7531751B2 (en) * | 2005-04-26 | 2009-05-12 | Kabushiki Kaisha Toshiba | Method and system for an improved package substrate for use with a semiconductor package |
US8304659B2 (en) * | 2007-10-26 | 2012-11-06 | Force 10 Networks, Inc. | Differential trace profile for printed circuit boards |
US7921403B2 (en) * | 2008-04-11 | 2011-04-05 | International Business Machines Corporation | Controlling impedance and thickness variations for multilayer electronic structures |
-
2010
- 2010-12-03 TW TW099142166A patent/TWI393495B/zh active
-
2011
- 2011-04-18 US US13/088,506 patent/US8648668B2/en active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200810656A (en) * | 2006-05-29 | 2008-02-16 | Fujikura Ltd | Wiring substrate |
Also Published As
Publication number | Publication date |
---|---|
US20120139655A1 (en) | 2012-06-07 |
TW201225749A (en) | 2012-06-16 |
US8648668B2 (en) | 2014-02-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI393495B (zh) | 訊號傳輸電路板之特性阻抗精度控制結構 | |
KR102517144B1 (ko) | 다층 플렉시블 프린트 배선판 및 그 제조방법 | |
TWI778189B (zh) | 高頻傳輸用印刷線路板 | |
US20090133906A1 (en) | Flexible printed circuit board and manufacturing method thereof | |
WO2019131286A1 (ja) | 多層基板および伝送線路装置 | |
JP4414365B2 (ja) | 高速伝送用基板 | |
CN102548189B (zh) | 电路板的特性阻抗精度控制结构 | |
WO2021230215A1 (ja) | 高周波回路 | |
TWI691241B (zh) | 軟硬結合電路板及其製作方法 | |
TWM601500U (zh) | 柔性電路板 | |
TWI658753B (zh) | Signal anti-attenuation shielding structure of flexible circuit board | |
WO2011016192A1 (ja) | 回路基板 | |
JP6554268B2 (ja) | 平坦化カバー層構造体を有するフレキシブル回路板 | |
TW202215709A (zh) | 透明天線及顯示器模組 | |
TWI578856B (zh) | Anti - Attenuation Control Structure of High Frequency Signal Transmission Line on Flexible Circuit Board | |
CN111212514B (zh) | 包括导电树脂层的导电线路结构 | |
JP7465341B2 (ja) | 回路基板及び電子機器 | |
JP4356789B2 (ja) | 回路基板 | |
WO2021244245A1 (zh) | 柔性电路板、其制作方法及相关装置 | |
TWI449252B (zh) | 微帶線結構 | |
JP5787605B2 (ja) | 多層基板 | |
WO2018211897A1 (ja) | 複合多層基板 | |
JPWO2022113779A5 (zh) | ||
TW202338448A (zh) | 電子裝置 | |
CN112996230A (zh) | 一种开窗转移膜、柔性线路板及其制作方法 |