TWI392946B - 畫素結構 - Google Patents

Description

畫素結構

本發明是有關於一種畫素結構，且特別是有關於一種將同一畫素中的不同子畫素之儲存電容設計於同一區域的畫素結構。

隨著電腦性能的大幅進步以及網際網路、多媒體技術的高度發展，視訊或影像裝置之體積日漸趨於輕薄。在顯示器的發展上，隨著光電技術與半導體製造技術的進步，具有高畫質、空間利用效率佳、低消耗功率、無輻射等優越特性的液晶顯示器已逐漸成為市場之主流。

隨著顯示面板的發展，近年來一種被稱為半源極驅動(half source driving，以下簡稱為HSD)架構的液晶顯示面板被提出。半源極驅動架構可以使得資料線的數目減半，所以源極驅動器(source driver)的價格也會相對地降低。

圖1為習知一種液晶顯示面板之畫素結構的示意圖，其中畫素結構100是以半源極驅動的架構來佈局。請參照圖1，畫素結構100是與對應的掃描線120以及資料線130電性連接，並且畫素結構100主要由一個與掃描線120以及資料線130連接的薄膜電晶體140、一個與薄膜電晶體140對應配置之畫素電極150、以及一個儲存電容160所組成。薄膜電晶體140係用來作為畫素結構100的開關元件，而儲存電容160用以在畫素結構100的關閉時間內，用以保持畫素電極150上的資料電壓，使其較不易受周圍電場的影響而波動，以維持液晶顯示面板的顯示品質。

一般而言，為了提高液晶顯示面板上之畫素結構的電壓保持率，通常藉由增加電容電極的面積來提高儲存電容的電容值。然而，增加電容電極面積的方式雖可提升畫素結構中儲存電容的電容值，但卻會降低此畫素結構的開口率，導致顯示亮度降低。因此，如何在畫素結構之儲存電容與開口率之間取得平衡，實為目前畫素結構亟待克服的課題之一。

本發明提供一種畫素結構，其可將儲存電容單位面積的儲存電容量提升，如此可縮小儲存電容器所佔用的面積，進而增加畫素結構的開口率。

本發明提出一種畫素結構，設置於一基板上，以於基板上定義出複數個畫素區，每一畫素區具有一第一子畫素區以及一第二子畫素區，且第二子畫素區具有一第一共用電容區。此畫素結構包括一第一掃描線、一第二掃描線、一第一資料線以及一第二資料線、一共用配線、一第一畫素單元以及一第二畫素單元。共用配線越過第一子畫素區與第二子畫素區，且共用配線具有一設置於第一共用電容區的第一共用電極部。第一畫素單元包括一第一主動元件、一第一電容電極以及一第一畫素電極，其中第一主動元件電性連接於第一掃描線以及第一資料線，第一畫素電極位於第一子畫素區內，並與第一主動元件電性連接，第一電容電極配置於共用配線的下方，並與第一主動元件電性連接，且第一電容電極包括第一電容電極部以及第一延伸電極部，其中第一畫素電極經由第一電容電極部而與第一主動元件連接，且第一延伸電極部自第一電容電極部延伸至第一共用電容區，使得第一延伸電極部與第一共用電極部重疊構成一第一延伸電容。另外，第二畫素單元包括一第二主動元件以及一第二畫素電極，其中第二主動元件電性連接於第二掃描線以及第二資料線，第二畫素電極位於第二子畫素區內，並與第二主動元件電性連接，第二畫素電極與第一共用電極部重疊構成一第二儲存電容，且第二儲存電容與第一延伸電容堆疊地設置於第二子畫素區的第一共用電容區中。

在本發明之一實施例中，上述之第一電容電極部例如更設置於第一子畫素區與第二子畫素區之間，使得第一電容電極部與共用配線之間構成一第三儲存電容。

在本發明之一實施例中，在上述之第一共用電容區中，第一共用電極部例如位於第二畫素電極與第一延伸電極部之間。

在本發明之一實施例中，上述之畫素結構更包括一電性連接於共同配線的第一輔助電極，第一輔助電極位於第一共用電容區中，且位於第一電容電極下方，第一輔助電極與第一延伸電極部之間構成一第一輔助電容。

在本發明之一實施例中，上述之畫素結構還可以進一步包括一第二共用電容區，其中第二共用電容區位於第一子畫素區中。此時，共用配線例如具有一延伸至第二共用電容區的第二共用電極部，並且第二畫素單元具有一第二電容電極，其中第二電容電極與第一電容電極為同一膜層。具體而言，第二電容電極包括一第二電容電極部以及一第二延伸電極部，其中第二畫素電極經由第二電容電極部而與第二主動元件連接，第二延伸電極部自第二電容電極部延伸至第二共用電容區，使得第二延伸電極部與第二共用電極部之間構成一第四延伸電容。

在本發明之一實施例中，於上述之第二共用電容區中，第二共用電極部也可以與第一畫素電極之間構成第一畫素單元的一第五儲存電容。並且，第一畫素單元的第五儲存電容例如是堆疊於第二畫素單元的第四延伸電容上。或者，上述之第二電容電極亦可以設置於第一子畫素區與第二子畫素區之間，使得第二電容電極部與共用配線之間構成一第六儲存電容。

另外，在本發明之一實施例中，於上述之第二共用電容區中，第二共用電極部位於第一畫素電極與第二延伸電極部之間。

另一方面，在本發明之一實施例中，上述之畫素結構更可以包括一第二輔助電極，其中第二輔助電極電性連接共同配線，並位於第二共用電容區中，且位於第二電容電極下方，使得第二輔助電極與第二延伸電極部之間構成一第二輔助電容。

在本發明之一實施例中，上述之第一主動元件與第二主動元件分設於畫素區的對角線處。

本發明另提出一種畫素結構。此畫素結構設置於一基板上，以於基板上定義出複數個畫素區，且每一畫素區具有一第一子畫素區以及一第二子畫素區，第二子畫素區具有一第一共用電容區。此畫素結構包括一第一掃描線、一第二掃描線、一第一資料線以及一第二資料線、一共用配線、一第一畫素單元以及一第二畫素單元。共用配線越過第一子畫素區與第二子畫素區，並延伸至第一共用電容區。第一畫素單元包括一第一主動元件，一第一畫素電極、以及一第一電容電極，其中第一主動元件電性連接於第一掃描線以及第一資料線，第一畫素電極位於第一子畫素區內，且電性連接第一主動元件。第一電容電極延伸至第一共用電容區，使得第一電容電極與共用配線於第一共用電容區重疊構成一第一延伸電容。此外，第二畫素單元包括一第二主動元件以及一第二畫素電極，其中第二主動元件電性連接於第二掃描線以及第二資料線，第二畫素電極位於第二子畫素區內，並與第二主動元件電性連接，第二畫素電極與共用配線於第一共用電容區重疊構成一第二儲存電容，第一畫素單元的第一延伸電容與第二畫素單元的第二儲存電容堆疊地設置於第二子畫素區的第一共用電容區中。

在本發明之一實施例中，上述之延伸至第一共用電容區的共用配線構成一第一共用電極部，第一共用電極部與第二畫素電極之間構成第二儲存電容，且第一電容電極包括一第一電容電極部以及一第一延伸電極部。第一畫素電極經由第一電容電極部而與第一主動元件連接。第一延伸電極部自第一電容電極部延伸至第一共用電容區，使得第一延伸電極部與第一共用電極部之間構成第一延伸電容。

在本發明之一實施例中，上述之第一電容電極設置於第一子畫素區與第二子畫素區之間，且第一電容電極部與共用配線之間構成一第三儲存電容。

在本發明之一實施例中，在上述之第一共用電極區中，第一共用電極部位於第二畫素電極與第一延伸電極部之間。

在本發明之一實施例中，上述之畫素結構還可以包括一第一輔助電極，其中第一輔助電極電性連接共同配線，並位於第一共用電容區中，且位於第一電容電極下方，使得第一輔助電極與第一延伸電極部之間構成一第一輔助電容。

在本發明之一實施例中，上述之畫素結構進一步於第一子畫素區中佈局一第二共用電容區，且共用配線具有一延伸至第二共用電容區的第二共用電極部。此外，第二畫素單元具有一第二電容電極，且第二電容電極與第一電容電極為同一膜層，使得第二電容電極包括一第二電容電極部以及一第二延伸電極部。詳細而言，第二畫素電極經由第二電容電極部而與第二主動元件連接，第二延伸電極部自第二電容電極部延伸至第二共用電容區，使得第二延伸電極部與第二共用電極部之間構成一第四延伸電容。

在本發明之一實施例中，於第二共用電容區中，第二共用電極部也可以與第一畫素電極之間構成第一畫素單元的一第五儲存電容。並且，第一畫素單元的第五儲存電容例如是堆疊於第二畫素單元的第四延伸電容上。或者，上述之第二電容電極亦可以設置於第一子畫素區與第二子畫素區之間，使得第二電容電極部與共用配線之間構成一第六儲存電容。

另外，在本發明之一實施例中，於上述之第二共用電容區中，第二共用電極部位於第一畫素電極與第二延伸電極部之間。

另一方面，在本發明之一實施例中，上述之畫素結構還可以進一步包括一第二輔助電極，其中第二輔助電極電性連接共同配線，並位於第二共用電容區中，且第二輔助電極位於第二電容電極下方，使得第二輔助電極與第二延伸電極部之間構成一第二輔助電容。

在本發明之一實施例中，上述之第一主動元件與第二主動元件分設於畫素區的對角線處。

基於上述，本發明之畫素結構將兩個子畫素單元的儲存電容堆疊地形成於同一區域上，因此本發明之畫素結構可以充分地利用有限的佈局空間，提升儲存電容單位面積的儲存電容量，如此一來，可縮小儲存電容器所佔用的面積，進而增加畫素結構的開口率。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

本發明提出一種畫素結構，適用於液晶顯示面板之畫素結構，將其中之一畫素單元的電容電極延伸至相鄰畫素單元的儲存電容結構中，透過彼此堆疊的多層導體架構，以將多個畫素單元的儲存電容形成於相同的共用電容區域內。具體而言，在彼此堆疊的多層導線中，例如是以電性連接共用電壓的導體作為中間層，而上層導電層與下層導電層則分別電性連接於不同畫素單元之不同畫素電極，如此一來，可大幅地提升單位面積儲存電容的電容值。以下將列舉些許實施例搭配圖式詳細說明本發明之畫素結構。

圖2為本發明一實施例之畫素結構的示意圖。請參照圖2，畫素結構200設置於一基板210上，以於基板210上定義出複數個畫素區212，其中為了清楚說明畫素結構200中的相關構件，在圖2中僅示意性地繪示出位於一個畫素區212中的畫素結構200作為代表進行說明。

請參照圖2，每一畫素區212具有一第一子畫素區212A以及一第二子畫素區212B，並且第二子畫素區212B具有一第一共用電容區214A。如圖2所示，畫素結構200包括第一掃描線220A、第二掃描線220B以及與掃描線220A、220B垂直之第一資料線230A以及第二資料線230B、共用配線240、第一畫素單元250A以及第二畫素單元250B。進一步而言，第一畫素單元250A主要配置於第一子畫素區212A中，而第二畫素單元250B主要配置於第二子畫素區212B。特別的是，第一畫素單元250A的第一延伸電容C1(或稱為第一儲存電容)與第二畫素單元250B的第二儲存電容C2彼此堆疊地形成於第一共用電容區214A中。

為了清楚說明第一畫素單元250A的第一延伸電容C1與第二畫素單元250B的第二儲存電容C2如何在第一共用電容區214A中彼此堆疊，以下將以圖2所示之畫素結構200為例，搭配一沿著圖2之AA’剖面線的剖面圖，下文將一併說明。

圖3為圖2之畫素結構沿著AA’剖面線的剖面示意圖。請參照圖2與圖3，共用配線240越過第一子畫素區212A與第二子畫素區212B，並延伸至第一共用電容區214A。另一方面，第一畫素單元250A包括第一主動元件260A，第一畫素電極270A以及第一電容電極280A，其中第一主動元件260A電性連接於第一掃描線220A以及第一資料線230A，第一畫素電極270A位於第一子畫素區212A內，並且電性連接於第一主動元件260A。第一畫素單元250A的儲存電容用以在第一主動元件260A關閉後提供維持第一畫素電極270A之畫素電壓的效果。值得注意的是，如圖2與圖3所示，第一電容電極280A更自第一子畫素區212A中向外延伸至位於第二子畫素區212B的第一共用電容區214A中，使得第一電容電極280A與共用配線240於第一共用電容區214A重疊構成第一延伸電容C1，由於第一電容電極280A是以延伸至第二子畫素區212B的部分作為電極而構成儲存電容，因此下文又稱為第一延伸電容C1進行說明。

在實際的運作過程中，共用配線240被施加一共用電壓，而第一電容電極280A則電性連接第一畫素電極270A，因此第一電容電極280A的電位實質上等於第一畫素電極270A的第一畫素電壓，藉此，第一延伸電容C1主要是由具有共用電壓的共用配線240、具有第一畫素電壓的第一電容電極280A以及位於二者之間的第一介電層232所構成。

請繼續參考圖3為圖2，第二畫素單元250B包括第二主動元件260B以及第二畫素電極270B，其中第二主動元件260B電性連接於第二掃描線220B以及第二資料線230B，第二畫素電極270B位於第二子畫素區212B內，並與第二主動元件260B電性連接。並且，在本實施例中，第一主動元件260A與第二主動元件260B分設於畫素區212的對角線處，因此與第一主動元件260A之汲極連接的第一電容電極280A可以沿著畫素結構200的同一側直接往旁邊延伸至第一共用電容區214A，減少繞線可能損失的開口率，並增大第一共用電容區214A的面積。

值得一提的是，第二畫素電極270B與第一共用配線240於第一共用電容區214A中彼此重疊而構成第二儲存電容C2，特別的是，第一畫素單元250A的第一延伸電容C1與第二畫素單元250B的第二儲存電容C2是彼此堆疊地設置於第二子畫素區212B的第一共用電容區214A中。

藉此，由於第一畫素單元250A的第一延伸電容C1並非設置於第一子畫素區212A中，因此在維持原有儲存電容的電容設計值的考量下，第一子畫素區212A的開口率可以有效地被提升。另一方面，由於第一延伸電容C1是設置於第二子畫素區212B的第一共用電容區214A中，而該區域亦為原有第二儲存電容C2的設計區域，因此第二畫素單元250B可維持原有的開口率。在實際的應用層面上，具有較大開口率的第一畫素單元250A可作為主顯示單元，而第二畫素單元250B則可作為次顯示單元。

更具體而言，如圖2與圖3所示，延伸至第一共用電容區214A的共用配線240構成第一共用電極部242A，而第一電容電極280A包括第一電容電極部282A以及第一延伸電極部284A。如圖2與圖3所示，第一畫素電極270A經由第一電容電極部282A而與第一主動元件260A連接，而第一延伸電極部284A則自第一電容電極部282A延伸至第一共用電容區214A，使得第一延伸電極部284A與第一共用電極部242A之間構成第一延伸電容C1。另一方面，第一共用電極部242A與第二畫素電極270B之間構成第二儲存電容C2。換句話說，第一共用電極部242A例如位於第二畫素電極270B與第一延伸電極部284A之間，申言之，第一共用電極部242A同時作為第一延伸電容C1的上電極以及第二儲存電容C2的下電極。並且，在本實施例中，第一畫素單元250A整體的儲存電容可視為第一延伸電容C1以及第三儲存電容C3的總和。

基於進一步提升儲存電容之電容值的考量，設計者亦可以將第一電容電極部282A進一步佈局(layout)至第一子畫素區212A與第二子畫素區212B之間，使得第一電容電極部282A與共用配線240之間構成一第三儲存電容C3，如圖2所示。當然，基於上述的概念，設計者亦可以進一步改良共用電容區中堆疊的多層導體架構。舉例而言，圖4為本發明一實施例中沿圖2之AA’剖面線之另一種剖面示意圖。

請參照圖4，可進一步在第一共用電容區214A中，多層導體的堆疊處之第一電容電極280A下方增設第一輔助電極290A，而第一輔助電極290A的形成方法例如是與第一主動元件260A之閘極G同時形成，換言之第一輔助電極290A與第一主動元件260A之閘極為G同一膜層。在實際的運作過程中，第一輔助電極290A是電性連接至共用配線240，因此第一輔助電極290A、第一延伸電極部284A以及位於二者之間的閘絕緣層236則構成一第一輔助電容C1’，如此一來，第一輔助電容C1’可以進一步提升第一延伸電容C1的電容值。申言之，在本實施例中，第一畫素單元250A整體的儲存電容可視為第一延伸電容C1、第一輔助電容C1’以及第三儲存電容C3的總和，值得注意的是，在本實施例中，第一輔助電極290A更自第一延伸電極部284A延伸至第一電容電極部282A下方，如此可在不降低開口率的情況下，進一步增加第一畫素單元250A整體的儲存電容。

圖5為本發明之一實施例中一種畫素結構的俯視示意圖。請參照圖5，在本實施例中，畫素結構300與前述實施例類似，惟，本實施例之畫素結構300的各子畫素單元中分別地設置一共用電容區，換言之，本實施例之畫素結構300相較於前述實施例之畫素結構200更進一步在第一畫素單元250A中增設一第二共用電容區214B，並且延續前述的設計精神，在第二共用電容區214B中同時堆疊了多層導線結構，以使得第二畫素單元250B之第四延伸電容C4(或稱為第四儲存電容)與第一畫素單元250A之第五儲存電容C5同時堆疊地形成於共用電容區中，藉以提高單位佈局面積的儲存電容值，進而縮小儲存電容的佈局面積，增加畫素結構300開口率。

為了清楚說明第二畫素單元250B的第四延伸電容C4與第二畫素單元250B的第五儲存電容C5如何在第二共用電容區214B中彼此堆疊，以下將以圖5所示之畫素結構300為例，搭配一沿著圖5之BB’剖面線的剖面圖，下文將一併說明，其中圖5中沿AA’剖面線的剖面圖可參照圖3，不再贅述。

圖6為圖5之畫素結構沿著BB’剖面線的剖面示意圖。請參照圖5與圖6，進一步來說，在本實施例中，畫素結構300除了具有與前述畫素結構200中類似的第一延伸電容C1、第二儲存電容C2以及第三儲存電容C3之外，如圖5所示，共用配線240更具有一延伸至第二共用電容區214B的第二共用電極部242B。此外，第二畫素單元250B具有一第二電容電極280B，其中第二電容電極280B與第一電容電極280A屬於同一膜層，並可藉由同一道光罩製程進行製作。

更具體而言，第二電容電極280B包括一第二電容電極部282B以及一第二延伸電極部284B，其中第二畫素電極270B經由第二電容電極部282B而與第二主動元件260B連接，因此，第二電容電極部282B與第二畫素電極270B實質上等電位。第二延伸電極部284B自第二電容電極部282B延伸至第二共用電容區214B，使得第二延伸電極部284B與第二共用電極部242B之間構成第四延伸電容C4，由於第二電容電極280B是以延伸至第一子畫素區212A的部分作為電極而構成儲存電容，因此以下又稱為第四延伸電容C4。此外，如圖5，在第二共用電容區214B中，第二共用電極部242B與第一畫素電極270A之間構成第一畫素單元250A的第五儲存電容C5。並且，第一畫素單元250A的第五儲存電容C5例如是堆疊於第二畫素單元250B的第四延伸電容C4上。

進一步而言，在第二共用電容區214B中，第二共用電極部242B位於第一畫素電極270A與第二延伸電極部284B之間，因此，第二共用電極部242B作為第四延伸電容的上電極，並同時作為第五儲存電容C5的下電極。

總括而言，請同時參照圖6與圖3，在實際的運作過程中，共用配線240被施加一共用電壓，而第一電容電極280A、第二電容電極280B則分別電性連接第一畫素電極270A、第二畫素電極270B。因此，如圖3所示，在第一共用電容區214A中，第一延伸電容C1主要是由具有共用電壓的第一共用電極部242A、具有第一畫素電壓的第一電容電極280A以及位於二者之間的第一介電層232所構成，而第二儲存電容C2主要是由具有共用電壓的第一共用電極部242A、具有第二畫素電壓的第二畫素電極270B以及位於二者之間的第二介電層234所構成。另一方面，如圖6所示，在第二共用電容區214B中，第四延伸電容C4主要是由具有共用電壓的第二共用電極部242B、具有第二畫素電壓的第二電容電極280B以及位於二者之間的第一介電層232所構成，而第五儲存電容C5主要是由具有共用電壓的第二共用電極部242B、具有第一畫素電壓的第一畫素電極270A以及位於二者之間的第一介電層234所構成。

藉此，請參照圖5與圖6，第二畫素單元250B藉由將其所需的儲存電容設置於相鄰第一畫素單元250A的第一子畫素區212A中，因此在保有原儲存電容的電容設計值時，第二畫素單元250B的開口率亦可進一步被提升。如此一來，在本實施例中，由於第一畫素單元250A與第二畫素單元250B皆可大幅地提升單位面積儲存電容的電容值，因此畫素結構300整體的開口率可以大幅地被提升。在實際的應用層面上，第一畫素單元250A與第二畫素單元250B可分別作為一子顯示單元，構成一畫素結構300。

當然，基於進一步提高第二畫素單元250B之儲存電容的考量，設計者亦可以將第二電容電極部282B進一步佈局(layout)至第一子畫素區212A與第二子畫素區212B之間，使得第一電容電極部282A與共用配線240之間構成一第六儲存電容C6，如圖5所示。在本實施例中，第一畫素單元250A之儲存電容的整體電容值可視為第一延伸電容C1、第三儲存電容C3以及第五儲存電容C5的總和，而第二畫素單元250B之儲存電容的整體電容值可視為第二儲存電容C2、第四延伸電容C4以及第六儲存電容C6的總和。

當然，基於上述的概念，設計者亦可以進一步改良共用電容區中堆疊的多層導體架構。舉例而言，圖7為本發明一實施例中沿圖5之BB’剖面線之另一種剖面示意圖。請參照圖7，可進一步在第二共用電容區214B中，多層導體的堆疊處之第二電容電極280B下方增設第二輔助電極290B，而第二輔助電極290B的形成方法與前述之第一輔助電極290A類似，即其可與第二主動元件260B之閘極G為同一膜層。在實際的運作過程中，第二輔助電極290B與第一輔助電極290A是電性連接至共用配線240上，因此第二輔助電極290B、第二延伸電極部284B以及位於二者之間的閘絕緣層236之間則構成一第二輔助電容C2’，如此一來，第二輔助電容C2’可以進一步提升第四延伸電容C4的電容值。總括來說，在本實施例中，第二畫素單元250B之儲存電容的整體電容值為第二儲存電容C2、第四延伸電容C4、第二輔助電容C2’以及第六儲存電容C6的總和。值得注意的是，在本實施例中，第二輔助電極290B更自第二延伸電極部284B延伸至第二電容電極部282B下方，如此可進一步增加第二畫素單元250B整體的儲存電容。

綜上所述，本發明之畫素結構利用將兩個子畫素單元的儲存電容堆疊地形成於同一區域上，因此本發明之畫素結構可以充分地利用有限的佈局空間，提升儲存電容單位面積的儲存電容量，如此一來，可縮小儲存電容器所佔用的面積，進而增加畫素結構的開口率。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100、200、300．．．畫素結構

120．．．掃描線

130．．．資料線

140．．．薄膜電晶體

150．．．畫素電極

210．．．基板

212．．．畫素區

212A．．．第一子畫素區

212B．．．第二子畫素區

214A．．．第一共用電容區

214B．．．第二共用電容區

220A．．．第一掃描線

220B．．．第二掃描線

230A．．．第一資料線

230B．．．第二資料線

232．．．第一介電層

234．．．第二介電層

236．．．閘絕緣層

240．．．共用配線

242A．．．第一共用電極部

242B．．．第二共用電極部

250A．．．第一畫素單元

250B．．．第二畫素單元

260A．．．第一主動元件

260B．．．第二主動元件

270A．．．第一畫素電極

270B．．．第二畫素電極

280A．．．第一電容電極

280B．．．第二電容電極

282A．．．第一電容電極部

282B．．．第二電容電極部

284A．．．第一延伸電極部

284B．．．第二延伸電極部

290A．．．第一輔助電極

290B．．．第二輔助電極

C1．．．第一延伸電容

C2．．．第二儲存電容

C3．．．第三儲存電容

C4．．．第四延伸電容

C5．．．第五儲存電容

C6．．．第六儲存電容

C1’．．．第一輔助電容

C2’．．．第二輔助電容

G．．．閘極

圖1為習知一種畫素結構的示意圖。

圖2為本發明一實施例之畫素結構的示意圖。

圖3為圖2之畫素結構沿著AA’剖面線的剖面示意圖。

圖4為本發明一實施例中沿圖2之AA’剖面線之另一種剖面示意圖。

圖5為本發明之一實施例中一種畫素結構的俯視示意圖。

圖6為圖5之畫素結構沿著BB’剖面線的剖面示意圖。

圖7為本發明一實施例中沿圖5之BB’剖面線之另一種剖面示意圖。

210．．．基板

212．．．畫素區

212A．．．第一子畫素區

212B．．．第二子畫素區

214A．．．第一共用電容區

214B．．．第二共用電容區

220A．．．第一掃描線

220B．．．第二掃描線

230A．．．第一資料線

230B．．．第二資料線

240．．．共用配線

242A．．．第一共用電極部

242B．．．第二共用電極部

250A．．．第一畫素單元

250B．．．第二畫素單元

260A．．．第一主動元件

260B．．．第二主動元件

270A．．．第一畫素電極

270B．．．第二畫素電極

280A．．．第一電容電極

280B．．．第二電容電極

282A．．．第一電容電極部

282B．．．第二電容電極部

284A．．．第一延伸電極部

284B．．．第二延伸電極部

300．．．畫素結構

C1．．．第一延伸電容

C2．．．第二儲存電容

C3．．．第三儲存電容

C4．．．第四延伸電容

C5．．．第五儲存電容

C6．．．第六儲存電容

Claims (9)

1. 一種畫素結構，設置於一基板上，以於該基板上定義出複數個畫素區，且每一該畫素區具有一第一子畫素區以及一第二子畫素區，該第二子畫素區具有一第一共用電容區，且該第一子畫素區具有一第二共用電容區，該畫素結構包括：一第一掃描線、一第二掃描線、一第一資料線以及一第二資料線；一共用配線，越過第一子畫素區與該第二子畫素區，且該共用配線具有一第一共用電極部，設置於該第一共用電容區，該共用配線還具有一延伸至該第二共用電容區的一第二共用電極部；一第一畫素單元，包括一第一主動元件、一第一電容電極以及一第一畫素電極，其中該第一主動元件電性連接於該第一掃描線以及該第一資料線，該第一畫素電極位於該第一子畫素區內，電性連接該第一主動元件，該第一電容電極配置於該共用配線的下方，電性連接該第一主動元件，且該第一電容電極包括：一第一電容電極部，該第一畫素電極經由該第一電容電極部而與該第一主動元件連接；以及一第一延伸電極部，自該第一電容電極部延伸至該第一共用電容區，使得該第一延伸電極部與該第一共用電極部重疊構成一第一延伸電容；一第二畫素單元，包括一第二主動元件、一第二畫素 電極以及一第二電容電極，其中該第二主動元件電性連接於該第二掃描線以及該第二資料線，該第二畫素電極位於該第二子畫素區內，並與該第二主動元件電性連接，該第二畫素電極與該第一共用電極部重疊構成一第二儲存電容，且該第二儲存電容與該第一延伸電容堆疊地設置於該第二子畫素區的該第一共用電容區中，該第二電容電極與該第一電容電極為同一膜層，其中該第二電容電極包括：一第二電容電極部，該第二畫素電極經由該第二電容電極部而與該第二主動元件連接；以及一第二延伸電極部，自該第二電容電極部延伸至該第二共用電容區，使得該第二延伸電極部與該第二共用電極部之間構成一第四延伸電容。
2. 如申請專利範圍第1項所述之畫素結構，其中該第一電容電極部設置於該第一子畫素區與該第二子畫素區之間，且該第一電容電極部與該共用配線之間構成該第一畫素單元的一第三儲存電容。
3. 如申請專利範圍第1項所述之畫素結構，其中在該第一共用電容區中，該第一共用電極部位於該第二畫素電極與該第一延伸電極部之間。
4. 如申請專利範圍第1項所述之畫素結構，更包括一第一輔助電極，電性連接該共同配線，位於該第一共用電容區中，且位於該第一電容電極下方，該第一輔助電極與該第一延伸電極部之間構成一第一輔助電容。
5. 如申請專利範圍第1項所述之畫素結構，其中在該 第二共用電容區中，該第二共用電極部與該第一畫素電極之間構成該第一畫素單元的一第五儲存電容，且該第一畫素單元的該第五儲存電容堆疊於該第二畫素單元的該第四延伸電容上。
6. 如申請專利範圍第1項所述之畫素結構，其中該第二電容電極設置於該第一子畫素區與該第二子畫素區之間，且該第二電容電極部與該共用配線之間構成一第六儲存電容。
7. 如申請專利範圍第1項所述之畫素結構，其中在該第二共用電容區中，該第二共用電極部位於該第一畫素電極與該第二延伸電極部之間。
8. 如申請專利範圍第1項所述之畫素結構，更包括一第二輔助電極，電性連接該共同配線，位於該第二共用電容區中，且位於該第二電容電極下方，該第二輔助電極與該第二延伸電極部之間構成一第二輔助電容。
9. 如申請專利範圍第1項所述之畫素結構，其中該第一主動元件與該第二主動元件分設於該畫素區的對角線處。