KR101810051B1

KR101810051B1 - 유기 발광 표시 장치 및 그 제조방법

Info

Publication number: KR101810051B1
Application number: KR1020110079150A
Authority: KR
Inventors: 이율규; 박선; 박경훈
Original assignee: 삼성디스플레이 주식회사
Priority date: 2011-08-09
Filing date: 2011-08-09
Publication date: 2017-12-19
Also published as: TW201308590A; CN102931359B; US8592818B2; CN102931359A; KR20130016939A; TWI562349B; US20130037817A1

Abstract

개구율이 개선될 수 있는 유기 발광 표시 장치가 개시된다. 개시된 유기 발광 표시 장치는 발광부와 박막트랜지스터 및 커패시터를 각각 구비하여 서로 다른 색상으로 발광하는 적, 녹, 청색 서브화소를 구비하며, 상대적으로 발광 효율이 낮은 청색 서브 화소의 커패시터가 인접한 다른 서브 화소의 영역까지 걸쳐서 형성된다. 이러한 구조에 의하면 발광부 면적을 상대적으로 키울 수 있어서 개구율 향상을 기대할 수 있다.

Description

유기 발광 표시 장치 및 그 제조방법{Organic light emitting display and the manufacturing method thereof}

본 발명은 유기 발광 표시 장치에 관한 것으로서, 더 상세하게는 개구율이 향상될 수 있도록 커패시터의 구조가 개선된 유기 발광 표시 장치와 그 제조방법에 관한 것이다.

일반적으로 유기 발광 표시 장치의 단위 화소(pixel)에는 적색 화소, 녹색 화소 및 청색 화소의 서브 화소(sub pixel)가 구비되며, 이들 3색 서브 화소의 색상 조합에 의해 원하는 컬러가 표현된다.

그리고, 각 서브화소마다 박막트랜지스터와 커패시터 및 이들에 연결된 발광부를 구비하고 있으며, 발광부는 상기 박막트랜지스터와 커패시터로부터 적절한 구동 신호를 인가 받아서 발광하며 원하는 화상을 구현하게 된다.

한편, 일반적으로 적, 녹, 청색 서브 화소 중에서 청색 서브 화소의 발광 효율이 가장 좋지 않기 때문에, 이를 보상하기 위해 청색 서브 화소의 커패시터를 가장 크게 형성하게 되며, 이와 같이 가장 큰 커패시터를 가진 청색 서브 화소의 크기에 맞춰서 나머지 적, 녹색 서브 화소도 같은 크기로 형성된다.

그런데, 이와 같이 청색 서브 화소의 크기에 맞춰서 적, 녹색 서브 화소의 크기를 맞추다 보니, 적, 녹색 서브 화소에는 불필요한 여유 공간이 남게 된다. 즉, 청색 서브 화소의 경우는 발광 효율 보상을 위해 커패시터가 상대적으로 가장 커야 하므로 어쩔 수 없이 서브 화소 내의 많은 면적을 커패시터에 할당하지만, 적, 녹색 서브 화소의 경우는 청색 서브 화소와 발광부의 크기를 맞추다보니까 커패시터가 차지하는 공간이 실제로 형성되는 커패시터의 크기보다 불필요하게 커지게 되는 것이다.

이렇게 되면, 정작 화상 구현을 위한 각 서브 화소의 발광 영역이 커패시터의 불필요한 여유 공간 때문에 작아지는 문제가 생기게 되며, 결국 개구율이 상대적으로 작아지게 되어 휘도가 저하될 수 있다. 따라서, 이러한 문제를 해소할 수 있는 적절한 개선이 요구된다.

본 발명의 실시예는 개구율이 향상될 수 있도록 커패시터의 구조가 개선된 유기 발광 표시 장치 및 그 제조방법을 제공한다.

본 발명의 실시예에 따른 유기 발광 표시 장치는, 발광부와 박막트랜지스터 및 커패시터를 각각 구비하여 서로 다른 색상으로 발광하는 복수의 서브 화소를 구비하며, 상기 복수의 서브 화소 중 적어도 한 서브 화소의 커패시터는 인접한 다른 서브 화소의 영역까지 걸쳐서 형성된다.

상기 복수의 서브 화소는 적색 서브화소와 청색 서브화소 및, 녹색 서브화소를 포함할 수 있다.

상기 청색 서브화소의 커패시터가 상기 적색 서브화소와 상기 녹색 서브화소 중 적어도 한쪽의 영역까지 걸쳐서 형성될 수 있다.

상기 각 서브화소의 커패시터는 상호 대면하는 제1전극과 제2전극을 포함할 수 있으며, 상기 각 서브화소에 구비된 커패시터의 제2전극은 각각의 서브화소 영역 내에 형성될 수 있고, 상기 청색 서브화소의 제1전극이 상기 적색 서브화소와 상기 녹색 서브화소 중 적어도 한쪽의 영역까지 걸쳐서 형성될 수 있다.

상기 제1전극은 다결정 실리콘 재질을 포함할 수 있고, 상기 제2전극은 ITO, IZO, ZnO, In₂O₃, IGO, AZO 중 선택된 적어도 하나의 재질을 포함할 수 있다.

상기 청색 서브화소의 제1전극은, 그 청색 서브화소의 제2전극에 대면하는 제1대면부와, 상기 적색 서브화소나 상기 녹색 서브화소 중 적어도 한쪽의 제2전극에 대면하는 제2대면부 및, 상기 제1대면부와 제2대면부를 연결하는 연결부를 포함할 수 있다.

상기 발광부는 유기발광층 및 그 유기발광층을 사이에 두고 대면하는 화소전극과 대향전극을 포함할 수 있고, 상기 박막트랜지스터는 상기 제1전극과 동일층에 동일 물질로 형성되는 활성층과, 상기 제2전극과 동일층에 동일 물질로 형성되는 게이트전극 및, 상기 활성층과 상기 화소전극을 연결하는 소스드레인전극을 포함할 수 있다.

또한, 본 발명의 실시예에 따른 유기 발광 표시 장치 제조방법에서는, 서로 다른 색상으로 발광하는 복수의 서브 화소 영역에 발광부와 박막트랜지스터 및 커패시터를 각각 형성하며, 상기 복수의 서브 화소 중 적어도 한 서브 화소의 커패시터는 인접한 다른 서브 화소의 영역까지 걸쳐서 형성한다.

상기 청색 서브화소의 커패시터를 상기 적색 서브화소와 상기 녹색 서브화소 중 적어도 한쪽의 영역까지 걸쳐서 형성할 수 있다.

상기 각 서브화소의 커패시터는 상호 대면하는 제1전극과 제2전극을 포함할 수 있으며, 상기 각 서브화소에 구비된 커패시터의 제2전극은 각각의 서브화소 영역 내에 형성할 수 있고, 상기 청색 서브화소의 제1전극을 상기 적색 서브화소와 상기 녹색 서브화소 중 적어도 한쪽의 영역까지 걸쳐서 형성할 수 있다.

상기 제1전극과 동일층에 동일 물질로 상기 박막트랜지스터의 활성층을 형성하는 단계와, 상기 제2전극과 동일층에 동일 물질로 상기 박막트랜지스터의 게이트전극 및 상기 발광부의 화소전극을 형성하는 단계 및, 상기 활성층과 상기 화소전극을 연결하는 소스드레인전극을 형성하는 단계를 더 포함할 수 있다.

상기한 바와 같은 본 발명의 유기 발광 표시 장치와 그 제조방법에 따르면 커패시터의 구조를 개선하여 개구율을 향상시킬 수 있으며, 따라서 이를 채용할 경우 보다 신뢰성 높은 제품을 구현할 수 있다.

도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 R, G, B서브화소를 구비한 단위화소 구조를 개략적으로 도시한 평면도이다.
도 2는 도 1에 도시된 단위화소 중 R과 B서브화소의 구조를 보인 단면도이다.
도 3a 내지 도 3h는 도 2에 도시된 단면 구조의 적층 과정을 순차적으로 도시한 도면이다.

이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.

도면상의 동일한 부호는 동일한 요소를 지칭한다. 하기에서 본 발명을 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다.

본 발명의 실시예를 설명하는 도면에 있어서, 어떤 층이나 영역들은 명세서의 명확성을 위해 두께를 확대하여 나타내었다. 또한 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.

도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치에 구비된 단위화소의 구조를 개략적으로 도시한 평면도이고, 도 2는 그 주요부의 단면 구조를 도시한 것이다. 상기 단위화소는 적색 서브화소(R), 녹색 서브화소(G) 및 청색 서브화소(B)의 3색 서브화소들을 구비하고 있으며, 유기 발광 표시 장치에는 이 3색 서브화소들을 포함한 단위화소들이 행 및 열 방향을 따라 반복적으로 배치되어 있다고 보면 된다.

먼저 도 1을 참조하면, 본 발명의 유기 발광 표시 장치는, 상기한 바와 같이 적색 서브화소(R), 녹색 서브화소(G) 및 청색 서브화소(B)의 3색 서브화소를 단위화소의 구성요소로 구비하고 있으며, 각 서브화소(R,B,G) 마다 발광부(EL_R, EL_B, EL_G)와 박막트랜지스터(TFT_R, TFT_B, TFT_G) 및 커패시터(Cst_R, Cst_B, Cst_G, Cvth_R, Cvth_B, Cvth_G)가 구비되어 있다.

여기서, 상기 커패시터 중 Cst_R, Cst_B, Cst_G는 박막트랜지스터(TFT_R, TFT_B, TFT_G)에 데이터 신호가 인가되는 동안 그 데이터 신호를 저장해두는 스토리지 커패시터를 나타내고, Cvth_R, Cvth_B, Cvth_G는 문턱전압의 불균일을 보상하기 위한 보상용 커패시터를 나타내는데, 상기 스토리지 커패시터(Cst_R, Cst_B, Cst_G)가 발광부(EL_R, EL_B, EL_G)의 발광 효율을 보상해주는 역할을 하며, 전술한 바와 같이 청색 서브화소(B)의 발광 효율이 가장 낮기 때문에 이를 보상해줄 스토리지 커패시터(Cst_B)가 다른 서브화소(R,G)에 비해 클 필요가 있다.

이러한 필요성을 효과적으로 충족시키기 위해, 본 실시예에서는 상기 청색 서브화소(B)의 스토리지 커패시터(Cst_B)를 적색 서브화소(R)의 영역까지 걸쳐서 형성하였다. 즉, 청색 서브화소(B)에 비해 적색 서브화소(R)나 녹색 서브화소(G)는 스토리지 커패시터(Cst_R, Cst_G)가 작아도 되기 때문에, 적색 서브화소(R)나 녹색 서브화소(G)의 영역 일부를 청색 서브화소(B)의 스토리지 커패시터(Cst_B)가 형성되는 면적으로 활용하는 것이다. 본 실시예에서는 적색 서브화소(R)에 걸쳐서 청색 서브화소(B)의 스토리지 커패시터(Cst_B)가 형성된 경우를 예시하였는데, 녹색 서브화소(G)에 걸쳐서 청색 서브화소(B)의 스토리지 커패시터(Cst_B)를 형성할 수도 있다.

이렇게 되면, 청색 서브화소(B)의 경우에는 해당 서브화소(B) 내에서 스토리지 커패시터(Cst_B)를 형성하는데 필요한 면적이 줄어들기 때문에 발광부(EL-B)의 면적을 넓힐 수 있게 되어 개구율 향상을 기대할 수 있게 되며, 적색(R)이나 녹색 서브화소(G)의 경우에는 기존에 청색 서브화소(B)와 발광부(EL_R, EL_B, EL_G)의 크기를 맞추다보니 커패시터 영역에 불필요한 공간이 너무 많이 남았던 문제가 해결될 수 있다.

도 2는 보다 자세한 구조 설명을 위해 상기 청색 서브화소(B)의 스토리지 커패시터(Cst_B)가 걸쳐서 형성된 청색(B)과 적색 서브화소(R)의 단면 구조를 보인 것이다. 참고로, 녹색 서브화소(G)도 상기 청색 서브화소(B)의 스토리지 커패시터(Cst_B)가 걸쳐서 형성된 점만 제외하면 적색 서브화소(R)와 같은 구조라고 보면 된다. 그리고, 본 단면도는 발광부(EL_R, EL_B)와 박막트랜지스터(TFT_R, TFT_B) 및 커패시터(Cst_R, Cvth_R, Cst_B, Cvth_B)의 단면 구조를 한번에 다 보이기 위해 도시한 것이므로, 도 1에서 볼 때 수평 또는 수직방향과 같은 어느 한 직선 방향을 따라 절단한 것은 아니다. 따라서, 도 1과 달리 적색 서브화소(R)와 청색 서브화소(B)의 크기가 약간 다르게 보일 수도 있음을 미리 언급해둔다.

우선, 박막트랜지스터(TFT_R, TFT_B)는, 활성층(21), 게이트전극(20) 및 소스드레인전극(27/29)으로 구성된다. 상기 게이트전극(20)은 게이트 하부전극(23)과 게이트 상부전극(25)으로 구성되고, 상기 게이트 하부전극(23)은 투명한 전도성 물질로 형성된다. 상기 게이트전극(20)과 활성층(21) 사이에는 이들 간의 절연을 위한 제1절연층(15)이 개재되어 있다. 또한, 상기 활성층(21)의 양쪽 가장자리에는 고농도의 불순물이 주입된 소스/드레인 영역(21a/21b)이 형성되어 있으며, 이들은 상기 소스드레인전극(27/29)에 각각 연결되어 있다.

발광부(EL_R, EL_B)는 상기 박막트랜지스터(TFT_R, TFT_B)의 소스드레인전극(27/29)에 접속된 화소전극(31)과, 그 화소전극(31)을 마주하는 대향 전극(35) 및 두 전극(31,35) 사이에 개재된 중간층(33)으로 구성된다. 상기 화소전극(31)은 ITO 같은 투명한 전도성 물질로 형성되며, 상기 박막트랜지스터(TFT_R, TFT_B)의 게이트전극(20)과 동시에 형성된다.

커패시터(Cst_R, Cvth_R, Cst_B, Cvth_B)는 제1전극(41) 및 제2전극(42)(43)으로 이루어지며, 이들 사이에 제1절연층(15)이 개재된다. 상기 커패시터(Cst_R, Cvth_R, Cst_B, Cvth_B)의 제2전극(42)(43)은 상기 박막트랜지스터(TFT_R, TFT_B)의 게이트전극(20) 및 발광부(EL_R, EL_B)의 화소전극(31)과 동시에 형성된다.

여기서, 상기 청색 서브화소(B)의 스토리지 커패시터(Cst_B) 구조를 살펴보면, 상기 제1전극(41)이 적색 서브화소(R) 영역까지 걸쳐서 형성되어 있음을 알 수 있다. 즉, 청색 스토리지 커패시터(Cst_B)의 제1전극(41)은 청색 서브화소(B) 영역에 배치되어 청색 서브화소(B)의 제2전극(42)(43)과 대면하는 제1대면부(41a)와, 적색 서브화소(R) 영역에 배치되어 적색 서브화소(R)의 제2전극(42)(43)과 대면하는 제2대면부(41b) 및, 제1,2대면부(41a,41b)를 연결하는 연결부(41c)를 구비하고 있다. 따라서, 상기 제2전극(42)(43)은 각각의 서브화소(R,B) 영역 내에 형성되어 있지만, 청색 서브화소(B)의 제1전극(41)이 적색 서브화소(R) 까지 걸쳐서 형성되어 스토리지 커패시터(Cst_B)의 역할을 수행하게 된다. 따라서, 청색 서브화소(B)의 스토리지 커패시터(Cst_B)를 크게 만들면서도 발광부(EL_B)의 면적 역시 크게 확보할 수 있게 된다.

도 3a 내지 도 3h는 도 2에 도시된 유기 발광 표시 장치의 제조 과정을 순차적으로 도시한 것이다.

먼저 도 3a를 참조하면, 기판(10) 상부에 기판(10)의 평활성과 불순 원소의 침투를 차단하기 위한 버퍼층(11)을 형성한다.

기판(10)은 SiO₂를 주성분으로 하는 투명 재질의 글라스재로 형성될 수 있다. 기판(10)은 반드시 이에 한정되는 것은 아니며 투명한 플라스틱 재 또는 금속 재 등, 다양한 재질의 기판을 이용할 수 있다.

그리고는, 상기 버퍼층(11) 상부에 박막트랜지스터(TFT_R, TFT_B)의 활성층(21)과 커패시터(Cst_R, Cvth_R, Cst_B, Cvth_B)의 제1전극(41)을 형성한다. 즉, 제1마스크(미도시)를 사용한 마스크 공정에 의해, 박막트랜지스터(TFT_R, TFT_B)의 활성층(21) 및 커패시터(Cst_R, Cvth_R, Cst_B, Cvth_B)의 제1전극(41)이 패터닝된다. 상기 활성층(21)과 제1전극(41)은 다결정 실리콘 재질로 형성할 수 있다.

이때, 상기 청색 스토리지 커패시터(Cst_B)의 제1전극(41)은 제1,2대면부(41a,41b) 및 연결부(41c)를 구비하여 청색 서브화소(B)와 적색 서브화소(R)에 걸쳐서 형성된다.

이어서 도 3b를 참조하면, 활성층(21)과 제1전극(41)이 형성된 기판(10)의 전면에 제1절연층(15), 제1도전층(17) 및 제2도전층(19)을 순차로 증착한다.

제1절연층(15)은 SiNx 또는 SiOx 등과 같은 무기 절연막을 PECVD법, APCVD법, LPCVD법 등의 방법으로 증착할 수 있다. 상기 제1절연층(15)은, 박막트랜지스터(TFT_R, TFT_B)의 활성층(21)과 게이트전극(20) 사이에 개재되어 게이트 절연막 역할을 하며, 커패시터 제1전극(41)과 제2전극(42)(43) 사이에서는 유전체층 역할을 하게 된다.

제1도전층(17)은 ITO, IZO, ZnO, In₂O₃, IGO, AZO와 같은 투명 물질 가운데 선택된 하나 이상의 물질을 포함할 수 있다. 추후 상기 제1도전층(17)은 화소전극(31), 게이트 하부전극(23) 및 커패시터 제2전극(42)(43)의 하부전극(42)으로 패터닝된다.

제2도전층(19)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca, Mo, Ti, W, MoW, Al/Cu 가운데 선택된 하나 이상의 물질을 포함할 수 있다. 추후 상기 제2도전층(19)은 게이트 상부전극(25) 및 커패시터의 제2전극(42)(43)의 상부전극(43)으로 패터닝된다.

도 3c를 참조하면, 기판(10) 상에 게이트전극(20)과 전극패턴(30, 40)을 각각 형성한다.

기판(10) 전면에 차례로 적층된, 상기 제1도전층(17) 및 상기 제2도전층(19)은 제2마스크(미도시)를 사용한 마스크 공정에 의해 패터닝된다.

박막트랜지스터(TFT_R, TFT_B) 영역에서는 활성층(21) 상부에 게이트전극(20)이 형성된다. 상기 게이트전극(20)은 제1도전층(17)의 일부로 형성된 게이트 하부전극(23)과 제2도전층(19)의 일부로 형성된 게이트 상부전극(25)을 포함한다.

발광부(EL_R, EL_B) 영역에서는 추후 화소전극(31)을 형성하기 위한 전극패턴(30)이 형성되고, 커패시터(Cst_R, Cvth_R, Cst_B, Cvth_B) 영역에서는 추후 커패시터(Cst_R, Cvth_R, Cst_B, Cvth_B) 제2전극(42)(43)의 하부전극(42)과 상부전극(43)을 형성하기 위한 전극패턴(40)이 제1전극(41) 상부에 형성된다.

상기 게이트전극(20)은 활성층(21)의 중앙에 대응하며, 게이트전극(20)을 마스크로 하여 활성층(21)으로 n형 또는 p형의 불순물을 도핑하여 게이트전극(20)의 양측에 대응하는 활성층(21)의 가장자리에 소스/드레인 영역(21a/21b)과 이들 사이의 채널 영역을 형성한다.

이어서, 도 3d와 같이 기판(10)의 전면에 제2절연층(50)을 증착한다.

상기 제2절연층(50)은 폴리이미드, 폴리아마이드, 아크릴 수지, 벤조사이클로부텐 및 페놀 수지로 이루어진 군에서 선택되는 하나 이상의 유기 절연 물질로 스핀 코팅 등의 방법으로 형성된다. 제2절연층(50)은 충분한 두께로 형성되어, 예컨대 전술한 제1절연층(15)보다 두껍게 형성되어, 게이트전극(20)과 소스드레인전극(27/29) 사이의 층간 절연막 역할을 수행한다. 한편, 제2절연층(50)은 상기와 같은 유기 절연 물질뿐만 아니라, 전술한 제1절연층(15)과 같은 무기 절연 물질로 형성될 수 있으며, 유기 절연 물질과 무기절연 물질을 교번하여 형성할 수도 있다.

다음으로 도 3e를 참조하면, 상기 전극패턴(30, 40)과 소스/드레인 영역(21a/21b)의 일부를 노출하는 개구들(H1, H2, H3, H4, H5)을 갖는 층간 절연막(51)을 형성한다.

상기 제2절연층(50)은 제3마스크(미도시)를 사용한 마스크 공정에 의해 패터닝됨으로써 상기 개구들(H1, H2, H3, H4, H5)을 형성한다.

상기 H1, H2 개구는 상기 소스/드레인 영역(21a/21b)의 일부를 노출시키고, 상기 H3, H4 개구는 발광부(EL_R, EL_B) 전극패턴(30)의 상부를 구성하는 제2도전층(19)의 일부를 노출시키고, 상기 H5개구는 커패시터 전극패턴(40)의 상부를 구성하는 제2도전층(19)의 일부를 노출시킨다.

계속해서 도 3f를 참조하면, 상기 층간 절연막(51)을 커버하며 기판(10) 전면에 제3도전층(53)을 증착한다.

상기 제3도전층(53)은 전술한 제1 또는 제2도전층(17, 19)과 동일한 도전 물질 가운데 선택할 수 있으며, 이에 한정되지 않고 다양한 도전 물질들로 형성될 수 있다. 또한, 상기 도전 물질은 전술한 개구들(H1, H2, H3, H4, H5)을 충진할 수 있을 정도로 충분한 두께로 증착된다.

도 3g를 참조하면, 이 제3도전층(53)을 패터닝하여 소스드레인전극(27/29)을 형성한다. 즉, 상기 제3도전층(53)을 제4마스크(미도시)를 사용한 마스크 공정으로 패터닝하여 소스드레인전극(27/29)을 형성한다. 또한 식각을 통해 화소전극(31) 및 제2전극(42)(43)을 각각 형성한다.

상기 소스드레인전극(27/29) 중 하나의 전극(본 실시예의 경우 전극(29))은 화소전극(31)이 형성될 전극패턴(30)의 상부 제2도전층(19)의 가장자리 영역의 개구(H3)를 통하여 화소전극(31)과 접속하도록 형성된다.

상기 소스드레인전극(27/29)이 형성된 후, 추가 식각에 의해 화소전극(31) 및 커패시터 제2전극(42)(43)이 각각 형성되는데, 상기 발광부(EL_R, EL_B)에서는 전극패턴(30)에서 H4개구에 의해 노출된 제2도전층(19)을 제거하여 화소전극(31)을 형성한다.

그리고, 상기 커패시터(Cst_R, Cvth_R, Cst_B, Cvth_B) 영역에서는 전극패턴(40)에서 H5개구에 의해 노출된 제2도전층(19)을 제거하여 커패시터 제2전극(42)(43)을 형성한다. 이때, 제1도전층(17)으로 형성된 하부전극(42)은 그대로 남게 되고, 제2도전층(19)으로 형성된 상부전극(43)은 상기 제1상부전극(42)이 노출되도록 일부만 남고 제거된다.

이후, 상기 개구(H5)를 통해 n형 또는 p형의 불순물을 주입하여 제1전극(41)을 도핑한다. 상기 도핑시 주입되는 불순물은 상기 활성층(21)의 도핑시 사용된 것과 동일 또는 상이할 수 있다. 이렇게 형성된 커패시터(Cst_R, Cvth_R, Cst_B, Cvth_B) 구조를 보면, 전술한 바와 같이 청색 서브화소(B)의 스토리지 커패시터(Cst_B)가 적색 서브화소(R) 영역까지 걸쳐서 형성되어 있어서, 발광부(EL_B)의 면적을 크게 만들어도 정전용량이 충분히 확보될 수 있다. 즉, 개구율 향상을 기대할 수 있다.

다음으로, 도 3h를 참조하면, 기판(10) 상에 화소정의막(pixel define layer: PDL)(55)을 형성한다.

상기 화소전극(31), 소스드레인전극(27, 29), 제2전극(42)(43)이 형성된 기판(10) 전면에 화소정의막(55)을 증착한다.

상기 화소정의막(55)은 폴리이미드, 폴리아마이드, 아크릴 수지, 벤조사이클로부텐 및 페놀 수지로 이루어진 군에서 선택되는 하나 이상의 유기 절연 물질로 스핀 코팅 등의 방법으로 형성될 수 있다. 한편, 상기 제3절연층(55a)은 상기와 같은 유기 절연 물질뿐만 아니라, SiO₂, SiNx, Al₂O₃, CuOx, Tb₄O₇, Y₂O₃, Nb₂O₅, Pr₂O₃ 등에서 선택된 무기 절연 물질로 형성될 수 있음은 물론이다. 또한 상기 화소정의막(55)은 유기 절연 물질과 무기 절연 물질이 교번하는 다층 구조로 형성될 수도 있다.

상기 화소정의막(55)은 제5마스크(미도시)를 사용한 마스크 공정에 의해 패터닝되어 화소전극(31)의 중앙부가 노출되도록 개구(H6)를 형성함으로써 픽셀을 정의하게 된다.

이후, 도 2에 도시했던 바와 같이, 상기 화소전극(31)을 노출하는 개구(H6)에 유기 발광층을 포함하는 중간층(33) 및 대향 전극(35)을 형성한다.

상기 중간층(33)은 유기 발광층(emissive layer: EML)과, 그 외에 정공 수송층(hole transport layer: HTL), 정공 주입층(hole injection layer: HIL), 전자 수송층(electron transport layer: ETL), 및 전자 주입층(electron injection layer: EIL) 등의 기능층 중 어느 하나 이상의 층이 단일 혹은 복합의 구조로 적층되어 형성될 수 있다.

상기 중간층(33)은 저분자 또는 고분자 유기물로 구비될 수 있다.

저분자 유기물로 형성되는 경우, 중간층(33)은 유기 발광층을 중심으로 화소전극(31)의 방향으로 정공 수송층 및 정공 주입층 등이 적층되고, 대향 전극(35) 방향으로 전자 수송층 및 전자 주입층 등이 적층된다. 이외에도 필요에 따라 다양한 층들이 적층될 수 있다. 이때, 사용 가능한 유기 재료도 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘(N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB), 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯하여 다양하게 적용 가능하다.

한편, 고분자 유기물로 형성되는 경우에는, 중간층(33)은 유기 발광층을 중심으로 화소전극(31) 방향으로 정공 수송층만이 포함될 수 있다. 정공 수송층은 폴리에틸렌 디히드록시티오펜(PEDOT: poly-(2,4)-ethylene-dihydroxy thiophene)이나, 폴리아닐린(PANI: polyaniline) 등을 사용하여 잉크젯 프린팅이나 스핀 코팅의 방법에 의해 화소전극(31) 상부에 형성할 수 있다. 이때 사용 가능한 유기 재료로 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등의 고분자 유기물을 사용할 수 있으며, 잉크젯 프린팅이나 스핀 코팅 또는 레이저를 이용한 열전사 방식 등의 통상의 방법으로 컬러 패턴을 형성할 수 있다.

상기 대향전극(35)은 기판(10) 전면에 증착되어 공통 전극으로 형성될 수 있다. 본 실시예에 따른 유기 발광 표시 장치의 경우, 화소전극(31)은 애노드 전극으로 사용되고, 대향전극(35)은 캐소드 전극으로 사용된다. 물론 전극의 극성은 반대로 적용될 수 있음은 물론이다.

유기 발광 표시 장치가 기판(10)의 방향으로 화상이 구현되는 배면 발광형(bottom emission type)의 경우, 화소전극(31)은 투명전극이 되고 대향전극(35)은 반사 전극이 된다. 이때 반사 전극은 일함수가 적은 금속, 예를 들자면, Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca, LiF/Ca, LiF/Al, 또는 이들의 화합물을 얇게 증착하여 형성할 수 있다.

한편, 상기 도면에는 도시되지 않았지만, 대향전극(35) 상에는 외부의 수분이나 산소 등으로부터 유기 발광층을 보호하기 위한 밀봉 부재(미도시) 및 흡습제(미도시) 등이 더 구비될 수 있다.

전술된 유기 발광 표시 장치를 형성하기 위한 각 마스크 공정시 적층막의 제거는 건식 식각 또는 습식 식각으로 수행될 수 있다.

한편, 도면에 도시된 박막트랜지스터와 커패시터의 개수는 한 예일 뿐이고, 필요에 따라 더 많은 개수의 박막트랜지스터와 커패시터가 구비될 수도 있음은 물론이다.

이상에서 설명한 바와 같은 단위 화소를 구비한 유기 발광 표시 장치에 의하면, 청색 서브화소(B)의 스토리지 커패시터(Cst_B)를 인접한 적색(R)이나 녹색 서브화소(G)에 걸쳐서 만들어 발광부(EL_B)의 면적을 크게 확보할 수 있기 때문에, 개구율을 효과적으로 향상시킬 수 있으며, 따라서 이를 채용할 경우 보다 신뢰성 높은 제품을 구현할 수 있다.

본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

EL_R, EL_B, EL_G...발광부
Cst_R, Cst_B, Cst_G...스토리지 커패시터
Cvth_R, Cvth_B, Cvth_G...보상용 커패시터
TFT_R, TFT_B, TFT_G...박막트랜지스터
10...기판 11...버퍼층
15...제1절연층 17,19...제1,2도전층
20...게이트전극 21...활성층
31...화소전극 33...중간층
35...대향전극 41...제1전극
42,43...제2전극 51...층간 절연막
55...화소정의막

Claims

발광부와 박막트랜지스터 및 커패시터를 각각 구비하여 서로 다른 색상으로 발광하는 복수의 서브 화소를 구비하며,
상기 복수의 서브 화소 중 적어도 한 서브 화소의 커패시터는 인접한 다른 서브 화소의 영역까지 걸쳐서 형성된 유기 발광 표시 장치.
제 1 항에 있어서,
상기 복수의 서브 화소는 적색 서브화소와 청색 서브화소 및, 녹색 서브화소를 포함하는 유기 발광 표시 장치.
제 2 항에 있어서,
상기 청색 서브화소의 커패시터가 상기 적색 서브화소와 상기 녹색 서브화소 중 적어도 한쪽의 영역까지 걸쳐서 형성된 유기 발광 표시 장치.
제 3 항에 있어서,
상기 각 서브화소의 커패시터는 상호 대면하는 제1전극과 제2전극을 포함하며,
상기 각 서브화소에 구비된 커패시터의 제2전극은 각각의 서브화소 영역 내에 형성되고,
상기 청색 서브화소의 제1전극이 상기 적색 서브화소와 상기 녹색 서브화소 중 적어도 한쪽의 영역까지 걸쳐서 형성된 유기 발광 표시 장치.
제 4 항에 있어서,
상기 제1전극은 다결정 실리콘 재질을 포함하고,
상기 제2전극은 ITO, IZO, ZnO, In₂O₃, IGO, AZO 중 선택된 적어도 하나의 재질을 포함하는 유기 발광 표시 장치.
제 4 항에 있어서,
상기 청색 서브화소의 제1전극은, 그 청색 서브화소의 제2전극에 대면하는 제1대면부와, 상기 적색 서브화소나 상기 녹색 서브화소 중 적어도 한쪽의 제2전극에 대면하는 제2대면부 및, 상기 제1대면부와 제2대면부를 연결하는 연결부를 포함하는 유기 발광 표시 장치.
제 4 항에 있어서,
상기 발광부는 유기발광층 및 그 유기발광층을 사이에 두고 대면하는 화소전극과 대향전극을 포함하고,
상기 박막트랜지스터는 상기 제1전극과 동일층에 동일 물질로 형성되는 활성층과, 상기 제2전극과 동일층에 동일 물질로 형성되는 게이트전극 및, 상기 활성층과 상기 화소전극을 연결하는 소스드레인전극을 포함하는 유기 발광 표시 장치.
서로 다른 색상으로 발광하는 복수의 서브 화소 영역에 발광부와 박막트랜지스터 및 커패시터를 각각 형성하며,
상기 복수의 서브 화소 중 적어도 한 서브 화소의 커패시터는 인접한 다른 서브 화소의 영역까지 걸쳐서 형성하는 유기 발광 표시 장치 제조방법.
제 8 항에 있어서,
상기 복수의 서브 화소는 적색 서브화소와 청색 서브화소 및, 녹색 서브화소를 포함하는 유기 발광 표시 장치 제조방법.
제 9 항에 있어서,
상기 청색 서브화소의 커패시터를 상기 적색 서브화소와 상기 녹색 서브화소 중 적어도 한쪽의 영역까지 걸쳐서 형성하는 유기 발광 표시 장치 제조방법.
제 10 항에 있어서,
상기 각 서브화소의 커패시터는 상호 대면하는 제1전극과 제2전극을 포함하며,
상기 각 서브화소에 구비된 커패시터의 제2전극은 각각의 서브화소 영역 내에 형성하고,
상기 청색 서브화소의 제1전극을 상기 적색 서브화소와 상기 녹색 서브화소 중 적어도 한쪽의 영역까지 걸쳐서 형성하는 유기 발광 표시 장치 제조방법.
제 11 항에 있어서,
상기 제1전극은 다결정 실리콘 재질을 포함하고,
상기 제2전극은 ITO, IZO, ZnO, In₂O₃, IGO, AZO 중 선택된 적어도 하나의 재질을 포함하는 유기 발광 표시 장치 제조방법.
제 11 항에 있어서,
상기 청색 서브화소의 제1전극은, 그 청색 서브화소의 제2전극에 대면하는 제1대면부와, 상기 적색 서브화소나 상기 녹색 서브화소 중 적어도 한쪽의 제2전극에 대면하는 제2대면부 및, 상기 제1대면부와 제2대면부를 연결하는 연결부를 포함하는 유기 발광 표시 장치 제조방법.
제 11 항에 있어서,
상기 제1전극과 동일층에 동일 물질로 상기 박막트랜지스터의 활성층을 형성하는 단계와,
상기 제2전극과 동일층에 동일 물질로 상기 박막트랜지스터의 게이트전극 및 상기 발광부의 화소전극을 형성하는 단계 및,
상기 활성층과 상기 화소전극을 연결하는 소스드레인전극을 형성하는 단계를 더 포함하는 유기 발광 표시 장치 제조방법.