TWI392013B - Dry etching method and manufacturing method of magnetic memory device - Google Patents

Dry etching method and manufacturing method of magnetic memory device Download PDF

Info

Publication number
TWI392013B
TWI392013B TW093125895A TW93125895A TWI392013B TW I392013 B TWI392013 B TW I392013B TW 093125895 A TW093125895 A TW 093125895A TW 93125895 A TW93125895 A TW 93125895A TW I392013 B TWI392013 B TW I392013B
Authority
TW
Taiwan
Prior art keywords
layer
plasma
gas
dry etching
memory device
Prior art date
Application number
TW093125895A
Other languages
English (en)
Other versions
TW200522199A (en
Inventor
Toshiaki Shiraiwa
Tetsuya Tatsumi
Seiji Samukawa
Original Assignee
Sony Corp
Seiji Samukawa
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp, Seiji Samukawa filed Critical Sony Corp
Publication of TW200522199A publication Critical patent/TW200522199A/zh
Application granted granted Critical
Publication of TWI392013B publication Critical patent/TWI392013B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)
  • Drying Of Semiconductors (AREA)

Description

乾式蝕刻方法及磁性記憶裝置之製造方法
本發明係關於一種含有鉑以及/或錳之層的乾式蝕刻方法以及使用該層之磁性記憶裝置(即，磁性記憶裝置，其含有記憶部，該記憶部包含藉由疊層固定磁化方向之磁化固定層、通道障壁層、以及可變化磁化方向之磁性層而成之通道磁阻效果元件構成之磁性記憶元件；特別是作為磁性隨機存取記憶體即所謂的非揮發性記憶體之MRAM(Magnetic Random Access Memory，磁性隨機存取記憶體)而構成之磁性記憶裝置)之製造方法者。
隨著資訊通信機器，特別是行動終端等之個人用小型機器之飛躍性普及，於構成此等之記憶體或邏輯等之元件要求高集成化、高速化、低電力化等更高性能化。
特別是非揮發性記憶體之高密度、大容量化，作為可藉由可動部分之存在而替換本質上不可小型化之硬盤或光碟之技術，變得越發重要。
作為非揮發性記憶體，可列舉使用半導體之快閃記憶體或使用強誘電體之FRAM(Ferroelectric Random Access Memory，強誘電性隨機存取記憶體)等。
但是，快閃記憶體因構造較複雜故而難以高集成化，且存有存取時間為100 ns左右，較慢之缺點。另一方面，於FRAM中指出有可重寫之次數較少之問題。
作為無此等缺點，高速、大容量(高集成化)、低消耗電 力之非揮發性記憶體受到關注，例如，如揭示於非專利文獻1之稱為MRAM(Magnetic Random Access Memory)或MR(Magnetoresistance，磁阻)記憶體之磁性記憶體，近年來因提高了TMR(Tunnel Magnetoresistance，穿隧磁阻)材料之特性，故而逐漸受到關注。
並且，可預測MRAM因構造較為簡單故而易於高集成化，又因藉由磁矩之旋轉進行記錄故而可重寫之次數較多，存取時間亦非常快速。
使用於近年來如此受到關注之MRAM之TMR元件以於兩個磁性層之間夾有通道氧化膜之構造形成，以兩個磁性層之自旋方向，利用流動於通道氧化膜之電流強度變化，藉此使其作為記憶元件使用。
就上述MRAM進一步詳細地加以說明。圖1係MRAM之TMR元件之概要立體圖。成為MRAM之記憶單元之記憶元件的TMR元件10含有設置於支持基板9上的較容易磁化地旋轉之記憶層2與磁化固定層4、6。磁化容易軸A1以及磁化困難軸A2如圖示。
磁化固定層具有第1磁化固定層4與第2磁化固定層6之兩個磁化固定層，於此等之間配置有該等之磁性層反強磁性地結合般之導體層5。於記憶層2與磁化固定層4、6中使用含有鎳、鐵或鈷、或此等之合金之強磁性體，又可使用釕、銅、鉻、金、銀等作為導體層5之材料。第2磁化固定層6與反強磁性體層7連接，於此等之層間動作之交換相互作用，藉此第2磁化固定層6具有較強之一方向之磁性異方 性。可使用鐵、鎳、鉑、銥、銠等之錳合金，鈷或鎳氧化物等作為反強磁性體層7之材料。此處，存在含有磁化固定層4、6與反強磁性體層5、7，稱為栓層(磁化固定層)26之情形(以下，同樣)。
又，於作為磁性層之記憶層2與第1磁化固定層4之間，夾有含有鋁、鎂、矽等之氧化物或氮化物等的絕緣體之通道障壁層3，發揮切斷記憶層2與磁化固定層4之磁性結合且流動通道電流之作用。此等磁性層以及導體層主要藉由濺射法形成，通道障壁層3可藉由氧化或氮化以濺射所形成之金屬膜而獲得。頂部塗層1有防止TMR元件10與連接於該TMR元件之佈線的相互擴散，降低接觸電阻以及防止記憶層2氧化的作用，通常可使用Cu、Ta、TiN等之材料。底層電極層8用於TMR元件與串聯連接之切換元件之連接。該底層電極層8藉由Ta等形成，亦可兼作反強磁性體層7。
於如此構成之記憶單元中，如下所述，檢測藉由磁阻效果之通道電流變化讀出資訊，該效果依存於記憶層與磁化固定層之相對磁化方向。
圖2係表示使一般MRAM之記憶單元部之一部分簡略化之放大立體圖。於此處為簡略化省略讀出電路部分，例如含有9個記憶單元，含有相互交叉之位元線11以及寫入用字元線12。於此等之交點配置有TMR元件10，藉由於位元線11以及寫入用字元線12流動電流，自此等產生之磁場的合成磁場，向TMR元件10之寫入以於位元線11與寫入用字元線12之交點之TMR元件10的記憶層2之磁化方向對於磁化 固定層平行或反平行之方式進行寫入。
圖3係MRAM之記憶單元之模式性概要剖面圖。例如配置n型讀出用場效型電晶體19，於其上部配置有寫入用字元線12、TMR元件10以及位元線11，該場效電晶體包含於形成於p型矽半導體基板13內之p型井區域14內所形成之閘極絕緣膜15、閘電極16、源極區域17、以及汲極區域18。於源極區域17介以源電極20連接有感測線21。場效電晶體19作為用以讀出之切換元件發揮功能，自字元線12與TMR元件10之間引出之讀出用佈線22介以汲電極23連接於汲極區域18。再者，電晶體19可為n型或p型場效電晶體，此外，可使用二極體、雙極電晶體、MESFET(Metal Semiconductor Field Effect Transistor，金屬半導體場效電晶體)等各種切換元件。
圖4係MRAM之等效電路圖。例如表示有含有6個記憶單元之部分。含有相互交叉之位元線11以及寫入用字元線12，於此等寫入線之交點，含有記憶元件10，連接於記憶元件10於讀出時進行元件選擇之場效電晶體19以及感測線21。感測線21連接於感測放大器23，檢測所儲存之資訊。再者，圖中之符號24表示雙方向之寫入用字元線電流驅動電路，符號25表示位元線電流驅動電路。
圖5係MRAM之寫入時之磁場應答特性圖(星形曲線)。表示所施加之磁化容易軸方向磁場HEA 以及磁化困難軸方向磁場HHA 之記憶層磁化方向之反轉臨限值。於該星形曲線之外部，若產生相當之合成磁場矢量，則會產生磁場反轉，但星形曲線之內部之合成磁場矢量不會自該電流雙安定狀 態之一方反轉單元。又，於流動有電流之字元線以及位元線之交點以外之單元中，施加由字元線或位元線單獨產生之磁場，故而此等之大小為一方向反轉磁場HK 以上之情形時，交點以外之單元之磁化方向亦反轉，故僅於合成磁場位於圖中灰色區域時可選擇寫入所選擇之單元。
如此，一般於MRAM中，藉由使用位元線與字元線兩條寫入線，利用星形磁化反轉特性，僅所指定之記憶單元可藉由磁性自旋之反轉而選擇性地寫入。於單一記憶區域中之合成磁化藉由施加於其之磁化容易軸方向磁場HEA 與磁化困難軸方向磁場HHA 之矢量合成而決定。流動於位元線之寫入電流將磁化容易軸方向之磁場HEA 施加至單元，又流動於字元線之電流將磁化困難軸方向之磁場HHA 施加至單元。
圖6係說明MRAM之讀出動作原理之模式圖。於此概要圖示TMR元件10之層構成，將上述之栓層作為單一層之栓層26而表示，記憶層2以及通道障壁層3以外省略圖示。
即，如上所述，資訊之寫入藉由以矩陣狀佈線之位元線11與字元線12之交點的合成磁場反轉單元之磁性自旋MS，將其指向作為"1"、"0"之資訊記錄。又，讀出利用應用磁阻效果之TMR效果進行，TMR效果係指藉由磁性自旋MS之指向電阻值產生變化之現象，藉由磁性自旋MS為反平行之電阻較高狀態與磁性自旋MS為平行之電阻較低狀態，檢測資訊之"1"、"0"。該讀出藉由於字元線12與位元線11之間流動讀出電流(通道電流)I，將相應上述電阻之高低之輸出介以上述讀出用場效電晶體19讀出至感測線21，從 而進行。
上述先前構造之MRAM之製造方法的主要階段藉由圖7(A)以及圖7(B)加以說明。
如圖7(A)所示，於形成於基板之含有矽氧化膜之層間絕緣膜31，於記憶部A形成字元線12與讀出線123作為埋設佈線，又於周邊電路部B形成下層佈線33、34作為埋設佈線，該基板(均未圖示)形成有使用CMOS技術形成之Tr(電晶體)或佈線層。
於字元線12以及周邊電路部B之下層佈線33、34上形成用以防止佈線之銅離子之擴散的含有矽氮化膜之擴散防止膜32，進而疊層含有矽氧化膜35之層間絕緣膜35之後，於以藉由蝕刻開口讀出線123上之層間絕緣膜35之方式所形成之連接孔100形成佈線連接部123a，於其上面疊層例如含有Ta/PtMn/CoFe(第2栓層)/Ru/CoFe(第1栓層)之栓層26、含有Al2 O3 之通道障壁層3、含有CoFe-30B之自由層2以及含有TiN之頂部塗層1之各構成材料層。
並且，為形成TMR元件10，於字元線12之上方，使用形成為特定圖案之含有SiO/SiN之疊層膜的遮罩101，蝕刻頂部塗層1以及自由層2殘留為特定圖案，進而以SiO2 等之絕緣膜102覆蓋整個面。
再者，於形成此等埋設佈線中，於佈線溝設置含有例如Ta等之銅擴散障壁膜，藉由將該障壁膜作為種晶金屬的金屬鑲嵌法，以電解電鍍沉積Cu後進行CMP(化學機械研磨加工)即可(以下其他之佈線亦同樣)。
其次，如圖7(B)所示，使用含有其他之光阻材料或SiO/SiN之疊層膜的特定圖案之遮罩103，以相同圖案疊層蝕刻絕緣膜102、通道障壁層3以及栓層26，分離鄰接之TMR元件10之間，且將各TMR元件介以栓層26連接至讀出線123(123a)。此時層間絕緣膜35亦得以部分蝕刻。
其次，省略圖示，疊層層間絕緣膜以及擴散防止膜，於其上形成連接孔(未圖示)後藉由鍍Cu埋設連接孔之後，於記憶部A中將位元線形成於TMR元件10上，於周邊電路部B中將位元線連接於下層佈線上。
以此方式製造MRAM之情形時，考慮有於圖7(B)之元件分離步驟中至此，藉由使用Ar離子之離子研磨進行自通道障壁層3至栓層26之蝕刻的方法(參照專利文獻1以及2)。
[專利文獻1]日本專利特開2003-60169公報(第3頁右欄第21行~第4頁左欄第8行，圖1(2)~(5))[專利文獻2]日本專利特解2003-31772公報(第5頁左欄第24~34行，圖1(3))
[非專利文獻1]Wang et al.,IEEE Trans.Magn.33(1997),4498
[發明所欲解決之問題]
如上所述，例如將含有鉑之錳合金(PtMn)之栓層26加工為特定之圖案時，藉由用於磁性頭形成技術之Ar離子使用物理性蝕刻(研磨)之情形時，研磨加工藉由物理性去除形成圖案，故而基本上存有於加工圖案之側壁附著濺鍍物之問題。作為其防止對策，使用自傾斜進行研磨之方法，但於此種方法中於圖案經微細化時藉由鄰接之圖案存有成為影 之部分(陰影)，藉此微細化存有界限。
因此，可認為如於通常之半導體製程所知，藉由使用伴隨化學反應效果之反應性電漿進行乾式蝕刻(RIE)。但是，通常於PtMn之蝕刻使用用於Al加工之Cl2 基礎氣體系，但即使為Al亦存有以下問題：以因蝕刻後之放置造成腐蝕之產生為首，因至反應生成物之加工圖案側之附著造成尺寸變換差(尺寸精度之不均一)之產生，進而因至反應生成物之蝕刻腔內部之附著造成產生再現性惡化(因反應生成物之附著放電狀態產生變化，故而加工形狀產生變化)。
本發明係鑒於相關問題點開發而成者，其目的在於提供一種製程，其可良好地蝕刻用於MRAM之栓層之特別是PtMn。
即，本發明提供一種乾式蝕刻方法，其特徵在於使用脈衝電漿乾式蝕刻含有鉑以及/或錳之層。
又，本發明提供一種磁性記憶裝置之製造方法，該磁性記憶裝置含有記憶部，該記憶部包含藉由疊層固定磁化方向之磁化固定層、通道障壁層、以及可變化磁化方向之磁性層而成之通道磁阻效果元件而構成之磁性記憶元件，該製造方法之特徵在於：上述磁化固定層至少一部分為包含含有鉑以及/或錳之層時，藉由脈衝電漿之乾式蝕刻形成該層。
依據本發明，加工含有鉑以及/或錳例如PtMn之層時，使 用以脈衝狀反覆進行電漿生成之導通時間與未進行電漿生成之截止時間的脈衝電漿，從而進行蝕刻，故而於未進行電漿生成之截止時間中，藉由電子附著於離子產生活性負離子，因此可促進與被蝕刻物之反應。其結果係可促進於先前蝕刻較為困難之特別是PtMn之蝕刻，又此時，一般作為遮罩而使用之矽氧化膜之蝕刻率未產生變化，故而可提高選擇比。特別是於Cl2 基礎氣體系進行乾式蝕刻時，促進反應之結果係因殘留氯減少故而亦可抑制腐蝕之產生。又，藉由化學性活性之上述負離子之作用，可防止反應生成物附著至加工圖案，且亦可抑制反應生成物附著至腔內，於進行圖案之微細化以及量產化時為有效。
以下就本發明之乾式蝕刻方法以及磁性記憶裝置之製造方法的實施形態加以說明。
本實施形態之乾式蝕刻方法，其特徵在於使用脈衝電漿乾式蝕刻含有鉑以及/或錳之層。
又，本實施形態之磁性記憶裝置之製造方法，該磁性記憶裝置含有記憶部，該記憶部包含藉由疊層固定磁化方向之磁化固定層、通道障壁層、以及可變化磁化方向之磁性層而成之通道磁阻效果元件而構成之磁性記憶元件，該製造方法之特徵在於：上述磁化固定層至少一部分為包含有鉑以及/或錳之層時，藉由脈衝電漿乾式蝕刻形成該層。
於本實施形態中，於促進上述效果之基礎上較好的是將上述脈衝電漿之開/閉時間分別設為10~100 μs。該開/閉時 間過短或過長，亦難以有效地產生上述負離子。
又，使用可開/閉上述電漿之生成的電漿源為宜，但此處可使用可交替開/閉施加脈衝電壓之電子回旋加速器諧振源(ECR：Electron Cyclotron Resonance)、感應耦合電漿(ICP：Inductively-coupled Plasma)、或螺旋波。
又，作為蝕刻氣體，使用可生成負離子之氣體為宜，但於其中使用Cl2 、HCl、BCl3 等之至少含有氯原子之氣體中之至少一種或其混合氣體為宜。
又，使用至少含有氫原子之氣體附加防腐蝕用之電漿處理，藉此殘留氯得以還原，從而可進一步有效地抑制腐蝕的產生。
作為如此之還原性氣體，可使用H2 、NH3 、CH3 OH、H2 O等至少含有氫原子之氣體中之至少一種或其混合氣體，或於此等之任一者添加Ar等惰性氣體而成之混合氣體。
本實施形態之乾式蝕刻方法，製造以以下方式構成之磁性記憶裝置(MRAM)較好：於上述磁化固定層與上述磁性層之間夾有絕緣體層或導電體層，於設置於上述記憶元件之上面以及下面之位元線以及字元線分別流動有電流，藉此於所誘發之磁場於特定方向磁化上述磁性層並寫入資訊，藉由介以上述通道障壁層之通道磁阻效果讀出該寫入資訊。
以下，就本發明較好之實施形態參照圖式進一步詳細地加以說明。
本實施形態係使本發明適用於MRAM者，以步驟順序說 明該製造方法。於以下之製程中，例如於向連接孔埋設Cu時形成使用Ta等之擴散障壁層，又，埋設後藉由CMP進行表面研磨，對此等步驟有時亦並未特別地加以說明。又，遮罩之形成係通過光微影技術等步驟而形成。
圖8(A)~圖8(K)係表示藉由本實施形態之MRAM之製造方法製程的概要剖面圖。
首先，如圖8(A)所示，例如於形成使用CMOS技術所形成之電晶體以及佈線層之基板(均未圖示)上之記憶部A中，例如於含有矽氧化膜之層間絕緣膜31藉由微影術以及蝕刻形成各連接孔110。
其次，如圖8(B)所示，於各連接孔110介以擴散障壁層(未圖示)進行Cu之電解電鍍以及藉由該CMP(化學機械研磨)埋設Cu，於記憶部A形成例如400 nm厚之字元線12以及讀出線123，於周邊電路部B亦同樣形成下層佈線33、34。
其次，如圖8(C)所示，成為擴散防止膜32之矽氮化膜與作為層間絕緣膜35之矽氧化膜分別藉由CVD(化學性氣相成長)法堆積為例如30 nm厚以及100 nm厚，進而藉由微影術以及蝕刻形成與連接於TMR元件之佈線的連接孔100。再者，並非一定需形成層間絕緣膜35，擴散防止膜32亦可兼作層間絕緣膜。
其次，如圖8(D)所示，於連接孔27藉由Cu之電解電鍍以及該CMP埋設Cu，形成用以連接TMR元件與下層佈線123之佈線連接部123a。再者，以該佈線連接部123a為首，佈線12、33、34均介以Ta等之擴散障壁層藉由Cu電鍍之埋設 而形成。
其次，如圖8(E)所示，藉由濺射法等依次疊層例如含有Ta(3 nm厚)/PtMn(30 nm厚)/CoFe(2.4 nm厚)/Ru(0.75 nm厚)/CoFe(2.2 nm厚)之栓層26、含有Al2 O3 (1.5 nm厚)之通道障壁層3、含有CoFe-30B(4 nm厚)之自由層2、含有Ta(5 nm厚)/TiN(50 nm厚)之頂部塗層1之各構成材料層。
其次，如圖8(F)所示，於元件構成材料層之加工時所必需的遮罩101形成為特定圖案。作為該遮罩101，藉由CVD法堆積例如65 nm厚之矽氮化膜/250 nm厚之矽氧化膜的疊層膜，藉由於其上形成之特定圖案之抗蝕劑(未圖示)，藉由蝕刻圖案化。
其次，使用遮罩101乾式蝕刻頂部塗層1以及自由層2為元件圖案。藉由該蝕刻，遮罩層101如假想線般得以薄膜化。
其次，如圖8(G)所示，藉由CVD法於全面形成含有矽氧化膜之絕緣膜102後，如圖8(H)所示，於記憶部A上再次藉由CVD法形成遮罩103。該遮罩103以例如65 nm厚之矽氮化膜/250 nm厚之矽氧化膜之疊層膜形成。
其次，使用該遮罩103，藉由脈衝電漿乾式蝕刻絕緣膜102、通道障壁層3以及栓層26為同一圖案，分離鄰接之TMR元件10間，且介以栓層26將TMR元件10連接於讀出線123(123a)。此時，遮罩103如假想線般得以薄膜化。
藉由該脈衝電漿之乾式蝕刻，例如以ECR(電子回旋加速器諧振源)型之蝕刻裝置於以下條件進行。
Cl2 供給量=50 sccm、腔內壓力=2 mTorr、ECR功率=1000 W (2.5 GHz)、偏壓=100 W(600 kHz)、基板(平臺)溫度=30℃、腔壁溫=150℃、ECR電源之On/Off時間=30 μs/30 μs、蝕刻時間=90 s。
並且，進而，為防止因殘留Cl2 造成栓層26(特別是PtMn)之腐蝕，以以下條件進行後處理。
H2 供給量=50 sccm、腔內壓力=2 mTorr、ECR功率=1000 W(2.5 GHz)、偏壓=100 W(600 kHz)、基板(平臺)溫度=30℃、腔壁溫=150℃、處理時間=60 s。
其次，如圖8(I)以及圖8(J)所示，於含有遮罩103之上面形成絕緣膜104以及層間絕緣膜105後，藉由CMP使層間絕緣膜105平坦化，進而於形成含有SiN之擴散防止膜106後形成光阻遮罩(未圖示)，藉由蝕刻形成記憶部A之TMR元件10以及與周邊電路部B之下層佈線33、34之連接孔107。
其次，如圖8(K)所示，藉由電鍍於連接孔107埋設Cu，形成記憶部A之接觸插塞12a，且形成用以連接周邊電路部B之下層佈線33與位元線以及上部佈線的接觸插塞33a、34a。
其次，於形成層間絕緣膜42以及擴散防止膜43後形成光阻遮罩(未圖示)，藉由蝕刻形成位元線用之佈線溝120以及周邊電路部B之連接孔29。並且，藉由鍍Cu以及CMP形成位元線11以及向連接孔29之上層佈線34b。再者，省略圖示，於周邊電路部B於形成於層間絕緣膜之墊片開口形成電極，連接於外部機器等，從而完成MRAM。
依據本實施形態，於圖8(H)之步驟中，自通道障壁層3至栓層26為止之乾式蝕刻，特別是藉由將Cl2 設為反應氣體之 脈衝電漿進行PtMn層之加工，故而以脈衝狀反覆進行電漿生成之導通時間與未進行電漿生成之截止時間時，於未進行電漿生成之截止時間中，藉由電子附著於離子而產生活性負離子，因此會促進與被蝕刻物之反應(導通時間中，原料氣體之Cl得以分解，生成離子與游離基)。其結果係可促進於先前蝕刻較為困難之特別是PtMn之蝕刻。
(實施例1)
圖9係表示藉由本實施形態之MRAM之栓層(PtMn層)之乾式蝕刻時的脈衝電漿之開/閉時間之蝕刻速度的變化之曲線圖，縱軸表示蝕刻速度，橫軸表示脈衝電漿之開/閉時間。蝕刻之條件設為：Cl2 ：2 mTorr，ECR：1 kW，偏壓：100 W(600 kHz)，基板溫度：30℃，腔壁溫：150℃，蝕刻時間：90 s。
可瞭解可藉由選擇脈衝電漿之開/閉比，提高PtMn之蝕刻速度，若以提高蝕刻率為目的則較好的是將開/閉時間分別設為10~100 s，特別好的是將導通時間設為30~100 μs，將截止時間設為10~50 μs(其中，圖中之CW表示連續放電(Continuous Wave)(以下同樣))。
(實施例2)
圖10係表示本實施形態之MRAM之乾式蝕刻時的SiO2 遮罩之蝕刻速度之曲線圖，縱軸表示SiO2 之蝕刻速度，橫軸表示脈衝電漿之開/閉時間。蝕刻之條件設為：Cl2 ：2 mTorr，ECR：1 kW，偏壓：100 W(600 kHz)，基板溫度：30℃，腔壁溫：150℃。
可確認於上述之乾式蝕刻中作為一般遮罩使用之矽氧化膜103之蝕刻率如圖10所示並無變化，可提高選擇比。
(實施例3)
圖11係表示本實施形態之MRAM之乾式蝕刻後的殘留元素量之曲線圖，係藉由EDX進行晶圓表面之元素分析的結果。縱軸表示原子數比率(原子%)，橫軸表示脈衝電漿之開/閉時間。蝕刻之條件設為：Cl2 ：2 mTorr，ECR：1 kW，偏壓：100 W(600 kHz)，基板溫度：30℃，腔壁溫：150℃，蝕刻時間：90 s。
以Cl2 基礎氣體系進行乾式蝕刻時，促進反應之結果如圖11所示，殘留氯減少。
(實施例4)
圖12(A)~圖12(F)係表示本實施形態之MRAM之乾式蝕刻後的腐蝕產生狀況之放大照片，各圖之脈衝電漿之開/閉時間，於圖12(A)為CW，於圖12(B)為30 μs/10 μs，於圖12(C)為30 μs/30 μs，於圖12(D)為30 μs/50 μs，於圖12(E)為30 μs/70 μs，於圖12(F)為30 μs/100 μs。蝕刻之條件設為：Cl2 ：2 mTorr，ECR：1 kW，偏壓：100 W(600 kHz)，基板溫度：30℃，腔壁溫：150℃，蝕刻時間：90 s。蝕刻結束後，經過5小時後測定。經過1~2小時後產生腐蝕。
如自圖12(A)~圖12(F)所知，如上所述若以Cl2 基礎氣體系進行乾式蝕刻則殘留氯減少，故而亦可抑制腐蝕之產生，該腐蝕可認為係產生表面之凹凸者。
(實施例5)
圖13(A)以及圖13(B)係表示本發明之實施形態之MRAM之乾式蝕刻之狀態的放大照片，係關於附有圖案樣本之結果。各圖之脈衝電漿之開/閉時間，於圖13(A)為CW，於圖13(B)為30 μs/100 μs。蝕刻之條件設為：Cl2 ：2 mTorr，ECR：1 kW。偏壓：100 W(600 kHz)，基板溫度：30℃，腔壁溫：150℃，覆蓋蝕刻：50%。
於表示脈衝放電之TM(Time Modulation，時間調製)電漿中，降低腐蝕之產生，實現PtMn層之蝕刻。
此時，於控制腐蝕產生之基礎上截止時間較長為宜，較好的是截止時間為100 μs。
(實施例6)
圖14係表示藉由本發明之實施形態之MRAM之乾式蝕刻後的H2 等之還原處理之結果的曲線圖。縱軸表示藉由乾式蝕刻後的H2 等之還原處理後的藉由EDX之殘留氯的濃度(原子%)，橫軸表示還原處理之條件，於曲線圖中表示有僅對於藉由參照(Ref)之Cl2 之處理進行藉由H2 、O2 、Ar、SF6 之各電漿的處理之結果。將照射條件設為ECR/偏壓=100 W/100 W，乾式蝕刻之TM設為30 μs/30 μs。
藉由脈衝電漿之乾式蝕刻後，若以含有H之氣體系進行電漿處理，則如圖14所示還原殘留氯並除去，從而可進一步防止腐蝕之產生。該效果於藉由O2 、Ar、SF6 之電漿之處理中亦可見。再者，僅於圖14中之藉由Cl2 之處理之情形下，其值與圖11所示者不同，可認為此係因不均一而造成者。
又，可藉由化學性活性之上述負離子之作用，防止反應 生成物附著至加工圖案，且亦可抑制反應生成物附著至腔內，於進行圖案之高精度化、微細化以及量產化時為有效。
如此，依據本實施形態之方法，於MRAM之製造步驟中栓層之尺寸變換差較少，可抑制腐蝕，故而元件之微細化成為可能，製造亦較為容易。
上述實施形態可根據本發明之技術性思想進行多種多樣地變形。
例如，上述栓層之構成材料並非僅限於PtMn，Pt或Mn亦可，或其他層之構成材料亦可多種多樣地改變。且將TMR元件與讀出線連接之讀出佈線亦可僅作為上述栓層中最下層之Ta與其上層之PtMn層。此時，於圖8(F)之步驟中有必要於PtMn層上以停止蝕刻之方式控制藉由遮罩101之蝕刻。
又，作為可開/閉上述脈衝電漿之生成的電漿源，除可使用電子回旋加速器諧振源(ECR)以外，亦可使用感應耦合電漿(ICP)或螺旋波。
此時，作為蝕刻氣體可使用可生成負離子之氣體，於其中除Cl2 以外亦可使用HCl、BCl3 等至少含有氯原子之氣體中之至少一種或其混合氣體為宜。
又，較好的是使用至少含有氫原子之氣體附加防腐蝕用之電漿處理，此處除H2 以外亦可使用NH3 、CH3 OH、H2 O等至少含有氫原子之氣體中之至少一種或其混合氣體，或於此等之任一者添加Ar等稀有氣體而成之混合氣體。
又，亦可適當的變化TMR元件之層構成以及其構成材料或膜厚、各遮罩材料以及膜厚或擴散防止膜之材料或膜厚 等，MRAM之形成製程亦並非僅限於實施形態者。
[產業上之可利用性]
又，本發明適用於MRAM，亦可適用於包含含有可磁化之磁性層的記憶元件之其他磁性記憶裝置，又本發明之MRAM亦可以固定磁性方向之方式ROM地使用。
1‧‧‧頂部塗層
2‧‧‧記憶層(自由層)
3‧‧‧通道障壁層
4‧‧‧第1磁化固定層
5‧‧‧反強磁性結合層
6‧‧‧第2磁化固定層
7‧‧‧反強磁性體層
8‧‧‧下地層
9‧‧‧支持基板
10‧‧‧TMR元件
11‧‧‧位元線
12‧‧‧寫入用字元線
12a,33a‧‧‧接觸插塞
13‧‧‧矽基板
14‧‧‧井區域
15‧‧‧閘極絕緣膜
16‧‧‧閘電極
17‧‧‧源區域
18‧‧‧汲極區域
19‧‧‧讀出用場效電晶體(選擇用電晶體)
20‧‧‧源電極
21‧‧‧感測線
22‧‧‧佈線
24‧‧‧字元線電流驅動電路
25‧‧‧位元線電流驅動電路
26‧‧‧栓層(磁化固定層)
30‧‧‧障壁膜
110,120‧‧‧佈線溝
31,35,40,42,105‧‧‧層間絕緣膜
32,43,106‧‧‧擴散防止膜
33,34‧‧‧下層佈線
101,103‧‧‧遮罩
102,104‧‧‧絕緣膜
123‧‧‧讀出線
A‧‧‧記憶部
B‧‧‧周邊電路部
圖1係MRAM之TMR元件之概要立體圖。
圖2係表示使一般MRAM之記憶單元部之一部分簡略化之放大立體圖。
圖3係MRAM之記憶單元之模式性概要剖面圖。
圖4係MRAM之等效電路圖。
圖5係MRAM之寫入時之磁場應答特性圖(星形曲線)。
圖6係說明MRAM之讀出動作原理之模式圖。
圖7(A)以及圖7(B)係表示先前例之MRAM之製造製程之概要剖面圖。
圖8(A)~圖8(K)係表示本發明之實施形態之MRAM之製造方法製程的概要剖面圖。
圖9係表示藉由實施例1中之MRAM之栓層(PtMn層)之乾式蝕刻時的脈衝電漿之開/閉時間之蝕刻速度的變化之曲線圖。
圖10係表示實施例2中之MRAM之乾式蝕刻時的SiO2 遮罩之蝕刻速度之曲線圖。
圖11係表示實施例3中之MRAM之乾式蝕刻後的殘留元素量之曲線圖。
圖12(A)~圖12(F)係表示實施例4中之MRAM之乾式蝕刻後的腐蝕產生狀況之放大照片。
圖13(A)以及圖13(B)係表示實施例5中之MRAM之乾式蝕刻之狀態的放大照片。
圖14係表示藉由實施例6中之MRAM之乾式蝕刻後的H2 等之還原處理之結果的曲線圖。
1‧‧‧頂部塗層
2‧‧‧記憶層(自由層)
3‧‧‧通道障壁層
10‧‧‧TMR元件
11‧‧‧位元線
12‧‧‧寫入用字元線
12a,33a‧‧‧接觸插塞
26‧‧‧栓層(磁化固定層)
120‧‧‧佈線溝
31,35,42,105‧‧‧層間絕緣膜
32,43,106‧‧‧擴散防止膜
33,34‧‧‧下層佈線
101,103‧‧‧遮罩
102,104‧‧‧絕緣膜
123‧‧‧讀出線
A‧‧‧記憶部
B‧‧‧周邊電路部
123a‧‧‧佈線連接部
29,107‧‧‧連接孔
106‧‧‧擴散防止膜
34a‧‧‧接觸插塞
34b‧‧‧上層佈線

Claims (15)

  1. 一種乾式蝕刻方法，其特徵在於：使用脈衝電漿乾式蝕刻含有鉑以及/或錳之層，且附加使用至少含有氫原子之氣體之防腐蝕用電漿處理。
  2. 如請求項1之乾式蝕刻方法，其中將上述脈衝電漿之開/閉時間分別設為10~100 μs。
  3. 如請求項1之乾式蝕刻方法，其中使用可開/閉上述電漿之生成的電漿源。
  4. 如請求項3之乾式蝕刻方法，其中使用電子回旋加速器諧振源(ECR：Electron Cyclotron Resonance)、感應耦合電漿(ICP：Inductively-coupled Plasma)、或螺旋波作為上述電漿源。
  5. 如請求項1之乾式蝕刻方法，其中使用可生成負離子之氣體作為蝕刻氣體。
  6. 如請求項5之乾式蝕刻方法，其中使用至少含有氯原子之氣體中之至少一種或其混合氣體作為上述蝕刻氣體。
  7. 如請求項1之乾式蝕刻方法，其中使用至少含有氫原子之氣體中之至少一種或其混合氣體，或於此等之任一者添加稀有氣體而成之混合氣體作為上述氣體。
  8. 一種磁性記憶裝置之製造方法，該磁性記憶裝置含有記憶部，該記憶部包含藉由疊層磁化方向固定之磁化固定層、通道障壁層、以及可變化磁化方向之磁性層而成之通道磁阻效果元件所構成之磁性記憶元件，該製造方法特徵在於：上述磁化固定層之至少一部分為包含含有鉑以及/或錳 之層時，藉由利用脈衝電漿之乾式蝕刻形成該層，且附加使用至少含有氫原子之氣體之防腐蝕用電漿處理。
  9. 如請求項8之磁性記憶裝置之製造方法，其中將上述脈衝電漿之開/閉時間分別設為10~100 μs。
  10. 如請求項8之磁性記憶裝置之製造方法，其中使用可開/閉上述電漿之生成的電漿源。
  11. 如請求項10之磁性記憶裝置之製造方法，其中使用電子回旋加速器諧振源(ECR：Electron Cyclotron Resonance)、感應耦合電漿(ICP：Inductively-coupled Plasma)、或螺旋波作為上述電漿源。
  12. 如請求項8之磁性記憶裝置之製造方法，其中使用可生成負離子之氣體作為蝕刻氣體。
  13. 如請求項12之磁性記憶裝置之製造方法，其中使用至少含有氯原子之氣體中之至少一種或其混合氣體作為上述蝕刻氣體。
  14. 如請求項8之磁性記憶裝置之製造方法，其中使用至少含有氫原子之氣體中之至少一種或其混合氣體，或於此等之任一者添加稀有氣體而成之混合氣體作為上述氣體。
  15. 如請求項8之磁性記憶裝置之製造方法，其中係製造磁性記憶裝置，該磁性記憶裝置係以以下之方式構成：於上述磁化固定層與上述磁性層之間夾有絕緣體層或導電體層，於設置於上述記憶元件之上面以及下面之位元線以及字元線分別流動電流，藉此以誘發之磁場於特定方向磁化上述磁性層並寫入資訊，藉由介以上述通道障壁層之通道磁阻效果讀出該寫入資訊。
TW093125895A 2003-08-27 2004-08-27 Dry etching method and manufacturing method of magnetic memory device TWI392013B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003303410A JP4483231B2 (ja) 2003-08-27 2003-08-27 磁気メモリ装置の製造方法

Publications (2)

Publication Number Publication Date
TW200522199A TW200522199A (en) 2005-07-01
TWI392013B true TWI392013B (zh) 2013-04-01

Family

ID=34269200

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093125895A TWI392013B (zh) 2003-08-27 2004-08-27 Dry etching method and manufacturing method of magnetic memory device

Country Status (5)

Country Link
US (2) US7473646B2 (zh)
EP (1) EP1667215A4 (zh)
JP (1) JP4483231B2 (zh)
TW (1) TWI392013B (zh)
WO (1) WO2005022622A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4483231B2 (ja) * 2003-08-27 2010-06-16 ソニー株式会社 磁気メモリ装置の製造方法
JP4653470B2 (ja) * 2004-12-02 2011-03-16 株式会社アルバック エッチング方法
WO2006100779A1 (ja) * 2005-03-24 2006-09-28 Fujitsu Limited 磁気メモリ装置及びその製造方法
JP4769002B2 (ja) * 2005-03-28 2011-09-07 株式会社アルバック エッチング方法
JP4995455B2 (ja) * 2005-11-30 2012-08-08 ルネサスエレクトロニクス株式会社 半導体装置
US7456030B1 (en) * 2007-10-11 2008-11-25 National Semiconductor Corporation Electroforming technique for the formation of high frequency performance ferromagnetic films
US8455267B2 (en) * 2009-05-14 2013-06-04 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
JP5461148B2 (ja) * 2009-11-05 2014-04-02 株式会社日立ハイテクノロジーズ プラズマエッチング方法及び装置
JP5740281B2 (ja) * 2011-10-20 2015-06-24 東京エレクトロン株式会社 金属膜のドライエッチング方法
KR101881750B1 (ko) 2012-02-29 2018-07-25 삼성전자주식회사 정보 저장 소자 및 그 제조 방법
CN108320769A (zh) 2013-03-15 2018-07-24 英特尔公司 包括嵌入式磁性隧道结的逻辑芯片
CN103267955B (zh) * 2013-05-28 2016-07-27 江苏多维科技有限公司 单芯片桥式磁场传感器
US10073655B2 (en) * 2014-09-03 2018-09-11 Hitachi, Ltd. Semiconductor integrated circuit apparatus
JP6519364B2 (ja) * 2015-07-06 2019-05-29 株式会社デンソー 金属パターンの製造方法
US10032828B2 (en) 2016-07-01 2018-07-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor memory device and method for fabricating the same
US10347486B1 (en) 2017-12-19 2019-07-09 International Business Machines Corporation Patterning material film stack with metal-containing top coat for enhanced sensitivity in extreme ultraviolet (EUV) lithography
US10692759B2 (en) * 2018-07-17 2020-06-23 Applied Materials, Inc. Methods for manufacturing an interconnect structure for semiconductor devices

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5382320A (en) * 1993-06-10 1995-01-17 Ceram Incorporated Reactive ion etching of lead zirconate titanate and ruthenium oxide thin films using CHClFCF3 or CHCl2 CF3 as an etch gas
TW412801B (en) * 1999-03-22 2000-11-21 Samsung Electronics Co Ltd Process and apparatus for plasma etching
US20030036264A1 (en) * 2001-07-06 2003-02-20 Chentsau Ying Method of etching platinum using a silicon carbide mask
TW536437B (en) * 2000-08-25 2003-06-11 Univ Texas Transmission line based inductively coupled plasma source with stable impedance

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8516537D0 (en) * 1985-06-29 1985-07-31 Standard Telephones Cables Ltd Pulsed plasma apparatus
JPH03173125A (ja) 1989-11-30 1991-07-26 Toshiba Corp 半導体装置の製造方法
JPH04345026A (ja) 1991-05-22 1992-12-01 Sony Corp プラズマ処理装置
US5387315A (en) * 1992-10-27 1995-02-07 Micron Technology, Inc. Process for deposition and etching of copper in multi-layer structures
US5431774A (en) * 1993-11-30 1995-07-11 Texas Instruments Incorporated Copper etching
JPH07273120A (ja) 1994-03-30 1995-10-20 Nippon Telegr & Teleph Corp <Ntt> 半導体基板の処理方法
JP3546977B2 (ja) 1994-10-14 2004-07-28 富士通株式会社 半導体装置の製造方法と製造装置
JP3520577B2 (ja) 1994-10-25 2004-04-19 株式会社日立製作所 プラズマ処理装置
US5603848A (en) * 1995-01-03 1997-02-18 Texas Instruments Incorporated Method for etching through a substrate to an attached coating
US5746930A (en) * 1995-01-03 1998-05-05 Texas Instruments Incorporated Method and structure for forming an array of thermal sensors
US5705443A (en) * 1995-05-30 1998-01-06 Advanced Technology Materials, Inc. Etching method for refractory materials
CA2227195C (en) * 1995-07-27 2008-11-04 Sensormatic Electronics Corporation Image splitting, forming and processing device and method for use with no moving parts camera
JP3490669B2 (ja) 2000-07-18 2004-01-26 株式会社日立製作所 不揮発性材料のエッチング方法および装置
JP4458703B2 (ja) 2001-03-16 2010-04-28 株式会社東芝 磁気抵抗効果素子、その製造方法、磁気ランダムアクセスメモリ、携帯端末装置、磁気ヘッド及び磁気再生装置
US6551852B2 (en) * 2001-06-11 2003-04-22 Micron Technology Inc. Method of forming a recessed magnetic storage element
JP3531628B2 (ja) 2001-07-13 2004-05-31 ソニー株式会社 磁気記憶装置の製造方法
JP2003060169A (ja) 2001-08-15 2003-02-28 Sony Corp 磁気記憶装置の製造方法および磁気ヘッドの製造方法
JP2003133527A (ja) 2001-10-24 2003-05-09 Sony Corp 磁気メモリ装置、その書き込み方法およびその製造方法
JP3583102B2 (ja) * 2001-12-27 2004-10-27 株式会社東芝 磁気スイッチング素子及び磁気メモリ
JP3879518B2 (ja) * 2002-01-21 2007-02-14 ソニー株式会社 磁気記憶装置およびその製造方法
JP4483231B2 (ja) * 2003-08-27 2010-06-16 ソニー株式会社 磁気メモリ装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5382320A (en) * 1993-06-10 1995-01-17 Ceram Incorporated Reactive ion etching of lead zirconate titanate and ruthenium oxide thin films using CHClFCF3 or CHCl2 CF3 as an etch gas
TW412801B (en) * 1999-03-22 2000-11-21 Samsung Electronics Co Ltd Process and apparatus for plasma etching
TW536437B (en) * 2000-08-25 2003-06-11 Univ Texas Transmission line based inductively coupled plasma source with stable impedance
US20030036264A1 (en) * 2001-07-06 2003-02-20 Chentsau Ying Method of etching platinum using a silicon carbide mask

Also Published As

Publication number Publication date
US7473646B2 (en) 2009-01-06
US20070026681A1 (en) 2007-02-01
US7808026B2 (en) 2010-10-05
EP1667215A1 (en) 2006-06-07
JP2005072491A (ja) 2005-03-17
JP4483231B2 (ja) 2010-06-16
EP1667215A4 (en) 2010-02-24
WO2005022622A1 (ja) 2005-03-10
TW200522199A (en) 2005-07-01
WO2005022622A9 (ja) 2006-04-13
US20080286883A1 (en) 2008-11-20

Similar Documents

Publication Publication Date Title
US7808026B2 (en) Dry etching method and production method of magnetic memory device
US7602032B2 (en) Memory having cap structure for magnetoresistive junction and method for structuring the same
US7211446B2 (en) Method of patterning a magnetic tunnel junction stack for a magneto-resistive random access memory
US20060163196A1 (en) Method for producing magnetic memory device
JP2010103224A (ja) 磁気抵抗素子、及び磁気メモリ
CN109713006B (zh) 一种制作磁性随机存储器单元阵列及其周围电路的方法
KR20070099990A (ko) 미세 패턴 형성 방법 및 이를 이용한 반도체 메모리 장치의형성 방법
US7169622B2 (en) Magnetoresistive random access memory devices and methods for fabricating the same
JP2007053315A (ja) 磁気メモリ装置およびその製造方法
KR100561859B1 (ko) 컨택홀이 없는 나노 크기의 자기터널접합 셀 형성 방법
US11056643B2 (en) Magnetic tunnel junction (MTJ) hard mask encapsulation to prevent redeposition
CN109994600B (zh) 一种磁性随机存储器的制作方法
JP3531628B2 (ja) 磁気記憶装置の製造方法
CN113571633A (zh) 磁性隧道结器件及方法
JP5277629B2 (ja) 磁気抵抗効果を有するメモリ素子及びその製造方法、並びに、不揮発性磁気メモリ装置
US20230263069A1 (en) Memory device and manufacturing method thereof
JP2005268252A (ja) 磁気記憶装置の製造方法
JP2008021816A (ja) 不揮発性磁気記憶装置の製造方法
JP2004055918A (ja) 磁気記憶装置及びその製造方法
CN110098320B (zh) 一种刻蚀磁性隧道结导电硬掩模的方法
CN110098321B (zh) 一种制备磁性随机存储器导电硬掩模的方法
JP2005056976A (ja) 磁気メモリ装置及びその製造方法
JP2003332650A (ja) トンネル磁気抵抗素子とその製造方法および磁気メモリ装置とその製造方法
JP2006173166A (ja) 磁気記憶装置の製造方法
KR20070031829A (ko) 드라이 에칭 방법 및 자기 메모리 장치의 제조 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees