JP3879518B2 - 磁気記憶装置およびその製造方法 - Google Patents
磁気記憶装置およびその製造方法 Download PDFInfo
- Publication number
- JP3879518B2 JP3879518B2 JP2002010983A JP2002010983A JP3879518B2 JP 3879518 B2 JP3879518 B2 JP 3879518B2 JP 2002010983 A JP2002010983 A JP 2002010983A JP 2002010983 A JP2002010983 A JP 2002010983A JP 3879518 B2 JP3879518 B2 JP 3879518B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- write word
- word line
- insulating film
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Computer Hardware Design (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、磁気記憶装置およびその製造方法に関し、詳しくは、トンネル磁気抵抗素子を構成する強磁性体のスピン方向が平行もしくは反平行によって抵抗値が変化することを利用して情報を記録する不揮発性の磁気記憶装置およびその製造方法に関する。
【０００２】
【従来の技術】
情報通信機器、特に携帯端末などの個人用小型機器の飛躍的な普及にともない、これを構成するメモリ素子やロジック素子等の素子には、高集積化、高速化、低消費電力化など、一層の高性能化が要求されている。特に不揮発性メモリはユビキタス時代に必要不可欠の素子と考えられている。
【０００３】
例えば、電源の消耗やトラブル、サーバーとネットワークが何らかの障害により切断された場合であっても、不揮発性メモリは個人の重要な情報を保護することができる。そして、不揮発性メモリの高密度化、大容量化は、可動部分の存在により本質的に小型化が不可能なハードディスクや光ディスクを置き換える技術としてますます重要になってきている。
【０００４】
また、最近の携帯機器は不要な回路ブロックをスタンバイ状態にしてでき得る限り消費電力を抑えようと設計されているが、高速ネットワークメモリと大容量ストレージメモリを兼ねることができる不揮発性メモリが実現できれば、消費電力とメモリとの無駄を無くすことができる。また、電源を入れると瞬時に起動できる、いわゆるインスタント・オン機能も高速の大容量不揮発性メモリが実現できれば可能になってくる。
【０００５】
不揮発性メモリとしては、半導体を用いたフラッシュメモリや、強誘電体を用いたＦＲＡＭ（Ferro electric Random Access Memory）などがあげられる。しかしながら、フラッシュメモリは、構造が複雑なために高集積化が困難であり、しかも書き込み速度がμ秒の桁であるため遅いという欠点がある。一方、ＦＲＡＭにおいては、書き換え可能回数が１０12〜１０14で完全にスタティックランダムアクセスメモリやダイナミックランダムアクセスメモリに置き換えるには耐久性が低いという問題が指摘されている。また、強誘電体キャパシタの微細加工が難しいという課題も指摘されている。
【０００６】
これらの欠点を有さない不揮発性メモリとして注目されているのが、例えば「Wang et al., IEEE Trans. Magn. 33 (1997) p4498」に記載されているような、ＭＲＡＭ（Magnetic Random Access Memory）もしくはＭＲ(Mageneto resistance)メモリと呼ばれる磁気メモリであり、近年のＴＭＲ（Tunnel Magnetoresistance）材料の特性向上により注目を集めるようになってきている。
【０００７】
ＭＲＡＭは、構造が単純であるため高集積化が容易であり、また磁気モーメントの回転により記録を行うために、書き換え回数が大であると予測されている。またアクセス時間についても、非常に高速であることが予想され、既に１００ＭＨｚで動作可能であることが、R.Scheuerlein et al, ISSCC Digest of Papers (Feb.2000) p128-129 で報告されている。
【０００８】
【発明が解決しようとする課題】
ＭＲＡＭにおける記録は、配線に電流を流すことによって発生する電流磁場によって記録層の磁化を回転させることによって行っている。ところが、高集積化によって配線が細くなるに伴い、書き込み線に流すことのできる臨界電流値が下がるため、得られる磁界が小さくなり、被記録領域の保磁力を小さくせざるを得ない。これは、情報記録素子の信頼性が低下することを意味する。また、磁界は、光や電子線のように絞ることができないため、高集積化した場合には、クロストークの大きな原因になると考えられる。
【０００９】
この信頼性の問題とクロストークの問題を同時に解決するには，高集積化を図りつつも、強磁性トンネル接合に磁界を印加する磁界印加手段とである互いに直交するビット線と書き込みワード線の配線幅を充分に確保することが重要であり、さらには、漏れ磁界を抑制する最適なシールド構造が必要になる。
【００１０】
本発明が解決しようとする課題は、ＭＲＡＭの構造上の本質的な問題点である高集積化による信頼性の問題とクロストークの問題を同時に解決することにある。
【００１１】
【課題を解決するための手段】
本発明は、上記課題を解決するためになされた磁気記憶装置およびその製造方法である。
【００１２】
本発明の磁気記憶装置は、書き込みワード線と、前記書き込みワード線と所定間隔を置いて交差するように形成されたビット線と、トンネル絶縁層を強磁性体層で挟んで構成されるもので前記書き込みワード線と前記ビット線との交差領域に設けられた磁気記憶素子と、前記磁気記憶素子の前記書き込みワード線側に形成された反強磁性体層を含む接続層とを備えた磁気記憶装置において、二つの読み出しトランジスタが形成されるもので、前記書き込みワード線の投影領域を斜めに横切る第１領域と、前記ビット線と平行でかつ前記第１領域の一端側に連続して形成された第２領域と、前記ビット線と平行でかつ前記第１領域の他端側に連続して形成された第３領域とからなる半導体領域を備えたものである。
【００１３】
上記半導体磁気記憶装置では、二つの読み出しトランジスタが形成される半導体領域が、書き込みワード線の投影領域を斜めに横切る第１領域と、ビット線と平行でかつ第１領域の一端側に連続して形成された第２領域と、ビット線と平行でかつ前記第１領域の他端側に連続して形成された第３領域とからなることから、磁気記憶素子と接続層とからなる記憶セルは、ビット線と書き込みワード線との交差領域に磁気記憶素子を配置しかつ接続層を半導体領域の端部側に接続するようにしても、書き込みワード線の配設方向に対して、平面レイアウト的に見て前記書き込みワード線を挟んで斜め方向に１／２ｎ（ただし、ｎは１以上の自然数を示す）ピッチずつずらして配置することが可能になる。
【００１４】
しかも、書き込みワード線の配設方向に配設されている複数の半導体領域からなる第１の半導体領域列に隣接する第２の半導体領域列を構成する各半導体領域の一端部が第１の半導体領域列の各半導体領域間における第２の半導体領域列側に一つずつ配置することが可能になる。
【００１５】
したがって、読み出しトランジスタが形成される各半導体領域を占有面積的な無駄をなくして効率的に素子分離領域により分離する可能となる。さらに、各半導体領域同士がショートすることなく読み出しトランジスタの拡散層とビット線とのコンタクトホールを縮小することが可能になり、記憶セルがコンタクトホールに比べてより縮小化されても半導体領域同士のショートが回避される。
【００１６】
本発明の半導体磁気記憶装置の製造方法は、所定間隔を保って交差する書き込みワード線とビット線との交差領域にトンネル絶縁層を強磁性体層で挟んでなるトンネル磁気抵抗素子を有するもので前記強磁性体層のスピン方向が平行もしくは反平行によって抵抗値が変化することを利用して情報を記憶する磁気記憶素子を備えた情報記憶装置の製造方法において、半導体基板に、二つの読み出しトランジスタが形成されるもので、前記書き込みワード線の形成予定領域を投影した領域を斜めに横切る第１領域と、前記ビット線と平行でかつ前記第１領域の一端側に連続して形成された第２領域と、前記ビット線と平行でかつ前記第１領域の他端側に連続して形成された第３領域とからなる半導体領域を区分する素子分離領域を形成する工程と、前記書き込みワード線の形成予定領域と平行に前記半導体領域上にゲート絶縁膜を介してゲート電極を形成するとともに前記半導体領域の第１領域が共通の拡散層となるように前記ゲート電極の両側における前記半導体領域に拡散層を形成して二つの読み出しトランジスタを構成する工程と、前記二つの読み出しトランジスタを被覆する第１絶縁膜を形成する工程と、前記第１の絶縁膜上に、前記二つの読み出しトランジスタの共通の拡散層に接続されるもので書き込みワード線の形成予定領域と平行に電源線を形成する工程と、前記電源線を被覆する第２絶縁膜を形成する工程と、前記第２絶縁膜上に、前記磁気記憶素子に磁界を印加する書き込みワード線を形成する工程と、前記書き込みワード線を被覆する第３絶縁膜を形成する工程と、前記第３絶縁膜から前記第１絶縁膜に、前記二つの読み出し用のトランジスタを構成する共通の拡散層以外の二つの拡散層に接続されるコンタクト部を形成する工程と、前記第３絶縁膜上に上記コンタクト部に接続される反強磁性体層を含む接続層を形成するとともにトンネル絶縁層を強磁性体層で挟んでなる強磁性トンネル接合を有する磁気記憶素子を形成する工程と、前記磁気記憶素子を被覆する第４絶縁膜を形成する工程と、前記第４絶縁膜上に前記磁気記憶素子に接続され前記書き込みワード線と直交するビット線を形成する工程とを備えている。
【００１７】
上記磁気記憶装置の製造方法では、二つの読み出しトランジスタが形成される半導体領域が、書き込みワード線の投影領域を斜めに横切る第１領域と、ビット線と平行でかつ第１領域の一端側に連続して形成された第２領域と、ビット線と平行でかつ前記第１領域の他端側に連続して形成された第３領域とで形成されることから、磁気記憶素子と接続層とからなる記憶セルは、ビット線と書き込みワード線との交差領域に磁気記憶素子を配置しかつ接続層を半導体領域の端部側に接続するようにしても、書き込みワード線の配設方向に対して、平面レイアウト的に見て前記書き込みワード線を挟んで斜め方向に１／２ｎ（ただし、ｎは１以上の自然数を示す）ピッチずつずらして配置することが可能になる。
【００１８】
しかも、書き込みワード線の配設方向に配設されている複数の半導体領域からなる第１の半導体領域列に隣接する第２の半導体領域列を構成する各半導体領域の一端部が第１の半導体領域列の各半導体領域間における第２の半導体領域列側に一つずつ配置することが可能になる。したがって、読み出しトランジスタが形成される各半導体領域を占有面積的な無駄をなくして効率的に配置して形成することが可能となる。
【００１９】
さらに、磁気記憶素子間の間隔および書き込みワード線間の間隔を十分に確保することができるので、クロストークの問題が解決される。
【００２０】
【発明の実施の形態】
まず、一般的なＭＲＡＭ（Magnetic Random Access Memory）を、図３の主要部を簡略化して示した概略構成斜視図によって説明する。図３では、簡略化して示したため、読み出し回路部分の図示は省略されている。
【００２１】
図３に示すように、９個のメモリセルを含み、相互に交差する書き込みワード線１１（１１１、１１２、１１３）およびビット線１２（１２１、１２２、１２３）を有する。それらの書き込みワード線１１とビット線１２の交差領域には、磁気記憶素子として磁気抵抗効果（ＴＭＲ）素子１３（１３１〜１３９）が配置されている。ＴＭＲ素子１３への書き込みは、ビット線１２および書き込みワード線１１に電流を流し、それから発生する合成磁界によってビット線１２と書き込みワード線１１との交差領域に形成されたＴＭＲ素子１３の記憶層３０４（詳細は図５参照）の磁化方向を磁化固定層３０２（詳細は図５参照）に対して平行または反平行にして行う。
【００２２】
図４に示すアステロイド曲線は、印加された容易軸方向磁界ＨEA および困難軸方向磁界ＨHA による記憶層磁化方向の反転しきい値を示している。アステロイド曲線外部に相当する合成磁界ベクトルが発生すると、磁界反転が生じる。アステロイド曲線内部の合成磁界ベクトルは、その電流双安定状態の一方からセルを反転させることはない。また、電流を流しているワード線およびビット線の交点以外のセルにおいても、ワード線もしくはビット線単独で発生する磁界が印加されるため、それらの大きさが一方向反転磁界ＨK 以上の場合は、交点以外のセルの磁化方向も反転するので、合成磁界が斜線で示す部分４０１にある場合のみ、選択されたセルを選択書き込みが可能となる。
【００２３】
以上のように、ＭＲＡＭのアレイでは、ビット線および書き込みワード線からなる格子の交点にメモリセルが配置されている。ＭＲＡＭの場合、書き込みワード線とビット線とを使用することで、アステロイド磁化反転特性を利用し、選択的に個々のメモリセルに書き込むことが一般的である。
【００２４】
単一の記憶領域における合成磁化は、それに印加された容易軸方向磁界ＨEA と困難軸方向磁界ＨHA とのベクトル合成によって決まる。ビット線を流れる電流はセルに容易軸方向の磁界（ＨEA ）を印加し、書き込みワード線を流れる電流はセルに困難軸方向の磁界（ＨHA ）を印加する。
【００２５】
なお、文献（R.H.Koch et al., Phys.Rev.Lett.84 (2000)p.5419、J.Z.Sun et al., Joint Magnetism and Magnetic Material 8 (2001)）に、「磁化反転は温度を上げてアシストすると磁化困難軸方向の反転磁界ＨSWを下げることができる」と開示されている。したがって、本発明の磁気記憶装置においても、素子に影響を及ぼさない程度に温度を上げて磁化反転させることも有効である。
【００２６】
次に、上記図３によって説明したＭＲＡＭの原理回路を図５の回路図によって説明する。
【００２７】
図５に示すように、このＭＲＡＭの回路では、６個のメモリセルを含み、図２に対応する相互に交差する書き込みワード線１１（１１１、１１２）およびビット線１２（１２１、１２２、１２３）を有する。これらの書き込み線ワード線１１とビット線１２との交差領域には、記憶素子となるＴＭＲ素子１３（１３１、１３２、１３４、１３５、１３７、１３８が配置され、さらに読み出しの際に素子選択を行うもので各記憶素子に対応して電界効果トランジスタ１４１、１４２、１４４、１４５、１４７、１４８が接続されている。さらに電界効果トランジスタ１４１、１４４、１４７にはセンス線１５１が接続され、電界効果トランジスタ１４２、１４５、１４８にはセンス線１５２が接続されている。
【００２８】
上記センス線１５１はセンスアンプ１５３に接続され、センス線１５２はセンスアンプ１５４に接続され、それぞれ素子に記憶された情報を検出する。また、書き込みワード線１１１の両端には、双方向の書き込みワード線電流駆動回路１６１、１６２が接続され、書き込みワード線１１２の両端には、双方向の書き込みワード線電流駆動回路１６３、１６４が接続されている。さらにビット線１２１の一端にはビット線電流駆動回路１７１が接続され、ビット線１２２の一端にはビット線電流駆動回路１７２が接続され、ビット線１２３の一端にはビット線電流駆動回路１７３が接続されている。
【００２９】
次に、磁気記憶装置の基本構成を以下に説明する。まず、メモリセルの記憶素子となるトンネル磁気抵抗素子（以下ＴＭＲ素子と記す）を図６の斜視図により説明する。
【００３０】
図６に示すように、磁気記憶素子（ＴＭＲ素子）１３は、基本的には、磁化が固定されているもので強磁性体からなる磁化固定層３０２と磁化が比較的容易に回転するもので強磁性体からなる記憶層３０４とでトンネル絶縁層３０３を挟む構成を有している。
【００３１】
図６に示す一例では、支持基板３１１上に下地電極層３１２が形成され、その上に反強磁性体層３０５が形成されている。さらに、上記磁化固定層３０２、上記トンネル絶縁層３０３、上記記憶層３０４が順に積層されている。上記磁化固定層３０２は、第１の磁化固定層３０６と第２の磁化固定層３０８とを有し、この第１、第２の磁化固定層３０６、３０８との間に、磁性層が反強磁性的に結合するような導電体層３０７が配置されている。
【００３２】
上記下地電極層３１２は、ＴＭＲ素子１３と直列に接続されるスイッチング素子との接続に用いられ、反強磁性体層３０５を兼ねても良い。この構成のセルにおいては磁気抵抗効果によるトンネル電流変化を検出して情報を読み出すが、その効果は記憶層３０４と磁化固定層３０２との相対磁化方向に依存する。
【００３３】
上記記憶層３０４、上記第１の磁化固定層３０６、３０８は、強磁性体であり、例えば、ニッケル、鉄もしくはコバルト、またはニッケル、鉄およびコバルトのうちの少なくとも２種からなる合金で構成される。
【００３４】
上記導電体層３０７は、例えば、ルテニウム、銅、クロム、金、銀等で形成されている。
【００３５】
上記第１の磁化固定層３０６は、反強磁性体層３０５と接する状態に形成されていて、これらの層間に働く交換相互作用によって、第１の磁化固定層３０６は、強い一方向の磁気異方性を有している。
【００３６】
上記反強磁性体層３０５は、例えば、鉄マンガン合金、ニッケルマンガン合金、白金マンガン合金、イリジウムマンガン合金、ロジウムマンガン合金、コバルト酸化物、ニッケル酸化物等からなる。
【００３７】
上記トンネル絶縁層３０３は、例えば、酸化アルミニウム、酸化マグネシウム、酸化シリコン、窒化アルミニウム、窒化マグネシウム、窒化シリコン、酸化窒化アルミニウム、酸化窒化マグネシウムもしくは酸化窒化シリコンからなる。このトンネル絶縁層３０３は、上記記憶層３０４と上記磁化固定層３０２との磁気的結合を切るとともに、トンネル電流を流すための機能を有する。これらの磁性膜および導電体膜は、主に、スパッタリング法によって形成される。トンネル絶縁層３０３は、スパッタリング法によって形成された金属膜を酸化、窒化もしくは酸化窒化させることにより得ることができる。
【００３８】
さらに最上層にはトップコート膜３１３が形成されている。このトップコート膜３１３は、ＴＭＲ素子１３と別のＴＭＲ素子１３とを接続する配線との相互拡散防止、接触抵抗低減および記憶層３０４の酸化防止という機能を有する。通常、窒化タンタル、タンタル、窒化チタン等の材料により形成されている。下地導電層３１２は、ＴＭＲ素子と直列に接続されるスイッチング素子との接続に用いられるもので、上記反強磁性体層３０５を兼ねることも可能である。
【００３９】
上記構成のＴＭＲ素子１３では、磁気抵抗効果によるトンネル電流変化を検出して情報を読み出すが、その効果は記憶層３０４と第１、第２の磁化固定層３０６、３０８との相対磁化方向に依存する。
【００４０】
上記磁性膜および導体膜は、スパッタリング法、ＡＬＤ（Atomic Layer Deposition）法等により形成され、トンネルバリア層は、先に述べたようにスパッタリングで形成された金属膜を酸化、もしくは窒化させることにより得ることもできる。
【００４１】
次に、本発明の磁気記憶装置に係る一実施の形態を、図１、図２によって説明する。図面では、記憶セルを１／２ピッチずらして配置した磁気記憶装置を示し、図１の（１）は図２に示したレイアウト図におけるＸ―Ｘ’線断面を示し、図１の（２）は図２に示したレイアウト図におけるＹ―Ｙ’線断面を示す。また、図２の（１）は半導体領域を示し、（２）は読み出しトランジスタ、センス線等を示し、（３）は書き込みワード線、ＴＭＲ素子、ビット線等のレイアウト図を示す。
【００４２】
図１に示すように、半導体基板（例えばｐ型半導体基板）２１の表面側には素子分離領域２３により分離されるものでｐ型ウエル領域からなる複数の半導体領域２２が形成されている。上記素子分離領域２３は、いわゆるＳＴＩ（Shallow Trench Isolation）技術によって形成されている。
【００４３】
上記各半導体領域２２は、二つの読み出しトランジスタ２４、２４が形成されるもので、後に説明する書き込みワード線１１の半導体基板２１への投影領域を斜めに横切る第１領域２２aと、ビット線１２と平行でかつ第１領域２２aの一端側に連続して形成された第２領域２２ｂと、ビット線１２と平行でかつ第１領域２２aの他端側に連続して形成された第３領域２２ｃとからなる。しかも、書き込みワード線１１の配設方向に配設されている複数の半導体領域２２からなる第１の半導体領域列２２ｖ１に隣接する第２の半導体領域列２２ｖ２を構成する各半導体領域２２の一端部が第１の半導体領域列２２ｖ１の各半導体領域２２間における第２の半導体領域列２２ｖ２側に一つずつ配置されている。
【００４４】
図面ｙ方向に配列されている各列の上記各半導体領域２２上には、ゲート絶縁膜２５を介して２本のゲート電極（読み出しワード線）２６（２６ａ）、２６（２６ｂ）が形成され、ゲート電極２６ａの両側における半導体領域２２には拡散層領域（例えばＮ+ 拡散層領域）２７、２８が形成され、ゲート電極２６ｂの両側における半導体領域２２には拡散層領域（例えばＮ+ 拡散層領域）２８、２９が形成され、二つの電界効果型トランジスタ２４（２４ａ）、２４（２４ｂ）が構成されている。なお、拡散層領域２８は、電界効果型トランジスタ２４ａ、２４ｂ共通の拡散層領域となっている。
【００４５】
上記電界効果トランジスタ２４は読み出しのためのスイッチング素子として機能する。これには、ｎ型またはｐ型電界効果トランジスタの他に、ダイオード、バイポーラトランジスタ等の各種スイッチング素子を用いることも可能である。
【００４６】
上記各電界効果型トランジスタ２４を覆う状態に第１の絶縁膜４１が形成されている。図示したように、第１の絶縁膜４１表面は平坦化されていることが好ましい。この第１の絶縁膜４１には上記拡散層領域２８に接続するコンタクト３０が形成されている。また第１の絶縁膜４１上にはコンタクト３０に接続するセンス線（電源線）１５が形成されている。
【００４７】
さらにセンス線１５を覆う状態に第２の絶縁膜４２が形成されている。第２の絶縁膜４２表面は、図示したように平坦化されていることが好ましい。さらに、上記第２の絶縁膜４２上には、上記センス線１５上方でかつセンス線１５に平行に書き込みワード線１１が形成されている。
【００４８】
上記第２の絶縁膜４２上には、上記書き込みワード線１１を覆う第３の絶縁膜４３が形成されている。第３の絶縁膜４３表面は平坦化されていることが好ましい。この第３〜第１の絶縁膜４３〜４１には、上記半導体領域２２に接続するコンタクト部３７が上記書き込みワード線１１に対して並行に配置されている。
【００４９】
上記第３の絶縁膜４３上には、上記書き込みワード線１１上方より上記コンタクト部３７の上端部に接続するように接続層３１が反強磁性体層３０５により形成されている。さらに、上記反強磁性体層３０５上で、上記書き込みワード線１１の上方には、ＴＭＲ素子１３が形成されている。このＴＭＲ素子１３は、前記図６によって説明したように、反強磁性体層３０５上に、第１の磁化固定層３０６と磁性層が反強磁性的に結合するような導電体層３０７と第２の磁化固定層３０８とを順に積層してなる磁化固定層３０２、トンネル絶縁層３０３、記憶層３０４、さらにキャップ層３１３を順に積層して構成されている。このＴＭＲ素子１３を構成する材料は、前記図６によって説明したような材料が用いられる。
【００５０】
上記ＴＭＲ素子１３と上記接続層３１とで構成される記憶セル４１は、そのＴＭＲ素子１３が各書き込みワード線１１と各ビット線１２との交差領域に備えられていて、各記憶セル４１は、上記書き込みワード線１１の配設方向に対して、書き込みワード線１１のレイアウト位置を挟んで斜め方向に、１／２ｎ（ただし、ｎは１以上の自然数を示す）ピッチずつずらして配置されている。
【００５１】
上記第３の絶縁膜４３上には上記反強磁性体層３０５、ＴＭＲ素子１３等を覆う第４の絶縁膜４４が形成されている。この第４の絶縁膜４４は表面が平坦化され、上記ＴＭＲ素子１３の最上層が露出されている。上記第４の絶縁膜４４上には、上記ＴＭＲ素子１３の上面に接続するものでかつ上記書き込みワード線１１と上記ＴＭＲ素子１３を間にして立体的に交差（例えば直交）するビット線１２が形成されている。
【００５２】
上記書き込みワード線１１、センス線１５、ビット線１２等は、半導体装置に用いられている配線材料、例えばアルミニウム、アルミニウム合金、銅、銅合金、導電性ポリシリコン、タングステン、モリブデン、ロジウム、ニッケル等の高融点金属、タングステンシリサイド、コバルトシリサイド等の高融点金属シリサイド等で形成することができる。
【００５３】
上記磁気記憶装置１では、二つの読み出しトランジスタ２４、２４が形成される半導体領域２２が、書き込みワード線１１の投影領域を斜めに横切る第１領域２２ａと、ビット線１２と平行でかつ第１領域２２ａの一端側に連続して形成された第２領域２２ｂと、ビット線１２と平行でかつ上記第１領域２２ａの他端側に連続して形成された第３領域２２ｃとからなることから、ＴＭＲ素子１３と接続層３１とからなる記憶セル４１は、ビット線１２と書き込みワード線１１との交差領域にＴＭＲ素子１３を配置しかつ接続層３１を半導体領域２２の端部側に接続するようにしても、書き込みワード線１１の配設方向に対して、書き込みワード線１１のレイアウト位置を挟んで斜め方向に１／２ｎ（ただし、ｎは１以上の自然数を示す）ピッチずつずらして配置することが可能になる。
【００５４】
しかも、書き込みワード線１１の配設方向に配設されている複数の半導体領域２２からなる第１の半導体領域列２２ｖ１に隣接する第２の半導体領域列２２ｖ２を構成する各半導体領域２２の一端部が第１の半導体領域列２２ｖ１の各半導体領域２２、２２間における第２の半導体領域列２２ｖ２側に一つずつ配置することが可能になる。
【００５５】
したがって、読み出しトランジスタ２４、２４が形成される各半導体領域２２を占有面積的な無駄をなくして効率的に素子分離領域２３により分離することが可能となる。また、センス線１５と書き込みワード線１１とが第２絶縁膜４２を介して積層されているので、セル面積の縮小化が図れる。さらに、ＴＭＲ素子１３間の間隔および書き込みワード線１１間の間隔を十分に確保することができるので、クロストークの問題が解決される。
【００５６】
次に、本発明の半導体装置の製造方法について、図７〜図１１の製造工程断面図、レイアウト図等によって説明する。各図面では、（１）にレイアウト図を示し、（２）に（１）のＸ―Ｘ’線断面を示し、（３）に（１）のＹ―Ｙ’線断面を示す。この製造方法では、記憶セルを１／２ピッチずらして配置した磁気記憶装置の製造方法を示す。
【００５７】
図７に示すように、例えば、ＳＴＩ（Shallow Trench Isolation）技術によって、半導体基板２１に、二つの読み出しトランジスタが形成される半導体領域２２を区分する素子分離領域２３を形成する。この半導体領域２２は、例えば、後に形成される書き込みワード線の形成予定領域を投影した領域（２点鎖線で示す領域）を斜めに横切る第１領域２２ａと、後に形成されるビット線と平行でかつ上記第１領域２２ａの一端側に連続して形成される第２領域２２ｂと、ビット線と平行でかつ上記第１領域２２ａの他端側に連続して形成される第３領域２２ｃとからなる。
【００５８】
しかも、上記各半導体領域２２は、書き込みワード線１１の配設方向に配設されている複数の半導体領域２２からなる第１の半導体領域列２２ｖ１に隣接する第２の半導体領域列２２ｖ２を構成する各半導体領域２２の一端部が第１の半導体領域列２２ｖ１の各半導体領域２２間における第２の半導体領域列２２ｖ２側に一つずつ配置されている。
【００５９】
次いで、図８に示すように、通常の絶縁ゲート型電界効果トランジスタを形成する技術によって、上記書き込みワード線の形成予定領域１１ｅの両側でかつ平行に上記半導体領域２２上にゲート絶縁膜２５を介してゲート電極２６(２６ａ)、２６（２６ｂ）を形成する。さらに２本のゲート電極２６、２６の両側における半導体領域２２に拡散層２７、２８、２９を形成する。このうち、ゲート電極２６、２６間の第１領域２２ａに形成される拡散層２８は二つの読み出しトランジスタの共通の拡散層となる。このようにして、半導体領域２２に二つの読み出しトランジスタ２４(２４ａ)、２４（２４ｂ）を構成する。
【００６０】
次いで図９に示すように、例えば化学的気相成長法のような絶縁膜の堆積技術を用いて、半導体基板２１上に、上記各読み出しトランジスタ２４を被覆する第１絶縁膜４１を形成する。この第１絶縁膜４１表面は、例えば化学的機械研磨等の平坦化技術によって、ゲート電極２６が露出しないように平坦化しておくことが好ましい。
【００６１】
次いで、上記第１の絶縁膜４１に、上記各読み出しトランジスタ２４の共通の拡散層２８に接続されるコンタクト３０を形成した後、上記第１絶縁膜４１上に上記コンタクト３０に接続するセンス線（電源線）１５を後に形成される書き込みワード線の形成予定領域と平行に形成する。このセンス線１５の形成方法は、通常の配線形成と同様で、例えば第１絶縁膜４１上に導電性膜を形成した後、リソグラフィー技術、エッチング技術等を用いて上記導電性膜を所定の配線形状に加工することにより形成される。
【００６２】
さらに、図１０に示すように、例えば化学的気相成長法のような絶縁膜の堆積技術を用いて、上記第１絶縁膜４１上に、上記センス線１５を被覆する第２絶縁膜４２を例えば酸化シリコンもしくは酸化アルミニウムで形成する。この第２絶縁膜４２表面は、例えば化学的機械研磨等の平坦化技術によってセンス線１５上に例えば７００ｎｍ程度の厚さを残すように平坦化しておくことが好ましい。
【００６３】
前記第２絶縁膜４２上に、上記センス線１５上にそって、後に形成されるＴＭＲ素子に磁界を印加する書き込みワード線１１を形成する。この書き込みワード線１１の形成方法は、通常の配線形成と同様で、例えば第２絶縁膜４２上に導電性膜を形成した後、リソグラフィー技術、エッチング技術等を用いて上記導電性膜を所定の配線形状に加工することにより形成される。
【００６４】
なお、リソグラフィー技術によりセンス線１５の上方に合わせずれを起こすことなく書き込みワード線１１を形成する方法としては、上記コンタクト部（図示せず）を形成した後、第１絶縁膜４１上にセンス線を形成する導電体膜を形成した後、第２絶縁膜４２を形成し、さらに書き込みワード線１１を形成するための導電体膜を形成する。その後、リソグラフィー技術、エッチング技術等を用いて上記第２絶縁膜４２およびそれを挟む２層の導電体膜を、書き込みワード線の形状に加工することで、書き込みワード線１１とセンス線１５と第２絶縁膜４２を介して重なり合う状態に形成することができる。
【００６５】
次いで、上記書き込みワード線１１を被覆する第３絶縁膜４２を形成する。この第３絶縁膜４３表面は、例えば化学的機械研磨等の平坦化技術によって平坦化しておくことが好ましい。なお、書き込みワード線１１とセンス線１５とを同時加工した場合には、書き込みワード線１１およびセンス線１５を覆う状態にして上記第１絶縁膜４１上に上記第３絶縁膜４３を形成することになる。
【００６６】
または、上記センス線１５上にＰ−ＴＥＯＳ（Plasma tetra-ethoxysilane:プラズマ−テトラエトキシシラン）膜を１００ｎｍ、ＨＤＰ(High density PlasmaＣＶＤ)膜を８００ｎｍ、Ｐ−ＴＥＯＳ膜を１２００ｎｍを順次堆積した後、化学的機械研磨によって、センス線１５上に厚さが７００ｎｍの第２絶縁膜４２を残すように平坦化を行う。次にＰ−ＳｉＮ(Plasma silicon nitride)膜を２０ｎｍの厚さに堆積してリソグラフィーおよびエッチング技術でＰ−ＳｉＮ膜にビアホール（図示せず）を開孔する。次にＰ−ＴＥＯＳ膜を３００ｎｍの厚さに堆積した後、フォトレジストをマスクにＳｉＯ2 ／Ｐ−ＳｉＮの選択比の高い条件で層間の酸化シリコン膜をエッチングして、ビアホールと書き込みワード線を含む配線溝を同時に形成する。次に、ＰＶＤ（Physical Vapor deposition）法によって、ビアホールおよび配線溝の内面にバリア層（例えば下層よりＴｉ膜；５ｎｍとＴｉＮ膜；２０ｎｍ）を堆積した後、続いてＣＶＤ法によって、ビアホールおよび配線溝をタングステン膜で埋め込む。その後、化学的機械研磨によって、酸化シリコン膜上の余剰なタングステン膜を除去することにより、書き込みワード線１１およびそれに接続するコンタクト部（図示せず）を形成する。その後、Ｐ−ＴＥＯＳ膜を例えば１００ｎｍの厚さに堆積して、上記第２絶縁膜上に第３絶縁膜４３を構成する。この第３絶縁膜４３表面は、１００ｎｍの厚さに堆積したＰ−ＴＥＯＳ膜が平坦化された表面に形成されるため、平坦化された状態になる。
【００６７】
この溝配線技術による書き込みワード線１１の製造方法例では、化学的気相成長法によりタングステンを堆積して用いたが、イリジウム、オスミウム、クロム、ジルコニウム、タングステン、タンタル、チタントリウム、バナジウム、モリブデン、ロジウム、ニッケル、ルテニウムまたはその合金をスパッタリングもしくは化学的気相成長法によって堆積して形成しても良い。
【００６８】
書き込みワード線は抵抗を上げるために部分的にＴＭＲの直下付近を、細らせても効率的に発熱させる平面にしても良い。
【００６９】
次いで、通常のコンタクトの形成技術によって、上記第３絶縁膜４３から上記第１絶縁膜４１を貫通して、上記二つの読み出しトランジスタ２４、２４を構成する共通の拡散層２８以外の二つの拡散層２７、２９に接続するコンタクト部３７を形成する。その際、上記コンタクト部３７は、上記書き込みワード線１１に対して並行に配置されるように形成する。
【００７０】
次いで、図１１に示すように、前記図６によって説明した構成のＴＭＲ素子１３を構成する材料層を、例えばＰＶＤ法によって堆積する。
【００７１】
例えば、下地電極層３１２を形成し、その上に反強磁性体層３０５を形成する。さらに、上記磁化固定層３０２、上記トンネル絶縁層３０３、上記記憶層３０４を順に積層する。上記磁化固定層３０２は、第１の磁化固定層３０６と磁性層が反強磁性的に結合するような導電体層３０７と第２の磁化固定層３０８とを下層より順に積層して形成する。
【００７２】
例えば、上記各層を形成する材料層を積層した後、フォトレジストをマスクに用いた反応性イオンエッチング技術によって、これらの積層膜を加工することでＴＭＲ素子１３を形成する。エッチングの終点は酸化アルミナ膜のトンネル絶縁層３０３から最下層の反強磁性体層３０５の途中で終わるように設定する。エッチングガスは塩素を含んだハロゲンガスまたは一酸化炭素（ＣＯ）もアンモニア（ＮＨ3 ）を添加したガス系等を用いる。次にフォトレジストをマスクに用いて残りの積層膜を反応性イオンエッチング技術によって、ＴＭＲ素子１３とコンタクト部３７と接続する接続層３１を上記積層膜の一部を用いて形成する。
【００７３】
上記ＴＭＲ素子では、一例として、下地電極層３１２は、ＴＭＲ素子１３と直列に接続されるスイッチング素子との接続に用いられるもので、窒化チタン、タンタル、窒化タンタル等で形成する。反強磁性体層３０５は、例えば、例えば、鉄マンガン合金、ニッケルマンガン合金、白金マンガン合金、イリジウムマンガン合金、ロジウムマンガン合金、コバルト酸化物、ニッケル酸化物等により形成する。上記下地電極層３１２は反強磁性体層３０５で兼ねても良い。
【００７４】
上記第１の磁化固定層３０６は、反強磁性体層３０５と接する状態に形成されていて、これらの層間に働く交換相互作用によって、強い一方向の磁気異方性を有しているものである。
【００７５】
上記トンネル絶縁層３０３は、例えば、酸化アルミニウム、酸化マグネシウム、酸化シリコン、窒化アルミニウム、窒化マグネシウム、窒化シリコン、酸化窒化アルミニウム、酸化窒化マグネシウムもしくは酸化窒化シリコンで形成する。その膜厚は、０．５ｎｍ〜５ｎｍと非常に薄い。そのためＡＬＤ（Atomic Layer Deposition）法による成膜またはアルミニウムをスパッタリングによって堆積した後にプラズマ酸化する方法で形成する。このトンネル絶縁層３０３は、上記記憶層３０４と上記磁化固定層３０２との磁気的結合を切るとともに、トンネル電流を流すための機能を有する。
【００７６】
上記記憶層３０４、上記第１、第２磁化固定層３０６、３０８は、強磁性体であり、例えば、ニッケル、鉄もしくはコバルト、またはニッケル、鉄およびコバルトのうちの少なくとも２種からなる合金で形成する。上記第１、第２磁化固定層３０６、３０８の膜厚は一般的に０．５ｎｍ〜５ｎｍとする。また導電体層３０７は、例えば、ルテニウム、銅、クロム、金、銀等で形成する。この層はＴＭＲ素子の外部印加磁場によって磁化の方向が下層強磁性体に対して、平行または反平行に変えることができる。
【００７７】
これらの磁性膜および導電体膜は、主に、スパッタリング法もしくはＡＬＤ法によって形成する。または、スパッタリング法によって形成された金属膜を酸化、窒化もしくは酸化窒化させることにより得ることができる。
【００７８】
さらに最上層にはトップコート膜３１３が形成されている。このトップコート膜３１３は、ＴＭＲ素子１３と別のＴＭＲ素子１３とを接続する配線との相互拡散防止、接触抵抗低減および記憶層３０４の酸化防止という機能を有する。通常、窒化タンタル、タンタル、窒化チタン等の材料により形成されている。
【００７９】
また、下地導電層３１２を含む接続層３１は、ＴＭＲ素子１３と直列に接続されるスイッチング素子である読み出しトランジスタ２４との接続に用いられるもので、上記反強磁性体層３０５を兼ねることも可能である。
【００８０】
また、図示したように、上記構成のＴＭＲ素子１３と上記接続層３１とで構成される記憶セル４１を複数形成する際には、複数の記憶セルは、書き込みワード線１１の配設方向に対して、平面視した書き込みワード線１１のレイアウト位置を挟んで斜め方向に１／２ｎ（ただし、ｎは１以上の自然数を示す）ピッチずつずらして配置する。
【００８１】
次いで、例えば化学的気相成長法によって、上記第３絶縁膜４３上に上記ＴＭＲ素子１３を被覆する第４絶縁膜４４を形成する。この第４絶縁膜４４は、例えばＣＶＤまたはＰＶＤ法によって酸化シリコンまたは酸化アルミニウム等の絶縁膜を全面に堆積した後、化学的機械研磨によって平坦化研磨を行い、ＴＭＲ素子１３の最上層のトップコート膜３１３を露出させる。
【００８２】
次いで、標準的な配線形成技術によって、ビット線１２および周辺回路の配線（図示せず）、ボンディングパッド領域（図示せず）を形成する。上記ビット線１２は、上記ＴＭＲ素子１３に接続され上記書き込みワード線１１と直交するように形成される。
【００８３】
次に、例えば化学的気相成長法によって、全面にプラズマシリコン窒素（Ｐ−ＳｉＮ）膜（図示せず）を堆積し、ボンディングパッド部を開口してＬＳＩのウエハプロセス工程を完了させる。
【００８４】
上記製造方法では、二つの読み出しトランジスタ２４、２４が形成される半導体領域２２が、書き込みワード線１１の投影領域を斜めに横切る第１領域２２ａと、ビット線１２と平行でかつ第１領域２２ａの一端側に連続して形成された第２領域２２ｂと、ビット線１２と平行でかつ第１領域２２ａの他端側に連続して形成された第３領域２２ｃとで形成されることから、ＴＭＲ素子１３と接続層３１とからなる記憶セル４１は、ビット線１２と書き込みワード線１１との交差領域にＴＭＲ素子１３を配置しかつ接続層３１を半導体領域２２の端部側に接続するようにしても、書き込みワード線１１の配設方向に対して、平面視した書き込みワード線１１のレイアウト位置を挟んで斜め方向に１／２ｎ（ただし、ｎは１以上の自然数を示す）ピッチずつずらして配置することが可能になる。
【００８５】
しかも、書き込みワード線１１の配設方向に配設されている複数の半導体領域２２からなる第１の半導体領域列２２ｖ１に隣接する第２の半導体領域列２２ｖ２を構成する各半導体領域２２の一端部が第１の半導体領域列２２ｖ１の各半導体領域２２、２２間における第２の半導体領域列２２ｖ２側に一つずつ配置することが可能になる。したがって、読み出しトランジスタ２４が形成される各半導体領域２２を占有面積的な無駄をなくして効率的に配置して形成することが可能となる。
【００８６】
また、センス線１５と書き込みワード線１１とが第２絶縁膜４２を介して積層されているので、セル面積の縮小化が図れる。さらに、ＴＭＲ素子１３間の間隔および書き込みワード線１１間の間隔を十分に確保することができるので、クロストークの問題が解決される。
【００８７】
【発明の効果】
以上、説明したように本発明の磁気記憶素子およびその製造方法によれば、読み出しトランジスタが形成される各半導体領域を占有面積的な無駄をなくして効率的に配置して形成することが可能となる。また、センス線と書き込みワード線とが第２絶縁膜を介して積層されている構成では、セル面積の縮小化が図れる。さらに、ＴＭＲ素子間の間隔および書き込みワード線間の間隔を十分に確保することができるので、クロストークの問題が解決される。
よって、高信頼性で高速化を達成し得るＭＲＡＭ（Magnetic Random Access Memory）を提供することができる。
【図面の簡単な説明】
【図１】本発明の磁気記憶装置に係る一実施の形態を示す概略構成断面図である。
【図２】本発明の磁気記憶装置に係る一実施の形態を示す主要層のレイアウト図である。
【図３】ＭＲＡＭの主要部を簡略化して示した概略構成斜視図である。
【図４】容易軸方向磁界ＨEA および困難軸方向磁界ＨHA による記憶層磁化方向の反転しきい値を示すアステロイド曲線である。
【図５】図３のＭＲＡＭの原理回路を示す回路図である。
【図６】トンネル磁気抵抗素子を示す斜視図である。
【図７】本発明の磁気記憶装置の製造方法に係る一実施の形態を示す概略構成断面図およびレイアウト図である。
【図８】本発明の磁気記憶装置の製造方法に係る一実施の形態を示す概略構成断面図およびレイアウト図である。
【図９】本発明の磁気記憶装置の製造方法に係る一実施の形態を示す概略構成断面図およびレイアウト図である。
【図１０】本発明の磁気記憶装置の製造方法に係る一実施の形態を示す概略構成断面図およびレイアウト図である。
【図１１】本発明の磁気記憶装置の製造方法に係る一実施の形態を示す概略構成断面図およびレイアウト図である。
【符号の説明】
１…磁気記憶装置、１１…書き込みワード線、１２…ビット線、１３…ＴＭＲ素子、２２…半導体領域、２２ａ…第１領域、２２ｂ…第２領域、２２ｃ…第３領域、２４…読み出しトランジスタ、３１…接続層、３０２…磁化固定層、３０３…トンネル絶縁層、３０５…反強磁性体層
【発明の属する技術分野】
本発明は、磁気記憶装置およびその製造方法に関し、詳しくは、トンネル磁気抵抗素子を構成する強磁性体のスピン方向が平行もしくは反平行によって抵抗値が変化することを利用して情報を記録する不揮発性の磁気記憶装置およびその製造方法に関する。
【０００２】
【従来の技術】
情報通信機器、特に携帯端末などの個人用小型機器の飛躍的な普及にともない、これを構成するメモリ素子やロジック素子等の素子には、高集積化、高速化、低消費電力化など、一層の高性能化が要求されている。特に不揮発性メモリはユビキタス時代に必要不可欠の素子と考えられている。
【０００３】
例えば、電源の消耗やトラブル、サーバーとネットワークが何らかの障害により切断された場合であっても、不揮発性メモリは個人の重要な情報を保護することができる。そして、不揮発性メモリの高密度化、大容量化は、可動部分の存在により本質的に小型化が不可能なハードディスクや光ディスクを置き換える技術としてますます重要になってきている。
【０００４】
また、最近の携帯機器は不要な回路ブロックをスタンバイ状態にしてでき得る限り消費電力を抑えようと設計されているが、高速ネットワークメモリと大容量ストレージメモリを兼ねることができる不揮発性メモリが実現できれば、消費電力とメモリとの無駄を無くすことができる。また、電源を入れると瞬時に起動できる、いわゆるインスタント・オン機能も高速の大容量不揮発性メモリが実現できれば可能になってくる。
【０００５】
不揮発性メモリとしては、半導体を用いたフラッシュメモリや、強誘電体を用いたＦＲＡＭ（Ferro electric Random Access Memory）などがあげられる。しかしながら、フラッシュメモリは、構造が複雑なために高集積化が困難であり、しかも書き込み速度がμ秒の桁であるため遅いという欠点がある。一方、ＦＲＡＭにおいては、書き換え可能回数が１０12〜１０14で完全にスタティックランダムアクセスメモリやダイナミックランダムアクセスメモリに置き換えるには耐久性が低いという問題が指摘されている。また、強誘電体キャパシタの微細加工が難しいという課題も指摘されている。
【０００６】
これらの欠点を有さない不揮発性メモリとして注目されているのが、例えば「Wang et al., IEEE Trans. Magn. 33 (1997) p4498」に記載されているような、ＭＲＡＭ（Magnetic Random Access Memory）もしくはＭＲ(Mageneto resistance)メモリと呼ばれる磁気メモリであり、近年のＴＭＲ（Tunnel Magnetoresistance）材料の特性向上により注目を集めるようになってきている。
【０００７】
ＭＲＡＭは、構造が単純であるため高集積化が容易であり、また磁気モーメントの回転により記録を行うために、書き換え回数が大であると予測されている。またアクセス時間についても、非常に高速であることが予想され、既に１００ＭＨｚで動作可能であることが、R.Scheuerlein et al, ISSCC Digest of Papers (Feb.2000) p128-129 で報告されている。
【０００８】
【発明が解決しようとする課題】
ＭＲＡＭにおける記録は、配線に電流を流すことによって発生する電流磁場によって記録層の磁化を回転させることによって行っている。ところが、高集積化によって配線が細くなるに伴い、書き込み線に流すことのできる臨界電流値が下がるため、得られる磁界が小さくなり、被記録領域の保磁力を小さくせざるを得ない。これは、情報記録素子の信頼性が低下することを意味する。また、磁界は、光や電子線のように絞ることができないため、高集積化した場合には、クロストークの大きな原因になると考えられる。
【０００９】
この信頼性の問題とクロストークの問題を同時に解決するには，高集積化を図りつつも、強磁性トンネル接合に磁界を印加する磁界印加手段とである互いに直交するビット線と書き込みワード線の配線幅を充分に確保することが重要であり、さらには、漏れ磁界を抑制する最適なシールド構造が必要になる。
【００１０】
本発明が解決しようとする課題は、ＭＲＡＭの構造上の本質的な問題点である高集積化による信頼性の問題とクロストークの問題を同時に解決することにある。
【００１１】
【課題を解決するための手段】
本発明は、上記課題を解決するためになされた磁気記憶装置およびその製造方法である。
【００１２】
本発明の磁気記憶装置は、書き込みワード線と、前記書き込みワード線と所定間隔を置いて交差するように形成されたビット線と、トンネル絶縁層を強磁性体層で挟んで構成されるもので前記書き込みワード線と前記ビット線との交差領域に設けられた磁気記憶素子と、前記磁気記憶素子の前記書き込みワード線側に形成された反強磁性体層を含む接続層とを備えた磁気記憶装置において、二つの読み出しトランジスタが形成されるもので、前記書き込みワード線の投影領域を斜めに横切る第１領域と、前記ビット線と平行でかつ前記第１領域の一端側に連続して形成された第２領域と、前記ビット線と平行でかつ前記第１領域の他端側に連続して形成された第３領域とからなる半導体領域を備えたものである。
【００１３】
上記半導体磁気記憶装置では、二つの読み出しトランジスタが形成される半導体領域が、書き込みワード線の投影領域を斜めに横切る第１領域と、ビット線と平行でかつ第１領域の一端側に連続して形成された第２領域と、ビット線と平行でかつ前記第１領域の他端側に連続して形成された第３領域とからなることから、磁気記憶素子と接続層とからなる記憶セルは、ビット線と書き込みワード線との交差領域に磁気記憶素子を配置しかつ接続層を半導体領域の端部側に接続するようにしても、書き込みワード線の配設方向に対して、平面レイアウト的に見て前記書き込みワード線を挟んで斜め方向に１／２ｎ（ただし、ｎは１以上の自然数を示す）ピッチずつずらして配置することが可能になる。
【００１４】
しかも、書き込みワード線の配設方向に配設されている複数の半導体領域からなる第１の半導体領域列に隣接する第２の半導体領域列を構成する各半導体領域の一端部が第１の半導体領域列の各半導体領域間における第２の半導体領域列側に一つずつ配置することが可能になる。
【００１５】
したがって、読み出しトランジスタが形成される各半導体領域を占有面積的な無駄をなくして効率的に素子分離領域により分離する可能となる。さらに、各半導体領域同士がショートすることなく読み出しトランジスタの拡散層とビット線とのコンタクトホールを縮小することが可能になり、記憶セルがコンタクトホールに比べてより縮小化されても半導体領域同士のショートが回避される。
【００１６】
本発明の半導体磁気記憶装置の製造方法は、所定間隔を保って交差する書き込みワード線とビット線との交差領域にトンネル絶縁層を強磁性体層で挟んでなるトンネル磁気抵抗素子を有するもので前記強磁性体層のスピン方向が平行もしくは反平行によって抵抗値が変化することを利用して情報を記憶する磁気記憶素子を備えた情報記憶装置の製造方法において、半導体基板に、二つの読み出しトランジスタが形成されるもので、前記書き込みワード線の形成予定領域を投影した領域を斜めに横切る第１領域と、前記ビット線と平行でかつ前記第１領域の一端側に連続して形成された第２領域と、前記ビット線と平行でかつ前記第１領域の他端側に連続して形成された第３領域とからなる半導体領域を区分する素子分離領域を形成する工程と、前記書き込みワード線の形成予定領域と平行に前記半導体領域上にゲート絶縁膜を介してゲート電極を形成するとともに前記半導体領域の第１領域が共通の拡散層となるように前記ゲート電極の両側における前記半導体領域に拡散層を形成して二つの読み出しトランジスタを構成する工程と、前記二つの読み出しトランジスタを被覆する第１絶縁膜を形成する工程と、前記第１の絶縁膜上に、前記二つの読み出しトランジスタの共通の拡散層に接続されるもので書き込みワード線の形成予定領域と平行に電源線を形成する工程と、前記電源線を被覆する第２絶縁膜を形成する工程と、前記第２絶縁膜上に、前記磁気記憶素子に磁界を印加する書き込みワード線を形成する工程と、前記書き込みワード線を被覆する第３絶縁膜を形成する工程と、前記第３絶縁膜から前記第１絶縁膜に、前記二つの読み出し用のトランジスタを構成する共通の拡散層以外の二つの拡散層に接続されるコンタクト部を形成する工程と、前記第３絶縁膜上に上記コンタクト部に接続される反強磁性体層を含む接続層を形成するとともにトンネル絶縁層を強磁性体層で挟んでなる強磁性トンネル接合を有する磁気記憶素子を形成する工程と、前記磁気記憶素子を被覆する第４絶縁膜を形成する工程と、前記第４絶縁膜上に前記磁気記憶素子に接続され前記書き込みワード線と直交するビット線を形成する工程とを備えている。
【００１７】
上記磁気記憶装置の製造方法では、二つの読み出しトランジスタが形成される半導体領域が、書き込みワード線の投影領域を斜めに横切る第１領域と、ビット線と平行でかつ第１領域の一端側に連続して形成された第２領域と、ビット線と平行でかつ前記第１領域の他端側に連続して形成された第３領域とで形成されることから、磁気記憶素子と接続層とからなる記憶セルは、ビット線と書き込みワード線との交差領域に磁気記憶素子を配置しかつ接続層を半導体領域の端部側に接続するようにしても、書き込みワード線の配設方向に対して、平面レイアウト的に見て前記書き込みワード線を挟んで斜め方向に１／２ｎ（ただし、ｎは１以上の自然数を示す）ピッチずつずらして配置することが可能になる。
【００１８】
しかも、書き込みワード線の配設方向に配設されている複数の半導体領域からなる第１の半導体領域列に隣接する第２の半導体領域列を構成する各半導体領域の一端部が第１の半導体領域列の各半導体領域間における第２の半導体領域列側に一つずつ配置することが可能になる。したがって、読み出しトランジスタが形成される各半導体領域を占有面積的な無駄をなくして効率的に配置して形成することが可能となる。
【００１９】
さらに、磁気記憶素子間の間隔および書き込みワード線間の間隔を十分に確保することができるので、クロストークの問題が解決される。
【００２０】
【発明の実施の形態】
まず、一般的なＭＲＡＭ（Magnetic Random Access Memory）を、図３の主要部を簡略化して示した概略構成斜視図によって説明する。図３では、簡略化して示したため、読み出し回路部分の図示は省略されている。
【００２１】
図３に示すように、９個のメモリセルを含み、相互に交差する書き込みワード線１１（１１１、１１２、１１３）およびビット線１２（１２１、１２２、１２３）を有する。それらの書き込みワード線１１とビット線１２の交差領域には、磁気記憶素子として磁気抵抗効果（ＴＭＲ）素子１３（１３１〜１３９）が配置されている。ＴＭＲ素子１３への書き込みは、ビット線１２および書き込みワード線１１に電流を流し、それから発生する合成磁界によってビット線１２と書き込みワード線１１との交差領域に形成されたＴＭＲ素子１３の記憶層３０４（詳細は図５参照）の磁化方向を磁化固定層３０２（詳細は図５参照）に対して平行または反平行にして行う。
【００２２】
図４に示すアステロイド曲線は、印加された容易軸方向磁界ＨEA および困難軸方向磁界ＨHA による記憶層磁化方向の反転しきい値を示している。アステロイド曲線外部に相当する合成磁界ベクトルが発生すると、磁界反転が生じる。アステロイド曲線内部の合成磁界ベクトルは、その電流双安定状態の一方からセルを反転させることはない。また、電流を流しているワード線およびビット線の交点以外のセルにおいても、ワード線もしくはビット線単独で発生する磁界が印加されるため、それらの大きさが一方向反転磁界ＨK 以上の場合は、交点以外のセルの磁化方向も反転するので、合成磁界が斜線で示す部分４０１にある場合のみ、選択されたセルを選択書き込みが可能となる。
【００２３】
以上のように、ＭＲＡＭのアレイでは、ビット線および書き込みワード線からなる格子の交点にメモリセルが配置されている。ＭＲＡＭの場合、書き込みワード線とビット線とを使用することで、アステロイド磁化反転特性を利用し、選択的に個々のメモリセルに書き込むことが一般的である。
【００２４】
単一の記憶領域における合成磁化は、それに印加された容易軸方向磁界ＨEA と困難軸方向磁界ＨHA とのベクトル合成によって決まる。ビット線を流れる電流はセルに容易軸方向の磁界（ＨEA ）を印加し、書き込みワード線を流れる電流はセルに困難軸方向の磁界（ＨHA ）を印加する。
【００２５】
なお、文献（R.H.Koch et al., Phys.Rev.Lett.84 (2000)p.5419、J.Z.Sun et al., Joint Magnetism and Magnetic Material 8 (2001)）に、「磁化反転は温度を上げてアシストすると磁化困難軸方向の反転磁界ＨSWを下げることができる」と開示されている。したがって、本発明の磁気記憶装置においても、素子に影響を及ぼさない程度に温度を上げて磁化反転させることも有効である。
【００２６】
次に、上記図３によって説明したＭＲＡＭの原理回路を図５の回路図によって説明する。
【００２７】
図５に示すように、このＭＲＡＭの回路では、６個のメモリセルを含み、図２に対応する相互に交差する書き込みワード線１１（１１１、１１２）およびビット線１２（１２１、１２２、１２３）を有する。これらの書き込み線ワード線１１とビット線１２との交差領域には、記憶素子となるＴＭＲ素子１３（１３１、１３２、１３４、１３５、１３７、１３８が配置され、さらに読み出しの際に素子選択を行うもので各記憶素子に対応して電界効果トランジスタ１４１、１４２、１４４、１４５、１４７、１４８が接続されている。さらに電界効果トランジスタ１４１、１４４、１４７にはセンス線１５１が接続され、電界効果トランジスタ１４２、１４５、１４８にはセンス線１５２が接続されている。
【００２８】
上記センス線１５１はセンスアンプ１５３に接続され、センス線１５２はセンスアンプ１５４に接続され、それぞれ素子に記憶された情報を検出する。また、書き込みワード線１１１の両端には、双方向の書き込みワード線電流駆動回路１６１、１６２が接続され、書き込みワード線１１２の両端には、双方向の書き込みワード線電流駆動回路１６３、１６４が接続されている。さらにビット線１２１の一端にはビット線電流駆動回路１７１が接続され、ビット線１２２の一端にはビット線電流駆動回路１７２が接続され、ビット線１２３の一端にはビット線電流駆動回路１７３が接続されている。
【００２９】
次に、磁気記憶装置の基本構成を以下に説明する。まず、メモリセルの記憶素子となるトンネル磁気抵抗素子（以下ＴＭＲ素子と記す）を図６の斜視図により説明する。
【００３０】
図６に示すように、磁気記憶素子（ＴＭＲ素子）１３は、基本的には、磁化が固定されているもので強磁性体からなる磁化固定層３０２と磁化が比較的容易に回転するもので強磁性体からなる記憶層３０４とでトンネル絶縁層３０３を挟む構成を有している。
【００３１】
図６に示す一例では、支持基板３１１上に下地電極層３１２が形成され、その上に反強磁性体層３０５が形成されている。さらに、上記磁化固定層３０２、上記トンネル絶縁層３０３、上記記憶層３０４が順に積層されている。上記磁化固定層３０２は、第１の磁化固定層３０６と第２の磁化固定層３０８とを有し、この第１、第２の磁化固定層３０６、３０８との間に、磁性層が反強磁性的に結合するような導電体層３０７が配置されている。
【００３２】
上記下地電極層３１２は、ＴＭＲ素子１３と直列に接続されるスイッチング素子との接続に用いられ、反強磁性体層３０５を兼ねても良い。この構成のセルにおいては磁気抵抗効果によるトンネル電流変化を検出して情報を読み出すが、その効果は記憶層３０４と磁化固定層３０２との相対磁化方向に依存する。
【００３３】
上記記憶層３０４、上記第１の磁化固定層３０６、３０８は、強磁性体であり、例えば、ニッケル、鉄もしくはコバルト、またはニッケル、鉄およびコバルトのうちの少なくとも２種からなる合金で構成される。
【００３４】
上記導電体層３０７は、例えば、ルテニウム、銅、クロム、金、銀等で形成されている。
【００３５】
上記第１の磁化固定層３０６は、反強磁性体層３０５と接する状態に形成されていて、これらの層間に働く交換相互作用によって、第１の磁化固定層３０６は、強い一方向の磁気異方性を有している。
【００３６】
上記反強磁性体層３０５は、例えば、鉄マンガン合金、ニッケルマンガン合金、白金マンガン合金、イリジウムマンガン合金、ロジウムマンガン合金、コバルト酸化物、ニッケル酸化物等からなる。
【００３７】
上記トンネル絶縁層３０３は、例えば、酸化アルミニウム、酸化マグネシウム、酸化シリコン、窒化アルミニウム、窒化マグネシウム、窒化シリコン、酸化窒化アルミニウム、酸化窒化マグネシウムもしくは酸化窒化シリコンからなる。このトンネル絶縁層３０３は、上記記憶層３０４と上記磁化固定層３０２との磁気的結合を切るとともに、トンネル電流を流すための機能を有する。これらの磁性膜および導電体膜は、主に、スパッタリング法によって形成される。トンネル絶縁層３０３は、スパッタリング法によって形成された金属膜を酸化、窒化もしくは酸化窒化させることにより得ることができる。
【００３８】
さらに最上層にはトップコート膜３１３が形成されている。このトップコート膜３１３は、ＴＭＲ素子１３と別のＴＭＲ素子１３とを接続する配線との相互拡散防止、接触抵抗低減および記憶層３０４の酸化防止という機能を有する。通常、窒化タンタル、タンタル、窒化チタン等の材料により形成されている。下地導電層３１２は、ＴＭＲ素子と直列に接続されるスイッチング素子との接続に用いられるもので、上記反強磁性体層３０５を兼ねることも可能である。
【００３９】
上記構成のＴＭＲ素子１３では、磁気抵抗効果によるトンネル電流変化を検出して情報を読み出すが、その効果は記憶層３０４と第１、第２の磁化固定層３０６、３０８との相対磁化方向に依存する。
【００４０】
上記磁性膜および導体膜は、スパッタリング法、ＡＬＤ（Atomic Layer Deposition）法等により形成され、トンネルバリア層は、先に述べたようにスパッタリングで形成された金属膜を酸化、もしくは窒化させることにより得ることもできる。
【００４１】
次に、本発明の磁気記憶装置に係る一実施の形態を、図１、図２によって説明する。図面では、記憶セルを１／２ピッチずらして配置した磁気記憶装置を示し、図１の（１）は図２に示したレイアウト図におけるＸ―Ｘ’線断面を示し、図１の（２）は図２に示したレイアウト図におけるＹ―Ｙ’線断面を示す。また、図２の（１）は半導体領域を示し、（２）は読み出しトランジスタ、センス線等を示し、（３）は書き込みワード線、ＴＭＲ素子、ビット線等のレイアウト図を示す。
【００４２】
図１に示すように、半導体基板（例えばｐ型半導体基板）２１の表面側には素子分離領域２３により分離されるものでｐ型ウエル領域からなる複数の半導体領域２２が形成されている。上記素子分離領域２３は、いわゆるＳＴＩ（Shallow Trench Isolation）技術によって形成されている。
【００４３】
上記各半導体領域２２は、二つの読み出しトランジスタ２４、２４が形成されるもので、後に説明する書き込みワード線１１の半導体基板２１への投影領域を斜めに横切る第１領域２２aと、ビット線１２と平行でかつ第１領域２２aの一端側に連続して形成された第２領域２２ｂと、ビット線１２と平行でかつ第１領域２２aの他端側に連続して形成された第３領域２２ｃとからなる。しかも、書き込みワード線１１の配設方向に配設されている複数の半導体領域２２からなる第１の半導体領域列２２ｖ１に隣接する第２の半導体領域列２２ｖ２を構成する各半導体領域２２の一端部が第１の半導体領域列２２ｖ１の各半導体領域２２間における第２の半導体領域列２２ｖ２側に一つずつ配置されている。
【００４４】
図面ｙ方向に配列されている各列の上記各半導体領域２２上には、ゲート絶縁膜２５を介して２本のゲート電極（読み出しワード線）２６（２６ａ）、２６（２６ｂ）が形成され、ゲート電極２６ａの両側における半導体領域２２には拡散層領域（例えばＮ+ 拡散層領域）２７、２８が形成され、ゲート電極２６ｂの両側における半導体領域２２には拡散層領域（例えばＮ+ 拡散層領域）２８、２９が形成され、二つの電界効果型トランジスタ２４（２４ａ）、２４（２４ｂ）が構成されている。なお、拡散層領域２８は、電界効果型トランジスタ２４ａ、２４ｂ共通の拡散層領域となっている。
【００４５】
上記電界効果トランジスタ２４は読み出しのためのスイッチング素子として機能する。これには、ｎ型またはｐ型電界効果トランジスタの他に、ダイオード、バイポーラトランジスタ等の各種スイッチング素子を用いることも可能である。
【００４６】
上記各電界効果型トランジスタ２４を覆う状態に第１の絶縁膜４１が形成されている。図示したように、第１の絶縁膜４１表面は平坦化されていることが好ましい。この第１の絶縁膜４１には上記拡散層領域２８に接続するコンタクト３０が形成されている。また第１の絶縁膜４１上にはコンタクト３０に接続するセンス線（電源線）１５が形成されている。
【００４７】
さらにセンス線１５を覆う状態に第２の絶縁膜４２が形成されている。第２の絶縁膜４２表面は、図示したように平坦化されていることが好ましい。さらに、上記第２の絶縁膜４２上には、上記センス線１５上方でかつセンス線１５に平行に書き込みワード線１１が形成されている。
【００４８】
上記第２の絶縁膜４２上には、上記書き込みワード線１１を覆う第３の絶縁膜４３が形成されている。第３の絶縁膜４３表面は平坦化されていることが好ましい。この第３〜第１の絶縁膜４３〜４１には、上記半導体領域２２に接続するコンタクト部３７が上記書き込みワード線１１に対して並行に配置されている。
【００４９】
上記第３の絶縁膜４３上には、上記書き込みワード線１１上方より上記コンタクト部３７の上端部に接続するように接続層３１が反強磁性体層３０５により形成されている。さらに、上記反強磁性体層３０５上で、上記書き込みワード線１１の上方には、ＴＭＲ素子１３が形成されている。このＴＭＲ素子１３は、前記図６によって説明したように、反強磁性体層３０５上に、第１の磁化固定層３０６と磁性層が反強磁性的に結合するような導電体層３０７と第２の磁化固定層３０８とを順に積層してなる磁化固定層３０２、トンネル絶縁層３０３、記憶層３０４、さらにキャップ層３１３を順に積層して構成されている。このＴＭＲ素子１３を構成する材料は、前記図６によって説明したような材料が用いられる。
【００５０】
上記ＴＭＲ素子１３と上記接続層３１とで構成される記憶セル４１は、そのＴＭＲ素子１３が各書き込みワード線１１と各ビット線１２との交差領域に備えられていて、各記憶セル４１は、上記書き込みワード線１１の配設方向に対して、書き込みワード線１１のレイアウト位置を挟んで斜め方向に、１／２ｎ（ただし、ｎは１以上の自然数を示す）ピッチずつずらして配置されている。
【００５１】
上記第３の絶縁膜４３上には上記反強磁性体層３０５、ＴＭＲ素子１３等を覆う第４の絶縁膜４４が形成されている。この第４の絶縁膜４４は表面が平坦化され、上記ＴＭＲ素子１３の最上層が露出されている。上記第４の絶縁膜４４上には、上記ＴＭＲ素子１３の上面に接続するものでかつ上記書き込みワード線１１と上記ＴＭＲ素子１３を間にして立体的に交差（例えば直交）するビット線１２が形成されている。
【００５２】
上記書き込みワード線１１、センス線１５、ビット線１２等は、半導体装置に用いられている配線材料、例えばアルミニウム、アルミニウム合金、銅、銅合金、導電性ポリシリコン、タングステン、モリブデン、ロジウム、ニッケル等の高融点金属、タングステンシリサイド、コバルトシリサイド等の高融点金属シリサイド等で形成することができる。
【００５３】
上記磁気記憶装置１では、二つの読み出しトランジスタ２４、２４が形成される半導体領域２２が、書き込みワード線１１の投影領域を斜めに横切る第１領域２２ａと、ビット線１２と平行でかつ第１領域２２ａの一端側に連続して形成された第２領域２２ｂと、ビット線１２と平行でかつ上記第１領域２２ａの他端側に連続して形成された第３領域２２ｃとからなることから、ＴＭＲ素子１３と接続層３１とからなる記憶セル４１は、ビット線１２と書き込みワード線１１との交差領域にＴＭＲ素子１３を配置しかつ接続層３１を半導体領域２２の端部側に接続するようにしても、書き込みワード線１１の配設方向に対して、書き込みワード線１１のレイアウト位置を挟んで斜め方向に１／２ｎ（ただし、ｎは１以上の自然数を示す）ピッチずつずらして配置することが可能になる。
【００５４】
しかも、書き込みワード線１１の配設方向に配設されている複数の半導体領域２２からなる第１の半導体領域列２２ｖ１に隣接する第２の半導体領域列２２ｖ２を構成する各半導体領域２２の一端部が第１の半導体領域列２２ｖ１の各半導体領域２２、２２間における第２の半導体領域列２２ｖ２側に一つずつ配置することが可能になる。
【００５５】
したがって、読み出しトランジスタ２４、２４が形成される各半導体領域２２を占有面積的な無駄をなくして効率的に素子分離領域２３により分離することが可能となる。また、センス線１５と書き込みワード線１１とが第２絶縁膜４２を介して積層されているので、セル面積の縮小化が図れる。さらに、ＴＭＲ素子１３間の間隔および書き込みワード線１１間の間隔を十分に確保することができるので、クロストークの問題が解決される。
【００５６】
次に、本発明の半導体装置の製造方法について、図７〜図１１の製造工程断面図、レイアウト図等によって説明する。各図面では、（１）にレイアウト図を示し、（２）に（１）のＸ―Ｘ’線断面を示し、（３）に（１）のＹ―Ｙ’線断面を示す。この製造方法では、記憶セルを１／２ピッチずらして配置した磁気記憶装置の製造方法を示す。
【００５７】
図７に示すように、例えば、ＳＴＩ（Shallow Trench Isolation）技術によって、半導体基板２１に、二つの読み出しトランジスタが形成される半導体領域２２を区分する素子分離領域２３を形成する。この半導体領域２２は、例えば、後に形成される書き込みワード線の形成予定領域を投影した領域（２点鎖線で示す領域）を斜めに横切る第１領域２２ａと、後に形成されるビット線と平行でかつ上記第１領域２２ａの一端側に連続して形成される第２領域２２ｂと、ビット線と平行でかつ上記第１領域２２ａの他端側に連続して形成される第３領域２２ｃとからなる。
【００５８】
しかも、上記各半導体領域２２は、書き込みワード線１１の配設方向に配設されている複数の半導体領域２２からなる第１の半導体領域列２２ｖ１に隣接する第２の半導体領域列２２ｖ２を構成する各半導体領域２２の一端部が第１の半導体領域列２２ｖ１の各半導体領域２２間における第２の半導体領域列２２ｖ２側に一つずつ配置されている。
【００５９】
次いで、図８に示すように、通常の絶縁ゲート型電界効果トランジスタを形成する技術によって、上記書き込みワード線の形成予定領域１１ｅの両側でかつ平行に上記半導体領域２２上にゲート絶縁膜２５を介してゲート電極２６(２６ａ)、２６（２６ｂ）を形成する。さらに２本のゲート電極２６、２６の両側における半導体領域２２に拡散層２７、２８、２９を形成する。このうち、ゲート電極２６、２６間の第１領域２２ａに形成される拡散層２８は二つの読み出しトランジスタの共通の拡散層となる。このようにして、半導体領域２２に二つの読み出しトランジスタ２４(２４ａ)、２４（２４ｂ）を構成する。
【００６０】
次いで図９に示すように、例えば化学的気相成長法のような絶縁膜の堆積技術を用いて、半導体基板２１上に、上記各読み出しトランジスタ２４を被覆する第１絶縁膜４１を形成する。この第１絶縁膜４１表面は、例えば化学的機械研磨等の平坦化技術によって、ゲート電極２６が露出しないように平坦化しておくことが好ましい。
【００６１】
次いで、上記第１の絶縁膜４１に、上記各読み出しトランジスタ２４の共通の拡散層２８に接続されるコンタクト３０を形成した後、上記第１絶縁膜４１上に上記コンタクト３０に接続するセンス線（電源線）１５を後に形成される書き込みワード線の形成予定領域と平行に形成する。このセンス線１５の形成方法は、通常の配線形成と同様で、例えば第１絶縁膜４１上に導電性膜を形成した後、リソグラフィー技術、エッチング技術等を用いて上記導電性膜を所定の配線形状に加工することにより形成される。
【００６２】
さらに、図１０に示すように、例えば化学的気相成長法のような絶縁膜の堆積技術を用いて、上記第１絶縁膜４１上に、上記センス線１５を被覆する第２絶縁膜４２を例えば酸化シリコンもしくは酸化アルミニウムで形成する。この第２絶縁膜４２表面は、例えば化学的機械研磨等の平坦化技術によってセンス線１５上に例えば７００ｎｍ程度の厚さを残すように平坦化しておくことが好ましい。
【００６３】
前記第２絶縁膜４２上に、上記センス線１５上にそって、後に形成されるＴＭＲ素子に磁界を印加する書き込みワード線１１を形成する。この書き込みワード線１１の形成方法は、通常の配線形成と同様で、例えば第２絶縁膜４２上に導電性膜を形成した後、リソグラフィー技術、エッチング技術等を用いて上記導電性膜を所定の配線形状に加工することにより形成される。
【００６４】
なお、リソグラフィー技術によりセンス線１５の上方に合わせずれを起こすことなく書き込みワード線１１を形成する方法としては、上記コンタクト部（図示せず）を形成した後、第１絶縁膜４１上にセンス線を形成する導電体膜を形成した後、第２絶縁膜４２を形成し、さらに書き込みワード線１１を形成するための導電体膜を形成する。その後、リソグラフィー技術、エッチング技術等を用いて上記第２絶縁膜４２およびそれを挟む２層の導電体膜を、書き込みワード線の形状に加工することで、書き込みワード線１１とセンス線１５と第２絶縁膜４２を介して重なり合う状態に形成することができる。
【００６５】
次いで、上記書き込みワード線１１を被覆する第３絶縁膜４２を形成する。この第３絶縁膜４３表面は、例えば化学的機械研磨等の平坦化技術によって平坦化しておくことが好ましい。なお、書き込みワード線１１とセンス線１５とを同時加工した場合には、書き込みワード線１１およびセンス線１５を覆う状態にして上記第１絶縁膜４１上に上記第３絶縁膜４３を形成することになる。
【００６６】
または、上記センス線１５上にＰ−ＴＥＯＳ（Plasma tetra-ethoxysilane:プラズマ−テトラエトキシシラン）膜を１００ｎｍ、ＨＤＰ(High density PlasmaＣＶＤ)膜を８００ｎｍ、Ｐ−ＴＥＯＳ膜を１２００ｎｍを順次堆積した後、化学的機械研磨によって、センス線１５上に厚さが７００ｎｍの第２絶縁膜４２を残すように平坦化を行う。次にＰ−ＳｉＮ(Plasma silicon nitride)膜を２０ｎｍの厚さに堆積してリソグラフィーおよびエッチング技術でＰ−ＳｉＮ膜にビアホール（図示せず）を開孔する。次にＰ−ＴＥＯＳ膜を３００ｎｍの厚さに堆積した後、フォトレジストをマスクにＳｉＯ2 ／Ｐ−ＳｉＮの選択比の高い条件で層間の酸化シリコン膜をエッチングして、ビアホールと書き込みワード線を含む配線溝を同時に形成する。次に、ＰＶＤ（Physical Vapor deposition）法によって、ビアホールおよび配線溝の内面にバリア層（例えば下層よりＴｉ膜；５ｎｍとＴｉＮ膜；２０ｎｍ）を堆積した後、続いてＣＶＤ法によって、ビアホールおよび配線溝をタングステン膜で埋め込む。その後、化学的機械研磨によって、酸化シリコン膜上の余剰なタングステン膜を除去することにより、書き込みワード線１１およびそれに接続するコンタクト部（図示せず）を形成する。その後、Ｐ−ＴＥＯＳ膜を例えば１００ｎｍの厚さに堆積して、上記第２絶縁膜上に第３絶縁膜４３を構成する。この第３絶縁膜４３表面は、１００ｎｍの厚さに堆積したＰ−ＴＥＯＳ膜が平坦化された表面に形成されるため、平坦化された状態になる。
【００６７】
この溝配線技術による書き込みワード線１１の製造方法例では、化学的気相成長法によりタングステンを堆積して用いたが、イリジウム、オスミウム、クロム、ジルコニウム、タングステン、タンタル、チタントリウム、バナジウム、モリブデン、ロジウム、ニッケル、ルテニウムまたはその合金をスパッタリングもしくは化学的気相成長法によって堆積して形成しても良い。
【００６８】
書き込みワード線は抵抗を上げるために部分的にＴＭＲの直下付近を、細らせても効率的に発熱させる平面にしても良い。
【００６９】
次いで、通常のコンタクトの形成技術によって、上記第３絶縁膜４３から上記第１絶縁膜４１を貫通して、上記二つの読み出しトランジスタ２４、２４を構成する共通の拡散層２８以外の二つの拡散層２７、２９に接続するコンタクト部３７を形成する。その際、上記コンタクト部３７は、上記書き込みワード線１１に対して並行に配置されるように形成する。
【００７０】
次いで、図１１に示すように、前記図６によって説明した構成のＴＭＲ素子１３を構成する材料層を、例えばＰＶＤ法によって堆積する。
【００７１】
例えば、下地電極層３１２を形成し、その上に反強磁性体層３０５を形成する。さらに、上記磁化固定層３０２、上記トンネル絶縁層３０３、上記記憶層３０４を順に積層する。上記磁化固定層３０２は、第１の磁化固定層３０６と磁性層が反強磁性的に結合するような導電体層３０７と第２の磁化固定層３０８とを下層より順に積層して形成する。
【００７２】
例えば、上記各層を形成する材料層を積層した後、フォトレジストをマスクに用いた反応性イオンエッチング技術によって、これらの積層膜を加工することでＴＭＲ素子１３を形成する。エッチングの終点は酸化アルミナ膜のトンネル絶縁層３０３から最下層の反強磁性体層３０５の途中で終わるように設定する。エッチングガスは塩素を含んだハロゲンガスまたは一酸化炭素（ＣＯ）もアンモニア（ＮＨ3 ）を添加したガス系等を用いる。次にフォトレジストをマスクに用いて残りの積層膜を反応性イオンエッチング技術によって、ＴＭＲ素子１３とコンタクト部３７と接続する接続層３１を上記積層膜の一部を用いて形成する。
【００７３】
上記ＴＭＲ素子では、一例として、下地電極層３１２は、ＴＭＲ素子１３と直列に接続されるスイッチング素子との接続に用いられるもので、窒化チタン、タンタル、窒化タンタル等で形成する。反強磁性体層３０５は、例えば、例えば、鉄マンガン合金、ニッケルマンガン合金、白金マンガン合金、イリジウムマンガン合金、ロジウムマンガン合金、コバルト酸化物、ニッケル酸化物等により形成する。上記下地電極層３１２は反強磁性体層３０５で兼ねても良い。
【００７４】
上記第１の磁化固定層３０６は、反強磁性体層３０５と接する状態に形成されていて、これらの層間に働く交換相互作用によって、強い一方向の磁気異方性を有しているものである。
【００７５】
上記トンネル絶縁層３０３は、例えば、酸化アルミニウム、酸化マグネシウム、酸化シリコン、窒化アルミニウム、窒化マグネシウム、窒化シリコン、酸化窒化アルミニウム、酸化窒化マグネシウムもしくは酸化窒化シリコンで形成する。その膜厚は、０．５ｎｍ〜５ｎｍと非常に薄い。そのためＡＬＤ（Atomic Layer Deposition）法による成膜またはアルミニウムをスパッタリングによって堆積した後にプラズマ酸化する方法で形成する。このトンネル絶縁層３０３は、上記記憶層３０４と上記磁化固定層３０２との磁気的結合を切るとともに、トンネル電流を流すための機能を有する。
【００７６】
上記記憶層３０４、上記第１、第２磁化固定層３０６、３０８は、強磁性体であり、例えば、ニッケル、鉄もしくはコバルト、またはニッケル、鉄およびコバルトのうちの少なくとも２種からなる合金で形成する。上記第１、第２磁化固定層３０６、３０８の膜厚は一般的に０．５ｎｍ〜５ｎｍとする。また導電体層３０７は、例えば、ルテニウム、銅、クロム、金、銀等で形成する。この層はＴＭＲ素子の外部印加磁場によって磁化の方向が下層強磁性体に対して、平行または反平行に変えることができる。
【００７７】
これらの磁性膜および導電体膜は、主に、スパッタリング法もしくはＡＬＤ法によって形成する。または、スパッタリング法によって形成された金属膜を酸化、窒化もしくは酸化窒化させることにより得ることができる。
【００７８】
さらに最上層にはトップコート膜３１３が形成されている。このトップコート膜３１３は、ＴＭＲ素子１３と別のＴＭＲ素子１３とを接続する配線との相互拡散防止、接触抵抗低減および記憶層３０４の酸化防止という機能を有する。通常、窒化タンタル、タンタル、窒化チタン等の材料により形成されている。
【００７９】
また、下地導電層３１２を含む接続層３１は、ＴＭＲ素子１３と直列に接続されるスイッチング素子である読み出しトランジスタ２４との接続に用いられるもので、上記反強磁性体層３０５を兼ねることも可能である。
【００８０】
また、図示したように、上記構成のＴＭＲ素子１３と上記接続層３１とで構成される記憶セル４１を複数形成する際には、複数の記憶セルは、書き込みワード線１１の配設方向に対して、平面視した書き込みワード線１１のレイアウト位置を挟んで斜め方向に１／２ｎ（ただし、ｎは１以上の自然数を示す）ピッチずつずらして配置する。
【００８１】
次いで、例えば化学的気相成長法によって、上記第３絶縁膜４３上に上記ＴＭＲ素子１３を被覆する第４絶縁膜４４を形成する。この第４絶縁膜４４は、例えばＣＶＤまたはＰＶＤ法によって酸化シリコンまたは酸化アルミニウム等の絶縁膜を全面に堆積した後、化学的機械研磨によって平坦化研磨を行い、ＴＭＲ素子１３の最上層のトップコート膜３１３を露出させる。
【００８２】
次いで、標準的な配線形成技術によって、ビット線１２および周辺回路の配線（図示せず）、ボンディングパッド領域（図示せず）を形成する。上記ビット線１２は、上記ＴＭＲ素子１３に接続され上記書き込みワード線１１と直交するように形成される。
【００８３】
次に、例えば化学的気相成長法によって、全面にプラズマシリコン窒素（Ｐ−ＳｉＮ）膜（図示せず）を堆積し、ボンディングパッド部を開口してＬＳＩのウエハプロセス工程を完了させる。
【００８４】
上記製造方法では、二つの読み出しトランジスタ２４、２４が形成される半導体領域２２が、書き込みワード線１１の投影領域を斜めに横切る第１領域２２ａと、ビット線１２と平行でかつ第１領域２２ａの一端側に連続して形成された第２領域２２ｂと、ビット線１２と平行でかつ第１領域２２ａの他端側に連続して形成された第３領域２２ｃとで形成されることから、ＴＭＲ素子１３と接続層３１とからなる記憶セル４１は、ビット線１２と書き込みワード線１１との交差領域にＴＭＲ素子１３を配置しかつ接続層３１を半導体領域２２の端部側に接続するようにしても、書き込みワード線１１の配設方向に対して、平面視した書き込みワード線１１のレイアウト位置を挟んで斜め方向に１／２ｎ（ただし、ｎは１以上の自然数を示す）ピッチずつずらして配置することが可能になる。
【００８５】
しかも、書き込みワード線１１の配設方向に配設されている複数の半導体領域２２からなる第１の半導体領域列２２ｖ１に隣接する第２の半導体領域列２２ｖ２を構成する各半導体領域２２の一端部が第１の半導体領域列２２ｖ１の各半導体領域２２、２２間における第２の半導体領域列２２ｖ２側に一つずつ配置することが可能になる。したがって、読み出しトランジスタ２４が形成される各半導体領域２２を占有面積的な無駄をなくして効率的に配置して形成することが可能となる。
【００８６】
また、センス線１５と書き込みワード線１１とが第２絶縁膜４２を介して積層されているので、セル面積の縮小化が図れる。さらに、ＴＭＲ素子１３間の間隔および書き込みワード線１１間の間隔を十分に確保することができるので、クロストークの問題が解決される。
【００８７】
【発明の効果】
以上、説明したように本発明の磁気記憶素子およびその製造方法によれば、読み出しトランジスタが形成される各半導体領域を占有面積的な無駄をなくして効率的に配置して形成することが可能となる。また、センス線と書き込みワード線とが第２絶縁膜を介して積層されている構成では、セル面積の縮小化が図れる。さらに、ＴＭＲ素子間の間隔および書き込みワード線間の間隔を十分に確保することができるので、クロストークの問題が解決される。
よって、高信頼性で高速化を達成し得るＭＲＡＭ（Magnetic Random Access Memory）を提供することができる。
【図面の簡単な説明】
【図１】本発明の磁気記憶装置に係る一実施の形態を示す概略構成断面図である。
【図２】本発明の磁気記憶装置に係る一実施の形態を示す主要層のレイアウト図である。
【図３】ＭＲＡＭの主要部を簡略化して示した概略構成斜視図である。
【図４】容易軸方向磁界ＨEA および困難軸方向磁界ＨHA による記憶層磁化方向の反転しきい値を示すアステロイド曲線である。
【図５】図３のＭＲＡＭの原理回路を示す回路図である。
【図６】トンネル磁気抵抗素子を示す斜視図である。
【図７】本発明の磁気記憶装置の製造方法に係る一実施の形態を示す概略構成断面図およびレイアウト図である。
【図８】本発明の磁気記憶装置の製造方法に係る一実施の形態を示す概略構成断面図およびレイアウト図である。
【図９】本発明の磁気記憶装置の製造方法に係る一実施の形態を示す概略構成断面図およびレイアウト図である。
【図１０】本発明の磁気記憶装置の製造方法に係る一実施の形態を示す概略構成断面図およびレイアウト図である。
【図１１】本発明の磁気記憶装置の製造方法に係る一実施の形態を示す概略構成断面図およびレイアウト図である。
【符号の説明】
１…磁気記憶装置、１１…書き込みワード線、１２…ビット線、１３…ＴＭＲ素子、２２…半導体領域、２２ａ…第１領域、２２ｂ…第２領域、２２ｃ…第３領域、２４…読み出しトランジスタ、３１…接続層、３０２…磁化固定層、３０３…トンネル絶縁層、３０５…反強磁性体層
Claims (10)
- 書き込みワード線と、
前記書き込みワード線と所定間隔を置いて交差するように形成されたビット線と、
トンネル絶縁層を強磁性体層で挟んで構成されるもので前記書き込みワード線と前記ビット線との交差領域に設けられた磁気記憶素子と、
前記磁気記憶素子の前記書き込みワード線側に形成された反強磁性体層を含む接続層とを備えた磁気記憶装置において、
二つの読み出しトランジスタが形成されるもので、前記書き込みワード線の投影領域を斜めに横切る第１領域と、前記ビット線と平行でかつ前記第１領域の一端側に連続して形成された第２領域と、前記ビット線と平行でかつ前記第１領域の他端側に連続して形成された第３領域とからなる半導体領域
を備えたことを特徴とする磁気記憶装置。 - 前記磁気記憶装置は、
前記磁気記憶素子と前記接続層とで構成された記憶セルを複数備え、
前記複数の記憶セルは、前記書き込みワード線の配設方向に対して、平面レイアウト的に見て前記書き込みワード線を挟んで斜め方向に１／２ｎ（ただし、ｎは１以上の自然数を示す）ピッチずつずらして配置されている
ことを特徴とする請求項１記載の磁気記憶装置。 - 前記書き込みワード線の配設方向に配設されている複数の前記半導体領域からなる第１の半導体領域列に隣接する第２の半導体領域列を構成する各半導体領域の一端部が前記第１の半導体領域列の各半導体領域間における前記第２の半導体領域列側に一つずつ配置されている
ことを特徴とする請求項１記載の磁気記憶装置。 - 前記各接続層と前記半導体領域とを接続するコンタクト部が前記書き込みワード線を挟んで並列に配置されている
ことを特徴とする請求項１記載の磁気記憶装置。 - 前記書き込みワード線と前記読み出し用のトランジスタに接続される電源線が絶縁膜を介して同一方向に形成されている
ことを特徴とする請求項１記載の磁気記憶装置。 - 所定間隔を保って交差する書き込みワード線とビット線との交差領域にトンネル絶縁層を強磁性体層で挟んでなるトンネル磁気抵抗素子を有するもので前記強磁性体層のスピン方向が平行もしくは反平行によって抵抗値が変化することを利用して情報を記憶する磁気記憶素子を備えた情報記憶装置の製造方法において、
半導体基板に、二つの読み出しトランジスタが形成されるもので、前記書き込みワード線の形成予定領域を投影した領域を斜めに横切る第１領域と、前記ビット線と平行でかつ前記第１領域の一端側に連続して形成された第２領域と、前記ビット線と平行でかつ前記第１領域の他端側に連続して形成された第３領域とからなる半導体領域を区分する素子分離領域を形成する工程と、
前記書き込みワード線の形成予定領域と平行に前記半導体領域上にゲート絶縁膜を介してゲート電極を形成するとともに前記半導体領域の第１領域が共通の拡散層となるように前記ゲート電極の両側における前記半導体領域に拡散層を形成して二つの読み出しトランジスタを構成する工程と、
前記二つの読み出しトランジスタを被覆する第１絶縁膜を形成する工程と、
前記第１の絶縁膜上に、前記二つの読み出しトランジスタの共通の拡散層に接続されるもので書き込みワード線の形成予定領域と平行に電源線を形成する工程と、
前記電源線を被覆する第２絶縁膜を形成する工程と、
前記第２絶縁膜上に、前記磁気記憶素子に磁界を印加する書き込みワード線を形成する工程と、
前記書き込みワード線を被覆する第３絶縁膜を形成する工程と、
前記第３絶縁膜から前記第１絶縁膜に、前記二つの読み出し用のトランジスタを構成する共通の拡散層以外の二つの拡散層に接続されるコンタクト部を形成する工程と、
前記第３絶縁膜上に上記コンタクト部に接続される反強磁性体層を含む接続層を形成するとともにトンネル絶縁層を強磁性体層で挟んでなる強磁性トンネル接合を有する磁気記憶素子を形成する工程と、
前記磁気記憶素子を被覆する第４絶縁膜を形成する工程と、
前記第４絶縁膜上に前記磁気記憶素子に接続され前記書き込みワード線と直交するビット線を形成する工程と
を備えた磁気記憶装置の製造方法。 - 前記電源線と前記書き込みワード線とは、
前記電源線を形成する第１導電層を形成し、続いて前記導電層上に前記第２絶縁膜を形成し、さらに前記書き込みワード線を形成する第２導電層を形成した後、
前記第１導電層と前記第２絶縁膜と前記第３絶縁膜とを一括して加工して、電源線と前記書き込みワード線とで前記第２絶縁膜を挟む構成を形成する
ことを特徴とする請求項６記載の磁気記憶装置の製造方法。 - 前記磁気記憶素子と前記接続層とで構成される記憶セルを複数形成する際に、
前記複数の記憶セルは、前記書き込みワード線の配設方向に対して、平面レイアウト的に見て前記書き込みワード線を挟んで斜め方向に１／２ｎ（ただし、ｎは１以上の自然数を示す）ピッチずつずらして配置する
ことを特徴とする請求項６記載の磁気記憶装置の製造方法。 - 前記半導体領域の形成工程は、
複数の前記半導体領域からなる半導体領域列を、複数本が平行に配設される前記書き込みワード線の形成予定領域に対応して複数列形成する工程であって、
前記半導体領域列のうちの第１半導体領域列に隣接する第２半導体領域列を構成する各半導体領域の一端部が前記第１半導体領域列の各半導体領域間における前記第２半導体領域列側に一つずつ配置されるように、各半導体領域を区分する素子分離領域を形成する
ことを特徴とする請求項６記載の磁気記憶装置の製造方法。 - 前記書き込みワード線を挟んで並列に前記コンタクト部を配置する
ことを特徴とする請求項６記載の磁気記憶装置の製造方法。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002010983A JP3879518B2 (ja) | 2002-01-21 | 2002-01-21 | 磁気記憶装置およびその製造方法 |
| TW092100596A TWI226060B (en) | 2002-01-21 | 2003-01-13 | Magnetic storage device and manufacturing method therefor |
| US10/472,116 US6943394B2 (en) | 2002-01-21 | 2003-01-20 | Magnetic storage apparatus and manufacturing method thereof |
| DE10390568T DE10390568T5 (de) | 2002-01-21 | 2003-01-20 | Magnetspeicher und Verfahren zu dessen Herstellung |
| KR1020037012210A KR100951068B1 (ko) | 2002-01-21 | 2003-01-20 | 자기 기억 장치 및 그 제조 방법 |
| PCT/JP2003/000432 WO2003063249A1 (fr) | 2002-01-21 | 2003-01-20 | Procede de decomposition de composes de fluor |
| US11/112,372 US7005715B2 (en) | 2002-01-21 | 2005-04-22 | Magnetic storage device and method of fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002010983A JP3879518B2 (ja) | 2002-01-21 | 2002-01-21 | 磁気記憶装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003218326A JP2003218326A (ja) | 2003-07-31 |
| JP3879518B2 true JP3879518B2 (ja) | 2007-02-14 |
Family
ID=27606003
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002010983A Expired - Fee Related JP3879518B2 (ja) | 2002-01-21 | 2002-01-21 | 磁気記憶装置およびその製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US6943394B2 (ja) |
| JP (1) | JP3879518B2 (ja) |
| KR (1) | KR100951068B1 (ja) |
| DE (1) | DE10390568T5 (ja) |
| TW (1) | TWI226060B (ja) |
| WO (1) | WO2003063249A1 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7116593B2 (en) * | 2002-02-01 | 2006-10-03 | Hitachi, Ltd. | Storage device |
| JP4248911B2 (ja) * | 2003-03-28 | 2009-04-02 | Ｔｄｋ株式会社 | 磁気メモリデバイスおよび磁気メモリデバイスの書込方法 |
| JP4483231B2 (ja) | 2003-08-27 | 2010-06-16 | ソニー株式会社 | 磁気メモリ装置の製造方法 |
| US7132707B2 (en) * | 2004-08-03 | 2006-11-07 | Headway Technologies, Inc. | Magnetic random access memory array with proximate read and write lines cladded with magnetic material |
| KR100612878B1 (ko) | 2004-12-03 | 2006-08-14 | 삼성전자주식회사 | 자기 메모리 소자와 그 제조 및 동작방법 |
| US7728384B2 (en) * | 2006-05-30 | 2010-06-01 | Macronix International Co., Ltd. | Magnetic random access memory using single crystal self-aligned diode |
| JP2008130995A (ja) | 2006-11-24 | 2008-06-05 | Toshiba Corp | 半導体記憶装置 |
| US20080173975A1 (en) * | 2007-01-22 | 2008-07-24 | International Business Machines Corporation | Programmable resistor, switch or vertical memory cell |
| US20080247215A1 (en) * | 2007-04-03 | 2008-10-09 | Klaus Ufert | Resistive switching element |
| DE102007016066A1 (de) * | 2007-04-03 | 2008-10-09 | Qimonda Ag | Widerstandsschaltelement |
| US7859025B2 (en) * | 2007-12-06 | 2010-12-28 | International Business Machines Corporation | Metal ion transistor |
| US8227896B2 (en) * | 2009-12-11 | 2012-07-24 | International Business Machines Corporation | Resistive switching in nitrogen-doped MgO |
| DE112010005372T5 (de) * | 2010-04-21 | 2013-01-24 | Hewlett-Packard Development Company, L.P. | Kommunizieren von Betriebssystem-Boot-Informationen |
| TWI420127B (zh) * | 2011-07-05 | 2013-12-21 | Voltafield Technology Corp | 穿隧式磁阻感測器 |
| US9299410B2 (en) | 2013-09-04 | 2016-03-29 | Shintaro SAKAI | Reading magnetic memory based on regions within a cell array |
| JP2018147916A (ja) * | 2017-03-01 | 2018-09-20 | ソニーセミコンダクタソリューションズ株式会社 | 磁気記憶素子、磁気記憶装置、電子機器、および磁気記憶素子の製造方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2590171B2 (ja) * | 1988-01-08 | 1997-03-12 | 株式会社日立製作所 | 半導体記憶装置 |
| US5640343A (en) * | 1996-03-18 | 1997-06-17 | International Business Machines Corporation | Magnetic memory array using magnetic tunnel junction devices in the memory cells |
| JP4125465B2 (ja) * | 1999-03-15 | 2008-07-30 | 株式会社東芝 | 磁気メモリ装置 |
| US6424561B1 (en) * | 2000-07-18 | 2002-07-23 | Micron Technology, Inc. | MRAM architecture using offset bits for increased write selectivity |
| AU2001286432A1 (en) * | 2000-08-14 | 2002-02-25 | Matrix Semiconductor, Inc. | Dense arrays and charge storage devices, and methods for making same |
| US6392924B1 (en) * | 2001-04-06 | 2002-05-21 | United Microelectronics Corp. | Array for forming magnetoresistive random access memory with pseudo spin valve |
| JP4405103B2 (ja) | 2001-04-20 | 2010-01-27 | 株式会社東芝 | 半導体記憶装置 |
| US6771533B2 (en) * | 2002-08-27 | 2004-08-03 | Micron Technology, Inc. | Magnetic non-volatile memory coil layout architecture and process integration scheme |
| US6744651B2 (en) * | 2002-09-20 | 2004-06-01 | Taiwan Semiconductor Manufacturing Company | Local thermal enhancement of magnetic memory cell during programming |
-
2002
- 2002-01-21 JP JP2002010983A patent/JP3879518B2/ja not_active Expired - Fee Related
-
2003
- 2003-01-13 TW TW092100596A patent/TWI226060B/zh not_active IP Right Cessation
- 2003-01-20 DE DE10390568T patent/DE10390568T5/de not_active Withdrawn
- 2003-01-20 WO PCT/JP2003/000432 patent/WO2003063249A1/ja active Application Filing
- 2003-01-20 US US10/472,116 patent/US6943394B2/en not_active Expired - Fee Related
- 2003-01-20 KR KR1020037012210A patent/KR100951068B1/ko not_active IP Right Cessation
-
2005
- 2005-04-22 US US11/112,372 patent/US7005715B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6943394B2 (en) | 2005-09-13 |
| US20040140522A1 (en) | 2004-07-22 |
| JP2003218326A (ja) | 2003-07-31 |
| TWI226060B (en) | 2005-01-01 |
| WO2003063249A1 (fr) | 2003-07-31 |
| KR20040073282A (ko) | 2004-08-19 |
| KR100951068B1 (ko) | 2010-04-07 |
| US7005715B2 (en) | 2006-02-28 |
| DE10390568T5 (de) | 2005-02-10 |
| US20050185435A1 (en) | 2005-08-25 |
| TW200307286A (en) | 2003-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7005715B2 (en) | Magnetic storage device and method of fabricating the same | |
| US6861314B2 (en) | Semiconductor memory device utilizing tunnel magneto resistive effects and method for manufacturing the same | |
| JP5150531B2 (ja) | 磁気抵抗素子、磁気ランダムアクセスメモリ、及びそれらの製造方法 | |
| US7362607B2 (en) | Solid-state memory device and method for arrangement of solid-state memory cells | |
| JP2002246565A (ja) | 不揮発性磁気記憶装置およびその製造方法 | |
| JP4072125B2 (ja) | 半導体装置およびその製造方法 | |
| WO2006095389A1 (ja) | 磁気メモリ装置並びにその読み出し方法及び書き込み方法 | |
| US20050270828A1 (en) | Magnetic memory device and manufacturing method thereof | |
| JP2004040006A (ja) | 磁気メモリ装置およびその製造方法 | |
| JP2014229758A (ja) | 半導体装置およびその製造方法 | |
| JP2003324187A (ja) | 磁気メモリ装置の製造方法および磁気メモリ装置 | |
| JP2006278645A (ja) | 磁気メモリ装置 | |
| US6958503B2 (en) | Nonvolatile magnetic memory device | |
| JP4341355B2 (ja) | 磁気記憶装置、磁気記憶装置の書き込み方法および磁気記憶装置の製造方法 | |
| JP2003282837A (ja) | 磁気メモリ装置およびその製造方法 | |
| JP2003218324A (ja) | 磁気記憶装置およびその製造方法 | |
| JP2003133527A (ja) | 磁気メモリ装置、その書き込み方法およびその製造方法 | |
| US20060056250A1 (en) | Magnetic memory, and its operating method | |
| JP4516004B2 (ja) | 磁気記憶装置の製造方法 | |
| JP3850702B2 (ja) | 磁気抵抗メモリ装置及びその製造方法 | |
| JP2003332650A (ja) | トンネル磁気抵抗素子とその製造方法および磁気メモリ装置とその製造方法 | |
| JP2005175374A (ja) | 磁気メモリ装置及びその製造方法 | |
| JP2003133528A (ja) | 情報記憶装置、その情報書き込み方法およびその製造方法 | |
| JP2010182849A (ja) | 半導体装置およびその製造方法 | |
| JP2005101071A (ja) | 磁気メモリ装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060725 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060925 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061017 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061030 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091117 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101117 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111117 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121117 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131117 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |