JPH03173125A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH03173125A
JPH03173125A JP31219189A JP31219189A JPH03173125A JP H03173125 A JPH03173125 A JP H03173125A JP 31219189 A JP31219189 A JP 31219189A JP 31219189 A JP31219189 A JP 31219189A JP H03173125 A JPH03173125 A JP H03173125A
Authority
JP
Japan
Prior art keywords
substrate
film
layer
oxide film
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31219189A
Other languages
English (en)
Inventor
Shigehiko Kaji
成彦 梶
Haruo Okano
晴雄 岡野
Hitoshi Ito
仁 伊藤
Renpei Nakada
錬平 中田
Toru Watanabe
徹 渡辺
Takayuki Endo
隆之 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP31219189A priority Critical patent/JPH03173125A/ja
Publication of JPH03173125A publication Critical patent/JPH03173125A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は、半導体装置の製造方法に係り、特にコンタク
ト抵抗の低減に関する。
(従来の技術) 近年、コンピュータや通信機器の重要部分には大規模集
積回路<LS I)か広く用いられるようになってきて
いる。これらLSIは、数ミリ角の半導体基板上に多数
の能動素子あるいは受動素子を電気回路を構成するよう
に接続しつつ集積化して作られている。
この集積化はますます進む一方であり、構成素子の微細
化および高密度化への研究が急速に進められ、超高集積
化回路の製造も実用化されてきている。
このようなLSIの高集積化は素子の微細化によっても
たらされている。例えば、IMDRAM、256KSR
AM等の超LSIは1〜1.26mの設計基準で作られ
、さらに高集積化を目的としてサブミクロンの設計基準
で作られようとしている。
しかし、この微細化は、超LSIの製造を次第に困難に
している。これは配線技術を例にとると、設計基準の縮
小で配線幅は小さくなるのに対し、能動素子が増大する
ため、細くかつ複雑な配線の取り回しを行う必要があり
、コンタクトホールも深く細くなる傾向にある。
このため、従来から用いられているスパッタリング法に
よるアルミニウム合金配線では、十分な肢覆性が得られ
なくなるという問題がある。
これは、シャドウィング現象と呼ばれる現象により、接
続孔の底部で膜厚が薄くなるためである。
また、アルミニウム配線のオーバーハング形状はアルミ
ニウム配線上に絶縁膜を形成した際にいわゆる“す“が
生じる原因ともなる。“す”は多層配線を形成する場合
、上層の加工精度を劣化させることにもなる。このよう
に素子の微細化に伴い、アルミニウム配線の信頼性が低
下するという問題が生じる。
そこで、アルミニウム配線の信頼性を向上させるために
いろいろな工夫がなされている。
その配線構造の1つに、配線の水平部分にはアルミ系の
一般配線を用いると共に、垂直部分ではコンタクトホー
ル内にタングステンやアルミニウムなどを埋め込んだ埋
め込み配線を用いる手法がある。
この配線構造を第8図に示す。
この配線構造は、半導体基板111表面に形成された絶
縁層112上にアルミニウム系の第1の配線層113が
形成されており、この上層を覆う絶縁膜114が開口さ
れ、この接続孔115に選択CVD法などによりタング
ステン膜118が埋め込まれ、この上層に形成される第
2の配線層119と前記第1の配線層113はこのタン
グステン膜118を介して接続されるようになっている
この配線構造によれば、コンタクトホール内にW膜が充
填されているため、直接アルミニウム配線が延在する一
般の配線に比べ、段切れ等の問題は解消される。
しかしながら、この配線構造にも問題がある。
これは、選択的CVD法等によるタングステン膜118
の形成に先立ち、基板表面に形成されている自然酸化膜
の問題である。
例えば、タングステンWの選択CVD法は、六フッ化タ
ングステンWF6等のWのハロゲン化物と水素H2やシ
ランSH4等の還元剤との混合ガスを原料ガスとして、
減圧CVD法によりアルミニウム合金膜等の導体表面に
のみW膜を成長し、酸化シリコン膜等の絶縁膜上には形
成しないW@の形成方法であるが、この方法では、アル
ミニウム合金膜等の導体表面の自然酸化膜が、Wの堆積
時の特性や堆積したWと下地導体との間の電気的特性に
重要な役割を果たすことがわかってきた。
超LSIプロセスでは、1つの工程、から次の工程に移
る場合には、必ず大気中での基板の搬送がある。このと
き、基板表面に存在する導体膜は大気中の酸素によって
酸化され、その表面には自然酸化膜が成長する。
すなわち、通常、基板内に素子形成を行い、絶縁膜を堆
積して、この基板内の素子領域とあるいは下層配線領域
とコンタクトするための接続孔あるいは層間接続孔を形
成したのち、この接続孔あるいは層間接続孔に選択CV
D膜を形成するという方法がとられる。そして、実際は
、接続孔あるいは層間接続孔の形成後、レジスト剥離工
程、表面清浄化工程を経て、希弗酸(例えば水;弗酸−
200: 1)により、W膜形成領域の自然酸化膜を除
去し、純水による洗浄、乾燥工程を経、CVD炉に該基
板を設置するという順序で処理が進行する。しかし、こ
の方法でも、希弗酸処理後の純水洗浄と乾燥の工程で基
板は再度大気にさらされるため、金属領域表面には再度
自然酸化膜が成長するという問題があった。
この自然酸化膜の形成された基板にW膜を堆積しようと
すると、W膜が均一に成長し得ない、堆積の再現性がと
れない、コンタクト抵抗が非常に高くなる等の現象がみ
られた そこで、この問題を解決すべく、基板表面を大気中にさ
らすことなく、清浄に処理し自然酸化膜の成長を最小限
に抑えるため、酸化シリコン層114に接続孔115を
形成してアルミニウムの第1の配線層113を露出させ
たのち、例えばl\ロゲン系ガスを用いたドライエツチ
ングによりこの第1の配線層113表面の自然酸化膜を
除去し、減圧下で搬送し、上層の導体層を形成する方法
が堤案されている。
しかしながら、ハロゲン系ガスを用いたドライエツチン
グではハロゲン原子が多量に下地導体表面に残留する。
この残留したハロゲン原子は導体間の接触抵抗を高くし
たり、アルミニウム合金配線の腐食を促進するなど、配
線の信頼性低下の原因となっている。また、ハロゲン原
子が多量に下地導体表面に残留していると、金属膜の選
択CVDにおいては、下地導体表面上で局所的に金属膜
が成長したり、相が変わって成長するなどの異常成長を
引き起こすという問題があった。
(発明が解決しようとする課題) このように、選択CVD法によって基板表面または第1
の配線層の上に接続孔等を介して選択的に形成される第
2の配線層とのコンタクト抵抗を良好に保つため、コン
タクトホール形成後節2の配線層の成長に先立ち、ハロ
ゲンガスを用いたドライエツチングを行うと、第1の配
線層表面にノ10ゲン原子が残留し、第1の配線層の腐
食の原因となったり、第2の配線層の成長に際し異常成
長を引き起こす等の問題があった。
本発明は、前記実情に鑑みてなされたもので、配線層の
コンタクト抵抗を低減し、信頼性の高い電極配線を形成
するための方法を提供することを目的とする。
〔発明の構成〕
(課題を解決するための手段) そこで本発明の方法では、基板表面あるいは第1の配線
層等の導体層上にコンタクトするように第2の導体層を
形成するに先立ち、光を照射しつつ、水素ガスと少なく
とも1種のハロゲン原子を含むガスとからなる混合ガス
雰囲気中に、第2の導体層形成表面すなわち、前記基板
表面あるいは第1の配線層等の導体層表面をさらすよう
にしている。
(作用) 本発明の方法によれば、光を照射しつつ、水素ガスと少
なくとも1種のハロゲン原子を含むガスとからなる混合
ガス雰囲気中に、第2の導体層形成表面をさらすように
しているため、光によってハロゲンの活性化を促進し、
良好に自然酸化膜をエツチングすることができる。
この場合、RIEに比べると、活性種が基板に打ち込ま
れることがなく、物理的に表面に残されるハロゲンはな
い。
また、反応表面に光が照射されているため、反応生成物
の脱離も促進される。このため、ダウンフロ一方式のプ
ラズマエツチングに比べても表面にハロゲンが残りにく
いという効果がある。
ところで、上記表面エツチング反応は次のようにして進
行していく。
連鎖開始反応 H2→2H(1) AX+λ→A十X          (2)A:金属 X:ハロゲン原子 λ:光 AX:ハロゲン原子を含む気相化合物 連鎖成長反応 H+AX−4X+AH又はHX+A  (3)X+H2
→HX+H(4) A+H2→AH+H(5) 連鎖停止反応 2 H−” H2(6) A+X→AX           (7)従って、H
2(水素)とAX(ハロゲン原子を含む気相化合物)の
濃度を制御することにより、ハロゲン原子濃度を制御す
ることができる。
また、連鎖の停止はH2あるいはAXの供給を止めるこ
とにより瞬時に生じるため、ハロゲン原子濃度の制御性
に優れている。
このようにハロゲン原子濃度を制御することにより自然
酸化膜を除去すると共に導体層表面へのハロゲン原子の
残留を防止することが可能である。
(実施例) 以下、本発明の実施例について図面を参照しつつ詳細に
説明する。
実施例1 この例では、シリコン基板表面に形成した拡散層上に絶
縁膜を介して形成したコンタクト孔内に、タングステン
膜を選択CVD法により形成するものである。
まず、第1図(a)に示すように、比抵抗5Ω・印のp
型シリコン基板1表面に、素子分離絶縁膜2を形成し、
素子領域を形成する。
この後、第1図(b)に示すように、ヒ素イオンを注入
し活性化を行い拡散層3を形成する。このとき拡散層表
面には自然酸化膜6が形成されている。
さらに第1図(C)に示すように、CVD法等により酸
化シリコン膜4を形成する。
そして、第1図(d)に示すように、通常のフォトリソ
法および反応性イオンエツチング(RI E)法により
し、この酸化シリコン膜4にコンタ−シト孔5を形成し
、酸素プラズマによりレジストを剥離除去する。このと
きコンタクト孔5底部の拡散層3表面には自然酸化膜6
が形成されている。
このようにしてコンタクト孔5を形成した基板を真空容
器中に設置し、水素流量200 cc/1n。
塩素(C1:吸収極大波長340 nm)流量50cc
/win、圧力5 Q IITorrmのガス雰囲気を
形成し、500Wの水銀ランプ(波長254,313,
365 ns)による光を照射しながら200秒間エツ
チングを行った(第1図(e))。このエツチングによ
り、拡散層は20人/1nのエツチング速度でエツチン
グされ、酸化シリコンは70人/a+inのエツチング
速度でエツチングされる。このようにして自然酸化膜は
エツチング除去される。
ここで、光は装置概念図を第2図に示すように、基板に
平行となるように矢印1の方向に照射してもよいし、基
板に対して垂直となるように矢印2の方向に照射しても
よいが、矢印2の方向に照射した方がエツチング速度は
大きく、矢印1の方向に照射した場合の約2倍となる。
ここでは矢印2の方向に照射した。
そして、第1図(「)に示すように、この表面エツチン
グ後の基板を酸化雰囲気にさらすことなく、CVD装置
に移し、基板温度350℃とし、六弗化タングステン(
WFs)流量10 cc/sin、シラン流In 10
 cc/l1lin、圧力10 mTorr 、堆積速
度0゜2μ+IlZ分でタングステン膜7をコンタクト
孔内に埋め込む。
このようにして、均一でコンタクト抵抗の小さい配線層
を形成することが可能となる。
なお、第1図(e)に示した表面エツチング工程におい
て、水素流量を0〜1000 cc/mlnと変化させ
た場合の、酸化シリコン膜のエツチング速度と、処理後
の基板表面の残留塩素量との関係をX線光電子分光(X
PS)法により、71?3定した結果とを第3図に示す
この結果、水素流量が0の場合は、多くの残留塩素がみ
られるが、200 cc/m1nとしたとき急激に残留
塩素は減少していることがわかる。
また、水素流量100 cc/win以下では、表面に
残留した塩素原子のためにβ相のタングステンが一部異
常成長したり、抵抗が高くなるなどの不良が生じること
があった。
さらにまた、前記実施例1では、塩素ガスに光を照射し
、温度制御を行うことなく室温で行ったが、基板を10
0〜600℃に加熱することにより、第4図に示すよう
に、エツチング速度を高め、エツチング時間をより短縮
することが可能となる。
また、前記実施例1では、エツチングガスとして塩素ガ
スを用いたが、自然酸化膜が除去されればよく、HCI
、Br2.HBr、NF3.BCl3、SF6等他のハ
ロゲン原子を含む気相化合物を用いてもよい。
さらに、ハロゲン原子を含む気相化合物をアルゴン、ヘ
リウムなどの希ガス、窒素等で希釈してハロゲン原子を
含む気相化合物の分圧を制御し、光照射によるエツチン
グ時のエツチング速度を遅くするようにしてもよい。
また、光源として水銀ランプを用いるようにしたが、ハ
ロゲンランプ、紫外線レーザ等を用いてもよい。
さらに、前記実施例では、n型拡散層へのコンタクトの
形成について説明したが、硼素(B)イオンなどの注入
により形成された型拡散層へのコンタクトの形成につい
ても適用可能であることはいうまでもない。
実施例2 次に本発明の第2の実施例について説明する。
この例では、実施例1で異常成長が生じた水素流fjk
 100 cc/win以下の場合にも、水素と塩素ガ
スによるエツチング処理後、水素プラズマ処理を行うこ
とにより、表面の塩素原子を除去し、コンタクト抵抗の
低い配線層を形成するようにしたものである。
すなわち、第1図(a)乃至第1図(d)の工程に従っ
てコンタクト孔5を形成した後、第1図(r)に示すよ
うな表面エツチング工程で、水素流量100 cc/w
inとし、水素と塩素ガスによるエツチング処理を行っ
た後、水素500 cc/ll1in、圧力2011T
Orr s高周波電力100W、基板バイアス−100
V、処理時間90秒で水素プラズマ処理を行った。この
水素プラズマ処理後の基板表面をXPSで測定した結果
、塩素は検出されず、塩素原子が除去されていることが
分かる。
そして、第1図(f’)に示すように、この表面エツチ
ング後の基板を酸化雰囲気にさらすことなく、CVD装
置に移し、基板温度350℃とし、六弗化タングステン
(WF6)流量10 cc/min、シラン流量10 
cc/1n、圧力10 raTorr 、堆積速度0゜
2μ讃/分でタングステン膜7をコンタクト孔内に埋め
込む。
このようにして、異常成長の発生もなく、タングステン
膜7を良好に埋め込むことができ、均一でコンタクト抵
抗の小さい配線層を形成することが可能となる。
なお、この水素プラズマ処理工程でも、500W水銀ラ
ンプ光等をプラズマあるいは基板に照射することにより
処理時間を短縮することが可能となる。
また、この水素プラズマ処理工程では、水素をアルゴン
などの希ガスで希釈するようにしてもよい。
実施例3 また、実施例2においては、高周波放電により生起した
水素プラズマを用いて残留塩素原子を除去するようにし
たが、マイクロ波放電により生起した水素プラズマを用
いるようにしてもよい。
すなわち、実施例2と同様にして、水素ガスと塩素ガス
との混合ガスによる光エッチングを行った後、第5図に
装置概念図を示すように、水素50 cc/1n、圧力
0、I Torr、マイクロ波電力50Wで生起した水
素プラズマを基板上に輸送し、処理を行った。この水素
プラズマ処理後の基板表面をXPSで測定した結果、塩
素原子は検出されず、塩素原子が水素プラズマ処理によ
って除去されていることが分かる。
そして、実施例2と全く同様に、第1図mに示すように
、この表面エツチング後の基板を酸化雰囲気にさらすこ
となく、CVD装置に移し、基板温度350℃とし、六
弗化タングステン(WF6)流量10 cc/a+in
、シラン流17110 cc/1n、圧力10 a+T
orr 、堆積速度0.2μI11/分でタングステン
膜7をコンタクト孔内に埋め込む。
このようにして、異常成長の発生もなく、タングステン
膜7を良好に埋め込むことができ、均一でコンタクト抵
抗の小さい配線層を形成することが可能となる。
なお、この水素プラズマ処理工程でも、500W水銀ラ
ンプ光等をプラズマあるいは基板に照射することにより
処理時間を短縮することが可能となる。
また、この水素プラズマ処理工程では、水素をアルゴン
などの希ガスで希釈するようにしてもよい。
実施例4 次に第4の実施例として、光を照射しながら工ッチング
を行うに際し、光増感剤として水銀蒸気を添加して表面
エツチングを行う方法について説明する。
すなわち、前記実施例と同様にして、コンタクト孔5を
形成した後、水素ガスと塩素ガスとの混合ガスによる光
エッチングを行う際に、水素ガスを25℃の水銀溜め(
接触面積2 cj )を通し、水銀蒸気含有ガスとして
、水素流量100 cc/min。
塩素ガス流量50 cc/1n、圧力50a+Torr
の条件で、5000Wの水銀ランプ光を照射しながら、
200秒間エツチングを行う。
この表面エツチング処理後の基板表面をXPSでJl定
した結果、塩素原子濃度は低くなっている。
これは、光を吸収し活性化した水銀からのエネルギー移
動により塩素が活性化され(光増感反応)、水銀を含ま
ない系に比べ塩素流量に対する塩素活性種の濃度が大幅
に高くなり、はとんどの塩素原子は活性種となって表面
エツチングに寄与するため、残留塩素原子は大幅に低減
されるためと考えられる。
そして、前述した実施例と全く同様に、第1図(「)に
示すように1、この表面エツチング後の基板を酸化雰囲
気にさらすことなく、CVD装置に移し、タングステン
膜7をコンタクト孔内に埋め込む。
このようにして、異常成長の発生もなく、タングステン
膜7を良好に埋め込むことができ、均一でコンタクト抵
抗の小さい配線層を形成することが可能となる。
なお、この実施例では、エツチングガスとして塩素ガス
を用いたが、自然酸化膜が除去されればよ く 、 H
CI、   Br2.   HBr、   NF  3
 、   BCl3、SF6等他のハロゲン原子を含む
気相化合物を用いてもよい。
さらに、ハロゲン原子を含む気を口化合物をアルゴン、
ヘリウムなどの希ガス、窒素等で希釈してハロゲン原子
を含む気相化合物の分圧を制御し、光照射によるエツチ
ング時のエツチング速度を遅くするようにしてもよい。
さらにまた、光増感剤としての水銀は、水素のみならず
、アルゴンなどの希ガス、窒素等をキャリアとして基板
上に導くようにしても良い。
実施例5 上述した実施例1〜実施例4では、コンタクト孔内への
導体層の形成について説明したが、拡散層表面上に金属
層を張り付けるような場合にも適ITI可能である。こ
の例について説明する。
すなわち、第6図(a)に示すように、p型シリコン基
板11表面に、素子分離絶縁膜12を形成し、素子領域
を形成し、さらにヒ素イオン等をを注入し活性化を行い
拡散層3を形成する。このとき、拡散層表面には自然酸
化膜16が形成されている。
この後、第6図(b)に示すように、実施例1とまった
く同様に、この基板11を真空容器中に設置し、水素流
量200 cc/mln、塩素(C1:吸収極大波長3
40 nm)流量50 cc/1n、圧力50mTor
rmのcc/1n雰囲気を形成し、500Wの水銀ラン
プ(波長254,313,365tv)による光を照射
しながら200秒間エツチングを行った。
このエツチングにより、拡散層は20人/ll1inの
エツチング速度でエツチングされ、酸化シリコンは70
人10+Inのエツチング速度でエツチングされる。
このようにして自然酸化膜16はエツチング除去される
さらに第6図(C)に示すように、そして、第1図([
’)に示したのと同様、この表面エツチング後の基板を
酸化雰囲気にさらすことな(、CVD装置に移し、基板
温度350℃とし、六弗化タングステン(WFe)流量
10 cc/m1n、シラン流量10 cc/e+in
、圧力10 mTorr 、堆積速度0.2μm/分で
タングステン@17をこの拡散層13表面に選択的に形
成する。
このようにして、異常底゛長の発生もなく均一なタング
ステン膜17を形成することが可能となる。
実施例6 さらにまた、本発明は、多層配線を行う場合に適用可能
である。
実施1P16として多層配線を行う場合について説明す
る。
まず、第7図(a)に示すように、p型シリコン基板2
1表面に、所望の素子領域(図示せず)を形成したのち
、酸化シリコン膜22を形成し、さらに第1の配線層2
3としてのアルミニウム合金(Al−3t)膜を形成す
る。
この後、第7図(b)に示すように、通常のフォトリソ
法および反応性イオンエツチング(RI E)法により
し、このアルミニウム合金膜をバターニングし、さらに
CVD法により、層間絶縁膜24としての酸化シリコン
膜を形成する。
そして、第7図 (C)に示すように、通常のフォトリ
ソ法および反応性イオンエツチング法によりし、この酸
化シリコン膜24にコンタクト孔25を形成し、酸素プ
ラズマによりレジストを剥離除去する。このときコンタ
クト孔25底部の第1の配線層23表面には自然酸化膜
26が形成されている。
このようにしてコンタクト孔25を形成した基板を真空
容器中に設置し、水lf:流量500 cc7mIn。
塩素流量50 cc/ff1in、圧力50 n+To
rrmのガス雰囲気を形成し、500Wの水銀ランプ(
波長254゜313.365nm)による光を照射しな
カラ300秒間エツチングを行った(第7図(d))。
このエツチングにより、第1の配線層23を構成するア
ルミニウム合金膜は10人/1nのエツチング速度でエ
ツチングされ、酸化シリコンは70人/mlnのエツチ
ング速度でエツチングされる。このようにして自然酸化
膜はエツチング除去される。
そして、第7図(e)に示すように、この表面エツチン
グ後の基板を酸化雰囲気にさらすことな(、CVD装置
に移し、基板温度350℃とし、六弗化タングステン(
WF6)流j110 cc/min、シラン流量10 
cc/a+in、圧力10IIITor「、堆積速度0
52μIIZ分でタングステン膜27をコンタクト孔内
に埋め込む。そして必要に応じてこのタングステン膜2
7にコンタクトするように上層にアルミニウム合金膜な
どを堆積しパターニングして第2の配線層28を形成す
る。
このようにして、異常成長の発生もなく均一でコンタク
ト抵抗の小さい多層配線層を形成することが可能となる
なお、前記実施例では、第1の配線層としてアルミニウ
ム合金を用いた場合について説明したが、多結晶シリコ
ンを用いた場合にも同一条件で表面エツチングを行うこ
とにより良好なコンタクト抵抗を得ることが可能である
。この場合表面エツチングに際し、第1の配線層23を
構成する多結晶シリコン膜は30 A7sinのエツチ
ング速度でエツチングされ、酸化シリコンは70 A 
/minのエツチング速度でエツチングされる。この場
合は、引き続き水素プラズマ処理を経て、タングステン
膜を形成することにより良好なコンタクト抵抗を得るこ
とができる。
なお、第1の配線層としてアルミニウム、多結晶シリコ
ンを用いたが、被処理体としては、タングステン−チタ
ン合金、モリブデン、タングステン、チタン、銅等の金
属、硅化モリブデン、硅化タングステン、硅化チタン等
の金属シリサイド、あるいは窒化タングステン、窒化チ
タン等の窒化金属、アモルファスシリコンでも良く、さ
らにはシリコン、ゲルマニウム、等の■族半導OE、G
aAs、InP等のmv族化合物半導体などてもよい。
また、2種以上の導体が同時に露出している場合にも適
用可能である。
さらに第2の導体層として、タングステンを用いたが、
導体層であればよく、多結晶シリコン薄膜、アモルファ
スシリコン薄膜、金属薄膜、合金NM!、金属シリサイ
ド7’JH1窒化金属/l!!膜等でもよい。さらに、
形成方法としてもCVD法に限定されることなく、スパ
ッタリング法などにも適用可能である。
また、ハロゲン原子を含む気体としても、光励起によっ
て被処理体表面の自然酸化膜をエツチングする活性種を
生じるものであればよい。
その他、要旨を逸脱しない範囲で変形して応用できる。
〔発明の効果〕
以上説明してきたように、本発明の方法にょれば、基板
表面あるいは第1の配線層等の導体層上にコンタクトす
るように第2の導体層を形成するに先立ち、光を照射し
つつ、水素ガスと少なくとも1種のハロゲン原子を含む
ガスの混合ガス雰囲気中に、第2の導体層形成表面をさ
らすようにしているため、コンタクト抵抗を低くするこ
とが可能である。
【図面の簡単な説明】
第1図は(a)乃至第1図(f)は本発明の第1の実施
例の配線層の形成工程を示す図、第2図は第1の実施例
における表面エツチング工程の装置概念図、第3図は同
表面エツチング工程における水素流量と残留塩素量およ
び酸化シリコンのエツチング速度との関係を示す図、第
4図は同表面エツチング工程における基板温度とエツチ
ング速度との関係を示す図、第5図は第4の実施例にお
けるマイクロ波励起水素プラズマ処理の装置概念図、第
6図(a)乃至第6図(C)は本発明の第5の実施例の
半導体装置の製造工程を示す図、第7図(a)乃至第7
図(e)は本発明の第6の実施例の半導体装置の製造工
程を示す図、第8図は配線構造の一例を示す図である。 1・・・シリコン基板、2・・・素子分離絶縁膜、3・
・・拡散層、4・・・酸化シリコン膜、5・・・コンタ
クト孔、6・・・自然酸化膜、7・・・タングステン膜
、11・・・シリコン基板、12・・・素子分離絶縁膜
、13・・・拡散層、16・・・自然酸化膜、17・・
・タングステン膜、21・・・シリコン基板、22・・
・酸化シリコン膜、23・・・アルミニウム合金膜、2
4・・・酸化シリコン膜、25・・・層間接続孔、26
・・・自然酸化膜、27・・・タングステン膜、28・
・・第2の配線層、111・・・半導体基板、112・
・・絶縁層、113・・・第1の配線層、114・・・
絶縁膜、115・・・接続孔、118・・・タングステ
ン膜、11つ・・・第2の配線層。 144− 光(方向2) +++ 第2図 尤 士 第5図 6 第6図 第7図 第8図

Claims (3)

    【特許請求の範囲】
  1. (1)基板表面あるいは第1の配線層等の導体層上にコ
    ンタクトするように第2の導体層を形成する工程を含む
    半導体装置の製造方法において、前記第2の導体層を形
    成するに先立ち、光 を照射しつつ、水素ガスと少なくとも1種のハロゲン原
    子を含むガスとを含有する混合ガス雰囲気中に、前記基
    板あるいは第1の配線層等の導体層形成表面をさらす表
    面処理工程を含むようにしたことを特徴とする半導体装
    置の製造方法。
  2. (2)前記第2の配線層形成工程はCVD工程であるこ
    とを特徴とする請求項(1)記載の半導体装置の製造方
    法。
  3. (3)前記表面処理工程は、前記混合ガス雰囲気が、光
    増感反応を生じ、活性種濃度を増大する光増感剤となる
    原子あるいは分子を含有するものであることを特徴とす
    る請求項(1)記載の半導体装置の製造方法。
JP31219189A 1989-11-30 1989-11-30 半導体装置の製造方法 Pending JPH03173125A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31219189A JPH03173125A (ja) 1989-11-30 1989-11-30 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31219189A JPH03173125A (ja) 1989-11-30 1989-11-30 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH03173125A true JPH03173125A (ja) 1991-07-26

Family

ID=18026311

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31219189A Pending JPH03173125A (ja) 1989-11-30 1989-11-30 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH03173125A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06188212A (ja) * 1992-12-18 1994-07-08 Nec Corp 半導体装置の製造方法
JP2006279040A (ja) * 2005-03-29 2006-10-12 Agilent Technol Inc 接触形成前に実施する表面の下処理法
US7473646B2 (en) 2003-08-27 2009-01-06 Sony Corporation Dry etching method and production method of magnetic memory device
JP2019041084A (ja) * 2017-08-29 2019-03-14 パナソニックIpマネジメント株式会社 炭化珪素半導体装置およびその製造方法
JP2019114786A (ja) * 2017-12-21 2019-07-11 東京エレクトロン株式会社 除去方法及び処理方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06188212A (ja) * 1992-12-18 1994-07-08 Nec Corp 半導体装置の製造方法
US7473646B2 (en) 2003-08-27 2009-01-06 Sony Corporation Dry etching method and production method of magnetic memory device
US7808026B2 (en) 2003-08-27 2010-10-05 Sony Corporation Dry etching method and production method of magnetic memory device
JP2006279040A (ja) * 2005-03-29 2006-10-12 Agilent Technol Inc 接触形成前に実施する表面の下処理法
JP2019041084A (ja) * 2017-08-29 2019-03-14 パナソニックIpマネジメント株式会社 炭化珪素半導体装置およびその製造方法
JP2019114786A (ja) * 2017-12-21 2019-07-11 東京エレクトロン株式会社 除去方法及び処理方法

Similar Documents

Publication Publication Date Title
US6013575A (en) Method of selectively depositing a metal film
EP0122776B1 (en) Dry etching aluminum or aluminum alloy layer
JPH06140372A (ja) 半導体装置の製造方法
WO2019241012A1 (en) Conformal carbon film deposition
JP2836529B2 (ja) 半導体装置の製造方法
JP3348454B2 (ja) 酸化防止方法
JP4058669B2 (ja) シリコン基板上への導電性珪化物層の形成方法および導電性珪化物接点の形成方法
JPH03173125A (ja) 半導体装置の製造方法
JP2000252278A (ja) 半導体装置およびその製造方法
JP3270196B2 (ja) 薄膜形成方法
JPH10326830A (ja) 半導体装置の製造方法
JPH0246731A (ja) 半導体装置の製造方法
JPH10189594A (ja) 半導体素子の金属配線形成方法
US7846832B2 (en) Semiconductor device and fabrication method thereof
JPH02139932A (ja) 半導体装置の製造方法
JP3206008B2 (ja) 多層配線の形成方法
KR20000071322A (ko) 반도체 장치 제조 방법
JPH05109702A (ja) 半導体装置の製造方法
JPH0360126A (ja) 半導体装置の製造方法
JPH05347270A (ja) 金属プラグの形成方法及びこれに用いるウェハ処理装置
JPS6235539A (ja) 半導体装置の製造方法
KR100395775B1 (ko) 반도체 소자의 금속 배선 형성 방법
JP2001176860A (ja) 半導体装置の製造方法及び半導体製造装置
KR20030003331A (ko) 반도체 소자의 구리 배선 형성 방법
JP2000200833A (ja) 半導体装置の製造方法