TWI381505B - 導線架與利用此導線架製造半導體封裝的方法 - Google Patents

導線架與利用此導線架製造半導體封裝的方法 Download PDF

Info

Publication number
TWI381505B
TWI381505B TW094105279A TW94105279A TWI381505B TW I381505 B TWI381505 B TW I381505B TW 094105279 A TW094105279 A TW 094105279A TW 94105279 A TW94105279 A TW 94105279A TW I381505 B TWI381505 B TW I381505B
Authority
TW
Taiwan
Prior art keywords
plating layer
lead frame
palladium
layer
nickel
Prior art date
Application number
TW094105279A
Other languages
English (en)
Other versions
TW200529400A (en
Inventor
Sang Hun Lee
Sung Kwan Paek
Se Chuel Park
Original Assignee
Samsung Techwin Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Techwin Co Ltd filed Critical Samsung Techwin Co Ltd
Publication of TW200529400A publication Critical patent/TW200529400A/zh
Application granted granted Critical
Publication of TWI381505B publication Critical patent/TWI381505B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47J—KITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
    • A47J43/00—Implements for preparing or holding food, not provided for in other groups of this subclass
    • A47J43/04—Machines for domestic use not covered elsewhere, e.g. for grinding, mixing, stirring, kneading, emulsifying, whipping or beating foodstuffs, e.g. power-driven
    • A47J43/07—Parts or details, e.g. mixing tools, whipping tools
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47J—KITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
    • A47J19/00—Household machines for straining foodstuffs; Household implements for mashing or straining foodstuffs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85464—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01055—Cesium [Cs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Food Science & Technology (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Electroplating Methods And Accessories (AREA)

Description

導線架與利用此導線架製造半導體封裝的方法 【本發明之背景】
本申請案所請求者係韓國智慧財產局之韓國專利申請案號第10－2004－0011819號之專利案，其申請日期為2004年2月23日；本專利申請案所揭示之內容藉由參考文件已完整包含其中。
本發明係關於一種導線架與利用此導線架製造半導體封裝的方法，特別是指一種用以連接半導體晶片至外部電路的導線架，該導線架係由一種預電鍍框架(pre－plated frame)所製造而成。本發明更另外有關一種利用此導線架以製造半導體封裝之方法。
第1圖所示為一種習用的導線架。
如第1圖所示，導線架包括：晶粒座(die pad)110及引腳(lead)120。用晶粒座支撐體(pad support)180將晶粒座110連接至導軌(rail)170以支撐半導體晶片。引腳包括內引腳130及外引腳140。在此情況下，於內引腳130及外引腳140之間配置一個用以維持內引腳130及外引腳140間之間隙的阻隔物(damper)160，以便支撐內引腳130及外引腳140。當半導體封裝裝配完成之後，將導軌170及阻隔物160移除。
第2圖所示為一種具有第1圖描述之導線架的半導體封裝105，其中半導體晶片安裝於導線架上。
如第2圖所示，該半導體晶片50安裝於晶粒座110上。以金屬線52將內引腳130用銲線接合法接至半導體晶片50，並且將外引腳140以電性連接至外部電路。因此，引腳120具有：一個用以銲線接合至半導體晶片50的接合部分W、一個連接至外部電路的外接合部分S及在引腳120中間部份彎曲的彎曲部分B。
將半導體晶片50及內引腳130用樹脂模鑄以便使半導體封裝105固定成型。
製造此種半導體封裝105需要改進半導體晶片50及內引腳130之間的銲線接合性能。因此，可能在外引腳140的一個預設區域上沉積由錫－鉛(Sn－Pb)製成之銲錫。
然而由於此種製造程序必須在完成樹脂模鑄程序之後透過濕製程(wet process)來完成，產品之可靠度可能下降。
建議以一種預電鍍框架解決此種問題，在此方法中，於半導體封裝程序之前預沉積(pre－deposited)具有優良沾錫性(solder wettability)之金屬，以便在黏貼半導體(post semiconductor)程序中能夠省略鍍銲料(solder－plating)程序。使用預電鍍框架之導線架使得黏貼封裝程序(post packaging process)簡化。此外，因為在半導體封裝程序中能夠省略焊接，而能夠防止環境污染。
然而，由於半導體晶片接合、銲線接合、環氧樹脂模鑄以及焊接均在溫度200℃以上實施，在導線架係由預電鍍框架製成之情況下，選擇外部電鍍層變得極為重要。
亦即，由預電鍍框架製成之導線架的外部電鍍層在高溫時之氧化性能、接合金屬線之接合性能、矽晶片之黏著性能、環氧樹脂之接合性能、焊接時與引腳之溶合性必須很好。而且，外部電鍍層具有適當的柔軟性以便在接合過程期間防止接合毛細管磨損。此外，外部電鍍層必須具有防止遷移現象之性能，使半導體裝置獲得長期的可靠度；因為當電鍍金屬在高溫及潮濕狀態下被擴散至介質一段長時間，該遷移現象可能導致短路。
第3圖所示為美國專利第6518508號所揭示之導線架，其已讓渡給本申請案之受讓人。該導線架係由能夠滿足上述條件之習用預電鍍框架所製成。
如第3圖所示，該導線架120包括：一個由銅、銅合金或鐵鎳合金製成之基板金屬層(base metal layer)121（或稱為：卑金屬層）、一個沉積於基板金屬層121至少一邊表面上之鎳電鍍層122、該鎳電鍍層122係由鎳或鎳合金製成、一個沉積於鎳電鍍層122上之鈀電鍍層123、該鈀電鍍層123係由鈀或鈀合金製成、以及一個沉積於鈀電鍍層123上之保護電鍍層124、該保護電鍍層124係由銀或銀合金製成。
以預電鍍框架完成預電鍍之導線架如未受外部衝擊而損壞時具有良好效能。然而，由於導線架必須經過彎曲的程序（隨附於習用半導體封裝之組裝程序中），該彎曲部份之電鍍構造可能裂開或腐蝕。
當基板金屬層121係由合金42而不是由銅或銅合金所製成時，此種問題可能更嚴重。亦即，該合金42係由42%鎳及58%鐵所組成，被廣泛使用作為導線架的材料。然而，由於合金42與鈀電鍍層123及保護電鍍層124之鈀、金及銀等金屬之電介質系統有極大的不同，可能造成靜電耦合，因此而導致基板金屬層121嚴重的腐蝕。
尤其是如第4圖所示，在導線架製造過程中可能容易引起斷裂或其他缺陷，因此導致該保護電鍍層124容易剝落。當保護電鍍層124剝落時，基板金屬層121及鎳電鍍層122暴露於外部空氣之氧氣容器中。靜電耦合發生於暴露在外部空氣中之部份120c，因此加速腐蝕。
在此情況下，當透過電鍍程序在形成於有缺陷部份之鎳電鍍層122上電鍍鈀電鍍層123時，由於鈀的釋出電位(eduction potential)與氫的釋出電位相似，大量的氫與釋出之鈀混合，使得鈀電鍍層123更快速損壞。因此，在導線架120的銲線接合部分W及錫銲部分S可能容易導致斷裂。
此外，一般是以電鍍程序來形成鎳、鈀及保護電鍍層，然而，電鍍會使得電鍍層的柔軟性變差，因此，在形成引腳的彎曲部分時，彎曲部分B可能容易產生裂痕。
當引腳的彎曲部分B、接合部份W（以焊線接合於半導體晶片與電鍍於外部基板上的錫銲部分S間）產生裂痕時，由於該等部份暴露於空氣中，導致靜電耦合增加，因而造成該暴露部分容易腐蝕。
並且，在形成鈀及鎳電鍍層過程中，大量的氫與導線架混合，因此使得鈀及鎳電鍍層的緊密度變差，導線架的可靠度亦下降。
本發明提供第一種製造半導體封裝的方法，其中包括一種防止腐蝕的操作，該種腐蝕可能係由於使用合金42製造基板金屬層的製造過程後產生之裂痕所造成。並且本發明提供一種使用此種半導體封裝製造方法所製造之導線架。
並且，本發明提供第二種製造半導體封裝的方法，其中包括一種將製造電鍍層過程中產生之氫氣排放至外部的操作。
本發明之特徵在於提供一種製造半導體封裝之方法，包括：以鐵及鎳為基材所製成之導線架基板金屬層；在基板金屬層上形成一個或多個電鍍層；在導線架上安裝半導體晶片；將半導體晶片以及至少導線架的一部分加以模鑄；將導線架彎曲使導線架形成一個預設之形狀；以及在導線架彎曲後將該導線架予以熱處理。
在熱處理溫度約為150－350℃時施行熱處理。
熱處理之熱處理時間約為1－10分鐘。
所形成之一個或多個電鍍層可能包括：在基板金屬層上以鎳或鎳合金形成一個鎳電鍍層；以及在鎳電鍍層上以鈀或鈀合金形成一個鈀電鍍層。
所形成之一個或多個電鍍層可能還包括：從銀、金、鈷、鈦及鈀等選取至少一種金屬或合金在鈀電鍍層上形成一個保護電鍍層。
本發明另一特徵在於提供一種導線架，其中包括：以鎳及鐵為基材所製成之基板金屬層；在基板金屬層至少一個表面上沉積一個鎳電鍍層，該鎳電鍍層係由鎳或鎳合金所製成；在鎳電鍍層上形成一個鈀電鍍層，該鈀電鍍層係由鈀或鈀合金所製成；以及在基板金屬層、鎳電鍍層、鈀電鍍層上至少一個暴露部份沉積一個擴散層。
基板金屬層係由合金42所製成。
在鎳電鍍層上形成鈀電鍍層後，將導線線架加以熱處理可得到擴散層。
依據本發明，在導線架進行彎曲的過程中即使有微細的裂痕產生，亦能夠防止含有由合金42所製成基板金屬層的導線架被腐蝕。
以下為本發明較佳具體實施例，以所附圖示加以更詳細的說明。然而本發明可能有許多不同的實現形式且不應認定僅限制在所提出之實施例。更明確的說，此等所提出之實施例使得本項揭示更完善與完整，並且對擅長本項技術者充分的傳達本發明之觀念。在圖示中，為清楚起見積層的厚度及範圍均予以放大。
本發明之導線架具有一個由鐵及鎳作為基材所製成之基板金屬層，在此情形下，該基板金屬層可能係由含有42%鎳、58%鐵及其他少量元素之合金42所製成。
第5圖所示為依據本發明具體實施例製造半導體封裝之方法的流程圖，並且第6a~6g圖所示為依據本發明具體實施例製造半導體封裝之方法個別操作的剖面圖。
如圖所示，首先提供的是基板金屬層221(S10)。然後於半導體組裝程序完成之前在基板金屬層220上沉積電鍍層(S20)。
在步驟(S20)中，首先在基板金屬層221上沉積一個由鎳或鎳合金所形成之鎳電鍍層222(S21)，然後在鎳電鍍層222上可能沉積一個由鈀或鈀合金所形成之鈀電鍍層223(S22)。
鎳電鍍層222之作用在防止基板金屬層221擴散至導線架之表面。鈀電鍍層223係由具良好銲錫性之金屬所製成，其作用在保護鎳電鍍層222之表面。
另外可能將由具高抗氧化性貴金屬所製成之保護電鍍層224沉積覆蓋鈀電鍍層223。因此能夠有效防止鈀電鍍層223之氧化作用。
保護電鍍層224可能係由銀、金、鈷、鈦及鈀等金屬選取一種或多種所製成。
保護電鍍層224可能以多種不同方法所製成，例如：當保護電鍍層224係由鈀與金或金與銀所製成時，該等金屬可能個別經由至少一種不同電鍍程序加以電鍍。此外，該等金屬可能為合金並且經由電鍍程序加以電鍍。
接著將導線架進行半導體封裝組裝程序。在進行半導體封裝組裝程序中，將半導體晶片黏合於導線架上(S30)，然後將半導體晶片以及導線架之至少一部分加以模鑄，以固定半導體封裝(S40)。
在操作步驟(S30)中，首先將半導體晶片50安裝在晶粒座210上，並以連接物件52將其連接至引腳220。在圖中，以連接物件52將半導體晶片50與引腳220相互銲線接合。然而，本發明並不僅限於此一特例，能夠將半導體晶片50與引腳220加以電性連接之任何構造都可以。
在步驟(S40)中，半導體晶片50及導線架220之至少一部分可能以模鑄物55加以模鑄成形，以保護半導體晶片不受外力衝擊。
然後，將已模鑄之引腳220的一部分彎曲成預設之形狀(S50)。
在彎曲引腳220過程中，該彎曲部分可能細微的裂開，因此由於裂痕而導致在暴露部分220c之基板金屬層221及/或鎳電鍍層222可能暴露於外部空氣中。
因此，靜電耦合可能產生於鈀電鍍層223及/或保護電鍍層224之金屬與鎳之間，或產生於鈀電鍍層223及/或保護電鍍層224之金屬與合金42之間，因而加速腐蝕。
所以，在本發明中，為了防止暴露部分220c之腐蝕，於引腳220彎曲(S50)之後，將導線架加以熱處理(S60)。
在步驟(S60)中，熱處理溫度可能設定為150－350℃。當熱處理溫度低於150℃時，無法充分得到熱處理效果。當熱處理溫度高於150℃時，導線架之表面可能產生氧化，使得焊接品質變差。
此外，熱處理可能施行1－10分鐘。當熱處理施行少於1分鐘，無法得到足夠的熱處理效果。當熱處理施行多於10分鐘，焊接品質變差。此等條件為使用最短時間並且在傳輸擴散金屬至金屬所需之實功率(active energy)的過程中不會損壞半導體封裝的特定考慮條件。用以擴散金屬之實功率可能以其他方法供給。
隨後，在導線架之表面上（尤其是在基板金屬層及鎳電鍍層暴露於外部空氣處之暴露部分220c之上）沉積一個由銀、金、鈷、鈦及鈀等選取至少一種金屬所形成之擴散層225。
更詳細的說，導線架的暴露部分220c可能為原子擴散的良好途徑。亦即，在熱處理步驟(S60)中，由銀、金、鈷、鈦或鈀所形成之保護電鍍層224之原子經由暴露部分220擴散至外部或表面。因此，包含銀、金、鈷、鈦及鈀至少一種金屬之擴散層225可能沉積於暴露部分220c上面。
擴散層225之作用如同保護電鍍層，用以防止在暴露部分220c所暴露的合金42或鎳免於直接接觸外部空氣。因此，防止導線架腐蝕能夠保護合金42及鎳的氧化作用。
同時，在形成鈀電鍍層223及鎳電鍍層222的操作步驟中，氫氣可能混合在導線架中，因此，導線架的緊密度變差並且使得電鍍層不穩定。
然而，在本發明中施行熱處理操作，氫氣被高溫所活化，因此，氫原子相互作用而擴散至表面並且釋放至外部，由此以增加電鍍層的緊密度及可靠度而改善電鍍層的耐腐蝕性。
本發明之方法的效果以下述試驗範例更清楚的說明。
〈實驗範例〉
所使用之試驗樣品為含有導線架之半導體封裝，其導線架具有一個基板金屬層、一個鎳電鍍層、一個鈀電鍍層、一個由金或銀製成之保護電鍍層，依上述順序堆疊而成。
以鹽水噴霧試驗測試耐腐蝕性。在恆溫箱溫度為35℃之狀態下，將含55%氯化鈉之鹽水以每24小時40g/m2 噴灑。在此情形下，導線架係為已經在回銲裝置中完成回銲操作之狀態，該回銲裝置之最高回銲溫度為235℃，且回銲時間為7mm/分鐘。
第7A圖所示為尚未經熱處理而且已經完成鹽水噴霧試驗之半導體封裝105的照片。此照片顯示安裝於半導體封裝105上之引腳120的一大部分C已經被腐蝕。尤其是照片中顯示在彎曲部分B的腐蝕更為嚴重。當半導體封裝105經X射線光電子能譜儀(XPS)成分分析，如第8A圖所示，能夠看出鎳及鐵被檢出。
第7B圖所示為半導體封裝205經由本發明之熱處理而且已經完成鹽水噴霧試驗的照片。此照片顯示安裝於半導體封裝205上之引腳220未出現腐蝕部份。尤其是即使在彎區部分B並無腐蝕。當半導體封裝205經X射線光電子能譜儀(XPS)成分分析，如第8B圖所示，能夠看出並無鎳及鐵被檢出，只有構成保護電鍍層的金及銀被檢出。
第9圖所示為依據本發明所述方法製造之導線架200及其半導體封裝205。
如第9圖所示，本發明之導線架200包括：基板金屬層221、鎳電鍍層222、鈀電鍍層223、及擴散層225。
基板金屬層221係導線架200的空框架，係由鎳及鐵為主要基材所製成。此一情形下，基板金屬層221可能為合金42所製成。
鎳電鍍層222被沉積於金屬層221之上，鎳電鍍層222係由鎳或鎳合金所製成，防止合金42或鎳被擴散至導線架的表面。
鈀電鍍層223被沉積於鎳電鍍層222之上，鈀電鍍層223係由鈀或鈀合金所製成。鈀電鍍層之作用在增進銲錫特性。
保護電鍍層224可能被沉積於鈀電鍍層223之上。保護電鍍層224之作用在防止鈀電鍍層223之表面被氧化。保護電鍍層224可能係由銀、金、鈷、鈦及鈀等擇取至少一種金屬所製成。
擴散層225被沉積在基板金屬層221、鎳電鍍層222及鈀電鍍層223之至少其暴露部分上。亦即，可能由產生於接合部分W（以銲線接合內引腳至半導體晶片）上之裂痕以及產生於外部錫焊部分S（接合外引腳至外部基板）上之裂痕所造成之暴露部分220c，以擴散層225加以填補，由此而防止暴露部分暴露於外部空氣中。
在形成鈀電鍍層223及鎳電鍍層222的步驟中，氫氣可能混合於導線架中，因此造成導線架之緊密度變差而且使得電鍍層不穩定。
然而，在本發明中已施行熱處理步驟，氫氣被高溫所活化，因此，氫原子相互作用而擴散至表面並且釋放至外部，由此增加電鍍層的緊密度及可靠度而改善電鍍層的耐腐蝕性。
在導線架之彎曲操作步驟期間，在彎區部分B可能經常會產生微小的裂痕，然而，在本發明中採用擴散層以防止基板金屬層221、鎳電鍍層222及鈀電鍍層223暴露於外部空氣中，能夠防止導線架在彎區部分B之腐蝕。
擴散層225可能由銀、金、鈷、鈦及鈀等所擇取之至少一種金屬所製成，該等金屬係經熱處理後而形成擴散層。
將半導體晶片50安裝於導線架220之上，並且電性連接至外部電路，因而使半導體封裝205成型。半導體封裝205通常包括：導線架200、半導體晶片50、金屬線252及模鑄樹脂255。
亦即，將半導體晶片50配置於晶粒座210上，並且將內引腳130以金屬線252銲線接合至半導體晶片50。外引腳140以電性連接至外部電路。將半導體晶片50與內引腳130以模鑄樹脂255予以模鑄，因而使半導體封裝205固定成型。
第9圖還顯示一種含有本發明導線架之半導體封裝的範例。然而，本發明並不僅限於此一範例之範圍。
依據本發明，由於導線架完成彎曲操作步驟之後還施行熱處理操作步驟，基板金屬層、鎳電鍍層及鈀電鍍層不會暴露於外部空氣中。因此，即使當導線架在彎曲操作期間會產生微細的裂痕，亦能夠防止帶有由合金42製成基板金屬層之導線架受到腐蝕。
並且，由於導線架之氫氣所造成之應力集中現象能夠透過熱處理操作予以消除，因此能進一步改善導線架之緊密度及可靠度。
雖然本發明已以參考範例及具體實施例加以詳細說明，但是熟知該項技術者將瞭解到可能有各種形式及細節之改變，但不違反本發明下列之申請專利範圍與精神。
105、205．．．半導體封裝
110、210．．．晶粒座
120、220．．．引腳
130．．．內引腳
140．．．外引腳
160．．．阻隔物
170．．．導軌
180．．．晶粒座支撐體
42．．．合金
50．．．半導體晶片
52、252．．．金屬線
55．．．模鑄物
120、200．．．導線架
120c、220c．．．暴露部份
121、221．．．基板金屬層
122、222．．．鎳電鍍層
123、223．．．鈀電鍍層
124、224．．．保護電鍍層
225．．．擴散層
255．．．模鑄樹脂
W．．．接合部分
B．．．彎曲部分
S．．．錫銲部分
第1圖所示為一種習用導線架之平面圖；第2圖所示為第1圖所述導線架上已安裝半導體晶片之半導體封裝的剖面圖；第3圖所示為一種習用導線架的堆疊構造之剖面圖；第4圖所示為第3圖所述導線架彎曲部份之放大剖面圖；第5圖所示為依據本發明具體實施例製造半導體封裝之方法的流程圖；第6A~6G圖所示為依據本發明具體實施例製造半導體封裝之方法的個別操作剖面圖；第7A圖所示為依據習用方法製造且經過鹽水噴霧試驗之導線架的照片；第7B圖所示為依據本發明所製造且經過鹽水噴霧試驗之導線架的照片；第8A圖所示為第7A圖所述之導線架的X射線光電子能譜儀(XPS)光譜圖；第8B圖所示為第7B圖所述之導線架的X射線光電子能譜儀(XPS)光譜圖；第9圖所示為依據第5圖所述方法製造之導線架及其半導體封裝之透視圖。
205．．．半導體封裝
200．．．導線架
210．．．晶粒座
220．．．引腳
220c．．．暴露部份
221．．．基板金屬層
222．．．鎳電鍍層
223．．．鈀電鍍層
224．．．保護電鍍層
225．．．擴散層
252．．．金屬線
255．．．模鑄樹脂
50．．．半導體晶片

Claims (10)

  1. 一種製造半導體封裝之方法，包括：提供一種以鐵及鎳為基材所製成之導線架的基板金屬層；以鎳或鎳合金在基板金屬層上形成一個鎳電鍍層；以鈀或鈀合金在鎳電鍍層上形成一個鈀電鍍層；在導線架上安裝半導體晶片；將半導體晶片以及至少導線架的一部分加以模鑄；將導線架彎曲使導線架形成一個預設之形狀；以及在導線架彎曲後將該導線架予以熱處理；其中所述導線架的熱處理，包括在基板金屬層、鎳電鍍層、鈀電鍍層之至少一個暴露部份沉積一個擴散層。
  2. 如申請專利範圍第1項之方法，其中在溫度約為150-350℃時施行熱處理。
  3. 如申請專利範圍第1項之方法，其中熱處理之熱處理時間約為1-10分鐘。
  4. 如申請專利範圍第1項之方法，其中形成一個或多個電鍍層還包括：以銀、金、鈷、鈦及鈀等擇取至少一種金屬或合金在鈀電鍍層上形成一個保護電鍍層。
  5. 如申請專利範圍第1項之方法，其中基板金屬層係由合金所製成。
  6. 一種導線架包括：一基板金屬層，係以鎳及鐵為基材所製成；一鎳電鍍層，係沉積在基板金屬層之至少一個表面 上，該鎳電鍍層係由鎳或鎳合金所製成；一鈀電鍍層，係沉積在鎳電鍍層上，該鈀電鍍層係由鈀或鈀合金所製成；以及一擴散層，係沉積在基板金屬層、鎳電鍍層、鈀電鍍層之至少一個暴露部份。
  7. 如申請專利範圍第6項之導線架，還包括：一在鈀電鍍層與擴散層之間配置的保護電鍍層，該保護層係以銀、金、鈷、鈦及鈀等選取至少一種金屬所製成。
  8. 如申請專利範圍第6項之導線架，其中所述擴散層係以銀、金、鈷、鈦及鈀等選取至少一種金屬所製成。
  9. 如申請專利範圍第6項之導線架，其中所述基板金屬層係以合金所製成。
  10. 如申請專利範圍第6項之導線架，其中所述擴散層係在鎳電鍍層上形成鈀電鍍層之後，將導線架加以熱處理所獲得。
TW094105279A 2004-02-23 2005-02-22 導線架與利用此導線架製造半導體封裝的方法 TWI381505B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040011819A KR100998042B1 (ko) 2004-02-23 2004-02-23 리드 프레임 및 이를 구비한 반도체 패키지의 제조방법

Publications (2)

Publication Number Publication Date
TW200529400A TW200529400A (en) 2005-09-01
TWI381505B true TWI381505B (zh) 2013-01-01

Family

ID=34858800

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094105279A TWI381505B (zh) 2004-02-23 2005-02-22 導線架與利用此導線架製造半導體封裝的方法

Country Status (4)

Country Link
US (1) US7250671B2 (zh)
KR (1) KR100998042B1 (zh)
CN (1) CN100490102C (zh)
TW (1) TWI381505B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101038491B1 (ko) * 2004-04-16 2011-06-01 삼성테크윈 주식회사 리드프레임 및 그 제조 방법
JP4820616B2 (ja) * 2005-10-20 2011-11-24 パナソニック株式会社 リードフレーム
SG133425A1 (en) * 2005-12-15 2007-07-30 Aem Tech Engineers Pte Ltd Semiconductor package and method of fabrication thereof
TWI293502B (en) * 2006-03-16 2008-02-11 Advanced Semiconductor Eng Chip package structure
KR101128974B1 (ko) * 2006-11-07 2012-03-27 엘지이노텍 주식회사 리드 프레임 및 그 제조방법
KR20120118485A (ko) * 2010-01-27 2012-10-26 스미토모 베이클리트 컴퍼니 리미티드 반도체 장치
CN108604583B (zh) 2016-02-08 2021-08-27 三菱电机株式会社 半导体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW369689B (en) * 1997-02-20 1999-09-11 Samsung Techwin Co Ltd Multi-layer plated lead frame
TW447055B (en) * 1999-10-01 2001-07-21 Samsung Aerospace Ind Lead frame and method for plating the same
US20020104682A1 (en) * 2000-12-08 2002-08-08 Park Se-Chul Ag-pre-plated lead frame for semiconductor package
TW517315B (en) * 2000-12-12 2003-01-11 Samsung Techwin Co Ltd Ag-pre-plated lead frame for semiconductor package

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6189643A (ja) * 1984-10-09 1986-05-07 Toshiba Corp 半導体装置及びその製造方法
US5994767A (en) * 1997-04-09 1999-11-30 Sitron Precision Co., Ltd. Leadframe for integrated circuit package and method of manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW369689B (en) * 1997-02-20 1999-09-11 Samsung Techwin Co Ltd Multi-layer plated lead frame
TW447055B (en) * 1999-10-01 2001-07-21 Samsung Aerospace Ind Lead frame and method for plating the same
US20020104682A1 (en) * 2000-12-08 2002-08-08 Park Se-Chul Ag-pre-plated lead frame for semiconductor package
TW517315B (en) * 2000-12-12 2003-01-11 Samsung Techwin Co Ltd Ag-pre-plated lead frame for semiconductor package

Also Published As

Publication number Publication date
CN1661787A (zh) 2005-08-31
US7250671B2 (en) 2007-07-31
US20050184366A1 (en) 2005-08-25
CN100490102C (zh) 2009-05-20
TW200529400A (en) 2005-09-01
KR100998042B1 (ko) 2010-12-03
KR20050083325A (ko) 2005-08-26

Similar Documents

Publication Publication Date Title
JP2746840B2 (ja) 集積回路パッケージとリードフレーム
TWI353643B (en) Dual metal stud bumping for flip chip applications
JP3760075B2 (ja) 半導体パッケージ用リードフレーム
TWI381505B (zh) 導線架與利用此導線架製造半導體封裝的方法
KR100318818B1 (ko) 리드프레임에대한보호피막결합
KR101120288B1 (ko) 성장 형성물 감소 방법 및 장치와 집적 회로
KR101224935B1 (ko) 반도체 장치용 리드프레임
JP3998703B2 (ja) 半導体装置用リードフレーム
KR100702956B1 (ko) 반도체 팩키지용 리드프레임 및 그 제조 방법
US20020113322A1 (en) Semiconductor device and method to produce the same
JP2925815B2 (ja) 半導体チップ実装用リードフレームとその製造方法
US7268021B2 (en) Lead frame and method of manufacturing the same
KR20100050640A (ko) 반도체 패키지 제조용 리드프레임 및 이의 도금 방법
JP2001358168A (ja) 半導体装置およびその製造方法
JP3590603B2 (ja) 半導体装置およびその製造方法
TW517315B (en) Ag-pre-plated lead frame for semiconductor package
JPH08204081A (ja) 半導体装置用リードフレーム及び半導体装置とその製造法
JPH08153843A (ja) 半導体チップ実装用リードフレーム
JPH04174546A (ja) 銅合金製半導体リードフレームの製造方法
KR100234164B1 (ko) 리드 프레임
CN117673009A (zh) 导电连接的金属柱
JP4335404B2 (ja) 電子部品の電極構造
CN117673010A (zh) 连接柱
JPH1197577A (ja) 半導体装置用ステムの製造方法
JPS6184852A (ja) 半導体リ−ドフレ−ム