JP4820616B2 - リードフレーム - Google Patents

リードフレーム Download PDF

Info

Publication number
JP4820616B2
JP4820616B2 JP2005306379A JP2005306379A JP4820616B2 JP 4820616 B2 JP4820616 B2 JP 4820616B2 JP 2005306379 A JP2005306379 A JP 2005306379A JP 2005306379 A JP2005306379 A JP 2005306379A JP 4820616 B2 JP4820616 B2 JP 4820616B2
Authority
JP
Japan
Prior art keywords
plating
lead
lead frame
layer
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005306379A
Other languages
English (en)
Other versions
JP2007115925A (ja
Inventor
成志 老田
高宏 中野
崇 吉江
晴信 佐藤
義仁 宮原
幸一 門崎
和光 関
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Shinko Electric Industries Co Ltd
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd, Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2005306379A priority Critical patent/JP4820616B2/ja
Priority to CN2006101356292A priority patent/CN1953168B/zh
Priority to EP06122491A priority patent/EP1777743A3/en
Priority to US11/582,972 priority patent/US8283759B2/en
Priority to TW095138819A priority patent/TW200717729A/zh
Publication of JP2007115925A publication Critical patent/JP2007115925A/ja
Application granted granted Critical
Publication of JP4820616B2 publication Critical patent/JP4820616B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85464—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H05K3/3426—Leaded components characterised by the leads

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、リードフレームに関し、特にめっきが施された半導体装置用のリードフレームに関するものである。
小型機器の軽薄短小化に伴い、半導体装置自身の薄型化・小型化が進むと同時に、その半導体装置を実装するためのプリント基板も薄型化、小型化、多層化が望まれる。半導体装置をプリント基板実装する場合、一般的にはリフロー工法を用いることが多い。
以下、リフロー工程中の従来の半導体装置の課題点について、図面を参照しながら説明する。
図９は、基板実装方法の流れ図である。ここでは、半導体装置３２として半導体素子をリードフレームに載置してモールドレジン３３によって樹脂封止したパッケージを用いている。
まず図９（ａ）に示すように、はんだ印刷工程において、プリント基板（配線基板）３０上にある電極パッド（図示せず）にはんだペースト３１を塗布する。次に図９（ｂ）に示すように、製品マウント工程において、半導体装置３２を準備しプリント基板３０に載置する。それから図９（ｃ）に示すように、リフロー工程において、プリント基板３０および半導体装置３２を含む全体を高温加熱してはんだペースト３１を溶融させてその後冷却することによって、はんだペースト３１により半導体装置３２をプリント基板３０に固定接続する。
これら一連のフローにより、半導体素子の電極パッドと電気的に導通しているアウターリード３４ははんだペースト３１によりプリント基板３０と電気的に接続されることになる。この半導体装置３２のアウターリード３４の最下面は一般的に実装面３５と呼ばれる。そして、図１０に示す通りこの実装面３５の平坦性を示すコプラナリティ３６が数十〜百μｍの範囲となるように、アウターリード３４が形成される。
リフロー工程においては、２５℃前後の常温から２５０℃近傍の高温に至るまでの過程において、半導体装置およびプリント基板ともに様々な負荷がかかり、変形が生じている。すなわち鉄や銅をベースにしたアウターリード３４とモールドレジン３３との熱膨張係数の違いにより半導体装置３２が変形し、また前述のコープラナリティ３６の値が大きいとアウターリード３４がプリント基板３０から浮くように変形する。
一方で薄型化や多層化されたプリント基板３０も、リフロー工程の高熱によって変形する。従って、これらの変形の相乗作用によりアウターリード３４の実装面３５とはんだペースト３１が接触しているにも関わらず、はんだペースト３１が濡れ上がらない所謂はんだフィレットが未形成となる不良や、アウターリード３４とはんだペースト３１がお互いに離反して電気的な接続が行われない所謂はんだオープン不良の発生を招くことになる。
このような不良を防ぐために、リードフレームの表面にめっきを施して、アウターリード３４とはんだペースト３１との濡れ性を向上させている。
ところが近年では環境問題に配慮し、はんだペースト３１はＳｎＡｇＣｕ系、ＳｎＺｎ系、ＳｎＡｇＢｉＩｎ系などの鉛フリーはんだペーストを用いられることが多く、これらの鉛フリーはんだペーストは従来のＳｎ３７％Ｐｂ共晶はんだと比較して濡れ性が劣る性質をもっているため、はんだフィレット不良やはんだオープン不良も発生しやすい。そこで、鉛フリーはんだペーストとの濡れ性がよいめっきが必要となる。
アウターリード３４上に形成される金属めっき層の組成として、比較的融点が低いＳｎＰｂ系共晶めっきが施されている場合、前記リフロー工程の高温領域において金属めっき層自身が溶融するため、たとえ鉛フリーはんだペーストを用いた場合でも濡れ上がりに起因する不具合が起きる可能性が少ない。しかし、この場合はめっきにＰｂが含まれているので、環境問題の点から今後使用できる箇所は非常に限定されてしまい、一般的には使用できない。
また金属めっき層の組成として仮に鉛フリーめっきであったとしても、ＳｎＢｉ系めっき（例えば最下層からスズ／２％Ｂｉの二層めっきなど）であれば、前述のＳｎＰｂ系共晶めっきと同様に融点が低くめっき自身が溶融するため、濡れ上がりの問題は起きない。
一方、鉛フリーめっきの中でも多くのメーカーが採用しているパラジウム系を主体とした金属めっき層（例えば図１１に示す、ニッケル１０１／パラジウム１０２／金１０３の三層めっきなど）の場合では、リフロー工程での高温域よりもはるかに高い融点を持つため金属めっき層自身が溶融しないが、鉛フリーはんだペーストを用いてもアウターリードのリードピッチが０．６ｍｍ以上であったこれまでは、はんだフィレット未形成不良やオープン不良は容易には発生しなかった（例えば、特許文献１参照）。
特開平４−１１５５５８号公報
しかしながら、近年の半導体装置および配線基板の狭ピッチ化に伴って、接続ランドの面積が狭小化しており、そのためはんだ印刷用途として使われるメタルマスクの開口面積も微細化している。それにより、はんだ印刷工程においてはんだペーストが印刷マスク穴から抜け切らずにはんだ過少状態となる恐れがあるとともに、微細な範囲にはんだを印刷するので、印刷がうまくできてもはんだの量は従来と比べると少なくなっている。このように狭ピッチ化が進み、特にアウターリードピッチが０．６ｍｍ未満になるとはんだの量が少なくなって、特許文献１に開示されているめっきが施されたアウターリードでは、はんだフィレットの未成形不良やオープン不良が発生してしまう。
また、ＳｎＢｉ系めっきは、アウターリードに施されるがインナーリードにはＡｇスポットめっきなどの別のめっきを施すため、コストと製造時間とが大幅に増加してしまう。
本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、アウターリードピッチが小さくても確実に鉛フリーはんだと濡れ合うめっきが施されたリードフレームを提供することにある。
本発明のリードフレームは、半導体素子を載置するダイパッド部と、当該半導体素子の電極パッドと電気的に接続されるインナーリードと、当該インナーリードに繋がっており外部端子となるアウターリードとを備えたリードフレームであって、少なくとも前記アウターリードにおける前記インナーリードと反対側の端部に４層のめっきが施されており、前記めっきのうち表面側の３層は、最表層から順にＡｕ、Ａｇ、Ｐｄからなり、Ａｇからなる層の厚みは、０．０５μｍ以上０．５μｍ以下である。
前記アウターリードのリードピッチが、３００μｍ以上５００μｍ以下であることが好ましい。
前記アウターリードのリード幅が、８０μｍ以上２５０μｍ以下であることが好ましい。
前記めっきのうち、Ｐｄからなる層の厚みは、０．００５μｍ以上０．２μｍ以下であることが好ましい。
前記めっきのうち、Ａｕからなる層の厚みは、０．００１５μｍ以上０．１μｍ以下であることが好ましい。
リードフレームの素材がＣｕ又はＦｅであることが好ましい。
前記４層のめっきのうち、最下層はＮｉであることが好ましい。
前記４層のめっきのうち、Ｎｉからなる層の厚みは、０．２μｍ以上３．０μｍ以下であることが好ましい。
本発明を用いることにより、濡れ上がりが悪いとされる鉛フリーはんだペーストに対しても濡れ性の良い金属めっき層を提供することができ、はんだオープン不良やはんだフィレット形状異常などの不具合要因を抑制することができる。
以下、本発明の実施形態を図面に基づいて詳細に説明する。以下の図面においては、説明の簡潔化のため、実質的に同一の機能を有する構成要素を同一の参照符号で示す。
図１は本発明の実施形態の半導体装置１４であり、図２はその断面図である。なお、図２には、構造がわかりやすいようにハッチングを付していない。
リードフレーム１は中央部にダイパッド３を備え、その周りにインナーリード２とアウターリード７とが配置されている。インナーリード２とアウターリード７とは繋がっている。インナーリード２は、ダイパッド３に載置された半導体素子４の電極パッド（図示せず）と金属細線５により電気的に接続されており、モールドレジン６で保護されている。モールドレジン６の側面から突出したアウターリード７はモールドレジン６に近いほうから第一の屈曲部７ａと第二の屈曲部７ｂが設けられ、第二の屈曲部７ｂから先端までの底面部は実装面８と呼ばれている。なお、アウターリード７は、図９に示すようにはんだペースト３１を介してプリント基板（配線基板）３０に電気的に接続される。
本実施形態においては、アウターリード７のリードピッチは５００μｍであり、アウターリード７のリード幅は２５０μｍである。このリードピッチおよびリード幅は、特許文献１に示す従来の半導体装置よりも狭ピッチおよび狭幅である。
図３はアウターリード７の断面拡大図である。本実施形態のリードフレーム１の場合、厚さ０．１５ｍｍの銅合金材料をプレス加工もしくはエッチング加工したリードフレーム素材９に電解めっきラインにてめっき形成しており、リードフレーム素材９の直上に第一層目として下地めっき１０（本実施形態ではニッケル）、その上に第二層目としてパラジウム（Ｐｄ）めっき１１、またその上に第三層目として銀（Ａｇ）めっき１２、さらにその上に第四層目として金（Ａｕ）めっき１３の、４種類４層構造のめっきが施されている。なお、インナーリード２にも同様にめっきが施されている。このような４層構造のめっきを施すことによって、狭いリードピッチにおいて特許文献１に記載の３層構造のめっきでは不十分であった鉛フリーはんだペーストとの濡れ性を十分なものとすることが可能となった。以下に４層の構成の説明および各層の厚みの好適値について説明をする。
これらのめっきの厚みは、下地めっき１０は、厚みが０．２μｍ以上３．０μｍ以下のニッケルめっきであり、その上は厚みが０．００５μｍ以上０．２μｍ以下のパラジウムめっき１１であり、さらに厚みが０．０５μｍ以上０．５μｍ以下の銀めっき１２がその上に施され、さらに厚みが０．００１５μｍ以上０．１μｍ以下の金めっき１３がその上に施されている。
以下、４層の金属めっきに関して詳しく説明をする。
第一層目の下地めっきはニッケルめっきに限定するものではない。銅合金などからなるリードフレーム素材の腐食を防止する耐腐食性効果、第二層目のパラジウムめっきとの密着性、曲げ加工時のめっき割れなどを考慮して、材料組成や厚みを選定するのが望ましい。過去の事例よりＮｉやＮｉ合金等が好ましく、厚みは０．２μｍ以上３μｍ以下が好ましい。特性上および製造コスト上さらに好ましいのは、厚みが０．５μｍ以上２μｍ以下であることである。
第二層目のパラジウムめっきは、下地めっきの析出を抑制できれば良く、経済的な理由も考えた上であまり厚すぎない程度の厚みを選択すれば良い。このような理由より、パラジウムめっきは厚みが０．０５μｍ以上０．２μｍ以下が好ましい。厚みが０．０５μｍより小さいと、下地めっきの析出を抑制することが困難であり、０．２μｍよりも大きいとコストが増大し好ましくない。
第三層目のめっき層については、めっきの組成やめっき厚みを検討するため、発明者らはいくつかの実験を行っている。第三層目のめっき層は、はんだペーストとの濡れ性やワイヤボンディング特性を決める重要な層であるため、これらの実験によってめっき組成と厚みを検討した。発明者らは重点課題となっている鉛フリーはんだペーストへの濡れ上がり性を確認するための指標として、アウターリードに形成されるはんだフィレット高さを測定することとした。はんだフィレットの高さが高い方が濡れ上がり性がよいといえる。設定条件などは図４に示す通りであり、実際の基板実装製造ラインを用いて実験を行った。
図５はアウターリード７に形成されるはんだフィレットの測定箇所の概略図である。アウターリード７の先端に形成されるフロントフィレットの測定（アウターリード７下面の先端からアウターリード７先端端面に濡れ上がったはんだペーストの上端との距離の測定）、および前述の第二屈曲部７ｂ付近に形成されるバックフィレットの測定（アウターリード７下面の先端から第二屈曲部７ｂの上に濡れ上がったはんだペーストの上端との距離の測定）を行い、比較対象の三層めっきである下地めっき（ニッケルなど）／パラジウムめっき／金めっきの三層構造のめっきとの比較評価を行っている。
図６、図７は第三層目を銀めっき層とし、第四層目を金めっきとした本実施形態のめっき構成と比較対象の三層めっきとのはんだフィレット測定の結果グラフである。比較対象の三層構造のめっきと比較して、本実施形態の四層構造のめっきは、はんだ濡れ性が明らかに向上していることが分かる。特に、比較対象のめっきと従来の鉛入りはんだペーストとの組み合わせよりも本実施形態の四層構造のめっきの方がはんだ濡れ性がよいことがわかる。また銀めっき厚みは０．０２から０．２μｍであればいずれも濡れ上がり効果があることが分かる。なお、銀めっきの厚みがより厚くなっても濡れ性はほとんど変わらないので、０．２μｍよりも厚くても構わない。
一方で半導体装置の組立工程の一つであるワイヤーボンド工程において検討したところ、銀めっき厚みを厚くする方が接続信頼性が高くなり好ましいことがわかった。図８はワイヤーボンド工程における金属細線の接続信頼性評価結果である。これによりワイヤーボンド工程においては、銀めっき厚みを０．１μｍ以上とすることによりボンディング荷重が変わっても常に２ｎｄ剥がれ不良率が０となり、組立条件範囲が拡がり接続信頼性も向上することがわかる。また、０．０５μｍであっても２ｎｄ剥がれ不良率は十分小さく、組立範囲が広くなって接続信頼性が実用上問題ないほど向上する。つまり少なくともインナーリード２においては、三層目の銀めっきの厚みが０．０５μｍ以上であることが好ましく、０．１μｍ以上であるとより好ましい。
これらの実験結果と製造上のコストの関係から、第三層目の銀めっきについては厚みを０．０５μｍ以上０．５μｍ以下とすることが好ましい。ワイヤボンドのことを考慮すると、０．１μｍ以上０．５μｍ以下とすることがより好ましい。
最後に第四層目の金めっきについて検討を行った。金めっきの厚みについては、ほとんど経済的な理由により決定されるため、０．００１５μｍ以上０．１μｍ以下とした。０．００１５μｍよりも薄いとはんだとの濡れ性が悪くなり好ましくない。０．１μｍよりも厚いと製造コストが増大するので好ましくない。０．００３μｍ以上０．０１μｍ以下がより好ましい。
本実施形態においては、リードフレームのめっきを上記のような構成の四層めっきとしたので、アウターリード７のリードピッチは５００μｍであり、アウターリード７のリード幅は２５０μｍという狭いリードピッチ、リード幅においてもはんだペーストと充分に濡れ合い、高い接続信頼性が得られる。リードピッチ・リード幅を狭くしていくと、対応する配線基板側の印刷されたはんだペーストの量が少なくなって、アウターリード７と配線基板との接続信頼性が低下してくるが、本実施形態のめっき構成であれば高い接続信頼性を保つことができる。なお、アウターリード７のリードピッチ、リード幅について検討したところ、本実施形態のめっき構成を有している場合リードピッチ３００μｍ以上、リード幅８０μｍ以上であればはんだペーストが印刷された配線基板との間で高い接続信頼性が確保されることがわかった。
金属めっき形成時には４種類のめっき槽を通過させることによりめっき形成するものであるが、図示されている半導体装置１４の組立完了品においては、組立工程の熱履歴により、各４層の金属めっき間には隣り合う金属組成同士が合金状態となっているのは言うまでも無い。従って、各めっきの厚みから合金中の組成比を換算することができ、逆に合金中の組成比から各めっきの厚みを換算することができる。またリードフレーム１は一般的な半導体製品に用いられる銅合金、鉄合金で構わず、厚みも０．１５ｍｍに特化するものでもない。
なお、特許文献１には銀めっきのマイグレーションの問題が示唆されているが、本実施形態のめっき構成のリードフレームと、Ｎｉ／Ｐｄ／Ａｕ（最表層）の三層めっきのリードフレームとをサンプルとして、電源電圧６Ｖ、温度５℃・湿度６０％〜温度２５℃・湿度９０％の条件で信頼性試験を行ったところ、信頼性は同等でありマイグレーションの問題は生じなかった。
本発明のリードフレームは、一般に濡れ性が悪い鉛フリーはんだペーストに対して濡れ上がりが良い金属めっき層が形成されており、半導体パッケージの構成部材などとして有用である。
本発明のリードフレームを用いた半導体装置の模式的な側面図である。 本発明のリードフレームを用いた半導体装置の模式的な側面断面図である。 本発明のリードフレームのアウターリード部の模式的な断面図である。 実装テストの仕様表である。 はんだフィレット測定箇所の概略図である。 実施形態と比較対象とのバックフィレット高さ結果グラフである。 実施形態と比較対象とのフロントフィレット高さ結果グラフである。 ワイヤボンディング後の接続信頼性評価を示す図である。 半導体装置の基板実装フロー図である。 半導体装置の側面図である。 従来のリードフレームのめっき構造を示す模式断面図である。
符号の説明
１ リードフレーム
２ インナーリード
３ ダイパッド
４ 半導体素子
５ 金属細線
６ モールドレジン
７ アウターリード
７ａ 第一の屈曲部
７ｂ 第二の屈曲部
８ 実装面
９ リードフレーム素材
１０ 下地めっき（ニッケルめっき）
１１ パラジウムめっき
１２ 銀めっき
１３ 金めっき
３０ プリント基板（配線基板）
３１ はんだペースト
３２ 半導体装置
３３ モールドレジン
３４ アウターリード
３５ 実装面
３６ コープラナリティ

Claims (7)

  1. 半導体素子を載置するダイパッド部と、前記半導体素子の電極パッドと電気的に接続されるインナーリードと、前記インナーリードに繋がり、鉛フリーはんだを介して配線基板に電気的に接続され、外部端子となるアウターリードとを備えたリードフレームであって、
    少なくとも前記アウターリードにおける前記インナーリードとは反対側の先端部及び前記インナーリードに４層のめっきが施されており、
    前記めっきのうち表面側の３層は、最表層から順にＡｕ、Ａｇ、Ｐｄからなり、
    Ａｇからなる層の厚みは、０．１μｍ以上０．５μｍ以下であり、
    前記４層のめっきのうち、最下層はＮｉであり、
    前記アウターリードのリードピッチが、３００μｍ以上５００μｍ以下である、リードフレーム。
  2. 前記アウターリードのリード幅が、８０μｍ以上２５０μｍ以下である、請求項１に記載のリードフレーム。
  3. 前記めっきのうち、Ｐｄからなる層の厚みは、０．００５μｍ以上０．２μｍ以下である、請求項１又は２に記載のリードフレーム。
  4. 前記めっきのうち、Ａｕからなる層の厚みは、０．００１５μｍ以上０．１μｍ以下である、請求項１から３の何れか一つに記載のリードフレーム。
  5. リードフレームの素材がＣｕまたはＦｅである、請求項１から４のいずれか一つに記載のリードフレーム。
  6. 前記４層のめっきのうち、Ｎｉからなる層の厚みは、０．２μｍ以上３．０μｍ以下である、請求項１から５のいずれか一つに記載のリードフレーム。
  7. 請求項１から６のいずれか一つに記載のリードフレームと、
    前記ダイパッド部上に搭載された前記半導体素子と、
    前記半導体素子の前記電極パッドと前記インナーリードとを電気的に接続する金属細線と、
    前記半導体素子と前記金属細線と前記インナーリードとを被覆するモールドレジンと
    を備える半導体装置。
JP2005306379A 2005-10-20 2005-10-20 リードフレーム Active JP4820616B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005306379A JP4820616B2 (ja) 2005-10-20 2005-10-20 リードフレーム
CN2006101356292A CN1953168B (zh) 2005-10-20 2006-10-18 引线框架
EP06122491A EP1777743A3 (en) 2005-10-20 2006-10-18 Lead frame
US11/582,972 US8283759B2 (en) 2005-10-20 2006-10-19 Lead frame having outer leads coated with a four layer plating
TW095138819A TW200717729A (en) 2005-10-20 2006-10-20 Lead frame

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005306379A JP4820616B2 (ja) 2005-10-20 2005-10-20 リードフレーム

Publications (2)

Publication Number Publication Date
JP2007115925A JP2007115925A (ja) 2007-05-10
JP4820616B2 true JP4820616B2 (ja) 2011-11-24

Family

ID=37719312

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005306379A Active JP4820616B2 (ja) 2005-10-20 2005-10-20 リードフレーム

Country Status (5)

Country Link
US (1) US8283759B2 (ja)
EP (1) EP1777743A3 (ja)
JP (1) JP4820616B2 (ja)
CN (1) CN1953168B (ja)
TW (1) TW200717729A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006032074B3 (de) * 2006-07-11 2007-12-27 Infineon Technologies Ag Bauelement und zugehöriger Anschlussdraht
JP5215305B2 (ja) 2007-07-06 2013-06-19 第一電子工業株式会社 電子部品の製造方法及び該方法により製造する電子部品
JP5762081B2 (ja) 2011-03-29 2015-08-12 新光電気工業株式会社 リードフレーム及び半導体装置
CN105018995A (zh) * 2015-07-10 2015-11-04 陈圳浩 银饰品表面光亮五层电镀工艺

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0335608B1 (en) * 1988-03-28 1995-06-14 Texas Instruments Incorporated Lead frame with reduced corrosion
US5014113A (en) * 1989-12-27 1991-05-07 Motorola, Inc. Multiple layer lead frame
JP2543619B2 (ja) 1990-09-05 1996-10-16 新光電気工業株式会社 半導体装置用リ―ドフレ―ム
JPH04337657A (ja) 1991-05-14 1992-11-25 Hitachi Cable Ltd 半導体装置用リードフレーム
US5360991A (en) * 1993-07-29 1994-11-01 At&T Bell Laboratories Integrated circuit devices with solderable lead frame
US5436082A (en) * 1993-12-27 1995-07-25 National Semiconductor Corporation Protective coating combination for lead frames
US5650661A (en) * 1993-12-27 1997-07-22 National Semiconductor Corporation Protective coating combination for lead frames
JP3550875B2 (ja) 1996-05-14 2004-08-04 ソニー株式会社 リードフレームとこれを用いた半導体装置
JPH1074879A (ja) 1996-08-30 1998-03-17 Mitsui High Tec Inc 半導体装置用リードフレーム
KR100231828B1 (ko) * 1997-02-20 1999-12-01 유무성 다층 도금 리드프레임
US5994767A (en) * 1997-04-09 1999-11-30 Sitron Precision Co., Ltd. Leadframe for integrated circuit package and method of manufacturing the same
DE59900741D1 (de) * 1998-06-10 2002-02-28 Heraeus Gmbh W C Verfahren zur herstellung eines bleifreien substrates
DE19850526C2 (de) * 1998-11-03 2002-11-28 Heraeus Gmbh W C Substrat mit metallischer Beschichtung und seine Verwendung
US20030011048A1 (en) * 1999-03-19 2003-01-16 Abbott Donald C. Semiconductor circuit assembly having a plated leadframe including gold selectively covering areas to be soldered
JP2001230360A (ja) 2000-02-18 2001-08-24 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2002076229A (ja) 2000-07-13 2002-03-15 Texas Instruments Inc 銀めっきを含む半導体のリードフレームおよびその製造方法
KR100371567B1 (ko) * 2000-12-08 2003-02-07 삼성테크윈 주식회사 Ａｇ 선도금을 이용한 반도체 패키지용 리드프레임
JP2003198117A (ja) 2001-12-28 2003-07-11 Matsushita Electric Ind Co Ltd はんだ付け方法および接合構造体
JP3519726B1 (ja) * 2002-11-26 2004-04-19 Ｆｃｍ株式会社 端子およびそれを有する部品
US7692277B2 (en) * 2003-01-16 2010-04-06 Panasonic Corporation Multilayered lead frame for a semiconductor light-emitting device
JP2004241542A (ja) 2003-02-05 2004-08-26 Matsushita Electric Ind Co Ltd はんだ付け方法およびこのはんだ付け方法により接合される部品および接合された接合構造体
JP2005019922A (ja) * 2003-06-30 2005-01-20 Shinko Electric Ind Co Ltd 半導体パッケージ用リードフレーム
KR100998042B1 (ko) * 2004-02-23 2010-12-03 삼성테크윈 주식회사 리드 프레임 및 이를 구비한 반도체 패키지의 제조방법
US7408248B2 (en) * 2004-05-27 2008-08-05 Shinko Electric Industries Co., Ltd. Lead frame for semiconductor device
JP2006269903A (ja) * 2005-03-25 2006-10-05 Shinko Electric Ind Co Ltd 半導体装置用リードフレーム

Also Published As

Publication number Publication date
US8283759B2 (en) 2012-10-09
CN1953168B (zh) 2010-07-28
JP2007115925A (ja) 2007-05-10
CN1953168A (zh) 2007-04-25
TW200717729A (en) 2007-05-01
EP1777743A2 (en) 2007-04-25
EP1777743A3 (en) 2008-11-19
US20070090501A1 (en) 2007-04-26

Similar Documents

Publication Publication Date Title
KR100750012B1 (ko) 반도체 집적 회로 장치
US6359332B2 (en) Printed-wiring substrate having lead pins
KR101317019B1 (ko) 전자 디바이스 및 납땜 방법
US7221045B2 (en) Flat chip semiconductor device and manufacturing method thereof
US8069558B2 (en) Method for manufacturing substrate having built-in components
JP6592832B2 (ja) コイル部品及びその製造方法
US8975757B2 (en) Lead-free solder connection structure and solder ball
CN103123916B (zh) 半导体器件、电子器件以及半导体器件制造方法
KR20120112080A (ko) 리드 프레임 및 반도체 장치
JP4820616B2 (ja) リードフレーム
US5877543A (en) Device assembly structure with reinforced outer leads
KR100591235B1 (ko) 반도체 장치
US7947593B2 (en) Method of manufacturing a semiconductor device having an intermetallic terminal pad and solder junction structure
JP4012527B2 (ja) 電子部品の製造方法
CN111640723A (zh) 焊接终端结构及其制造方法、半导体封装结构、电子器件
CN218498063U (zh) 一种电路互连结构和电子器件
JP2006352175A (ja) 半導体集積回路装置
JP2011211057A (ja) 鉛フリーはんだ用プリント配線基板およびその製造方法
JPH06232317A (ja) 多端子電子部品とその製造方法
KR100548011B1 (ko) 반도체 리드 프레임
JP2023006332A (ja) 配線基板及び配線基板の製造方法
JPWO2005116300A1 (ja) 半導体部品の外装パラジウムめっき構造及び半導体装置の製造方法
JPS6258548B2 (ja)
JPH04335558A (ja) 半導体装置
JP2010103165A (ja) 半導体装置および半導体装置用リードフレーム

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090630

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090827

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091027

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100126

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100210

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20100312

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110701

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110705

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110905

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140909

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4820616

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250