TWI377655B - Method for manufacturing coreless package substrate - Google Patents

Method for manufacturing coreless package substrate Download PDF

Info

Publication number
TWI377655B
TWI377655B TW98101691A TW98101691A TWI377655B TW I377655 B TWI377655 B TW I377655B TW 98101691 A TW98101691 A TW 98101691A TW 98101691 A TW98101691 A TW 98101691A TW I377655 B TWI377655 B TW I377655B
Authority
TW
Taiwan
Prior art keywords
layer
build
metal
package substrate
manufacturing
Prior art date
Application number
TW98101691A
Other languages
English (en)
Other versions
TW201029130A (en
Inventor
Chien Hao Wang
Ming Chiang Lee
Original Assignee
Advanced Semiconductor Eng
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Eng filed Critical Advanced Semiconductor Eng
Priority to TW98101691A priority Critical patent/TWI377655B/zh
Publication of TW201029130A publication Critical patent/TW201029130A/zh
Application granted granted Critical
Publication of TWI377655B publication Critical patent/TWI377655B/zh

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

1377655 六、發明說明: 【發明所屬之技術領域】 於一 除式臨時核心層進行增層ί程:無 本發明侧於-種無核心輯基板的製造, -種利用可移 · 基板的製造方法 【先前技術】 現今半導體封裝產業為了滿足各種高密度封裝之 逐漸發展出各種不同型式之封裝構造,其中常見 ^ ^ubstrateK封裝構造包含球格陣酸裝構造_ _、抓ς, 封裝構^in _啊,PGA)、接點陣列封 ^構造(land gnd array,LGA)或基板上晶片封裝構造加㈣⑽ ^1^0心在上雜裝構造+ ’職板之—上表面承載有 ^ 了晶片並經由打線b〇nding)或凸塊(bumPing)製程 個接墊電性連接至該基板之上表面的數個焊 ,’該基板之-下表面亦必需提供大量的焊塾,以焊接數個輪 出端。通常,該基板係-多層電路板,其除了在上、下表面 供表面電路層以形成所需焊墊之外,其内部亦具有 路層及數辦通孔,以重新安排上、下表面的焊墊之連接】 。因此,如何製造具有多層之職絲板, 業之一重要關鍵技術。 舉例而言’請參照第1圖所示,其揭示—種習用封裝 10之構造,其令該封裝基板10係以一核心層(c〇re iayer)n為 中心’並藉由增層法(build-up)在該核心層11之兩侧分別向外 依序形成一第一電路層12、一第一介電層13、一第二電路層 14、一第一介電層15、一表面電路層π及一防焊層I?。再者, 在增層期間’該核心層11另可能形成數個電鍍通孔 through hole)lll貫穿其間,以電性連接兩侧之該第一電路層 12。該第一介電層13可能形成數個導通孔(c〇nductive via)i3i 3 1377655 貫穿其間,以電性連接該第一及第二電路層12、i4。 彡紐個導通孔151貫輪電性 個Η 口 161 曰及表面電路層16。最後’該防焊層16形成數 塾it円號^裸露一部分的該表面電路層16,以提供數個烊 接示)位置),以便結合金屬線、凸塊或錫球等電性連
上述制封裝基板1G大量應用在目前之半雜封 ^然而’為了符合半導體封裝之小型化需求,因此有^要進 一步設法減少該封裝基板10的整體厚度。然而,該封 =在增層期間不可避免的必需使用具有足夠厚度的該核ς層 ,,確絲提供;支職度,及防止因熱應力(此』 stress)不均勻所發生的魅曲等(warpage)缺陷。但是,使用該核 心層11卻也會佔用過多厚度空間,導致不利於降低該封 板10的整體厚度。另一方面,當整體厚度不變時,也難以g 由減少該核心層11之厚度’以將省下來的厚度空_來增力: 電路層的_數’因此使贱核心層11亦不利於提高電路集 成度。 〃 故,有必要提供一種封裝基板的製造方法,以解決習知技 術所存在的問題。
【發明内容】 本發明之主要目的在於提供一種無核心封裝基板的製造方 法,其係利用臨時核心層在增層期間提供足夠支撐強度,並可 在增層後移除臨時核心層,進而有利於降低基板厚度及提高電 路集成度。 本發明之次要目的在於提供一種無核心封裝基板的製造方 法,其係利用臨時核心層進行增層,以同時在其兩側製做二組 無核心封裝基板,進而提高生產速度、降低製造成本及確保增 層良率。 本發明之另一目的在於提供一種無核心封裝基板的製造方 4 1377655 t其係利用臨時核心層進行增層,臨時核心厚沾本品目士 金屬箱層,可直接轉用做為無核心封==== 層,進而簡化增層製程、提高增層效率及mm面電路 方二本臨發 別依序堆疊-第一金屬夢二一八^時核心層之二侧分 其中該第-金Ui有平及第二金侧, 面朝向該臨時核心声,及#粗糙表面,該平坦表 每案化,以分別形成—第二電路層;: 母—該無核心_基板至少包含該第 士自層、第-介電層、第二電闕及至少多。 哕iif批—實關巾’在提供該臨時如層之^驟中, 該臨時核心層係為含;^階段熱隨樹脂之核心層。 - 3^發爲明λ一實施例中,在提供該臨時核心層及壓合該第 表ΐ 中’該臨時核心層之每一側具有一臨時黏性 表面以結合於該第一金屬箔層之平坦表面。 雷實補巾’在堆疊該第—金屬紐、第一介 層之步驟後’進行加熱處理,以永久性去除 琢臨時核心層之臨時黏性表面的黏性。 一明之一實施例中,在提供該臨時核心層及壓合該第 一金屬箔層之步驟中’該臨時核心層之每一側具有一金屬支撐 層’該金屬支魏具有—粗糙表面及-平坦表面,該金屬支樓 ,之粗糙表面結合於該臨時核心層之表面,及該金屬支撐層之 平坦表面結合於該第一金屬箔層之平坦表面。 在本發明之一實施例中,該臨時核心層之金屬支撐層的厚 度大於該第一金屬箔層之厚度。 在本發明之一實施例中’在堆疊該增層結構之步驟後及移 除該臨時核心層之步驟前,另對該增層結構之增層介電層及增 5 1377655 層金屬箔層進行鑽札、填孔及圖案化,以形成數個導 增層電路層。 久— 在本發明之一實施例中,在得到該無核心封裝基板之步 後,另對該無核心封裝基板之第一金屬箔層及第一介電層進疒 鑽孔、填孔及圖案化,以形成一第一電路層及數個導通^。仃 在本發明之一實施例中,在形成該第一電路層之步驟後, 在該第一電路層上形成一防焊層(s〇lder mask),並對該防焊声 進行圖案化,以形成數個開口,裸露一部分的該第一電路;曰, 以提供數個焊墊。 曰
在本發明之一實施例中,在得到該無核心封裝基板之步驟 後,另對該增層結構之增層介電層及增層金屬箔層進行鑽孔、 填孔及圖案化,以形成數個導通孔及一增層電路層。 在本發明之一實施例中,在形成該增層電路層之步驟後, 在該增層電路層上形成一防焊層,並對該防焊層進行圖案化, 以形成數個開口,裸露一部分的該增層電路層,以提供數個焊 塾。 在本發明之一實施例中,在形成該防焊層及焊墊之步驟 後,在該焊墊之表面形成一助焊層。
在本發明之一實施例中,該助焊層選自電鍍鎳層、電鍍金 層、無電鍍鎳化金層(electroless Ni/Au)、浸鍍銀(immersion silver)、浸鍍錫(immersi〇n tin )或有機保護膜(哪妨^ solderability preservatives,OSP)。 在本發明之一實施例中,該第一金屬箔層、第二金屬箔層 及增層金屬箔層之厚度實質介於10至35微米之間。 在本發明之一實施例中,該第一介電層及增層介電層之厚 度實質介於30至55微米之間。 【實施方式】 *為了讓本發明之上述及其他目的、特徵、優點能更明顯易 懂’下文將待舉本發明較佳實施例,並配合所附圖式,作詳細 6 1377655 說明如下。 姑參照f2A至2H圖所示’本發明第—實施例之無核心封 裝基板的製造綠主要包含下列步驟:提供—臨時核心層20; 在該臨時核心層2〇之二側分職序堆疊—第-金屬· 21、 -第-介電層22及第二金屬羯層23’其中該第一金屬羯層21 具有一平坦表面211及一粗糙表面212,該平扫 向 該臨時核心層2〇,及該祕表面212朝㈣第—f介 f2 ; 對每一該第二金屬箔層23進行圖案化,以分別形成一第二電 路層230;在每一該第二電路層23〇外堆疊至少一增層结構 30 ’該增層結構3G包含-增層介電層31及―增層金^層 32 ;以及,移除該臨時核心層2〇 ’以得到二無核心封裝基板 200,每一該無核心封裝基板2〇〇至少包含該第一金屬箔層 21、第一 w電層22、第二電路層230及至少一增層結構3〇。 請參照帛2A圖所示’本發明第一實施例之無核心封裝基 板的製造方法第一步驟係:提供一臨時核心層2(^在本步驟 中,該臨時核心層20較佳係選自含有B階段熱固性樹脂 (B-stage thermosetting resin)之核心層,例如含有b階段環氧樹 脂之核心層,另外亦可能含有雙順丁烯二酸醯亞胺三氮樹脂 (bismaleimide triazine,BT)等熱固性樹脂。上述含有B階段埶 固性樹脂之核心層係藉由將玻璃纖維(glass fiber)布等填充g 料預浸在生漆(varnish)狀態的A階段熱固性樹脂半乾後並經加 熱軟化所製成。因此,該臨時核心層2〇之每一側皆具有一臨 時黏性表面201、202,以提供一預定程度之臨時黏^。在本 實施例中,該臨時核心層20可選自玻纖布基材環氧樹脂銅箔 基板,例如FR-4或FR-5等,但並不限於此.該臨時核心層 20用以提供增層製程所需之足夠支撐強度,因此必需具備足 夠厚度,但在具備足夠支撐強度的前題下,本發明並不限制該 臨時核心層20之厚度範圍。 清再參照第2Α圖所示,本發明第一實施例之無核心封裝 基板的製造方法第二步驟係:在該臨時核心層2〇之二側分別 7 1377655
一第一金屬箱層2卜-第-介電層22及第二金屬箔 U产本步驟中’該第一金屬箱層21及第二金屬羯層23 二預J藉由電鍍法(electroplating)或輾軋法⑽_加以製成 =加其中至少該第-金賴層21必需具有—平坦表面211 表面212 ’該平坦表面211朝向該臨時核心層20,及 212朝向該第一介電層22。上述堆疊排列關係之 笛-厶m2下文加以詳細說明。再者,該第一金屬箔層21及 但取材自銅、18、錄、金、銀等金屬或合金, if去眘哲义必°。第一金屬荡層21及第二金屬落層23之厚度 ίί 35微权間。值躲4的是,當該臨時核 時臨_ _ VR-5等玻纖布紐魏樹賴箔基板 i t 母—側的臨時黏性表面2G1、202已預先 :朝:之金屬箱層,其可直接用以做為該第- ί _有利於減少備料成本或簡化堆疊步驟。該 第-;I電層22實質包含具備臨時黏性之 g ==如B階段之環氧樹脂或雙順丁烯 ί電層二亦可加入玻璃纖維布等填充材料。該
行本發明冑二步騎,可在絲堆疊之後,it行^處理f 該臨時核心層20之臨時黏性表面2〇1 二、 吏 性。此時,該臨時黏性表面久去除其黏 -金屬細之 表面2i2將會永久性結合於該第一介22屬同曰 屬箱層23亦會永久性結合於該第一介電層22。第-金 請參照第2B圖所示,本發明第一實施例之師 ίΐ银電路層230。在本步驟中,本發明可 藉由現有时佈光阻、光罩曝光及顯影 =了 23,因而形成該第二電路層23〇。必要時,本發 8 1377655 =之前(或之後)’選擇進行鑽孔及填孔的製程,以在該第 中形成數個導通孔(未繪示),該鑽孔製程可選自雷射 ,機械鑽孔’而該填孔製程係藉由電鑛方式加以完成。惟,= ϋ施例卜本發_在第五步驟之後,才在該第一声 22中形成數個導通孔功(如第Μ圖所示}。上述導通: 成時機並非用以限制本發明。 的屯 、、二耷參照第2C、2D及2E @所示’本發明第—實施例之無核 ^封裝基板的製造方法第四步驟係:在每—該第二電路層23〇 夕,疊至4-增層結構3G、4G。在本實施例中,本發明係設 置二組該增層結,3G、4G,但其數量並不限於此,其亦可:曼 置一組、三組或三組以上。該增層結構3〇包含一增層介電^ 31及-增層金屬羯層32。該增層介電層31實質相同於二 =電層22 ’同樣實質包含具備臨時黏性之B階段油性樹脂 等絕緣材料’及其厚度較佳實質介於3〇至55微米之間。該辦 層金屬箔層32實質相同於該第二金屬箔層23,同樣可取材自曰 銅、鋁、鎳、金、銀等金屬或合金,及其厚度較佳實質介於 10至35微米之間。在本實施例中,如第2C圖所示,本發明 先在每一該第二電路層23〇外堆疊該增層結構3〇,並適當加 熱處理’以使該增層介電層31結合於該第二電路層23〇 了並 使該增層金屬箔層32朝向外侧。接著,如第2D圖所示,對 該增層結構30之增層介電層31及增層金屬箔層%進行鑽 孔、填孔及圖案化等處理,以形成數個導通孔311及一增層電 路層320。再者,如第2E圖所示,以類似第2C圖的做法,進 一步在每一該增層電路層32〇外再堆疊另一該增層結構4〇, 該增層結構40包含一增層介電層41及一增層金屬箔層42, 其實質相同於該增層介電層31及增層金屬箔層32。必要時, 本發明亦可在對該增層介電層41及增層金屬箔層42選擇進行 鑽孔、填孔及圖案化的製程,以形成數個導通孔(未繪示)及另 一增層電路層(未繪示)。惟,在本實施例中,為了使堆疊結構 具有對稱性以防止熱應力(thermal stress)不均勻造成輕曲 9 1377655 (warpage)缺陷,本發明係在第五步驟之後,才使該增層介電層 41及增層金屬箱層c形成數個導通孔411及另一增層電路層 420(如第2G圖所示)。 請參照第2F、2G及圖所示,本發明第一實施例之無核 心^裝基板的製造方法第五步驟係:移除該臨雜心層2〇, 以得到二無核心封裝基板2〇0。在本實施例中,該臨時核心層 20之臨時黏性表面2(U、202已在上述數次堆疊加熱過程中永 久性去y其黏性。此時’該平坦表面211與臨時黏性表面2〇1、 202的最終結合強度將明顯小於該粗縫表面212與第一介電層 22之最終結合強度。因此,如第2F圖所示,本發明可輕易藉 由人工或簡易機具移除該臨時核心層2〇,並留下二組該無核 心封裝基板200,其中每一該無核心封裝基板2〇〇至少包含該 第一金屬箔層21、第一介電層22、第二電路層230及至少一 增層結構30、40。在本實施例中,每一該無核心封裝基板2〇〇 包含二組該增層結構3〇、40 ’但並不限於此。接著,如第2g 圖所示,在移除該臨時核心層20之後,可對每一該無核心封 裝基板200之第一金屬箔層21及第一介電層22進行鑽孔、填 孔及圖案化,以形成一第一電路層21〇及數個導通孔221。同 時,對該增層結構40之增層介電層41及增層金屬箔層42進 行鑽孔、填扎及圖案化,以形成數個導通孔411及一增層電路 層420。隨後’如第2H圖所示,則可在該第一電路層21〇上 形成一防焊層(solder mask)50,並對該防焊層50進行圖案化, 以形成數個開口 51 ’裸露一部分的該第一電路層21〇,以提供 數個焊墊(未標示)。同時,在該增層電路層420上形成另一防 谭層50 ’並對該防焊層50進行圖案化,以形成數個開口 51, 裸露一部分的該增層電路層420,以提供數個焊墊(未標示)。 最後,依產品需求’選擇性的在該第一電路層21〇(或增層電路 層420)之焊墊的表面形成一助焊層60,該助焊層6〇係^選自 電鍍鎳層〜電鍍金層’無電鍍鎳化金層㈨沈加丨挪洲/如^浸 鐘銀(immersion silver)、浸鍍錫(immersion tin)或有機保護 膜(organic solderability preservatives,OSP)。 藉由上述第一至第五步驟,本發明第一實施例即可利用該 臨時核心層20提供足夠支撐強度,以便順利進行增層製程, 並可在增層後移除該臨時核心層20,故有利於降低該無核心 封裝基板200的整體厚度及提高該無核心封裝基板2〇〇的電路 集成度。由於可同時在該臨時核心層20的兩侧製做二組無核 心封裝基板200 ’因此不但可相對提高生產速度及降低製造成 本’亦可藉由二側對稱進行增層,以確實防止熱應力不均勻所 造成的龜曲缺陷,進而確保增層良率。 請參照第3圖所示,本發明第二實施例之無核心封裝基板 的製造方法係相似於本發明第一實施例’但該第二實施例使用 之臨時核心層70不同於該第一實施例之臨時核心層2〇。在第 二實施例中’在預先製備該臨時核心層70時,該臨時核心層 70之每一侧已具有一金屬支撐層71及一第一金屬箔層72。例 如’該臨時核心層70可選用特殊之FR-4或FR-5等玻纖布基 材環氧樹脂銅箔基板’亦即該臨時核心層70每一侧的表面已 預先依序黏附有該金屬支撐層71及第一金屬箔層72,因而有 利於減少備料成本或簡化堆疊步驟。更詳言之,該金屬支撐層 71具有一粗糙表面711及一平坦表面712,同時該第一金屬箔 層72具有一平坦表面721及一粗糙表面722。在本發明中, 該金屬支撐層71之粗糙表面711結合於該臨時核心層"7〇,其 中該臨時核心層70可具有臨時黏性表面(未標示),;亦可 具有臨時黏性表面。再者,該金屬支撐層71之平坦表面712 結合於該第一金屬箔層72之平坦表面721 ’該第一金屬箔層 72之粗糙表面722則用以依序堆疊結合一第一介層電73^一 第二金屬領層74。因此,該金屬支㈣71與臨時核心層7〇 之最終結合強度會大於該金屬支撐層7丨與第一金屬箔層72之 最終結合織。當第三實_完成職並欲鑛馳時核心層 7〇時’該臨時核心層70將連同該金屬支撐層71 一 僅由該第-金射㈣72、第—介層電Μ、第二金屬歸%及 1377655
至少增層^構(未繪示)構成二組無核心封裝基板(未繪示)。 值得注意的是,由於該臨時核心層70之金屬支標層71僅 用以提供支撐作用,因此本發明並不限制該金屬支撐^ 71之 厚度丄但其厚度較佳大於該第一金屬箔層72之厚度。該第一 金屬箱層72之厚度較佳實質介於10至35微米之間。除了該 臨時核心層70的構造不同之外,該第二實施例之無核心:封g 基板的製造方法係實質相同於該第一實施例,故本發明不再< 予詳細說明該第二實施例之各個步驟。 如上所述,相較於第1圖之習用封裝基板10在增層時使用 該核心層11,導致不利於降低整體厚度或提高電路集成 缺點第2A至2H及3圖之本發明利用該臨時核心層2〇在择 層期間提供㈣支#強度,並可在增層後移除該臨時核心層曰 20’因而有利於降低該無核心封裝基 該無核心職基板的減度。再者,
臨時核心層20的兩側製做二組無核心封裝基板綱,因此不 仁了相對友尚生產速度及降低製造成本,亦可藉由二側對稱進 行增層,鱗實防止熱應力不均勻所造成的編舰,進而禮 保增層良率。此外’如第3圖所示,當該臨時核心層7〇的表 面具有可撕除之第一金屬箔層72時,該第一金屬箔層72可直 接轉用做為後續無核心封裝基板的表面電路層,因此能簡 層製程、提高增層效率及降低備料成本。 ^ 雖然本發明已IX較佳實施例揭露’然其並_以限制本發 明Μ壬何熟習此項技藝之人士,在不脫離本發明之精神和範圍 内,當可作各種絲與修飾’因此本發明之賴麵當視後附 之申請專利範圍所界定者為準。 【圖式簡單說明】 第1圖:習用封裝基板之示意圖。 f、2A至2Η圖.本發明第一實施例之無核心封裝基板的製造 方法之流程示意圖。 12 1377655 第3圖:本發明第二實施例之無核心封裝基板的製造方法之示 意圖。 【主要元件符號說明】 10封裝基板 111電鍍通孔 13第一介電層 14 第二電路層 151導通孔 161 開口 20臨時核心層 201臨時黏性表面 21第一金屬箔層 211平坦表面 22第一介電層 23第二金屬箔層 30增層結構 311導通孔 320增層電路層 41增層介電層 42增層金屬箱層 50防焊層 60助焊層 71金屬支撐層 712平坦表面 721平坦表面 73第一介層電 11核心層 12第一電路層 131導通孔 15第二介電層 16表面電路層 17防焊層 200無核心封裝基板 202臨時黏性表面 210第一電路層 212粗糖表面 221導通孔 230第二電路層 31增層介電層 32增層金屬猪層 40增層結構 411導通孔 420增層電路層 51開口 70 臨時核心層 711粗糖表面 72第一金屬箔層 722粗链;表面 74第二金屬箔層 13

Claims (1)

101年6月29日替換頁 七、申請專利範圍: ----^ L 一種無核心封裝基板的製造方法,其包含: ^一臨時核心層’該臨時核心層之每一側具有一金屬支撐 層第-金屬箱層,該金屬支撐層具有一粗糙表面及—肀 ,表及該金屬支稽層之平坦表面結合於該第—金屬金箱 之一平坦表面; 臨Γϊ?之二側分職料4 _第—介電層及第二 電|ν;白層’其中該第—金屬歸之—粗韓表面朝向該第一介 ^母-該第二金屬闕進行圖案化,以分卿成—第二電路 2f糾堆4至少—增層結構,該增層結構包 3增層介電層及一增層金屬箔層丨及 移除^臨時核心層及金屬支撐層,以得到二益核心封裝纂 ί電Γΐ無Ϊ心封裝基板至少包含該第—金㈣層、第〆 力電^、第二電路層及至少一增層結構。 2HitJ範圍第1項所述之無核心封裝基板的製造方 中在提供該臨時核心層之步驟中,該臨時核心層係 為3有B階段熱固性樹脂之核心層。 3· ϊ申ιΐϋΐ圍第1項所述之無核心封裝基板的製造方 屬辖ίίίϊ時核心層之金屬支樓層的厚度大於該第一金 範圍第/項所述之無核心封裳基板的製造方 夕牛^堆疊該增層、结構之步驟後及移除該臨時核心詹 ,隹增層結構之增層介電層及增層金屬羯層— 路=。、填孔及圖案化,以形成數個導通孔及一增層電 範圍第1項所述之無核心封裝基板的製造方 心扭ΐΐί得到該無核心封裝基板之步驟後,另對該無核 、、土反之第一金屬箔層及第—介電層進行鑽孔、填孔 14 1.377655
101年6月29日替換頁 及圖案化’㈣成-第―電闕 -——_ 如申請專利範圍第5項所述之益枯個f通孔。 法,其中在形成該第-電路層封裝基板的製造方 上形成一防焊層,並對該防焊;《,在該第一電路層 開口,裸露一部分的該第订圖f化,以形成數個 如申請專利範圍第1項所述之二亥。 Ϊ構該無核心封裝基板询 結構之蹲層介電層及增層金屬羯芦 ? 1对通㈣. 化,以形成數個導通孔及一增層電g路層丁鑽L 乂孔及圖案 8.如申請專利範圍第7項所述之無核:封 贺 該增層電路層之步驟後,在^增層電路層 門:二,層’並對該防焊層進行圖案化,以形成數個 Γ申珠分的該增層電路層,以提供數個焊塾。 圍第6或8項所述之無核心封裝基板的製造方 層及焊^步羯後,在該焊塾之表 6· 7. 9. i〇m利範圍第9項所述之無核心封裝基板的製造方 =其中該助焊層選自電麟層、電链金層、無電鐘錄化 金層、浸鍍銀、浸鍍錫或有機保護膜。 ^申明專利範圍第1項所述之無核心封裝基板的製造方/,其中該第一金屬箔層、第二金屬箔層及增層金屬箔層 之厚度實質介於10至35微米之間。12’如申請專利範圍第1項所述之無核心封裝基板的製造方法,其中該第一介電層及增層介電層之厚度實質介於3〇至 5 5微米之間。 、、 15
TW98101691A 2009-01-16 2009-01-16 Method for manufacturing coreless package substrate TWI377655B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW98101691A TWI377655B (en) 2009-01-16 2009-01-16 Method for manufacturing coreless package substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW98101691A TWI377655B (en) 2009-01-16 2009-01-16 Method for manufacturing coreless package substrate

Publications (2)

Publication Number Publication Date
TW201029130A TW201029130A (en) 2010-08-01
TWI377655B true TWI377655B (en) 2012-11-21

Family

ID=44853930

Family Applications (1)

Application Number Title Priority Date Filing Date
TW98101691A TWI377655B (en) 2009-01-16 2009-01-16 Method for manufacturing coreless package substrate

Country Status (1)

Country Link
TW (1) TWI377655B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103066049B (zh) * 2011-10-24 2015-09-02 联致科技股份有限公司 封装基板及其制法
TWI458402B (zh) * 2012-08-01 2014-10-21 Zhen Ding Technology Co Ltd 封裝基板及其製作方法、封裝結構及晶片封裝體製作方法
CN103579009A (zh) * 2012-08-02 2014-02-12 富葵精密组件(深圳)有限公司 封装基板及其制作方法、芯片封装结构及芯片封装体制作方法
CN103779233A (zh) * 2012-10-17 2014-05-07 宏启胜精密电子(秦皇岛)有限公司 承载板的制作方法
CN103857204B (zh) * 2012-11-28 2017-10-27 碁鼎科技秦皇岛有限公司 承载板及其制作方法
TWI563602B (en) * 2016-04-15 2016-12-21 Phoenix Pioneer Technology Co Ltd Method of fabricating a package substrate

Also Published As

Publication number Publication date
TW201029130A (en) 2010-08-01

Similar Documents

Publication Publication Date Title
US7830004B2 (en) Packaging with base layers comprising alloy 42
TWI308382B (en) Package structure having a chip embedded therein and method fabricating the same
TWI443791B (zh) 佈線基板之製造方法、半導體裝置之製造方法及佈線基板
TWI511263B (zh) 堆疊式晶粒嵌入晶片增層之系統及方法
TWI315096B (en) Semiconductor package stack with through-via connection
TWI260079B (en) Micro-electronic package structure and method for fabricating the same
TWI377655B (en) Method for manufacturing coreless package substrate
TWI245381B (en) Electrical package and process thereof
TWI670814B (zh) 單層無芯基板
WO2007077735A1 (ja) 半導体搭載用配線基板、その製造方法、及び半導体パッケージ
WO2007126090A1 (ja) 回路基板、電子デバイス装置及び回路基板の製造方法
TW201210415A (en) Printed circuit board and method for fabricating the same
JP2015041773A (ja) インターポーザ基板およびその製造方法
US11139230B2 (en) Flip-chip package substrate and method for preparing the same
TWI446508B (zh) 無核心式封裝基板及其製法
JP2009283484A (ja) 半導体装置、半導体装置の実装方法、および半導体装置の実装構造
KR101355732B1 (ko) 배선기판 제조방법
TW200910561A (en) Packaging substrate structure with capacitor embedded therein and method for fabricating the same
JP2004247668A (ja) 積層用中間配線部材、配線板及びそれらの製造方法
JP5128180B2 (ja) チップ内蔵基板
JP2019080031A (ja) 多層プリント回路基板
CN101924037B (zh) 无核心封装基板的制造方法
JP2008177619A (ja) チップキャリア及び半導体装置並びにチップキャリアの製造方法
CN102751267A (zh) 用于堆叠的半导体封装构造及其制造方法
TW200539772A (en) Circuit board with multi circuit layers and method for fabricating the same