TWI342591B - Compositions for the electroless deposition of ternary materials for the semiconductor industry - Google Patents

Compositions for the electroless deposition of ternary materials for the semiconductor industry Download PDF

Info

Publication number
TWI342591B
TWI342591B TW93112665A TW93112665A TWI342591B TW I342591 B TWI342591 B TW I342591B TW 93112665 A TW93112665 A TW 93112665A TW 93112665 A TW93112665 A TW 93112665A TW I342591 B TWI342591 B TW I342591B
Authority
TW
Taiwan
Prior art keywords
copper
deposition
metal
alloy
barrier
Prior art date
Application number
TW93112665A
Other languages
English (en)
Other versions
TW200512833A (en
Inventor
Alexandra Wirth
Original Assignee
Basf Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Basf Ag filed Critical Basf Ag
Publication of TW200512833A publication Critical patent/TW200512833A/zh
Application granted granted Critical
Publication of TWI342591B publication Critical patent/TWI342591B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/48—Coating with alloys
    • C23C18/50—Coating with alloys with alloys based on iron, cobalt or nickel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

1342591
. ... ... I ,.，:抑.纪+i iLaa..i2^3-u- 玖、發明說明 【發明所屬之技術領域】 . 本發明係關於由半導體技術之無電製程沈憤而成的
NiMR 型（其中 M = Mo、W、Re 或 Cr、且 R = D • ΰ 或 p ) 三元含鏡金屬合金作爲阻障材料或選擇性封裝材料之用 途。特定言之’本發明係關於一種藉由在半導體組件上進 行無電沈積以產生三元’含鎳金屬合金層之方法，於該處 彼等係作爲阻障材料或選擇性封裝材料以防止CU之擴散 與電致遷移。 【先前技術】 持續增加微電子組件之互連密度及速度要求已導致導 體軌道互連材料由習用的鋁（合金）改變爲銅（CU )。銅 的使用造成在電致遷移期間有低電阻及較高的穩定性，但 其代價爲增加的互連密度會增加導體軌道之整體電阻„ 不過，使用銅作爲互連材料時因爲其對基板（砂）或 絕緣材料（例如S i〇2 )內的高度擴散活性而需要使用所 謂擴散阻障（d i f f u s i ο n b a r r i e r S )。該等擴散阻障係經用 於銅互連之下以保護絕緣材料及用於促進絕緣層與互連層 之間的黏著。 於此等組件的運作期間之高周期頻率會使電流密度增 加，其可能導致互連內電導體材料之材料分離。此一現 象，稱爲電致遷移（e 1 e c t r 〇 m i g r a t i ο η )，會導致組件報廢 率升高，而大幅削弱其效能。 -5- 1342591 1 ' ,年月日修正 IL99.12.3 1 相較於鋁’銅的較高熔點，可改善導體軌道之電流傳 導性質’此可導致對電致遷移敗壞增加的抗性。 使用壽命與電致遷移穩定性主要取決於在銅/絕緣材 料介面處可能的材料傳送與交換效應而不在於晶面的排列 及銅本身晶粒邊界之本質。因此諸介面之品質對材料交換 是很重要的。 已知者，摻入（合金化）其他高熔點金屬，例如耐火 φ 金屬’會進一步增加此穩定性。改善的電致遷移行爲可透 過使用薄金屬層與銅混合而實現。 該寺導電合金層问時也有作爲擴散阻障的功能，其可 防止銅物種與電荷載體之擴散。此阻障作用係首先透過摻 入非金屬成分，例如憐，所致三元合金之形態本質，其次 透過摻入異質原子阻斷合金內沿著晶粒邊界的較佳擴散路 徑而造成者。 —種用於製造有銅互連的組件之標準方法爲所謂的金 φ 屬鑲嵌法。於其中，首先在絕緣層內藉由光刻程序與隨後 之乾蝕刻程序形成諸結構，例如導體軌道溝與接觸孔。隨 後於導體軌道結構上經由濺鍍（PVD )或化學氣相沈積 (CVD )施加一擴散阻障與一電接觸層及經由銅電鍍予以 塡充。經常用來製造擴散阻障之材料爲鉬、鉬氮化物、 鈦、鈦氮化物、鎢和鎢氮化物等。用爲電接觸層者爲一薄 銅層。使用化學機械拋光來整平互連材料。 隨著逐增的長寬比（導體軌道結構之深度對寬度比）， 於導體軌道溝與接觸孔上必須沈積甚至更薄的擴散阻障。 -6 - 1342591
因此更難以藉由ρ V D與c V D等方法實現均勻沈積之阻障 薄膜層。 此外，已知者，電致遷移效應主要發生在銅互連之表 面。此係由在c Μ P與氧化程序期間侵蝕造成銅之化學改 質表面結構所導致者。 銅互連通常堆疊在數層上。由於用於防止銅擴散之阻 障層不出現在銅表面上，所以有需要在隨後沈積互連層之 前形成一阻障層，通常係用不導電（介電性）材料，例如 碳化砂（SiC)或氮化砂（SiN)。 此等介電材料，例如SiC或SiN，具有高於Si02之 介電常數且係以現行程序施加在導體軌道結構之整個表面 卜。此最終會導致半導體組件所貝整體電阻之增加，因此 有利者爲可用CMP選擇性地塗覆銅互連材料之表面。 方法之比較 美國專利第4,〇1 9,910號述及用於沈積含鎳三元合金 之混合物與製造方法。美國專利第5，6 9 5，8 1 0號宣示一種 用於Co WP/金屬阻障層之無電沈積之方法，其可用於半導 體產業。美國專利申請案第2002/0 098681 A1號述及三元 擴散阻障與CoWB、CoMoB、CoWP或CoSnP封裝層之無 電沈積’用以改善有銅互連的新穎積體電路之電致遷移穩 定性。 美國專利申請案第2002/0036143 A1號中述及由鎳、 銘、鎢與鉬組成的類似三元合金之無電沈積與自催化性電 1342591 « * 售2日:修正替換頁丨 * 一 · ~~ · .. 鍍方法所用之裝置。 在美國專利第6,528,409 B1號中主張CoWB、CoMoB 與CoReB類型之非晶型三元合金及彼之含磷同系物以用 . 於密封與銅互連整合之特殊多孔型絕緣材料之孔隙。 JP - A 2002 - 9 3 747 述及一種由 CoWP、CoMoP、
NiWP或NiMoP組成且鉬含量在從0.2至2原子-%範圍 內的導電結構及其製法，一種組件及其製法。
【發明內容】 目的 因此本發明之一項目的爲提供導電結構之無電沈積所 用組成物及製造此結構之方法，其包括清潔與活化步驟， 且其可於一簡單便宜製程中，在催化活化之後，促成結構 於介電質（例如Si02、SiOC、SiN或SiC )上或直接於銅 互連上之沈積，準確地成爲作爲阻障層之結構以用來防止 Φ 經施加上作爲互連材料的銅之擴散。 本發明之另一目的爲提供適當添加劑用於阻障之均勻 層成長，同時促成無電沈積浴的使用壽命之延長以防止因 水溶液中還原劑之存在所致自然化學分解。 該目標係藉由根據申請專利範圍第1項之方法以及藉 由其在根據申請專利範圍第2至1 0項之特定具體實例之 方法予以實現。該目的也藉由根據申請專利範圍第1項至 第1 0項之方法製造的以無電程序沈積成的NiMR型（其 中M = Mo、W、Re或Cr、且R = B或P)三元含線金屬 -8- 1342591 年f ，次胡w m,> -- 合金作爲阻障層或爲選擇性封裝材料以防止半導體組件上 銅之擴散與電致遷移予以實現。
因此本發明也關於NiMR型（其中M = Mo、W、Re 或Cr、且R = B或p)三元含鎳金屬合金之無電沈積所用 之組成物，該組成物可用於根據申請專利範圍第1至1〇 項之方法且包括於水溶液中適當濃度的N i S Ο 4 X 6 Η 2 0、 Na2 W〇4、Na2Mo〇4、KRe04、NaH2P〇2 或 CoS 04 x 7 H20 與視需要的其他添加劑。本發明組成物具有，特別者，在 4.5 - 9.0範圍內之pH。於需要時，此等組成物可包括 由下列組成之群組中選出的添加劑：Na3C6H507x 2 H20、 C4H604、Na2C4H404 x 6 H20、2,2 —聯吡啶、硫代二乙 酸、二硫代二乙酸、Triton X — 114、Br丨j 58、二甲胺基 硼烷（DMAB) 、Na2C2H302、C3H603 (90%)、NH4S04 以 及 RE610 (RE610:聚（氧化乙烯）苯基醚磷酸鈉（sodium poly(oxyethylene) phenyl ether phosphate)) °
導體軌道互連替代材料與新穎程序步驟之引進代表達 成在晶片，甚至於在縮小尺寸的組件結構中，高信號傳輸 速度之重要條件。同時與多孔絕緣材料整合的銅多層互連 之製造方法中擴散阻障的無法避免之使用可促成許多基本 問題之解決。此係與阻障材料本身之選擇有關，不過也與 無電（自催化性的）沈積程序之選擇有關。 實現本發明目的之企圖已同時導致清潔與活化所用新 穎方法之發展’例如藉由鈀催化劑核者。經由已確定的銅 電鍍（電解）方法進行的銅導體軌道與接觸孔洞之傳統雙 -9 - 1342591 «*
鑲嵌構造化代表於此之邊界條件，限制選擇且從而將材料 與製造方法整合爲技術性製造方法。
阻障層厚度小於1 〇奈米，如IT R S r 〇 a d m a p (International Technology Roadmap for Semiconductors 2002 Update, Interconnect, SIA San Jose, CA, 2002, pp. 74 — 78)所述用於下一階段小於或等於9〇奈米之CMOS 技術者’對關於以均勻層厚度沈積此等薄層於有高深寬比 0 之結構中而言’在阻障材料與製造技術上代表一項重大的 挑戰。 銅互連操作可靠性之重要因素爲擴散阻障之穩定性， 其係經預期用來防止銅物種擴散到鄰近的絕緣層及主動式 電晶體區內。 藉由組成物之特定最優化’使合金中達到高重量比例 之耐火金屬’也可以達到在必要厚度範園內，三元擴散阻 障薄層或諸上層之形態最優化。
在此情形中’銅係作爲製造導體軌道結構用之電導體 且被沈積在另一材料上。爲使此材料不限定於銅，乃採用 三元導電N i M R金屬合金作爲所謂的擴散阻障。如果底下 的材料爲絕緣體，則進行催化活化以使N i M R可用無電程 序予以沈積。如果底下的材料具有催化活性且具導電性， 例如濺鍍C 〇金屬’則不用先行活化即可進行N i M R沈 積。隨後藉助於以此方式沈積而作爲陰極的NiMR阻障 層’電鍍施加C u互連所用之c u。此係直接在阻障材料上 不用額外活化或施加電接觸層或成核層之下進行的。 -10- 1342591 • ., . I.*·，*··-.·· · 9ft,i2J3ri_j 此類型含鎳合金材料之另一應用係在CMP平 乾蝕刻程序之後，在Cu導體軌道結構上選擇性無 NiMR阻障層以將暴露之Cu表面封裝用以防止氧 導薄膜應力及改善電致遷移穩定性。該Ni MR層之 用取代法啓動，其中Pd催化劑核（活化）係經沈 表面上。此類型之啓動對於用次磷酸鹽作爲還原劑 沈積是有必要的，係因爲銅之催化活性低於例如 Ni、Pd、Co或Pt之故。於習用的活化方法中（用 藉由錫離子之氧化將Pd離子還原），難以在銅互 擇性地產生催化劑層。Pd核係黏著於整個表面上 ^ 可能進行選擇性無電沈積。也可經由在先前清潔， 面去氧化之後，添加另一還原劑，例如，D M A B， 電沈積溶液而直接進行NiMR層成長之起始。 於兩種應用中，金屬擴散阻障層的使用會促成 膜與阻障材料之間經改善的黏著。 本發明提供組成物，其中包括用以將已發展的 積用混合物予以穩定化之添加劑，亦即穩定化熱力 態用之添加劑。此可促成沈積浴使用壽命之延長。 此等添加劑之添加可在具有漸增深寬比之積體組件 體軌道與接觸孔洞所具尺寸的減低之同時促進程序 且均勻的層成長。 因此本發明係有關一種新穎方法用以藉由在催 絕緣層，例如在以濺鍍鈷活化之S i 02上，無電沈 一導電結構作爲阻障層，用來於銅互連之下作爲所 面化或 電沈積 化、誘 生成係 積在銅 的無電 ，A u、 鈀溶膠 ◊击 L .'CB 運上进 ，且不 或銅表 修改無 銅互連 無電沈 學介穩 同時， 內的導 中固定 化活化 積製造 謂的組 -11 -
1342591 合擴散阻障與成核層，且進一步用來作爲在銅 的封裝阻障。 特別者，此新穎方法的特徵在於使） NiMoP 、 NiWP 、 NiReB 、 NiMoB 、 NiWB 、
NiMoPB或NiWPB合金作爲阻障層。 在該等合金中含有高原子％可增加阻障所 之耐火金屬部份，例如高達24原子％的鉬，高 %的Re及高達1 5原子％的鎢。 特別者，本發明係關於一種在由銅組成之 表面上無電沈積一薄金屬合金膜之方法，該方 諸步驟： 清潔（去氧化）銅互連表面，若必要時隨 連表面，及 加上一預製之自催化性性電鍍溶液，及 隨後以預製的化學電鍍溶液噴塗該基板 板。 特別者，此係一種薄金屬層之無電沈積方 薄金屬合金膜之金屬係包括一由下列組成之群 金屬：Ni ' Co、Pd、A g ' Rh、Ru、Re、P t Mo、W和Cr，較佳者係選自下列所組成之群 Ag' Co' Ni、Pd 和 Pt。 該方法較佳者係使用基本上沒有表面活性 化性電鍍溶液進行。 不過，所用的基礎溶液也可爲包括至少一 互連表面上 弓 NiReP 、 NiRePB 、 具熱穩定性 達2 3原子 金屬基板的 法包括下列 後活化該互 或浸泡該基 法，其中該 組中選出之 、S η、P b、 中者：Cu、 物質的自催 表面活性物 -12- 1342591 _. ——— · - ·- - .π ^ > 乂..，ι 9Θ.12.3 1 質之自催化性電鍍溶液。若必要時，可於該溶液中添加用 於延長電鍍溶液之浴所具使用壽命之添加劑，例如安定 • 劑。 也可將用於改善擴散阻障所具層性質與本質之添加劑 添加至本方法所用之溶液中。 無氨與無氫氟酸的混合物可有利地用於用以清潔及活 化銅互連表面的程序，例如藉由鈀催化劑核者之中。 與先前技術的分野（Delimitation from the prior art) 該水性、新配方的組成物可用於組合擴散阻障與成核 層之無電沈積。使用本發明組成物時，可在單一程序步驟 . 中進行該無電沈積。不過’該組成物也可用來沈積銅互連 上之封裝材料。 該無電沈積方法特別適用於使用所謂的多孔絕緣材料 之擴散阻障的選擇性沈積。已知者，傳統p V D法與C V D 先質會穿透該等材料之相對機械不穩定孔隙，該等可能在 沈積阻障之中被部份密封或關閉。 該三元合金材料可由本發明方法使用該新穎組成物由 無電電鍍法予以沈積爲膜厚小於200埃的非常細薄且有效 之阻障膜。相較於傳統技術，彼等因而可較大程度地符合 超大型積體電路（ULSI )對導體軌道尺度關於表面本 質’均勻步階覆蓋率（step coverage)及互連之側邊覆蓋 (flank coating)之要求。 此等導電合金材料作爲封裝層的特殊應用之特別優點 在於在作爲互連材料的銅上進行阻障層之選擇性沈積。 -13- »42591
高含量耐火金屬，例如，高達2 4原子％的鉬，有利 於改善有關銅擴散之擴散阻障性質。
NiMoP合金爲在Cu上無電沈積所用之較佳材料，因 爲少量Mo會增加合金之熱穩定性且因而改善對銅的擴散 抗性。 此外，本發明所用三元阻障材料具有高導電率與小於 2 5 0 μΩ公分之低比電阻。此可造成因組件結構變成較小 φ 所致信號傳輸延遲（"RC延遲"）之減低。 相較於介電材料，例如SiC或SiN，或在某些情況即 使程序參數之適當選擇被壓抑，也藉由連續程序監視，因 組件運作期間電致遷移效果導體軌道之整體電阻與失效之 機率可被最小化。 使用本發明導電三元阻障造成改善關於銅/金屬擴散 阻障/絕緣矩陣介面之介面品質。銅物種擴散與電致遷移 現象在金屬/金屬介面處被增加的活性能量轉移阻障所壓 φ 抑。 同時，金屬相互強力鍵結會增加阻障層之黏著至銅互 連材料且更有利於較細互連之生產，與原始介電材料接 觸，例如SiC或SiN。 再者，經改質的組成物可確保本發明無電沈積浴之浴 使用壽命（穩定性）之延長。同時，沈積合金之形態與層 生長會相對於阻障作用而有正面影響。 沈積浴使用壽命之延長導致化學品消耗減少。此外’ 製造中所包括方法之工作也減少，且製造成本也因此隨之 -14- 1342591 替换頁
Ms, 降低。再者，添加添加劑可促進一致、固定、均勻的層生 成同時減少持續增加深寬比之積體組件之導體軌道與接觸 孔洞之尺度。 本發明另一優點爲於單一程序步驟由水溶液無電沈積 三元合金以用於製造所謂組合擴散阻障積成核層之方法看 出。
一所得之優點爲簡化程序順序，其中係藉由立即由水 溶液電鍍銅以排除個別程序步驟於半導體技術製造積體電 路所用（第1圖）。因此可以做到在濕化學集束沈積單元 中的完全濕化學法程序，如，一般用在半導體產業者（第 1圖）。
銅係在三元金屬阻障層上的互連電鍍爲陰極接觸。在 將位於接觸洞孔與互連溝之上方過度電鍍沈積銅移除，例 如藉由化學/機械拋光（CMP )，即清潔銅表面。隨後在 銅表面上藉含鈀混合物以離子電鍍（"黏結"，藉由電荷交 換進行電化學沈積）沈積催化劑核。此類型之電化學電荷 交換係不可能在絕緣層上進行的。因此該催化劑核隨後可 促成只在銅互連上的，例如，NiMoP之選擇性無電沈積， 如在下面的實施例中所述者（第2圖）。 程序參數之變異範圍，包括較佳範圍與數値 較佳濃度範圍爲下面諸表中所列者。 -15- 1342591 W丨辦替甽
表1 :無電電鍍溶液之組成與沈積三元 NiP合金所 用之程序參數 組成物 ’ 濃度[莫耳/升] 操作條件 NiWP NiMoP NiReP NiS04x6H20 0.02-0.1 0.02-0.1 0.03-0.1 Na2W04 0-0.14 一 — Na2Mo〇4 — 0-3xl0—2 — KRe04 — - O-lxlO-2 NaH2P02 0.1-0.5 0.1 -0.5 0.2-0.8 DMAB — 4xl〇·3-1.5x1 O'4 — Na3C6H507x2H20 0.07-0.22 0.1-0.3 — C4H6O4 — 0.03-0.3 0.03-0.2 Na2C4H4〇4x6H2〇 — - 0.1-0.5 2,2-聯吡啶 — —- 1-5 ppm 二硫代醋酸 一 0-20 ppm — Triton X-114 — — 0-200 ppm Brij 58 —- 0-100 ppm — pH 8.2 9.0 4.5 溫度[°C土 1] 60-80 60-80 60-65 -16- 1342591 ：^；\2^V \ V - 表2 :無電電鍍溶液之組成及沈積三元含硼合金所用程序 參數 組成物 操作條件 濃度[莫耳/升] NiMoB CoReB NiS04 X 6 H20 0.03-0.1 一·----- C0SO4 x 7 H2O 一 0.06-0.1 KRe04 — 0-3 xl〇-2 Ν^2Μ〇〇4 3xl〇-2 __ dmab 0.05-0.2 0.05-0.2 Na2C4H4〇4 x 6 H20 0.05-0.15 〇〇5 — 0.15 0.1 - 0.3 0.1-0.3 C3H6〇3 (90%) 0.03 - 0.05 0.03-0.05 NH4SO4 0.3 — 0.5 0.3-0.5 2,2 —聯D比Π定 0 — 20 ppm 0—20 ppm RE610 0 — 200 ppm 〇 — 200 ppm pH 溫度丨°C±】l 5.4 60-65 6.0 70 - 80 重要限制 對於N i Μ ο P ’操作實施例中之溶液應具有9之ρ η値 且不應與此値相差超過± 1，否則會導致具有不同阻障性質 之β質合金組成物。 緩衝作用係藉由適當使用羧酸及其鹽作爲錯合齊彳而達 成。 沈積溫度應不超過最高90。(：之値，否則其結果爲自 催化性電鍍溶液之自發分解。一般來說，沈積溫度增加會 減少 '浴穩定性且因而縮減沈積溶液之浴使用壽命。 -17- 1342591
方法或程序之變化 本發明提供一種製造導電結構之方法，包括事先清潔 及活化之步驟。該清潔順序可視需要經由用醇，例如乙醇 或異丙醇，沖洗而延長，以期改善清潔作用。也可用機械 刷洗方法（”洗滌器"）支援清潔。
Pd活化溶液可由鹽，例如氯化鈀或醋酸鈀製備。
Pd活化溶液中可經由添加劑的添加予以變異，例如 添加錯合劑，如 EDTA或 Quadrol (Quadrol:乙二胺― N，N，N’，N’ —四—2 —丙醇）。
Pd活化溶液中可補充以添加劑，例如表面活化物 質，如 Re610 或 Triton X — 114，或聚乙二醇類（Triton X —114:聚（氧化乙烯）辛基苯基醚或單（1,1,3,3 -四甲基丁 基）苯基）醚。
Pd活化溶液可用於噴塗程序與浸泡程序之中。 本發明調製用於噴塗或沈浸程序中之無電沈積溶液， 其包括至少一第一金屬成分作爲主合金構成分，一錯合 劑’一還原劑以及一 pH調節劑（將pH設定在4至1 2範 圍內）。 於本發明一特定具體實例中，提供一無電沈積溶液， 其包括一第二金屬成分用以改善擴散阻障之阻障性質。除 了該第一錯合劑之外，還從羧酸與胺基酸所構成之群中選 出至少一另一錯合劑。 溶液之P Η係藉由添加氫氧化物鹼’例如氫氧化銨、 -18- 1342591
鲁换頁I 氫氧化鈉溶液、氫氧化鉀溶液或氫氧化四甲銨（分別爲 NH4〇H、NaOH、KOH或TMAH)而調定到在從7至9的範 圍之內的PH。 應用於半導體組件時，特別較佳者爲無鹼基金屬的 驗。 pH也可藉由添加礦酸而調定在4至7的範圍內之 pH 〇 可視需要使用界面活化劑作爲廣義之添加劑。此等可 爲陰離子（含官能基，例如羧酸根、硫酸根或磺酸根）與 非離子（例如聚醚鏈）界面活性劑。 可視需要使用的添加劑爲2,2 -聯吡啶、硫代二乙 酸、硫代二乙醇酸、二硫代二乙醇酸、硫代乳酸銨、硫代 乙醇酸銨、硫代硼酸鹽、硼酸、硫代硫酸鹽、二硫亞磺酸 鈉、硼砂、甘油以及苯之羥基與銨的衍生物（例如3,4,5 -三羥基苯甲酸、氫醌、對甲胺苯酚硫酸鹽、對苯二胺、 Rodinal與Phenidone)，可作爲個別成分或彼此結合者。 若需要時，可以採用無機鹽，例如鎂化合物作爲添加 劑。 應用範圍及用途 本發明提供無電沈積浴用之組成物，該浴具有延長之 使用壽命（熱力學上介穩態之穩定性）。根據本發明，可 經由添加適當添加劑如上面列舉者，以改善性質。使用壽 命之延長導致化學品之消耗量減少且另外減少製造程序所 -19- 1342591 «· 年月日修正替換頁 QQ 1¾1 包括之工作因而減低所得產品之成本。隨著具有增加的深 寬比之積體組件中導體軌道與接觸洞孔之尺度的減少之同 時，此等添加劑也可促進一致且均勻的層生長。 爲硏究阻障材料（關於組成與微結構），乃在濺鍍 40埃鈷之Si02/Si晶圓上進行三元以鎳爲基底的合金之無 電沈積。用來沈積例如NiReP合金之酸性金屬沈積溶液係 包括 0.03 - 0.1 M NiS04 X 6 H20，0.001-0.01M 過銶酸
鹽（perrhenate)，檸檬酸爲錯合劑，次磷酸鹽爲還原劑， 與添加劑。金屬沈積浴之操作溫度範圍爲50至80°C »阻 障層之厚度在10至30奈米之間變異。封裝合金膜用四點 探針層電阻測量法，Auger電子光譜術 （AES)，原子力 顯微鏡與X -射線繞射（XRD )予以分析。薄膜之晶體結 構係用有掠入射之XRD進行。在銅阻障/Si02/Si系統之 矽表面上之阻障效用性首先藉由掃描電子顯微鏡（SEM ) 使用選擇性Secco蝕刻法予以鑑定。至於銅表面活性之分 析，係在矽晶圓上使用有銅（150奈米）/TiN ( 10奈米） /Si02 ( 500 - 1000奈米）層順序之基板。該銅表面首 先用Inoclean 20〇tm後CMP清潔溶液清潔，然後用鈀離 子溶液活化而製備。或者，使用此活化操作來促使自對準 NiMoP阻障成長（Inoclean 200™:稀羧酸酯與膦酸之混 合物）。直接無電金屬沈積係經由直接添加二甲胺基硼烷 (DMAB)至無電金屬-沈積浴中來達成。選擇率係用能量 分散X -射線測量法（E D X )予以評定。 水性沈積溶液係經設計以產生包括大量高熔點金屬成 -20- 1342591
分之三元合金。沈積成的以鎳爲基底之薄膜所具元素組成 係以AES縱深分布法檢查。 組合擴散阻障與接觸層之用途：
該等層之縱深分布指出鎳係經隨著深度而均勻地沈 積，而磷則傾向於集中在阻障/Si 02介面上表面層與高熔 點金屬之處。其中顯示出不同的合金所含鎳、磷與高熔點 金屬成分之標準化原子比例。比例保持相對不變於約60 一 7 〇原子％，而其餘成分，特別是磷，則測量到有較大變 異。所有此處所呈現出之三元合金都包括高比例之高熔點 金屬，例如達約23原子％之NiMoP薄膜（表3 )。 在從含有次磷酸鹽或胺基硼烷之金屬-沈積溶液無電 沈積多金屬合金之期間，會因還原劑之平行氧化反應而將 磷（或硼）同時沈積於膜層中[6]。
探討實驗條件對三元合金之組成之影響（第3圖）。 顯示出會影響薄膜組成之因素爲高熔點金屬之類型與所用 還原劑以及高熔點金屬與錯合劑之濃度。由結果可看出， 鉬之共沈積是消耗磷而發生的。將大量高熔點金屬摻加到 各三-成分合金膜中因此可藉由外部無電沈積浴溶液中諸 高熔點金屬離子的個別濃度之控制而達成。 經推測高熔點金屬的添加可經由阻斷沿著晶粒邊界的 擴散路徑改善沈積之熱穩定性與阻障性質[8]。在沈積期 間合金係非晶型者。事實上，許多合金膜在沈積期間是非 晶且呈介穩態者，在後熱處理後其結構會改變。 -21 - «42591 4 ‘ 在NiMoP的情況中，在調理後用XRD 非晶型基體內的微晶粒之多晶微結構。用匹 定厚度10至30奈米的薄NiMoP膜之電 70μΩ範圍內。如此低之電阻値是必要的以 互連導電電阻之貢獻達最小化。探討高熔點 應的共沈積還原劑成分與相關的薄膜微結構 所具性質的影響。用Secco蝕刻評估阻障的 φ 現有由無電程序沈積所得具有30奈米厚度 在高達450°C時可穩定1小時。 對於銅導體軌道結構的封裝之用途： 關於所開發之三元合金在嵌銅結構作爲 途，必需評估許多問題。最重要的方面爲在 完全選擇性沈積。所探討的以鎳爲基底之 Cu/自對準阻障介面的層分離之較佳材料， φ 銅形成強共價鍵，此對邊界層之黏著具有窄 外，銅表面的準備與無電金屬-沈積浴之_ 要的問題，係因爲後者呈現介穩熱力學平後 地分解。銅表面之準備因而在該等催化程 用。在無電合金沈積之前，要展開包括以 化物與鈀催化劑活化之濕程序。首先，用包 C Μ P清潔溶液進行酸清潔以選擇性地移除 下一步驟中，藉由非連續鈀成核層之沈積展 地活化，其可促成使用含次磷酸鹽之金屬- 描述於有埋在 ~& 丨點探針技術測 :阻係在60至 使阻障層至總 i金屬含量及對 ί對於擴散阻障 丨效用性。經發 之N i Mo Ρ薄層 ;金屬阻障之用 :Cu結構上的 合金爲可避免 因爲鎳傾向與 「利之影響。此 《定性都代表重 f且傾向於自然 序中起重要作 CMP移除銅氧 L含有機酸之後 銅氧化物。於 F銅表面催化性 •沈積溶液進行 -22- 1342591
的三元合金之無電沈積（第2圖）。 表3 ·以AES縱深分布分析測定薄膜三成分合金之組成 三成分合金 Ml原子％ 1^2原子％ R原子％ NiReP -70 8-23 14-19 NiMoP -60 -24 6-10 NiWP 70-75 -15 7-19 NiMoB 65-70 7—13 13-17 針對表面形態、表面組成與沈積層之表面選擇性評估每一 活化程序所含每一步驟（表面之清潔、活化及沈積）之影 響。在清潔之前，觀察CMP殘留物（參考第4a圖）。在 後CMP清潔2分鐘之後，該等殘留物已被去除，而不會 減低銅表面之品質（第4b圖）。隨後之活化步驟對表面 清潔非常敏感，且可達到密實的鈀成核（第4c圖）。 清潔及活化之後對表面粗糙度之影響係用AFM予以 探討。一般傾向爲較長清潔處理可減低銅表面之粗糙度。 活化後此一特性也保留下來。鈀成核伴隨著表面粗糙化， 原因是孤立金屬小島在平滑Cu表面上之沈積。經發現， 於本硏究所測試之條件中，持續2分鐘的清潔處理可產生 滿意的結果。在所探討的無電金屬-沈積程序之初始階段 中’在1 0到60秒之間即發生沈積阻障膜之晶粒成長。沈 -23- 1342591 .1 * 年月日修正替換頁] —-ill' ^ * . *· * , 、 積物由細粒結構改變爲有點像花椰菜似的結構之形態 [9 ]。A F Μ測量法支持此觀察，顯示出在早期沈積階段的 30至60秒之後即發生表面粗糙化且無規律性發展（第5a 圖）。阻障厚度經發現對沈積時間具有線型相關性，且短 時間沈積（20秒）即足以到達合意要的厚度。短沈積時 間使外部無電程序用於需要高吞吐量之製造很具有吸引力 (第5b圖）。
於銅表面上的無電NiMoP沈積程序之選擇性係以 EDX針對多種不導電與阻障材料，例如Si〇2、SiC、
SiOC、SiN、TiN以及TaN進行探討。如同從SEM與 EDX之測量値看出者，於覆蓋基板上可成功地達到選擇 性（實施例3 )。除了銅基板之外，在其他的材料上沒有 觀察到沈積，於該處以EDX偵檢到元素銅、鎳、鉬與 磷。於樣式基板上進行所發展的無電金屬-沈積程序之中 有偵檢到選擇性沈積。一般而言，最佳選擇性係用短清潔 φ, 與活化時間達成。第6 a圖顯示以N i Μ ο P合金選擇性地封 裝之銅鑲嵌結構之圖。 一般來說，需要藉由接種鈀催化劑之活化以在非催化 表面上起始無電金屬一沈積反應。此外，無論如何，該催 化劑可能爲無電金屬一沈積浴之潛在污染來源且使後者在 加工時因活化溶液之轉移而不穩定。在傳統使用次磷酸鹽 化合物作爲還原劑成分於Cu表面上進行無電金屬沈積的 情形中’沒有事先鈀活化是不可能達成無電金屬沈積的。 不管銅之催化性質，次磷酸鹽不會還原銅表面上之Ni2 +或 -24- 1342591
Co2 +離子。探討經由添加〇·〇2 — 〇·06莫耳/升之DMAB 至金屬一沈積浴而無鈀活化清潔過的基板之無電NiM〇p 沈積程序，且觀察銅導體軌道結構之選擇性封裝（參考第 6b 圖）〇
所探討的該二成分合金膜’例如N i Μ ο P，產生明顯|氏 的電阻値且與銅黏著良好。用無電沈積程序達成超薄沈積 物。擴散阻障效用性業經證實可高達450。(：。無電程序之 高選擇性使得該等層用來作爲後CMP封裝上特別具吸引 力。使用該等膜作爲選擇性金屬封裝層可改善銅製積體電 路，相較於不導電封裝層，例如SiN或SiC，之電致遷移 可靠性。
下面諸實施例，其係落在本發明所保護之範疇內，係 經給出以對本發明更加了解且係用以閩明本發明。不過， 由於所述本發明原理之一般正確性，彼等不適於用來將本 申請案之範疇縮減到只爲該等實施例。再者，所引述的專 利說明書之內容視爲本文所述說明部分的本發明揭示內容 之部份。 【實施方式】 實施例1 步驟1 (清潔）： 使用後銅CMP清潔混合物，例如得自Merck
CuPure™ Inoclean 200 (由 2— 4。/。之丙一酸一甲酿 ’ 2 4%之1—甲氧基—2 —丙醇，<〇·5%之乙酸甲酯和<0·5%之 -25- T342591 年月 磷酸所構成）進行從銅表面去除附著的銅氧化物與有機銅 化合物。在此清潔溶液可作爲80%溶液或用稀釋爲達1 0% 之溶液之形式以浸泡法或噴塗法使用。若必要時，可進行 另一乙醇或異丙醇之浸泡步驟來清潔。該醇也可直接添加 至清潔混合物中以簡省程序步驟。 實驗條件：
浸入Inoclean 200清潔溶液（稀釋10%)內2分鐘， 用去離子水沖洗3 0秒且不予以吹乾。 用Inoclean 200清潔溶液（稀釋10%或50%)噴塗2 分鐘，用去離子水沖洗3 0秒且不予以吹乾。 用醇：浸入Inoclean 200清潔溶液（稀釋10% )內2 分鐘，用去離子水沖洗30秒，用異丙醇沖洗60秒，再用 去離子水沖洗1 〇秒且不予以吹乾。
以此方式清潔過之銅表面，經由用含Pd2 +溶液進行電 化學電荷交換予以選擇性活化。 活化溶液之組成： a. ) 醋酸5.0莫耳/升 PdCl2，1 X 1 (Γ3 莫耳 /升 HC1 (3 7% > 1 χ1(Γ4 莫耳 / 升 b. ) 醋酸5.0莫耳/升 -26- 1342591
Pd(〇Ac)2，I x 丨 0·3 莫耳 /升 HC1 (37%)，1 1 〇·3 莫耳 /升 實驗條件：
Ni MR之清潔、活化與沈積諸步驟應依序在很短的時 間間隔內完成。
首先將銅表面浸入稀釋清潔溶液（1 0 %或5 0 % )內， 用去離子水略爲沖洗，不用吹乾，浸在p d2 +溶液內1 0秒 或20秒，且在室溫中用去離子水略爲沖洗，不進行吹 乾。 步驟3 (自催化性的沈積結合鈀活化）： 然後將三元金屬合金，例如N i Μ ο P，沈積在用p d核 活化過的銅互連表面上。 爲此目的，乃製備儲液作爲基礎電解液1。所用最終
沈積溶液體積爲2 5 0毫升。該儲液係以相應比例混合而 成0 基礎電解液1之組成： 2 6.29 克/升 NiS04x6H20 (〇·ι 莫耳/升） 26·47克/升 檸檬酸Na3 X 2Η2〇 (〇.〇9莫耳/升） 0.24 克/升 Na2Mo〇4x2H2〇 (0.001 莫耳/升） 23.62克/升號拍酸 （〇 2莫耳/升) 21.20 克/升 NaH2P〇2xH20 0.2 莫耳/升 -27- 1342591 4 對於個別成分’製備其儲液’其濃度係經選擇該等溶 液可以用相等的體積比相互混合且產生個別基礎電解液。 於此方面，係將該等物質溶解於裝在1升量瓶之去離子水 內。
儲液 K1 = 131.5 克 / 升 NiS〇4 X 6 H2O 儲液 Κ2=132·4克/升檸檬酸Na3x2H20 儲液尺3 = 1.2克/升 Na2Mo04x2H20(用於基礎電 解液1 ) 儲液 K4 = 1 18.1克/升琥珀酸 儲液 1C5 = 106.0 克 / 升 NaH2P02x H20 爲了製備最終沈積溶液，首先將5 0毫升儲液K 1與 50毫升儲液Κ2混合。同時，50毫升之儲液Κ3與50毫 升儲液Κ4混合。隨後混合此兩混合物。用50% NaO Η溶 液以攪拌’使其PH値調整爲9.0。最後添加儲液Κ5。 -28- 基礎電解液 2之組成： 26.29克/升 NiS04x6H20 0.1莫耳/升 26.47克/升 檸檬酸Na3x2H20 0.09莫耳/升 0.24克/升 Na2Mo〇4x2H2〇 0.001莫耳/升 1.18克/升 琥珀酸 0.01莫耳/升 21.20 克/升 NaH2P02xH20 0.2莫耳/升 基礎電解液 3之組成： 26.29克/升 NiS04x6H20 (0.1莫耳/升） 26.47克/升 檸檬酸Na3x2H20 (0.09莫耳/升） 0.24克/升 Na2Mo〇4x2H2〇 (0.001莫耳/升) 1.18克/升 琥珀酸 (0.01莫耳/升） 31.8克/升 NaH2P02xH20 0.3莫耳/升 基礎電解液 4之組成： 26.29克/升 NiS04x6H20 (0.1莫耳/升） 26.47克/升 Na3檸檬酸鹽x2H20 (0.09莫耳/升） 0.24克/升 Na2Mo〇4x2H2〇 (0.001莫耳/升） 23.62克/升 琥珀酸 (0.2莫耳/升） 21.20克/升 NaH2P02xH20 0.2莫耳/升 添加劑之添加： 添加劑也可添加至所有基礎電解液1 - 4中。在此方 面，在pH被調整爲9.0之前，將3.75ppm之二硫代二乙 -29- ΓΪ42591 « 年月日修正替換頁 QQ 19 ^ f 醇酸（DTDGS)或75 ppm之Brij 58，個別地或兩者之混合 地添加。 實驗條件·‘
在清潔與鈀活化之後，該基板浸入電鍍溶液中（攪拌 溶液）。將該混合液加熱至55°C。進行自催化性沈積2 分鐘。一旦NiMoP合金沈積於鈀核上，即可看到一有金 屬光澤的層。在合金沈積之後，用去離子水沖洗該基板且 用氮氣小心地吹乾。 添加3.75ppm DTDGS與75ppm Brij 58的基礎電解液 1所沈積NiMoP層所具組成如第7圖所示。 實施例2 步驟1如實施例1方式清潔 步驟2 (無鈀活化直接自催化性沈積）： 爲在銅表面上直接無電沈積一金屬合金（NiMoP)， 在此例中不實施透過鈀催化劑核之活化。取而代之，經由 添加D M A B作爲啓始劑改質該N i Μ ο P溶液且用於無電沈 積。爲了進行實驗，使用在〇,〇〇4至0.15莫耳/升範圍內 的不同硼烷濃度。 步驟3所述基礎電解液1之組成添加上： 二甲胺基硼烷=0.004與0.012莫耳/升 對於個別成分’製備其儲液，其濃度係選擇成使該等 溶液可以用相等體積比相互混合且產生個別基礎電解液。 -30- 1342591 年月曰 .99, --- 係將該等物質溶解於裝在1 -升量瓶中之法離子水內 儲液 Κ1 = 131.5 克 / 升 NiS04x6H2〇 儲液 Κ2 = 132.4克/升 Na3檸檬酸鹽 X 2 H2〇 儲液 Κ3 = 1.2 克 /升 Na2Mo〇4 X 2 H2〇 (用於基 1) 儲液 Κ4 = 1 1 8 . 1克/升琥珀酸 儲液 "Κ5 - 1" = 106.0 克 / 升 NaH2P〇2 X H2〇 + 礎電 克/升二甲胺基硼烷 儲液"K5 — 2” = 106.0 克/升 NaH2P02X η2〇 + ι 克/升二甲胺基硼烷 在製備K 1 一 K4之混合液（每一情形均爲由1 0 0 之ΚΙ、K2、K3與K4所構成且係根據實驗計畫予 備）之後’將1 6 0毫升此混合物與4 0毫升κ 5 - 1倒 燒杯之內。用溶液K 5 - 2的實驗，K 1 - 4之混合液係 鮮製備者。再者，取用120毫升之Kl — 1C4且添加3 升之K5 - 2。 實驗條件： 於清潔之後，用去離子水沖洗該基板30秒》隨 一在乙醇中之額外清潔步驟。用去離子水沖洗該基充 秒且隨後浸在電鍍溶液內（攪拌溶液）。於6〇。(：下 合液K5 - 1及於50°C下用K5 - 2進行沈積30秒。 NiMoP合金沈積在鈀核上，立即發生自催化性的沈積 以看見一金屬光澤層。在沈積合金之後，用去離子水 5.88 7.69 毫升 以製 入一 經新 0毫 後爲 ΐ 10 用混 —旦 ，可 沖洗 -31 - 1342591 .丄 該基板且用氮氣小心地吹乾。 實施例3 用不同絕緣材料相對於用鈀活化溶液的選擇性沈積之 Φ 測定： 溶液 基板 溫度 時間1 時間2 時間3 時間* 01 CuOl 55.4°C 120 30 10 120 02 Cu 02 55.4°C 120 30 10 120 03 SiO201 55.2°C 120 30 10 120 04 Si02 02 55.2°C 120 30 10 120 05 SiNOl 55.2°C 120 30 10 120 06 SiN 02 55.4°C 120 30 10 120 07 SiOCOl 55.3°C 120 30 10 130 08 SiOC 02 55.3°C 120 30 10 120 09 SiCOl 55.4°C 120 30 10 120 10 SiC 02 55.4°C 120 30 10 120 11 TiNOl 55.4°C 120 30 10 120 12 TiN 02 55.4°C 120 30 10 120 13 TaNOl 55.3°C 120 30 10 120 14 TaN 02 55.3°C 120 30 10 120 時間1: 時間2: 時間3: 時間4: PCC-350 去離子水 活化 沈積 -32- 1342591 99· 12.含、 基板順序係依時間前後排列而記載的 對銅基板Κ 1 一 Κ5 0 1與02，觀察到沈積’而對於其 他基板Κ1-Κ5 03至14，在NiMoP上無沈積發生。 實施例4 用不同的絕緣材料相對於用直接自催化性電鍍的選擇 性沈積之測定：
溶液 基板 溫度 時間1時間2時間3_註.- K1-K4+ 25 TaNOl 59.3〇C 120 30 120 雖然達 120 秒的沈 K5-1 積時間也沒有成長 26 TaN02 59.6〇C 120 30 120 15 TiNOl 60.2〇C 120 30 30 16 TiN 02 60.2〇C 120 30 30 17 SiO201 74.6〇C 120 30 30 18 Si02 02 75.6〇C 120 30 30 19 SiCOl 75.3〇C 120 30 30 20 SiC 02 74.4〇C 120 30 30 21 SiNOl 73.5〇C 120 30 30 22 SiN 02 72.6〇C 120 30 30 23 SiOCOl 71.7〇C 120 30 30 24 SiOC 02 70.8〇C 120 30 30
時間 1·· PCC-350 時間2: 去離子水 -33- K42591 時間3: 沈積 年月日dl-’ 贫9.12.3".1. 基板順序係依時間前後而非依基板編號！！ ！ 於Kl-K4 + K5_l 15至16中任何一者都沒有觀察到沈 【圖式簡單說明】 第1圖：傳統Cu塗敷金屬法（a)與組合擴散阻障與成
核層（b)之圖示。 第2圖：經由Pd核活化或藉由直接路徑而無包括表 面預處理的Pd核活化之直接途徑在Cu表面上進行選擇 性封裝程序之圖示。 第3圖：鉬酸鈉濃度對NiMoP三成分薄膜具元素組 成之影響。 第4圖：沒有進行後CMP清潔之Cu基板（a)，清潔2 分鐘後之Cu基板（b)及清潔2分鐘與Pd活化10秒後之
C u基板（c) 〇 第 5圖 粗糙度（a)與厚度（b)與沈積時間之關 係。 第6圖：有Pd活化（a)與無Pd活化（b )之經選擇 性封裝的Cu鑲嵌結構之SEM顯微相片。 第 7 圖：添加 3.75ppm DTDGS 與 75ppm Brij 58 的基 礎電解液1之沈積N i Μ ο P層所具組成。 -34-

Claims (1)

1342591 99.12-3 1 拾、申請專利範圍
1. 一種製造一導電結構作爲阻障層之方法，其特徵 是一由N i Μ ο P或N i Μ ο P B合金所組成的組合擴散阻障與 成核層是用無電沈積塗在金屬互連之下的催化活化絕緣層 上，及/或作爲該金屬互連表面上之封裝阻障，其中該金 屬互連由選自下列的金屬組成：Cu、Ag、Co、Ni、Pd和 Pt且其中在該阻障層中存在有數量爲3至24原子。/。的鉬 作爲耐火金屬。 2. 根據申請專利範圍第1項之方法，其中該金屬互 連係由銅所組成。 3. 根據申請專利範圍第1或2項之方法，其中以 NiReP、NiMoP、NiWP合金用來作爲阻障層。 4- 根據申請專利範圍第1項之方法，其中使用一大 體不含表面活化物質之自催化性電鍍溶液。
5- 根據申請專利範圍第1項之方法，其中使用一包 括至少一陰離子性或非離子性表面活性劑之自催化性電鍍 溶液。 6 ·根據申請專利範圍第1項之方法，其中使用一包 括用於延長電鍍溶液之浴使用壽命的安定劑之自催化性電 鍍溶液。 7-根據申請專利範圍第1項之方法，其中使用不含 氨與氫氟酸的溶液進行銅互連表面之清潔與活化。 8 .根據申請專利範圍第1項之方法，其中該絕緣層 以Pd而催化活化。 -35- 1342591 • *· Sis? 9·—種NiMoP或NiMoPB合金之三元含鎳金屬合 金，係由一無電程序沈積爲阻障層或爲選擇性封裝材料用 於防止銅擴散及電致遷移於半導體組件上，且係根據申請 - 專利範圍第1至8項之方法製造的。 10.—種於銅互連上無電沈積NiMP型（其中 Μ = Mo )三元含鎳金屬合金之組成物，包括在水溶液中有適 當濃度之 NiS04 X 6 H20、NaH2P〇2 與、Na2Mo04 及視需 φ 要之其他添加劑，其中Na2M〇04的濃度爲3xl(T2莫耳/升 或以下。 11.根據申請專利範圍第10項之組成物，其中 NiS04x6H20的濃度爲0.02至0.1莫耳/升。 1 2.根據申請專利範圍第 1 0項之組成物，其中 NaH2P02的濃度爲0.1至0.5莫耳/升。 1 3 .根據申請專利範圍第1 0項之組成物，具有4.5 至9.0之pH。
1 4 .根據申請專利範圍第1 0項之組成物，包括添加 劑，該添加劑由下列各物組成之群中選出：Na3C6H507 X 2 H2O、C4H6〇4、Na2C4H404 X 6 H20、2,2 - 聯吡啶、硫 代二乙酸、聚氧化乙烯辛基苯基醚、二甲胺基硼烷、 Na2C2H302、C3H6O3(90%)、NH4S04 以及聚氧化乙烯苯基 醚磷酸鈉。 -36-
TW93112665A 2003-05-09 2004-05-05 Compositions for the electroless deposition of ternary materials for the semiconductor industry TWI342591B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10321113 2003-05-09
DE10347809A DE10347809A1 (de) 2003-05-09 2003-10-10 Zusammensetzungen zur stromlosen Abscheidung ternärer Materialien für die Halbleiterindustrie

Publications (2)

Publication Number Publication Date
TW200512833A TW200512833A (en) 2005-04-01
TWI342591B true TWI342591B (en) 2011-05-21

Family

ID=33394463

Family Applications (1)

Application Number Title Priority Date Filing Date
TW93112665A TWI342591B (en) 2003-05-09 2004-05-05 Compositions for the electroless deposition of ternary materials for the semiconductor industry

Country Status (4)

Country Link
CN (1) CN1784507B (zh)
DE (1) DE10347809A1 (zh)
MY (1) MY141022A (zh)
TW (1) TWI342591B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2224472B8 (en) * 2007-12-17 2014-03-19 JX Nippon Mining & Metals Corporation Substrate and method for manufacturing the same
US20100310775A1 (en) 2009-06-09 2010-12-09 International Business Machines Corporation Spalling for a Semiconductor Substrate
TWI550643B (zh) * 2012-03-30 2016-09-21 Taiyo Holdings Co Ltd Conductive paste and conductive circuit
CN102925861A (zh) * 2012-11-20 2013-02-13 大连理工大学 具有高导电性和高热稳定性的Cu-Ni-Sn合金薄膜及其制备工艺
US11195798B2 (en) 2014-07-25 2021-12-07 Intel Corporation Tungsten alloys in semiconductor devices
CN104328392A (zh) * 2014-10-30 2015-02-04 广东电网有限责任公司电力科学研究院 一种基于低温镀液的涂布式化学镀方法
CN107104076B (zh) * 2016-09-18 2019-02-05 云南大学 一种化学镀制备ULSI-Cu布线扩散阻挡层NiCoB薄膜的方法
CN113026005B (zh) * 2021-03-04 2022-02-01 珠海市创智成功科技有限公司 一种应用在柔性线路板化学镀镍钯金镀层的化学镀溶液及工艺

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001355074A (ja) * 2000-04-10 2001-12-25 Sony Corp 無電解メッキ処理方法およびその装置
US6528409B1 (en) * 2002-04-29 2003-03-04 Advanced Micro Devices, Inc. Interconnect structure formed in porous dielectric material with minimized degradation and electromigration

Also Published As

Publication number Publication date
TW200512833A (en) 2005-04-01
CN1784507B (zh) 2010-04-28
CN1784507A (zh) 2006-06-07
DE10347809A1 (de) 2004-11-25
MY141022A (en) 2010-02-25

Similar Documents

Publication Publication Date Title
US9062378B2 (en) Compositions for the currentless deposition of ternary materials for use in the semiconductor industry
US7205233B2 (en) Method for forming CoWRe alloys by electroless deposition
Shacham-Diamand et al. Electroless processes for micro-and nanoelectronics
US6645567B2 (en) Electroless plating bath composition and method of using
KR101110447B1 (ko) 무전해 도금에 의해 금속 박막을 형성한 도금물 및 그 제조방법
JP5568811B2 (ja) 基板中間体、基板及び貫通ビア電極形成方法
KR101110397B1 (ko) 무전해 도금에 의해 금속 박막을 형성한 도금물 및 그 제조방법
TW200907104A (en) Self-initiated alkaline metal ion free electroless deposition composition for thin co-based and ni-based alloys
US20060280860A1 (en) Cobalt electroless plating in microelectronic devices
JP2008517154A (ja) マイクロ電子機器におけるコバルトとニッケルの無電解メッキ
US7064065B2 (en) Silver under-layers for electroless cobalt alloys
KR20140055961A (ko) 반도체 소자의 제조방법, 반도체 소자
TWI342591B (en) Compositions for the electroless deposition of ternary materials for the semiconductor industry
TWI332999B (en) Cobalt-based alloy electroless plating solution and electroless plating method using the same
EP3067439B1 (en) Electroless metal deposition on a Mn or MnNx barrier
TW201809354A (zh) 於阻障層上沈積銅晶種層的方法
JP2004200273A (ja) 半導体装置の製造方法
KR101219586B1 (ko) 급속열처리 공정을 이용한 동피막의 저항 감소 방법
Cui et al. Characterization of electroless-deposited ternary M1M2-R (M1= Co, Ni, M2= W, Mo, R= P, B) nano thin film for optical-sensor interconnects
KR101100084B1 (ko) 구리배선 형성방법
Shacham-Diamand et al. Alternative materials for ULSI and MEMS metallization
Ling et al. Electroless NiMoP Thin Film Deposition on Si/SiO 2
JP2004197168A (ja) 金属保護膜の形成方法
Yu Electroless Deposition of Copper and Copper-Manganese Alloy for Application in Interconnect Metallization
Dubin 3D THROUGH-SILICON VIA FILLING WITH ELECTROCHEMICAL NANOMATERIALS

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees