TWI320896B - Binary arithmetic decoding apparatus and methods using a pipelined structure - Google Patents

Binary arithmetic decoding apparatus and methods using a pipelined structure Download PDF

Info

Publication number
TWI320896B
TWI320896B TW94123847A TW94123847A TWI320896B TW I320896 B TWI320896 B TW I320896B TW 94123847 A TW94123847 A TW 94123847A TW 94123847 A TW94123847 A TW 94123847A TW I320896 B TWI320896 B TW I320896B
Authority
TW
Taiwan
Prior art keywords
decoding
bit
parameter
binary
calculus
Prior art date
Application number
TW94123847A
Other languages
English (en)
Other versions
TW200606660A (en
Inventor
Ji-Hak Kim
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of TW200606660A publication Critical patent/TW200606660A/zh
Application granted granted Critical
Publication of TWI320896B publication Critical patent/TWI320896B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/40—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code
    • H03M7/4006—Conversion to or from arithmetic code
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/436—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation using parallelised computational arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/44—Decoders specially adapted therefor, e.g. video decoders which are asymmetric with respect to the encoder
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/90—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using coding techniques not provided for in groups H04N19/10-H04N19/85, e.g. fractals
    • H04N19/91—Entropy coding, e.g. variable length coding [VLC] or arithmetic coding

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Compression Of Band Width Or Redundancy In Fax (AREA)
  • Advance Control (AREA)
  • Image Processing (AREA)

Description

1320896 17376pif.doc 九、發明說明： •【發明所屬之技術領域】 • 本發明是有關於一種資料壓縮方法與裝置，且特別是 有關於一種二進位演算解碼的方法與裝置。 【先前技術】 對於視訊處理設備來說愈來愈要求支援高品質視訊應 用與多媒體服務，一般來說，資料視訊裝置在一固定時間 内必須處理的量逐漸增加，因此產生了對於視訊資料高逮 _ 壓縮與解壓縮的新技術的需求。 、 傳統視訊資料壓縮技術包括由國際電信協會 (International Telecommunication Union，ITU)訂定的 H.261、H.262、H.263與其他技術以及由國際標準組織 (International Organization for Standardization，ISO)的動 癌衫像壓縮標準（Motion Picture Experts Group, MPEG)所 訂定的MPEG-卜MPEG-2、MPEG-4與其他技術。儘管 H.264相當複雜且實作上相當困難但由於其提供高壓縮比 • 且適合各種網路環境所以H.264成為下一代的視訊壓縮技 術。 H.264標準定義3個特性資料，其包括基線特性資料、 主特性資料與延伸特性資料。特性資料使用不同的壓縮與 回復結構。基線特性資料依據上下文適應可變長度編碼 (context-adaptive variable length coding，CAVLC )藉由倘 編碼來壓縮視訊資料。主特性資料定義用以處理高品質視 訊資料的裝置的特性，例如HD電視。主特性資料依據上 6 17376pif.doc 下文適應二進制算術編碼（context_base(j adaptive binary arithmetic coding，CAB AC )藉由熵編碼來壓縮視訊資料。 藉由基於機率模式選擇與依據每個位元的上下文的每個語 法元素的統計來使用機率估計與演算編碼結構可使 CABAC達到好的壓縮效能。 圖1疋繪示根據H.264標準依據CABAC的資料壓縮 程序的流程圖。資料壓縮程序包括二進位化步驟sl〇2、上 下文模式選擇步驟S104、演算編碼步驟sl〇6與機率更新 步驟S108。在二進位化步驟S102中，因為CABAC是使 用二位元演算編碼（如上所述，編碼成二位元判定（，〇, 與1 ))，所以具有非二進位值的語法元素（例如轉換係 數或動晝向量）會在演算編碼之前二進位化。在上下文模 式選擇步驟S104中選擇用於每個二進位化位元的上下文 模式。上下文模式是用於每個二進位化語法元素的每個位 兀機率模式。此用於位元的模式是依據最近編碼語法元素 的統計從可賴式的選擇中來選擇。上下文模式呈現每個 為”1”或”0”的位元的相關機率。在演算編碼步驟S106中， 演算編碼益根據相關選擇的機率模式來編碼每個位元。在 機率更新步驟S108中，此選擇的上下文模式會依據實際 編碼值來更新。 、’' 透過圖1的程序壓縮的資料是藉由CABAC解碼器來 解壓縮（回復）。圖2是繪示在CABAC解碼器中資：回 復程序的流程圖。如圖2所示，資料回復程序包括上下文 選擇步驟S202、1位元解碼步驟S2〇4與解二進位化步驟 1320896 17376pif.doc =6。在上下文選擇步驟S2〇2 +，會選擇在演算 :解碼所使用的上下文。之後，在】位元解物s2;4 皮使用辦的上下文和仙於之前產生解碼衫的解碼 权序期間產生的解碼參數（例如值、範圍）來產生付 元。在解二進位化步驟S206中，藉由判 带 :碼的位元是否為語法元素的最後位元來回復= 據H.264標準，視訊#料是透過® 1與® 2中的牛 驟來壓縮與回復。如圖2所示，二進位編碼資 間中依序-麻元接著-健轉碼，也就是在 = ^綠元讀再開始解碼下-個位元。語法元素 ^ 魏非固㈣，因此在完成目前位元的解二進位 = 法=斷下-個位元是屬於目前語法元素或屬於下—個= 兀素。因此很難以高處理速度來執行CABAC解碼:法 1位元解碼步驟包括再正規化，其 幵考， =使獅輪樹編她爾ca= 【發明内容】 語法元素的最後位元時則在產生後續解碼 ^剌的—些實施财提供二驗演算解碼 :^括.使用前面產生的解碼參數集合來產生第: 第-解碼參數集合；使用第—解碼參數的集合 第，解碼參數集合;倘若第-解碼 第 8 17376pif.doc 「解碼參數集合。第-與第二解碼位元的產生與判斷第— 解碼位4衫語法元素喊後位元（例如解二進位 業)曰是管道傳遞以致於判斷第—解碼位从否為語法 白勺取後位70能和第二解碼位元與第二解碼參數的集合 ^ 一起與/叙生1衫—解仙元是語奸素的最 <位7〇時則在產生後娜碼位元中不理會第二解碼表 己包括在產生後續解碼位元中不使用上下文與在產生第^ ^位元的解碼間隔’並且取代的是使用來自於第一解碼 多數集合的解碼間隔參數來產生第三解碼位元。 根據本發明的再一實施例，第一金 包括各別第-盘第-上下與第一解碼參數集合 ^ 弟/、弟一上下文和弟一與第二解碼間隔參數。 :與第二解碼間隔參數包括各別第—與第二值參 圍參數集合。 祀 -產生第-解碼位元與第—解碼參數集合與/或產 ^碼位70鮮二解财數集合包括再正規化第—範圍參 ”值參數集合與/或第二範圍參數與值參數集合。再正規 ，包括.產生第-二触值，其係指示在第—範圍參數的 取广顯著b個位元中二進位”】，，的次數；產生指示二進 位出現錢第-$|圍參數的最小顯著位元的位元位置 ，第二二進位值；產生第—與第二二進位值的總和；藉由 ^ ^第進位值的總和位移第-範圍參數來產生第二 範圍參數；以及藉由第—與第二二進位值的總和位移第-值參數來產生第二值參數。 在又貫細J例中，使用前面產生的解碼參數集合來產 1320896 17376pif.doc 生第一解碼位7L與第—解碼參數集合 碼位元與第，數個解碼參數集合。使用第'個解 來產生第二解碼位元與第二解碼失姑隹二 ”、’4數集合 ，位元與第二數個解:參數集合二數 是否為語法儿素的最後位元包括判斷位位2 r法元素的最後位元時則在產生後續:=二= 第一解碼參數集合包括倘若第一數曰 是:吾法元素的最後位元時在產生後續解 二數個解碼參數集合的至少苴 中不理曰苐 祖與判斷第一數個解碼位以 =二，： :元遞，判斷第-數:解碼 元與第二數個解碼;數：的:後位:一和第 的集合不包括上下文。 > 數/、乾圍參數。每個解碼參數 根據本發明其他實施例，_ — 進位演算解碼n，臀'置包括二 素，二進位噃管紐^ 從編碼位兀串中回復語法元 來產生第；用以使用前面產生的解碼參數集合 第-解碼參數集合來產生第—二:馬;f集合以及使用 參數集合，且-谁一 f一解兀與對應的第二解碼 是否為語法元鼻解碼器更用以判斷第—解碼位元 &素的㈣位元並且倘若第— 法 1320896 17376pif.doc 元素的最後位元時則在產生後續解媽位元中不理會第二解 碼參數集合。 二進位演算解碼器包括上下文適應二進制算術編碼 (context-based adaptive binary arithmetic coding, CABAC) _ = ’其係用以倘若第—解碼位^為語法元素的最後位 nt產生後續位元中不使用上下文與在產生第二解碼 =兀中決定的解碼間隔。CABAC解碼器更用以偶若第一 炎=為語法元素的最後位元時則使用來自於第-解碼 >數二&的解碼間隔參數來產生第三解碼位元。 下與第f解碼參數集合包括各別第—與第二解碼上 下文以及刀別第一與第二解碼間隔參數。 卿：c4碼Γ括:暫存器，其係用以儲存上下文 :上:文、儲存接收的上下文並從儲存的上下 演算解碼器，其係用= 石％門ρ夫數=°σ的選擇上下文以及來自於暫存器的解 參數、接收資料串且從中根據 的解碼間隔參數來產生解碼位元並且產生包括： η與，各別解碼位S的解碼間隔參數；解二進位化 :產解，位元、轉換解碼位元至語法元素並 位元鮮接你其係用以接收用於各別解碼 位兀”取後位4示H訊號所產生的上 數集合以及用以在暫;^5! —解馬間隔參 在暫存為中捕地儲存上下文與解碼間隔 17376pif.doc 參”位元指_號。 值參包括各別第一與第二範圍與 以再正規化第-，其係用 數集合。再正規化器包、=集：與/或第二範圍與值參 -二進位值，第-二Ϊ弟貞測器，其係用以產生第 小顯著b個位元中發生發生在第一範圍參數的最 係用以產生第二二進位值，第二:::值二二偵=，其 器，其係用以產生第===的位元位置;加法 暫存器’其係用以藉由第— 二第:位移 器，其係用以藉由第—盘第二 乂及弟一位移暫存 值參數以產生第二值參數。°來位移第一 參數與第-值參數X位元來產4化:、= 多第-範圍 數，其中X是依下列方程式^弟―乾圍參數與第二值參 八中b疋吊數且range是第一範圍參數。 怒實施例中，二進位演算解碼器是用以產生第-1=與對應第一數個解碼參數集合以及用以二 參數隼人了: 解碼位元與對應第二數個解碼 元的Ϊ;之— = 更用以判斷第-數個解碼位 數個解碼位元的其中之-是語法元素的最後位 12 1320896 17376pif.doc 器用以傳遞解碼參數集合至=算解碼錢，每個須 以及多位元解二進位化器，心:下-個演算解碼器; 4用以從演算解碼器鏈中接 收數個解碼位凡 根據本發明另一實施例 二係用以從演算編碼輪入的資料括:解瑪器， 第一值參數，·以及再正規化器，^生弟—範園參數與 參數的最小顯著b個位元中二，:、，，以依據在第-範園 出現有關第-範圍參數的最小1一 ^錢與二進位，，】，， ，圍與值參數中再正規化第二範圍位置來從第 ，括弟-偵測器，其係用以產生第—：。：正規化 位值指示發生在第一範圍參數；I:位弟：二進 值，第-1 弟一偵測器’其係用以產生第二二進你 r顯::r位元位置;加法器,其二二= =_和；第—位移暫存器，其係用《藉由第 一進位值的總和來位移第一範圍參數以產生第一 :圍參數，·以及第二位移暫存器，其係用以藉由第二 進位值的總和來位移第一值參數以產生第二值參數。 正，化器藉由位移第一範圍參數與第一值參數x位元來 計i第二範圍參數與第二值參數，其中χ是依下列方程式 x l〇g2(2b 2/range)+ l=b· 1 -round(log2range) 13 1320896 17376pif.doc ^ b是常iHa够是第—範圍 【霄施方式】 双 為讓本發明之上述和其他目的 ••肩易懂’下文特舉—較佳實施例、σ優點能更明 細說明如下。雖欽本發 -口所附圖式，作詳 並非用以限定本發明，任揭露如上，然其 明之精神和範_，當可作些 ’在不脫離本發
明之保護範園當視後:專更飾，因此本發 圖中相同的參考編號表示相==定者為準。在 是當几素被稱為，，連接，，或，，耦接，，至其 二頁瞭= 或，，耦接、2 i ΪΪ錢透過中間元素”連接” 戈耦接至其他元素。再者，，，連接 的，，連接，，或，，_接”。 祸按還包括無線 在此所使用的術語是作為描述特定實施例之用且不限 制，本七明’在除了有明確指示外，此所使用的單數符號，， 一可延伸包括複數的意思。必瞭解的是當使用，，包括，，指示 特欲產體、步驟、作業、元素與/或原件時，並不排除其 他額外的特徵、整體、步驟、作業、元素與/或原件。 除了其他方面的定義之外’在此所使用的用詞（包括 技術與特定用詞）與本發明所屬的習之領域所共同使用的 用詞具有相同的意思。此外更必須瞭解的是除了在此特殊 的疋義之外這些共同使用的用詞應該解讀成符合相關領域 的意思而不需理想化或過渡闡釋。 必須瞭解的是儘管用詞是第一與第二在此使用來描述 1320896 17376pif.doc 各式元素’但這些元素不限於此些用詞。這些用詞僅用來 區另]個元素與另一個元素。因此，在不違反本發明技術 了第一項目可以稱為第二項目，且相同地第二項目也可以 柄為第一項目。在此所使用的”與/或”包括一個或多個相關 列不項目的所有組合。符號，，/，，用來簡略表達，’與/或。 圖3疋根據本發明實施例繪示依據管線結構的 ^ABAC解碼裎序的示意圖。在所繪之實施例中，用以連 的上下文選擇與解二進位化可以平行方式執行，例 位兀bini的解二進位化可在與/或第二位元Μη2的 下=選擇與或解碼開始的同時來發生。更特別的是，在 週期CC1中’上下文被選擇用於第一位元耐。 週期CC2中，使用第-時鐘週期CC1的上下 被選擇用於笛位7在第二時鐘週期CC2中，上下文 化^^ 元㈣。用於第—位元此1白勺解二進位 文選擇元灿2 %解碼作業與用於第三位元的上下 文選擇全部在第三時鐘週期CC3中執行。 在所綠示的實施例中，上 於多位元的解二進位化中2 =選擇、1位元解碼與用 執行。使用此管線結構可二 在相同時鐘週期中 為注土-主A 乂達到加速度的目的，然而，因 位=素動的長度’因此其無法在完成目前 有：Γ:Γ=判斷是否解碼了對應語法元素的所 :。因此，在使用如圖3的管 ”中’當屬於下一個語法元素的位元二== 一起解碼時就會產生H例如 楚、錯*上下文選擇 J如果弟三位元bin3是語 15 17376pif.doc 法元素的最後一個位元，用於第四位 應會使用下一語法元素的上下妙m的上下文選擇 管線結構的CABAC解碼#产士 ’、、、、而，在使用如圖3的 下文選擇會在用於第：位t用於第四位元bin4的上 發生，也就是，上下文選擇會依據第三 j之前 下-個語料素的第執行。此將造成屬於 下文解碼的錯誤。此錯誤 =bln4使用錯誤上 導致後續位元的解碼錯^力下文不正確的更新進而 圖4;示，當::::貫施例繪示解碼程序的流程圖。如 位化時’則會以解碼此解二進 的二進位化時，完成用於第三位元bin3 的參數會錢續解;^四位兀bln4的解碼中所產生 器的暫存器中用=。視。會以儲存在CABAC解碼 免上下文更新:：位元bin3的解碼參數來替代以避 CABAC解碼=口圖4詳細描述根據本發明實施例的 驟S404與解二序。上下文選擇步驟S402、1位元解碼步 驟，因此不再二進位化步驟S406是相同於圖2所述之步 圖3所示的放^述。根據本發明實施例，上述步驟是使用 化完成日# Β、泉結構逐位元執行。當用於位元的解二進位 (=’:，此位元是否為語法元素的最後位元 °右此位元為S吾法元素的最後位元時，則之後 16 17376pif.doc 產生在解碼&序用於下—個位元（即下—個語法元 : = 的解碼參數會被忽略，且解碼器的解碼來數合 ==素的;後位元糊與值的上下文與i 時’則之後解碼器的解碼參數會以產生用於目== 的間隔魏（例如範圍與值參數）來更新（S4= 圖5是根據本發明實施翁示建構來 程序的解碼器的方塊圖。CABAC解碼器包括 =巧Γ碼器504、解二進位化請、二= 盘解ΪΓ 其中上下文選擇器502、演算解碼器504 506是建構在管線中。上下文選擇器502 石=f 凡素指示器訊號S E X、位元指標訊號k以及由解 二;2個2產生的解碼錄DCPJ>集合的解碼參數 2來、擇一個儲存於其内部記憶體中的數個上下文 。語法元素指示器訊號犯χ與位元指標訊號& Z寺知週期提供一次。而上下文選擇器 的上I，至演算解碼器5〇4。 ^悻
演算解碼器504使用從上下文選擇器5〇2輸入的上下 fX~A來執行用於從外部串流緩衝器輸入的位於的1 =解碼。演算解碼器5G4會輸出解碼的二進位值bin—V DCp"^1 位化器506 ’並將在解碼過程中產生的解碼參數 _ 剧出至控制器508。演算解碼器504會使用解碼前 元所產生的解碼參數⑽—P集合的解碼參數 LP-P1來解喝目前的位元。 1320896 I7376pif.doc 解一進位化器506會解二進位化從演算解碼器so#輸 出的二進位值bin—v，並產生回復的語法元素se—V。在解 二進位化11506解二進位化期間，其會判斷位元是否為扭 法元素的最後位元。解二進位化器會產生最後位元指 來_⑽輪咖為語法元素 控制器508會回應來自於解二進位化器5〇6白勺最後位 二T:fLLast—bin來在兩個解碼參數集合DCP N盘 DCP—P中選擇’並且儲存選擇的參 -” 合 DCP—N _算_:中=^ 合。碼多數集合DCP_P是用於前_個位元所產生參數集 控制器508會依據最後位 目前解二進位化的位元是否為語：=位恤來判斷 目前解二進位化的位 =的取後位凡，倘若 存器_中儲存此前面位;;的則在暫 位化的位元不是誶半开去从也。麥数倘右目前解二進 _輸入的新解碼。參數Dcp ^^勒則從演算解碼器 暫存器輪入至上下文選=存在暫存器5H)中。從 包括前一位元的上下文與上：的解碼參數DCPj>2 至演算解碼器綱的解媽參數Dcp=f暫存器510輪入 的_的詳_“::==== i7376pif,d〇c i7376pif,d〇c 進位化器630、控制器640與 610、演算解碼器62〇、解 暫存器650。上下令唧# — 仏丨㈧况mu 612、數個上下=器610包括上下文索引產生器 下文索引Μ Λ f存器、614與第—控制電路616。上 素值SEx與位從外部提供—次的語法元 cm _上產生用於目前位柄上下文索引 電路616會根據產生 甲:控制 暫存哭L 工卜文京引CTX_Idx—N來輸入從 下：CTX-A至演算解碼器㈣。第-控 一々々I括夕工态（multiplexer，MUX )電路。 串的Γ每週期-個位元的方式解碼在位元 、、，’s貝；斗，八係藉由使用從上下文選擇器610輸入的 上下文與解碼儲存在暫存器65Q的解碼間隔參數暫存器 652中用於輸入的前面位元的範圍與值參數range—P與 value_p /貞异解碼态62〇提供解碼的二進位值bin-V至解 二進位化器63G。演算解碼器㈣藉由使用來自於上下文 選擇器610的上下文CTX—A與產錢於前面位元的範圍 與值參數range_P與value__Ρ來產生新的上下文CTX以 及新範圍與值參數range_N與value_N，其係在用於目前 位元的解碼中所產生。 在圖5與6中，演算解碼器504與620可使用以下描 述的作業虛擬碼的傳統1位元解鸠程序：
Modified一QM Coder_decoder(state, MPS, rang, value)
(1) Set bit=MPS (2) Set rLPS=rLPS_table64x4[state][(rang»6)&3] 1320896 I7376pif.doc
(3) Set rang=rang-rLPS (4) if value<rang then Set state=AC_next_state_MPS64 [state] else Set value=value-rang Set rang=rLPS, Set bit= !bit if state==0 then Set MPS=1-MPS Set state=AC_next_state_LPS64[state] (5) Set while rang^2b'2 do
Set rang=2*rang and value=2*value+read—one—bit()，其 中rang與value是演算解碼間隔參數。 上述程式的作業(5)是對應再正規化作業，如上所述由 於其變動的發生頻率造成在總作業時間上產生變異。作業 (5)的再正規化作業是一直重複數次直到作業(5)的，while， 述句滿足為止。 倘若作業（5)中沒有執行’while，述句則可減少時間的 延遲。以下顯示替代作業而不使用，while，的結構： (5-1 )x-log2(2 b'2/rang)+1 =b-1 -round(log2rang) (5-2)rang=rang«xand value«x+read—x—bit()，其翁符 旒《表示移位且read_x—bit對應正被解碼的輸入位元串。 在此些作業中，b是常數且當1僅一旦出現在範圍中 的b-Ι最小顯著位元中時X是在輸入範圍參數中位移。作 業（5-1)包括對數與除運算，且實作在硬體上可能會有困 難。 圖7是根據本發明實施例繪示用於使用在圖5與圖6 1320896 17376pif.doc ^演算在解碼器的再正規化作㈣再正規化器7⑼的範例 圖7’再正規化器700包括第一位元侦測器702、 弟—位兀價測器704、加法器706、第一位移暫存哭谓 與f二位移暫存器71G。心”僅—旦出現在從暫存器。輸入 的則面位7L的範圍參數range_p中bt丨1位元以下時，第一 2元_器702會輸出” Γ，。此可藉由在前面位元的範圍朱 二娜g—Ρ上的AND與〇R運算來獲得。第一 _ 702可使用A應閘與〇R閘（為綠示）來實作。第 谓測器7G4產生指示那個位元位置發生第—出現”工” 圍參數·W中的訊號。第二位元偵測請 可使用優先編碼器來實作。 704 H器寫將第—位元侧器搬與第二位元偵測器 9輸出相加。加法器706的輸出對應上述方程式的χ。 第-位移暫存器7〇8輸出新範圍參數咖弘―n， 將從，器輸入的前面位元的範圍參數rangeJ):左“ 力法器706的輸出x來產生的。第二位移暫存器71〇 將從暫存器輸人的前面位元的值參數value p吨入位元 _，向左位移加法器的輸出χ來產生新的值表 數 value Ν。 〆 如上所述，再正規化器700藉由使用前面位元的範圍 與值參數來產生新的範圍與值參數mnge 一 N輿 ，正規化器700 *需要像上述作業(5)一樣重複位移作業。 猎由使用圖7所示的硬體結構，可在—個週期中完成再正 規化程序，其可降低延遲，演算解碼器的其他作業遵從 1320896 】7376pif.doc n.zm
• , J、f-T· 目 WW V 凊參考圖6，解二進位仆哭0 Λ # 器產生的解碼二進位值bm :猎由使用由演算解瑪 ςρν 進位值bm-v來回復原始語法元辛 2= Γ上下文選擇的最後位元指示訊號L«n 參數。控制器640選擇解碼參數並儲存在暫存 為650中。從兩個參數集合中 集合為從暫存哭650〜上擇參數，其中此兩個參數 心“子口口 65U輸入的前面位元CTX p、c 擇益輸入的目前位元CTX_N、CTXI 下文^ value_N 參數。 —— nge_JS(與 如圖所示，控制器64〇包括Μυχ電路⑷ 、 二器t:0的第一 MUX電路642會根據最後位 參數至解:=暫選=:參= 及從演算解碼器_ :入 用於目刖位7L的range〜N盥 徇八 中選擇。偏若目前解二二 '之中的兩組參數集合 元時，則第- MUX電路649 ^位吾法元素的最後位 652輸入的前面位元的^<解侧隔參數暫存器 更新解碼暫存器 法元素的最後位元時的位林是語 隔參數暫存ϋ 652 h么目、642會在解竭間 保遠目則位元的範圍與值參數 22 1320896 17376pif.doc range一N 與 vaiue—N 〇 控制器640的第二MUX電路644會根據最後位元指 不訊號Last—bin選擇上下文索引，並在上下文索引暫存器 654中儲存已選擇的上下文索引。上下文索引是從來自; 上下文索引暫存器6S4的前面位元上下文索引CTX Idx p 以及來自於上下文選擇器61〇的目前位元上下&一 CTX—Icbcf之中來選擇。倘若目前解二進位化的位元是語 法兀素的最後位元時，則在上下文索引暫存器654中第二 :UX電路644會以從上下文索引暫存器㈣輸入的前： 位兀上下文索引CTXjdx_p來重置上下文索 前解二進位化的位元不是語法元素的最後位： 二3上下文索引暫存器654中第二_χ電路_ 儲存目則位元的上下文索引CTX_Idx__N。 控制器640的第三MUX電路會回應來自於 化器630的最後位元指示訊?虎*來選擇上下:如 中蝴擇的上下文。上下文是從來 ；下文暫存态656的珂面位元上下文CTX ρ =於演算解碼器㈣的目前位元上下文CTX N—之中來選 3:第=二，_元是叫 夺則第二MUX電路646會以來自於上下 的前面位元上下文CTX—P重置上下文暫存：存二： 前解二進位化的位元不是語法元素的最後位; 電路646會儲存目前位元上下文ϋτχ n至上下文^ 存益656。控制器64〇的第四眶電路會根據儲存在= 23 * 7376pif.doc 暫二! 654中的上下文索引以提供來自於上下ir 暫存益656的上下文至上下文選擇器610。於上下文 如上所述，暫存器⑽包括數個暫存器 杰中分別地儲存前面位元解碼參數與^前二一 ^母個暫存 暫存器650包括解碼間隔參數數。 ，與上下文暫存器656 以= 儲存從控制器_的第_ _ 子益652 參數，並輸出儲存的解_隔參數至演^間隔 制器040。上下文旁引射六0„ ^ 肩开解碼态620與控 二黯電路644^ 65,存從控制器_的第 φρ, 5 0上下文索引並輸出儲存的上下文 。索弓I至弟—電路644與第四Μυχ電路⑽
益656儲存從第三_Χ電路646的上下文文U 電路646與第四Μυχ電路6私。 第二MUX probO H2t4/AVC標準中’當，，最大可能符號（m〇si probab e symb^Mps) (least probaMe symo’ ps)㈤機率是相同時，則可以在不需上下文選 ^呈^執行演算解碼程序（例如在，，繞道（bypass)解碼,， 二’因此’就可在同—時間中解碼數個位元。再者， 在”繞道（bypass)解媽，，模式中，當用於編碼的二進位化 結構是使用缝葛羅布（exp嶋^ GGbmb，Exp G〇1〇mb) 馬貝J數個位元可同步地解二進位化。本發明實施例可應 用至:道解碼器。也就是，當解碼語法元素的最後位元時 可以藉由更新用於最後位元的範圍與值參數以及改變從磁 條緩衝器㈣的位元補償來在週射解魏個位元。 24 J 7376pif.doc 圖8是根據本發明實施例繪示在_ 解碼程娜示意圖。如圖8所在示第器中 y固位元是㈣步方式解顯解二進位化。其料f目= 3-圖6」藉由制正在解二進位化的四個位' 崎—參數來更新 貞H 4於其餘法元麵位摘產生的 :=致於最後位元的解碼參數可用於後續語法元素 付J是:會示用以沿著圖8所示的線同步解碼與解二進 夕與第一數個位元的多位元解碼器_的^立 包括解碼器_與解二進位化器= 第:;=:器9。2、一與_所 项乐解碼為902解碼位元bin2、bi =請解碼位元bin3、bin7…。 供已解碼的二進位值hi yvz ^ 並且也提供在解碼/广f夕解二進位化器910， ^e_N1 9〇" 卿^與==—來解^器902中輸入的解碼參數 to—v2至多位元解:來解碼、輸出已解石馬的二進位值 產生的解碼範圍參_並提供在解竭程序中所 第三解碼器906 Γ如㈣2與解碼值參數value—N2至 參數1:::器二使用從第二解碼器904中輸入的解碼 -〇 value—N2來解碼、輸出已解碼的二進位 25 17376pif.doc 2:n_v3至多位元解二進位化器％ 所產生的解碼範圍參數咖ge N3轉輕序令 至第四解碼n _。第9G8N3 ranges ^ vaJue__N3 9〇6 解碼的—進位值b in_ v4至多位元解二進位化器9 :出已 二:碼，序:所產生的解碼範圍參數·_解： 速計算技術業可使用相對簡單運作等式與快 夕叉订%迢杈式在一個時鐘週期中執行。 2元解二進位化器售解二進位化已解 至弟四解碼器902、9〇4、9〇6與9〇8 Γ'ν3 ^ bin-v4 ? 902 ^ 904 ^0^11! 910 是對靡组法-去、〜輸出的任何已解碼的二進位值是否 Last二至二:^後：產生最後位元指㈣ 元時，則從第三解碼器屬中輸入的 mnge~N3與ν--Ν3會被第—解碼器902所使 ’=不予理會解碼範圍參數卿一州與解碼值參數 。透過上述的程序，可以避免屬於其他語法元素 的下一個位元的解碼錯誤。 —f上所遠，藉由使用根據本發明各式實施例的二進位 决异解碼益與方法，可以在無比較作業下執行再正規化程 26 I7376pif.doc 序，且由此降低解碼的時間延遲。 =藉由在管道型式中解碼與解位^解=實施 同時增加解碼速度。 J牡避龙解碼錯誤的 雖然本發明已以較佳實施例揭露如上， 限定本發明，任何熟習此技蓺者 ^、並非用以 和範圍内，當可作此今夕承二*在不脱離本發明之精神 範園當視後附之申；；專^^飾’因此本發明之保護 【圖式簡單㈣Γ _界定者為準。 程序:ir根據Η.264標準依據⑽从的資料_ 圖。圖2是—中資料_序的流程 CAB AC I l* ^ ^ ^ f ^ ^ ^ 口=:::嶋示解碼程序的流程圖。 的概要圖。讀據本發明實施例緣示CABAC解碼器 的演====於使_5與圖6 與解包括多位元的同_ 位化i個位元=11實施例搶示建構同步解碼與解二進 【主要元件符以碼器的範例示意圖。 27 1320896 17376pif.doc 302 :解碼 304 :解二進位化 306 :上下文選擇 3 0 8 ·解碼 502 :上下文選擇器 504 :演算解碼器 506 :解二進位化器 508 :控制器 510 :暫存器 610 :上下文選擇器 612 :上下文索引產生器 614 :上下文儲存暫存器 616 :第一控制電路 620 :演算解碼器 630 :解二進位化器 640 :控制器 642、644、646、648 : MUX 電路 650 :暫存器 652 :解碼間隔參數暫存器 654 :上下文索引暫存器 656 :上下文暫存器 700 :再正規化器 702 :第一位元偵測器 704 :第二位元偵測器 28 1320896 17376pif.doc
706 :加法器 708 :第一位移暫存器 710 :第二位移暫存器 802 :多位元解二進位 804 :多位元解碼 900 :多位元解碼器 902、904、906、908 :演化解碼器 910 :解二進位化器 29

Claims (1)

  1. I7376pif.doc 十、申請專利範圍： 借用 ^\ζ^ι A- 其包括： 元與一第一:碼參數集合來產生-第-解碼位 使用該第-解碼參數 一第二解碼參數集合； 市。米產生一第二解碼位元與 判斷該第一解碼位元0 >、_ 元；以及 疋疋一5吾法元素的一最後位 倘若該第一解碼位元是— 在產元中不。===元時則 2·如申請專利範圍第 /数果σ 法’其中該第—與第二•馬位元】解:方 斷該第4碼;位:;管物以致於判 第二解碼位元與該第二解二素隹的人-，元奸 之後發生。 ⑽馬參數的集合的產生-起與/或 法，項所述之二進位演算解碼方 4顧右该第一解石馬位元是一語法元 生後續解碼位元中不理會該第二解碼參數隼人 第二解碼位元的-解碼間隔t上下文與在產生該 4=申請專利範㈣3項所述之二進位演算解 '，更匕括倘若該第一解碼位元是一語法亓去6Α π 元時則使用决白w亡哲 °口 素的一最後位 末自於5亥第一解石馬參數集合的解石馬間隔參數來 17376pif.doc 產生弟二解碼位元。 法二位;算_ 位70包括解二進位化該第—解 =、疋素的一最後 6·如申請專利範圍第1項所立=。 法，其中抑-與第二解數位演算解喝方 上下文和第-與第二解碼間隔包括各別第-與第二 7_如申請專利範圍帛6項 法，其中該第一與第二解牌^所述之二進位演算解碼方 值參數與範圍參數集合。％參數包括各別第-與第二 8.如申凊專利範圍第7 法，其中使用-前面產生的解之二進位演算解碼方 碼位元與解料數iti參雜合來產生—第—解 集合來產生一第二解碼位元集;—與/或^用該第-解碼參數 正規化該第一範圍參數與值炎第隹t解碼參數集合包括再 數與值參數集合。 > 數市δ與/或該第二範園參 9·如令請專利範圊笛 法，其+該第-範固結 γ斤述之二進位演算解碼方 與值參數集合的再正規“ 2數集合與該第二範圍參數 產生一第—二.金 · 最小顯著b個位^中城，其係指示在一第一範圍參數的 產生指示___ γ進位’’V’的次數； 最小顯著位曰:的：:位:1”出現有關該第-範圍參數的— 產生該第—與第：第--進位值’· 乐一一進位值的一總和； 31 1320896 I7376pif.doc 灸齡HW亥第一與第二二進位值的該總和位移該第一 r Fi 參數，產生一第二範圍參數；以及 &亥第乾圍 獻决f = °亥第一與第二二進位值的該總和位移一第一倍央 數來產生一第二值參數。 第值參 法，第1項所述之二進位演算解碼方 凡與一第一數個解碼參數集合； 弟數個解碼位 其中使用該第一解碼參數 與一第二解碼參數集合包括產二二解碼位元 第二數個解碼參數集合； 第一數個解碼位元與一 其中判斷該第一解碼位元是否 ^括判斷該第-數個解•元的其;之:=後 法凡素的—最後位元；以及 疋否為一语 其中該你若該第-解碼位元是一 兀時則在產生後續解碼位元中不理;^的一最後位 包括倘若該第-束個解碼位參數集合 的-最後位元時在產生後續解^:一語法元素 解碼參數集合的至少其中之—。疋中不理會該第二數個 11.如申請專利範圍第10項所述 法，其中該第-與第二數個解碼位 I :立項异解碼方 數個解碼位元的其中之—是否為產^判斷該第- 於判斷該第-數個;碼位f 為素的-最後位元和該第二數個㈣ 32 1320896 17376pif.doc 集合的產生是一起與/或之後發生。 、去，並φ°Υ專利範圍第11項所述之二進位演算解碼 ζ ;;如母申參數的集合包括一解碼間隔參數。 法’其中每二位演算解碼方 、％ ’ 15.=申凊專利範圍$ 1項所述之二進位演算解❹ ,。纟縣第—解碼位於中时絲法元素。‘”’ 16·一種二進位演算解碼農置，其包括：” ㈣:算解碼器’其係用以從一編碼位元串中回 生的解碼參數隼用:使用，^ 數，咖第-解碼參數⑶T 碼盗更建構用以判斷該第一解碼位元是否為一解 :後位元並且倘若該第—解碼位元為的 則在產生後續解碼位元中不理會該第二解瑪^ 17.如申請專利範圍第16項 μ ::其中二進位演算解碼器是用以產生該第一解:， =並判斷在管道型式中該第一解碼位元是否為碼 素最後位it以致於判斷該第—解碼位元是否== -素的-最後位元和該第二解碼位元與該第二解媽心 33 1320896 17376pif.doc 合的產生是一起與/或之後發生。 署專利範圍第16項所述之二進位演算解碼裝 衍編:進t演算解碼器包括—上下文適應二進制算 CABAC)解碼器，其係用以倘若該第—解碼 元時則在產生該後續位元中不使用-二 /、 生第一解碼位疋中決定的一解碼間隔。 置’Sc申二利二？ 18項所Ϊ之二進位演算解碼裳 纽法元辛& ^ L态更用以倘若該第一解碼位元為— 合的解碼間隔參數來產生一第三解石馬位元弟解馬參數集 置，圍第18項所述之二進位演算解码裝 解巧上'解碼參數集合包括各㈣-盥第Γ 解碼^下文以及分別第—與第二解碼間隔參數。^- .如申明專利範圍第2〇項所述之-進 置，料該⑽AC解碼器包括：斤^之一進位々异解石馬展 -:用以儲存上下文與解碼間隔參數； 文、儲存其係用以從該暫存器中接收上下 =錄亥接收的上下文並從該儲存的上下 2下 應一科元素㈤ϋ訊號，· &擇來 謂Si算解碼器，其係用以接收來自於上下文選摆。。 收一資料串且從中根㈣⑽I的解碼間隔參數、接 參數來產生解碼位元並生包括的解碼間隔 匕括上下文的各別集合與用 34 17376pif.doc 於。亥j別解碼位元的一解石馬間隔參數； 接收，碼位元' 轉換該 後位元=訊號:::==，該最 集合以及用以在該斬存哭=i下文與—解碼間隔參數 ^參數以回應該最後位元指示㈣號。（、解碼間 22.如申請專利範圍第 置’其中該第一斑第二解一進位項鼻解碼褒 範圍與值轉隼1數集合包括各別第—與第二 /数集δ，且其中該演算解碼器包括— 用以再正規化該第一範圍與值參數集合逝/戈：1匕 一摩(L圍與值參數集合。 或该第 23·如申請專利範圍第^項所述之 置’其中該再正規化器包括： Μ解碼装 —第—偵測器，其係用以產生一第一二進位 一二進位值指示發生在一第一範圍參數的一最:該第 位元中^生―二進位”「的次數； •、‘'貝者5個 一一—第二偵測器，其係用以產生一第二二進位值丄h 二二進位值指示-三進位”丨，，出現有_第=亥第 ，顯著仇元的一位元位置; ㈣參數的 總和1法器’其係用以產生該第-與第二二Μ值的— —第一位移暫存器，其係用以藉由該第一詉 '、昂二二進 35 17376pif.doc :值:=總和來位移該第一範圍參數以產生一第二範圍參 一第一位移暫存器，其係用以藉由該第一鱼二 位值的該總和來位移該第-值參數以產生-第二值參^ 署利範圍第23項所述之二進位演算解碼裝 ，…中以再正規化器藉由位移該第一範圍 值參數讀元來產生該第二·參數與該第 中X是依下列方程式計算： L數其 x=l〇g2(2b-2/range)+1 =b. x -r〇Und(log2range) 其中匕疋系數且range是該第一範圍參數。 置，ϋ歹申利範圍第21項所述之二進位演算解碼裝 器訊號來口!==回應:第:語法元素指示 示器訊號來產生—第二===回應—弟二語法元素指 地提最後位元指示器訊號選擇 並中”it 或該第二上下文索引至暫存器； -第-上二τ解碼$是用以產生麟該第—解碼位元的 參數集合以及用以產生用 集合； 、#—上下文與—第二解碼間隔參數 其中該暫存器包括： 接收的解其係用以儲存從該控制器中 算解碼器；，w亥儲存的解碼間隔參數至該演 36 "376pif.d〇c 收的-上存器’其係用崎存從該控制器中接 —接收的:土;=暫存器’其係用以储存從該控制器 其中該控制器包括： 暫在。。士 一第一控制器電路，其係用以在該解碼HP 的财該第—解碼_參數或該第二解碼間隔參畫I "之以回應該最後位元指示器訊號； 一第二控制器電路，其係用以在爷卜 存益中儲存該第-上下文❹第一上π 亥上下文暫 應該最後位元指示器訊號^一上下文的其中之一以回 存器中儲存該第’其係用以在該上下文暫 之一以回;^最德位，引或該第二上下文索弓I的其中 亥取後位兀指示器訊號；以及 丁 上下文帝弓⑽六第四控制器電路’其係用以根據儲存十兮 文至該上下文選擇器的—上;供該選擇的上下 置申請專利範圍第J::;:置進位、一 位元與trr解碼器是用以產生-第== 參數集合產碼參數集合以及用以使用:Γ 失*,隹： 第二數個解碼位元金_访 參數集合，該二進位演算解碼^與一對應二數個解碼 碼位元的其令之-是否為S更^判斷該第—數個解 倘若該第-數個解石馬位元的^ 一最後位元並用以 /、炙—疋一語法元素的一最 37 1320896 17376pif.doc 在產生後續解碼位元中 參數集合的至少其中之_。 ㈢°亥弟二數個解碼 27.:申請專利範圍第％項所述之 置，其中該二進位演算解媽器是用以甚二位演算解碼裝 個解碼位元並且用以判斷在管道 =第-與苐二數 元的其中之一是否為-語法元素的一 個解媽位 該第一數個解碼位元的其中_是 产位兀以致於判斷 位元能和該第二數個解碼位元：該第一 ff兀素的-最後 合的產生一起與/或之後發生。、一數個解碼參數的集 28.如申請專利範圍第％項 置’其中每個解碼參數的集合包括解碼演算解碼裝 29·如申請專利範圍第28項所述之_數。 置，其中每個解碼參數的集之一進位演算解石馬裝 3〇_如申請專利範圍第26項所丄一範圍參數。 置，其中每該解石馬參數的集合不包括上j位演算解石馬裝 31.如申請專利範圍 匕括上下文。 置，其中該二進位演算解碼器=述之二進位演算解碼| -演算解碼器鏈，每個演算用 合至=的:下一個演算解碼器°;以及傳遞一解碼參數集 中接收-多數個解:=益’其係用以從該演算解碼器鏈 置，忍項所述之二進位演算解碼裝 傳遞以致於該第-數個解碼位元是和該第二數個解 38 1320896 17376pif.doc 的產生 咚興/或之後解二進位化。 33. —種演算解碼器，其包括： 解馬器，其係用以從演算編瑪輸入的資 一第一範圍參數與一第一值參數；以及 、 產生 -再正規化器，其係__在—f 小顯著個位元中—二進位”1”的次數與-二=,，=敢 有關該第-1巳圍參數的一最小顯著位元的一位元現 該第-範®與值參數巾再正·第二 來從 34>申請專利範圍第33項所述之演算 該再正規化包括： 馬為’其中 -第一偵測器，其係用以產生一第— -二進位值指不發生在一第一範圍參數的一最小二第 位7〇中發生一二進位，，丨，，的次數； ·‘，、員者b個 一第一偵测器，其係用以產生一第_ _ 二二進位值指示-二進位” i，，出規右二二,該第 一最小顯著位元的-位元位置. 參數的 總和7加法器’其係用以產生該第—與第二二進位值的— -第-位移暫存器，其係用以藉由 :=總和來位移該第-範圍參數以產生一第㈡ -第二位移暫存器’其係用以藉 位值的該總和來位移該第一值夫 弟/、第一一進 35·如申請專利範園第 固弟34項所奴料解碼器，其令 39 1320896 17376pif.doc 該再正規化器藉由位移該第一範圍參數與該第一值參數X 位元來產生該第二範圍參數與該第二值參數，其中X是依 下列方程式計算： x=log2(2b'2/range)+1 =b-1 -round(log2range) 其中b是常數且range是該第一範圍參數。
TW94123847A 2004-08-02 2005-07-14 Binary arithmetic decoding apparatus and methods using a pipelined structure TWI320896B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20040060813A KR100648258B1 (ko) 2004-08-02 2004-08-02 고속의 디코딩을 수행하는 파이프라인 구조의 내용 기반적응적 이진 산술 디코더

Publications (2)

Publication Number Publication Date
TW200606660A TW200606660A (en) 2006-02-16
TWI320896B true TWI320896B (en) 2010-02-21

Family

ID=36077374

Family Applications (1)

Application Number Title Priority Date Filing Date
TW94123847A TWI320896B (en) 2004-08-02 2005-07-14 Binary arithmetic decoding apparatus and methods using a pipelined structure

Country Status (6)

Country Link
US (1) US7573951B2 (zh)
EP (1) EP1624579A3 (zh)
JP (1) JP2006054865A (zh)
KR (1) KR100648258B1 (zh)
CN (1) CN1735209A (zh)
TW (1) TWI320896B (zh)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7221296B2 (en) * 2005-08-22 2007-05-22 Streaming Networks (Pvt.) Ltd. Method and system for fast context based adaptive binary arithmetic coding
JP2007074648A (ja) * 2005-09-09 2007-03-22 Matsushita Electric Ind Co Ltd Ｃａｂａｃ復号化装置
CN100466739C (zh) * 2005-10-12 2009-03-04 华为技术有限公司 Cabac解码***及方法
KR100717055B1 (ko) * 2005-11-18 2007-05-10 삼성전자주식회사 Ｃａｂａｃ 복호기에서 복수의 이진 값들을 파이프라인방식에 의하여 복호화하는 방법 및 이를 위한 복호화 장치
JP2007300517A (ja) * 2006-05-02 2007-11-15 Sony Corp 動画像処理方法、動画像処理方法のプログラム、動画像処理方法のプログラムを記録した記録媒体及び動画像処理装置
US7262722B1 (en) * 2006-06-26 2007-08-28 Intel Corporation Hardware-based CABAC decoder with parallel binary arithmetic decoding
US7339507B1 (en) * 2006-09-13 2008-03-04 Jiun-In Guo Device for video decoding
KR100827107B1 (ko) * 2006-10-20 2008-05-02 삼성전자주식회사 다중 연산부 구조의 ｈ.264 복호화기 및 그 복호화기의압축 영상 데이터 복호화 방법
JP4865509B2 (ja) * 2006-11-01 2012-02-01 キヤノン株式会社 復号装置及び復号方法
JP2008289125A (ja) * 2007-04-20 2008-11-27 Panasonic Corp 算術復号化装置及びその方法
US8782379B2 (en) * 2007-09-27 2014-07-15 Qualcomm Incorporated H.264 video decoder CABAC core optimization techniques
US7777654B2 (en) * 2007-10-16 2010-08-17 Industrial Technology Research Institute System and method for context-based adaptive binary arithematic encoding and decoding
US8542727B2 (en) * 2007-12-31 2013-09-24 Intel Corporation Systems and apparatuses for performing CABAC parallel encoding and decoding
JP4895396B2 (ja) * 2008-01-22 2012-03-14 キヤノン株式会社 画像復号化装置及び画像復号化方法
US7557740B1 (en) * 2008-04-18 2009-07-07 Realtek Semiconductor Corp. Context-based adaptive binary arithmetic coding (CABAC) decoding apparatus and decoding method thereof
JP4962400B2 (ja) * 2008-04-30 2012-06-27 ソニー株式会社 算術復号装置
US7592937B1 (en) * 2008-06-02 2009-09-22 Mediatek Inc. CABAC decoding unit and method
US8138956B2 (en) 2008-06-02 2012-03-20 Mediatek Inc. CABAC encoder and CABAC encoding method
US20100138618A1 (en) * 2008-12-03 2010-06-03 Vns Portfolio Llc Priority Encoders
JP2010278668A (ja) * 2009-05-27 2010-12-09 Sony Corp 符号化装置及び符号化方法、並びに復号装置及び復号方法
EP2293569A1 (en) 2009-08-31 2011-03-09 MediaTek, Inc CABAC decoding unit and method
CN102045558B (zh) * 2009-10-22 2012-09-19 鸿富锦精密工业（深圳）有限公司 熵解码方法
US9973768B2 (en) * 2010-03-16 2018-05-15 Texas Instruments Incorporated CABAC decoder with decoupled arithmetic decoding and inverse binarization
ITVI20100175A1 (it) * 2010-06-21 2011-12-22 St Microelectronics Pvt Ltd Sistema per la codifica entropica di video h.264 per applicazioni hdtv in tempo reale
US8976861B2 (en) * 2010-12-03 2015-03-10 Qualcomm Incorporated Separately coding the position of a last significant coefficient of a video block in video coding
US20120163456A1 (en) 2010-12-22 2012-06-28 Qualcomm Incorporated Using a most probable scanning order to efficiently code scanning order information for a video block in video coding
US10123053B2 (en) * 2011-05-23 2018-11-06 Texas Instruments Incorporated Acceleration of bypass binary symbol processing in video coding
MX353235B (es) 2011-09-29 2018-01-08 Sharp Kk Star Dispositivo de decodificación de imágenes, método de decodificación de imágenes y dispositivo de codificación de imágenes.
BR112014007494B1 (pt) * 2011-09-29 2022-05-31 Sharp Kabushiki Kaisha Dispositivo de decodificação de imagem, método de decodificação de imagem, e dispositivo de codificação de imagem
US9088796B2 (en) * 2011-11-07 2015-07-21 Sharp Kabushiki Kaisha Video decoder with enhanced CABAC decoding
MY188788A (en) 2012-01-20 2021-12-31 Ge Video Compression Llc Transform coefficient coding
CN102801974B (zh) * 2012-07-19 2014-08-20 西安电子科技大学 基于cabac的图像压缩熵编码器
US10009606B2 (en) * 2012-10-11 2018-06-26 Nvidia Corporation Low power context adaptive binary arithmetic decoder engine
US9445132B2 (en) * 2013-09-09 2016-09-13 Qualcomm Incorporated Two level last significant coefficient (LSC) position coding
WO2015110011A1 (en) * 2014-01-24 2015-07-30 Mediatek Inc. Decoding apparatus capable of controlling repetition number of scan procedure based on at least one syntax element decoding result and related method
CN104980749B (zh) * 2014-04-11 2018-04-24 扬智科技股份有限公司 算术编码的解码装置及方法
AU2015343932A1 (en) * 2014-11-04 2017-06-01 Samsung Electronics Co., Ltd. Probability updating method for binary arithmetic coding/decoding, and entropy coding/decoding apparatus using same
US10113900B2 (en) 2016-04-19 2018-10-30 Rosemount Tank Radar Ab Field device with multiple protocol support
KR20180031944A (ko) * 2016-09-21 2018-03-29 삼성전자주식회사 비디오 디코더 및 이를 포함하는 전자 시스템
CN108206950B (zh) * 2016-12-19 2021-11-12 北京君正集成电路股份有限公司 一种码流长度计算方法及设备
CN107277553B (zh) * 2017-07-10 2020-10-27 中国科学技术大学 一种二元算术编码器
US11561797B2 (en) * 2019-08-19 2023-01-24 Ati Technologies Ulc Decompression engine for decompressing compressed input data that includes multiple streams of data
CN116301907A (zh) * 2023-05-24 2023-06-23 成都索贝视频云计算有限公司 解析结构体二进制数据的方法、设备、介质及***

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4295125A (en) * 1980-04-28 1981-10-13 International Business Machines Corporation Method and means for pipeline decoding of the high to low order pairwise combined digits of a decodable set of relatively shifted finite number of strings
US4899143A (en) * 1988-04-21 1990-02-06 Bell Communications Research, Inc. High capacity communication system over collision-type channels
EP0550761B1 (en) * 1991-07-22 2000-02-16 Fujitsu Limited Method for controlling data recording on magnetic tape
GB9506471D0 (en) * 1995-03-29 1995-05-17 Sgs Thomson Microelectronics Coding scheme for transmitting data
JP3247052B2 (ja) * 1996-09-02 2002-01-15 アイチップス・テクノロジー株式会社 画像データ変換処理方法及び装置
GB2355899A (en) 1999-10-29 2001-05-02 Oak Technology Inc Multistage digital processor with dedicated stage clock controllers
JP2001136524A (ja) 1999-11-02 2001-05-18 Ricoh Co Ltd 圧縮伸長装置
JP3406550B2 (ja) * 1999-12-28 2003-05-12 パナソニック コミュニケーションズ株式会社 算術符号化装置および算術復号化装置
JP3457269B2 (ja) 2000-07-18 2003-10-14 パナソニック コミュニケーションズ株式会社 算術符号化・復号化方法および算術符号化・復号化装置
JP3854849B2 (ja) * 2001-11-07 2006-12-06 富士通株式会社 データ伸長処理方法およびデータ伸長処理装置
CN1285216C (zh) * 2001-11-16 2006-11-15 株式会社Ntt都科摩 图像编码方法和装置、图像译码方法和装置
JP2003319391A (ja) 2002-04-26 2003-11-07 Sony Corp 符号化装置および方法、復号装置および方法、記録媒体、並びにプログラム
US6825782B2 (en) 2002-09-20 2004-11-30 Ntt Docomo, Inc. Method and apparatus for arithmetic coding and termination
US8165221B2 (en) * 2006-04-28 2012-04-24 Netapp, Inc. System and method for sampling based elimination of duplicate data

Also Published As

Publication number Publication date
CN1735209A (zh) 2006-02-15
JP2006054865A (ja) 2006-02-23
EP1624579A2 (en) 2006-02-08
US7573951B2 (en) 2009-08-11
US20060023795A1 (en) 2006-02-02
KR100648258B1 (ko) 2006-11-23
TW200606660A (en) 2006-02-16
EP1624579A3 (en) 2007-01-17
KR20060012093A (ko) 2006-02-07

Similar Documents

Publication Publication Date Title
TWI320896B (en) Binary arithmetic decoding apparatus and methods using a pipelined structure
CN101795407B (zh) 用于对比特序列进行编码的方法和设备
JP3517224B2 (ja) 複数のマッピングテーブルを用いた可変長符号化及び復号化方法、並びにその装置
US8711019B1 (en) Context-based adaptive binary arithmetic coding engine
RU2630750C1 (ru) Устройство и способ для кодирования и декодирования исходных данных
US8306108B2 (en) Adaptive canonical Huffman decoder and method thereof and video decoder
US7411529B2 (en) Method of decoding bin values using pipeline architecture and decoding device therefor
KR100227094B1 (ko) 큰 제약조건 길이를 갖는 소프트 결정 비터비 디코딩의 방법 및 회로
WO2007056657A2 (en) Extended amplitude coding for clustered transform coefficients
RU2595916C1 (ru) Кодер, декодер и способ
JP2008118307A (ja) 符号化装置及びその制御方法
KR20120018360A (ko) 가변 길이 코딩을 위한 방법 및 장치
RU2611249C1 (ru) Модификатор энтропии и способ его использования
US20220005229A1 (en) Point cloud attribute encoding method and device, and point cloud attribute decoding method and devcie
CN110602498A (zh) 一种自适应有限状态熵编码的方法
KR101898664B1 (ko) 제한된 캐리 연산에 의한 산술 코딩을 수행하기 위한 방법 및 장치
JP2008501278A (ja) 拡張コンボルーションコード
KR20120083501A (ko) Ｊｐｅｇ-ｌｓ를 사용하는 스케일러블 압축
US20010030615A1 (en) Variable length decoding system and method
US6560288B1 (en) Method and system for variable length decoding
EP2381687B1 (en) Method and apparatus for entropy decoding
US8072359B2 (en) Binary arithmetic coding device
CN101198040B (zh) 图像压缩的编码方法
JPWO2008129883A1 (ja) 符号化装置、復号装置、符号変換装置及びプログラム
KR102109768B1 (ko) Uhd 영상의 고속 처리를 위한 cabac 이진 산술 부호화기