TWI317063B - Executing checker instructions in redundant multithreading environments - Google Patents
Executing checker instructions in redundant multithreading environments Download PDFInfo
- Publication number
- TWI317063B TWI317063B TW094133998A TW94133998A TWI317063B TW I317063 B TWI317063 B TW I317063B TW 094133998 A TW094133998 A TW 094133998A TW 94133998 A TW94133998 A TW 94133998A TW I317063 B TWI317063 B TW I317063B
- Authority
- TW
- Taiwan
- Prior art keywords
- instruction
- trailing
- thread
- inspection
- check
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
- G06F11/1479—Generic software techniques for error detection or fault masking
- G06F11/1492—Generic software techniques for error detection or fault masking by run-time replication performed by the application software
- G06F11/1494—N-modular type
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1695—Error detection or correction of the data by redundancy in hardware which are operating with time diversity
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
- Hardware Redundancy (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Description
^17063 九、發明說明 【發明所屬之技術領域】 本發明係關於備援多緒環境中執行檢查指令的方法與 系統。 【先前技術】
現有備援執行系統一般使用會自我檢查並在硬體中實 施的一檢查電路。與檢查電路類似的是比較指令,其係比 較來自兩緒的結果(例如,儲存位址與資料)。將兩緒中 之比較指令複製以經由複製得到自動檢查效果是可能的。 不幸的是,藉由複製比較結果,該架構將失去備援多 緒(RMT )的性能優點。RMT的性能優點來自使前導與尾 隨緒充分地分開’以致於前導緒能夠預取用於尾隨緒之快 取失敗以及分支不當預測。假如將比較指令複製的話,並 非只需要引起較高過熱的額外佇列,該架構亦無法因爲在 兩方向上必要的同步化而使兩緒充分地隔開。因此,需要 的是一種在不犧牲RMT之性能優點下,得到較低失敗率 的指令。 【發明內容】與【實施方式】 在以下的說明中,特定細節之陳述乃爲了解釋,而非 限制,譬如特別結構、架構、介面、技術等等,以提供對 本發明種種態樣的完整理解。不過,那些熟諳該技藝而得 到本發明好處的人將會明瞭,本發明的不同態樣可以背離 -5- 1317063 這些特定詳情的其他實施例來實施。在某些例子中,著名 裝置、電路與方法的說明會被省略,以致於能夠不混淆具 有不必要細節的本發明說明。 本發明描述備援多緒環境中執行檢查指令的方法與系 統。在以下的說明中,爲了解釋起見,將種種特定細節陳 述以提供對本發明的完整理解。不過,熟諳該技藝者將明 瞭本發明可在不具備這些特定細節的情況下實施。
圖1係爲備援多緒架構之一實施例的方塊圖。在備援 多緒架構中,可藉由將兩複製程式執行作爲不同緒,以來 檢查出缺點。 每一緒係提供有相同的輸入,且該些輸出會被比較, 以決定是否有錯誤發生。備援多緒可關於在此稱爲"複製 球體"的槪念來說明。該複製球體係爲邏輯或實質備援操 作的範圍。 在複製球體1 〇〇內的元件(例如,執行前導緒1 05的 處理器與執行尾隨緒110的處理器)會受到備援執行。反 之,在複製球體1 00外的元件(例如,記憶體1 1 5 )並不 會受到備援執行。缺點保護係藉由其他技術所提供,例如 記憶體115的錯誤校正碼。其他裝置係在複製球體100外 面,以及/或者其他技術則可使用來提供在複製球體1 00 外面之裝置的缺點保護。 進入複製球體100的資料會進入經過輸入複製代理 120,該輸入複製代理會複製該資料並將該資料的複製本 發送到前導緒105與尾隨緒110。同樣地,離開複製球體 -6- 1317063 1 00的資料會離開經過輸出比較代理1 25,該輸出比較代 理會比較該資料並決定是否發生錯誤。複製球體100之邊 界的改變會造成效能與硬體數量之交換。例如,複製記憶 體115會藉由避免儲存指令的輸出比較而允許更快速存取 記憶體,但卻由於使系統中之記憶體數量加倍而增加系統 成本。
本發明的一實施例提出一機制,來檢查以RMT軟體 實施法的檢查電路。因爲RMT比較確定指令的輸出(需 要一指令一指令地比較),所以他亦可以軟體來實施。假 如RMT的軟體實施法比較每一指令的話,將會帶來明顯 的耗用。不過,反之,RMT會允許只有儲存指令的比較以 及只有下載指令的複製,其係可明顯降低RMT實施法的 軟體耗用。 在部份實施例中,可以以下方式實施檢査指令。最初 地,誠如在大部分的電腦中,一編譯器會產生指令。從該 編譯器,電腦現在會具有一二進位程式,該二進位程式可 以是但不限於一儲存指令序列。接著,二進位翻譯器會在 每次將指令儲存二進位程式之前,***一檢査指令。該二 進位翻譯器係爲在該技藝中眾所皆知的任何二進位翻譯器 。於翻譯該二進位程式的同時,該系統則會產生用於前導 緒與尾隨緒兩者之二進位程式。前導緒的二進位程式則會 將檢查指令添加到儲存指令。尾隨緒的二進位程式則以前 導緒的同級檢查指令來替代儲存指令。 圖2說明檢查指令的一種實施法。在步驟3 00中,當 1317063
RMT需要比較時,處理器就會發出一檢查指令於前導緒與 尾隨緒。每一檢查指令可從每一緒攜帶64位元的量。於 步驟3 0 5中,檢查指令可獨立地行進於每一緒的個別管緒 ,直到他在每一管緒結束處的緩衝器爲止。在步驟3 1 0中 ,檢查指令等待他在緩衝器中的同級檢查指令。在步驟 3 1 5中,這兩檢查指令隨後可比較他們所攜帶的64位元量 。在不匹配的時候,兩者皆會報告出錯誤。在步驟3 20中 ,當匹配的時候,他們會使處理器確定檢查指令。管緒可 以是來自CMP中之不同處理器,或者是在SMT處理器中 之相同多緒處理器。 在此實施法中,檢查指令並不會阻止前導指令’不處 理從指令佇列來之指令。相反地,他僅僅阻止撤回指標’ 直到來自尾隨緒之相應檢查指令出現爲止。同樣地’假如 環境並非備援多緒環境的話’那麼該檢査指令就可以N0P 來處理。 圖3係爲流經兩管緒之一檢查指令實例的方塊圖。假 定儲存指令:Rl—【R2】’儲存暫存器R1中的値到由暫 存器R2中之位址所指出的記億體位置。此儲存指令可被 複製於具有檢査指令的前導緒與尾隨緒。在前導緒中的儲 存指令包括如下所示的檢查指令與儲存指令: 檢查指令R1 檢查指令R2 儲存:Rl~>【R2】。於是,當行經其管緒400時’則 導指令包含檢查指令連同儲存指令。 -8" 1317063 在尾隨緒中的儲存指令僅僅包括以下所示的檢查指令 檢査指令R 1 檢查指令R2。於是,尾隨緒不具有行經其管緒405 的儲存指令。
來自管緒400中之前導緒的檢查指令R1會等待在緩 衝器410中的同級檢查指令。來自管緒405中之尾隨緒的 檢查指令R1會等待在緩衝器415中的同級檢查指令。檢 查指令總是尋找或等待其配對物或同級物。假如有一鏡緒 的話’檢查指令將尋找或等待在緩衝器410、405中的緒 ’以確定鏡緒在那裡,隨後並比較該些檢查指令。
來自前導緒之檢查指令R 1與來自尾隨緒的檢查指令 R1會由於確定命令而配對,其係並且比較暫存器說明碼 與R 1値,以保證暫存器在他們之中並不具有任何錯誤。 假如沒有任何錯誤被發現的話,則於420檢查指令則會確 定。一旦檢查指令確定的話,R1値會被儲存。R1値會被 攜帶經過而到確定點’然後儲存。因此,該系統能夠同時 地檢查所有儲存,而不是如同先前所進行地一個儲存一個 儲存地檢查。 圖4係爲可提供多緒處理器環境之系統的方塊圖。圖 4所不的系統打算用來代表系統範圍。替代性的系統包括 更多、更少與/或不同元件。 系統5 0 0包括··匯流排5 1 0或其他傳遞資訊的通訊裝 置,以及耦合到匯流排5 1 0的處理器520,以處理資訊。 1317063
系統5 00進一步包括隨機存取記憶體(ram )或其他動態 記憶體以及靜態記憶體,例如硬碟或其他儲存裝置53 5 ( 稱爲記憶體),以經由記憶體控制器53 0而耦合到匯流排 5 1 0,以儲存資訊及予以爲處理器520所執行的指令。在 處理器520執行指令的期間內,記憶體5 3 5亦可同樣地被 使用來儲存暫時變數或其他中間資訊。記憶體控制器5 3 〇 包括一或更多元件,以控制一或更多種記憶體與/或相關 記憶體裝置。系統500亦同樣地包括耦合到匯流排5丨〇的 唯讀記憶體(ROM )與/或其他靜態儲存裝置,以儲存靜 態資訊與用於處理器520的指令。 系統500亦可經由匯流排510稱合到輸入/輸出(I/O )介面550。I/O介面550提供一介面到I/O裝置,其係例 如包括:將資訊顯示給電腦使用者的一陰極射緒管(CRT )或液晶顯示器(LCD ):包括數字符號與其他鍵的一數 字符號輸入裝置;與/或一游標控制裝置,譬如滑鼠、軌 跡球或游標方向鍵。系統500進一步包括網路介面5 60, 以接取到一網路’譬如區域網路’不管是以有緒或是無緒 方式。 經由有緒或無緒等等方式的遙控連接(例如,經由網 路介面860的網路),指令可從譬如磁碟、唯讀記憶體( ROM)積體電路、光碟機、DVD的儲存裝置,被提供到記 億體5 3 5。 現在參考圖5 ’系統600 —般顯示出一系統,在此處 理器、記憶體與輸入/輸出裝置係由許多點對點介面所互 -10- 1317063 連。系統600亦包括許多處理器,其中爲了清楚,只有兩 處理器605、610被顯示。處理器605、610每一個均包括 局部記憶體控制中心(MCH ) 615、620以與記憶體625、 630連接。處理器605、610可經由使用點對點介面電路 640、645的點對點介面63 5來交換資料。處理器605、
6 1 〇可經由使用點對點介面電路640、645之點對點介面 635交換資料。處理器605、610可經由使用點對點介面電 路665、670、675、680之個別點對點介面655、660,以 晶片組650來個別交換資料。晶片組650亦可經由高性能 圖形介面690以高性能圖形電路68 5來交換資料。 晶片組6 5 0可經由匯流排介面6 9 5,以匯流排6 1 6來 交換資料。在任一系統中,在匯流排616上,有種種輸入 /輸出I/O裝置6 1 4,包括在一些實施例中的低性能圖形控 制器、影像控制器與網路控制器。另一匯流排橋接器6 1 8 在一些實施例中會被使用來允許匯流排616與匯流排620 之間的資料交換。匯流排620在一些實施例中係爲小電腦 系統介面(SCSI)匯流排、積體驅動電子(IDE)匯流排 、或者萬用串列匯流排(USB )匯流排。另外的I/O裝置 則可與匯流排620連接。這些包括鍵盤與包括滑鼠的游標 控制裝置622、聲音1/0624、包括數據機與網路介面的溝 通裝置626以及資料儲存裝置628。軟體碼63 8則可儲存 在資料儲存裝置628上。在一些實施例中,資料儲存裝置 62 8係爲一固定磁碟、軟磁碟驅動器、光學磁碟驅動器、 磁光碟驅動器、磁帶 '或者包括快閃記憶體的非揮發性記
1317063 憶體。 在整個說明書中,"指令〃一詞一般被使用來談論指 令、巨指令、指令集或者將處理器操作編碼所使用之許多 其他機制的任一者。
在接著的說明中,爲了解釋但非限制,具體詳情會被 陳述,譬如特定結構、架構、介面、技術等等,以便提供 本發明種種態樣的完整理解。不過’那些熟諳該技藝受惠 於本發明的人將明瞭,本發明種種態樣可以背離這些具體 細節的其他實施例來實施。在一些實例中,知名裝置、電 路與方法的說明會被省略,以致於不會以非必要的細節來 混淆本發明的說明。 【圖式簡單說明】 本發明的種種特徵將從如附圖中所顯示的以下較佳實 施例說明來瞭解,其中相同的參考數字一般指的是所有圖 式的相同部件。該些圖式不一定按比率繪製,相反地重點 係放在本發明原理之說明。 圖1係爲一種多緒架構實施例的方塊圖。 圖2係爲說明在任一緒中一檢查指令實施過程的流程 圖。 圖3係爲一檢查指令實施例的方塊圖。 圖4係爲可提供多緒處理器環境之系統的方塊圖。 圖5係爲可提供一環境給多緒處理器之替代系統的方 塊圖 -12- 1317063 【主要元件符號說明】 R :暫存器 R2 :檢查指令 100 :複製球體 105 :處理器執行前導緒 1 1 〇 :處理器執行尾隨緒
1 1 5 :記憶體 120 :輸入複製代理 1 2 5 :輸出比較代理 400 :管緒 405 :管緒 4 1 〇 :緩衝器 4 1 5 :緩衝器 5 0 0 :系統
520 :處理器 53 0 :記憶體控制器 53 5 :記憶體 540 :靜態儲存裝置 5 50 :輸入/輸出介面 555 :輸入/輸出裝置 5 6 0 :網路介面 6 0 0 :系統 1317063 605 :處理器 610 :處理器 614:輸入/輸出裝置 6 1 5 :局部記憶體控制器中心 6 1 6 :匯流排 6 1 8 :匯流排橋接器 6 2 0 :匯流排 622 :鍵盤與游標控制裝置
624 :聲音輸入/輸出 625 :記憶體 626 :溝通裝置 62 8 :資料儲存裝置 63 0 :記憶體 63 5 :點對點介面 63 8 :軟體碼 640 :點對點介面電路 645 :點對點介面電路 6 5 0 :晶片組 655 :點對點介面 660 :點對點介面 665 :點對點介面電路 670 :點對點介面電路 675 :點對點介面電路 680 :點對點介面電路 -14 - 1317063 685 :高性能圖形電路 6 9 0 :高性能圖形介面 6 9 5 :匯流排介面
Claims (1)
1317063 PWW換頁 十、申請專利範圍 附件4: 第94133998號專利申請案 中文申請專利範圍替換本i • 民國98年7月14曰修正 1·—種備援多緒環境中執行檢査指令之方法,包含: Φ 產生檢查指令於前導緒與尾隨緒中; 等待來自前導緒與尾隨緒的同級檢查指令:以及 比較來自前導緒與尾隨緒的同級檢查指令,其中該前 導緒包括檢查指令與選定指令,且尾隨緒包括檢查指令。 2.如申請專利範圍第1項之方法,其中在前導緒中的 產生檢查指令進一步包括在選定指令以前***該檢查指令 〇 3 .如申請專利範圍第1項之方法,其中檢查指令行經 φ 前導緒與尾隨緒的對應管緒。 4.如申請專利範圍第1項之方法,進一步包含確定該 檢查指令。 5 .如申請專利範圍第4項之方法,進一步包含在假如 比較來自前導緒與尾隨緒之對應檢查指令匹配時,則儲存 用於該前導緒的該選定指令。 6 ·如申請專利範圍第1項之方法,其中該前導緒與該 尾隨緒係由單一處理器所執行。 7 .如申請專利範圍第1項之方法,其中該前導緒與該 日修正替換頁 1317063 尾隨緒是由多處理器所執行。 8. —種備援多緒環境中執行檢查指令的設備,包含: 前導緒電路,用以執行指令的一前導緒: 尾隨緒電路,用以執行指令的一尾隨緒;以及 一確定單元,用以確定來自該前導緒與該尾隨緒的對 應的檢查指令,其中指令的該前導緒包含檢查指令與選定 指令。 9. 如申請專利範圍第8項之設備’其中該指令的尾隨 緒包含檢查指令。 10. 如申請專利範圍第8項之設備,其中該前導緒電 路與尾隨緒電路包括一管緒。 1 1.如申請專利範圍第1 〇項之設備’其中該則導緒與 該尾隨緒是由單一處理器所執行° 12. 如申請專利範圍第1〇項之設備’其中該前導緒與 該尾隨緒是由多處理器所執行° 13. 如申請專利範圍第9項之設備,進一步包含耦合 到該前導緒電路與該尾隨緒電路的緩衝器° 1 4 .如申請專利範圍第1 3項之設備,其中該卽導緒的 該檢查指令與該尾隨緒的該檢查指令等待在該緩衝益中的 對應檢查指令。 15.如申請專利範圍第8項之設備,其中假如對應檢 查指令匹配時,則該選定指令會被儲存。 i 6.如申請專利範圍第15項之設備,其中假如對應檢 查指令不匹配時,該確定單元產生錯誤。 -2- 1317063 [WW 1 7·如申請專利範圍第8項之設備,其中該檢查指令 由二進位翻譯器放置在該選定指令之前。 18.如申請專利範圍第8項之設備’其中該選定指令 係爲一儲存指令。 1 9 · 一種備援多緒環境中執行檢查指令之系統,包含 第一處理器,包含: 前導緒電路,用以執行檢查指令的一前導緒; 尾隨緒電路,用以執行檢查指令的一尾隨緒;以及 一撤回單元,用以自該前導緒與該尾隨緒將對應檢查 指令撤回, 到第二處理器的第一介面; 到輸入/輸出裝置的第二介面;以及 耦合到該第二介面的一聲音輸入-輸出裝置,其中指 令之該前導緒包含檢查指令與選定指令。 20.如申請專利範圍第1 9項之系統,其中指令之該尾 隨緒包含檢查指令。 2 1 .如申請專利範圍第1 9項之系統,其中該前導緒電 路與尾隨緒電路包括一管緒。 2 2 .如申請專利範圍第2 0項之系統’其中假如來自該 前導緒與該尾隨緒的該對應檢查指令匹配時’則選定指令 會被儲存。 2 3 .如申請專利範圍第2 2項之系統’進一步包含將該 前導緒電路與該尾隨緒電路稱合的緩衝器。 -3- 1317063 WW替換頁 24.如申請專利範圍第22項之系統,其中假如該對應 檢查指令不匹配時,撤回單元會產生錯誤。 2 5 .如申請專利範圍第1 9項之系統,其中該檢查指令 由二進位翻譯器放置在該選定指令之前。 26.如申請專利範圍第19項之系統,其中該選定指令 係爲一儲存指令。 2 7.如申請專利範圍第19項之系統,其中該第一與第 二介面係爲點對點介面。 -4-
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/953,887 US7353365B2 (en) | 2004-09-29 | 2004-09-29 | Implementing check instructions in each thread within a redundant multithreading environments |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200634504A TW200634504A (en) | 2006-10-01 |
TWI317063B true TWI317063B (en) | 2009-11-11 |
Family
ID=36001038
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW094133998A TWI317063B (en) | 2004-09-29 | 2005-09-29 | Executing checker instructions in redundant multithreading environments |
Country Status (7)
Country | Link |
---|---|
US (1) | US7353365B2 (zh) |
JP (1) | JP4691105B2 (zh) |
CN (1) | CN101031887B (zh) |
DE (1) | DE112005002370T5 (zh) |
GB (1) | GB2430520B (zh) |
TW (1) | TWI317063B (zh) |
WO (1) | WO2006039595A2 (zh) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7581152B2 (en) * | 2004-12-22 | 2009-08-25 | Intel Corporation | Fault free store data path for software implementation of redundant multithreading environments |
US7321989B2 (en) * | 2005-01-05 | 2008-01-22 | The Aerospace Corporation | Simultaneously multithreaded processing and single event failure detection method |
US7818744B2 (en) * | 2005-12-30 | 2010-10-19 | Intel Corporation | Apparatus and method for redundant software thread computation |
GB0602641D0 (en) * | 2006-02-09 | 2006-03-22 | Eads Defence And Security Syst | High speed data processing system |
US7444544B2 (en) * | 2006-07-14 | 2008-10-28 | International Business Machines Corporation | Write filter cache method and apparatus for protecting the microprocessor core from soft errors |
US9594648B2 (en) * | 2008-12-30 | 2017-03-14 | Intel Corporation | Controlling non-redundant execution in a redundant multithreading (RMT) processor |
US9081688B2 (en) * | 2008-12-30 | 2015-07-14 | Intel Corporation | Obtaining data for redundant multithreading (RMT) execution |
CN101551764B (zh) * | 2009-02-27 | 2010-11-10 | 北京时代民芯科技有限公司 | 基于同步冗余线程与编码技术的抗单粒子效应***及方法 |
EP2537091A4 (en) * | 2010-02-16 | 2014-08-06 | Freescale Semiconductor Inc | DATA PROCESSING METHOD, DATA PROCESSOR, AND APPARATUS COMPRISING DATA PROCESSOR |
US9361104B2 (en) * | 2010-08-13 | 2016-06-07 | Freescale Semiconductor, Inc. | Systems and methods for determining instruction execution error by comparing an operand of a reference instruction to a result of a subsequent cross-check instruction |
JP2012208662A (ja) * | 2011-03-29 | 2012-10-25 | Toyota Motor Corp | マルチスレッド・プロセッサ |
WO2014080245A1 (en) | 2012-11-22 | 2014-05-30 | Freescale Semiconductor, Inc. | Data processing device, method of execution error detection and integrated circuit |
AT515341B1 (de) * | 2014-01-23 | 2015-12-15 | Bernecker & Rainer Ind Elektronik Gmbh | Verfahren zur Überprüfung der Abarbeitung von Software |
US9823983B2 (en) | 2014-09-25 | 2017-11-21 | Nxp Usa, Inc. | Electronic fault detection unit |
US10013240B2 (en) | 2016-06-21 | 2018-07-03 | Advanced Micro Devices, Inc. | Fingerprinting of redundant threads using compiler-inserted transformation code |
US10042687B2 (en) * | 2016-08-08 | 2018-08-07 | Advanced Micro Devices, Inc. | Paired value comparison for redundant multi-threading operations |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19625195A1 (de) * | 1996-06-24 | 1998-01-02 | Siemens Ag | Synchronisationsverfahren |
JPH1115661A (ja) * | 1997-06-26 | 1999-01-22 | Toshiba Corp | Cpuの自己診断方法 |
US6463579B1 (en) * | 1999-02-17 | 2002-10-08 | Intel Corporation | System and method for generating recovery code |
US6640313B1 (en) * | 1999-12-21 | 2003-10-28 | Intel Corporation | Microprocessor with high-reliability operating mode |
US6625749B1 (en) * | 1999-12-21 | 2003-09-23 | Intel Corporation | Firmware mechanism for correcting soft errors |
US6854051B2 (en) * | 2000-04-19 | 2005-02-08 | Hewlett-Packard Development Company, L.P. | Cycle count replication in a simultaneous and redundantly threaded processor |
US6854075B2 (en) * | 2000-04-19 | 2005-02-08 | Hewlett-Packard Development Company, L.P. | Simultaneous and redundantly threaded processor store instruction comparator |
-
2004
- 2004-09-29 US US10/953,887 patent/US7353365B2/en not_active Expired - Fee Related
-
2005
- 2005-09-29 GB GB0700979A patent/GB2430520B/en not_active Expired - Fee Related
- 2005-09-29 WO PCT/US2005/035375 patent/WO2006039595A2/en active Application Filing
- 2005-09-29 JP JP2007533793A patent/JP4691105B2/ja not_active Expired - Fee Related
- 2005-09-29 TW TW094133998A patent/TWI317063B/zh not_active IP Right Cessation
- 2005-09-29 DE DE112005002370T patent/DE112005002370T5/de not_active Withdrawn
- 2005-09-29 CN CN200580033073XA patent/CN101031887B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
TW200634504A (en) | 2006-10-01 |
JP4691105B2 (ja) | 2011-06-01 |
GB0700979D0 (en) | 2007-02-28 |
GB2430520B (en) | 2008-10-22 |
GB2430520A (en) | 2007-03-28 |
WO2006039595A2 (en) | 2006-04-13 |
US7353365B2 (en) | 2008-04-01 |
US20060095821A1 (en) | 2006-05-04 |
JP2008515064A (ja) | 2008-05-08 |
CN101031887A (zh) | 2007-09-05 |
DE112005002370T5 (de) | 2007-09-20 |
CN101031887B (zh) | 2010-05-26 |
WO2006039595A3 (en) | 2006-06-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI317063B (en) | Executing checker instructions in redundant multithreading environments | |
TWI461912B (zh) | 用於交易式記憶體系統中之硬體屬性之記憶體模式 | |
KR101461378B1 (ko) | 동기화 simd 벡터 | |
CN111164578B (zh) | 核内锁步模式的错误恢复 | |
US8180977B2 (en) | Transactional memory in out-of-order processors | |
KR101546033B1 (ko) | Smt 기계에서 비교 및 전달 명령어를 사용한 안정적 실행 | |
JP6113705B2 (ja) | ロック命令を実行するためのプロセッサ及び装置 | |
US8301849B2 (en) | Transactional memory in out-of-order processors with XABORT having immediate argument | |
US7721076B2 (en) | Tracking an oldest processor event using information stored in a register and queue entry | |
US9081688B2 (en) | Obtaining data for redundant multithreading (RMT) execution | |
US7987384B2 (en) | Method, system, and computer program product for handling errors in a cache without processor core recovery | |
US20090172317A1 (en) | Mechanisms for strong atomicity in a transactional memory system | |
JP2005149496A (ja) | 交替スレッドを使用するプロセッサのエラー検出方法およびシステム | |
US7543221B2 (en) | Method and apparatus for reducing false error detection in a redundant multi-threaded system | |
US9594648B2 (en) | Controlling non-redundant execution in a redundant multithreading (RMT) processor | |
US8601242B2 (en) | Adaptive optimized compare-exchange operation | |
JP2005038420A (ja) | 特殊cpu命令による対象を定めたフォールトトレランス | |
US7478203B2 (en) | Technique for eliminating dead stores in a processor | |
US6898738B2 (en) | High integrity cache directory | |
US9063855B2 (en) | Fault handling at a transaction level by employing a token and a source-to-destination paradigm in a processor-based system | |
US7581152B2 (en) | Fault free store data path for software implementation of redundant multithreading environments | |
US6393446B1 (en) | 32-bit and 64-bit dual mode rotator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |