TWI304630B - - Google Patents
Download PDFInfo
- Publication number
- TWI304630B TWI304630B TW91121990A TW91121990A TWI304630B TW I304630 B TWI304630 B TW I304630B TW 91121990 A TW91121990 A TW 91121990A TW 91121990 A TW91121990 A TW 91121990A TW I304630 B TWI304630 B TW I304630B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- substrate
- fabricating
- gate dielectric
- insulating layer
- Prior art date
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
1304630 _案號91121卯0_年月曰 修正__ 五、發明說明(1) [發明領域] 本發明是有關於半導體積體電路(integrated circuit ; 1C)的製程,特別是有關於一種雙閘極介電層 (dual gate dielectric layers)的製作方法。 [習知技術說明] 為了提昇元件的操作速度,往往將邏輯元件(1 〇g i c device)與週邊元件(peripheral device)混合製作於同一 晶片(chi p)上,此種混合設置的元件稱為嵌入式半導體裝 置(embedded semiconductor device)。 通常’邏輯元件區域的電晶體之閘極氧化層需要較薄 的厚度,以提昇電晶體之驅動能力;而週邊元件區域,例 如記憶體元件區域之I /〇電晶體則需要較厚的閘極氧化層 ,以避免例如5. 5伏特的供給電壓產生的電崩潰(break down)現象。因此,習知製程係以雙閘極氧化層製程(dual gate oxide process,簡稱DGO process)來應用於此種嵌 入式半導體裝置的需要,亦即在同一基底上形成不同厚度 的閘極氧化層。 以下利用第1A〜1 E圖來說明習知的雙閘極氧化層製程 。首先,請參閱第1A圖,提供一矽基底1〇〇,該基底10〇上 具有一第一主動區域1 1 〇 (例如週邊元件區域)與一第二主 動區域1 2 0 (例如邏輯元件區域),其中第一主動區域1 1 〇與 第一主動&域1 2 0之間具有一淺溝槽絕緣層(s h a 11 〇 w trench isolation,STI)130,使該等主動區 iio、i2〇 相 互、纟巴緣隔離。然後’藉由熱氧化法(t h e r m a 1 ο x i d a t i ο η) 形成一厚氧化層140於基底100上。
0503-8124TWF2(N);1 ini in;20080403.ptc 第 4 頁 1304630 修正 =後’請參閱第1B圖,形成圖案化的一光阻層150於 位在第一主動區域110的厚氧化層140上。 然後’請參閱第1 C圖,以該光阻層1 50為蝕刻罩幕
Cmask) ’钱刻去除位在第二主動區域120的厚氧化層140 而形成一剩餘厚氧化層140,於位在第一主動區域11〇的基 底1 0 0上。 之後’請參閱第1 D圖,去除該光阻層1 5 0。接著,在 去除该光阻層1 5 〇之後,都會再經過標準洗淨程序(STI) clean step)清洗,然而位在第二主動區域12〇之基底1〇() 的表面會在該洗淨程序中形成一化學氧化膜(chemical oxide fi lm)以及與大氣接觸而自然地成長一氧化膜,在 此統稱為一原始氧化層(n a t i v e 〇 X i d e) 1 6 0。這裡要強調 的是,若是在此時以氫氟酸類的溶液去除該原始氧化層 1 6 0,則位在該第一主動區域11 〇的該剩餘厚氧化層1 4 〇,會 容易地同時被去除或破壞,因此在此不能以氫氟酸類的溶 液去除該原始氧化層1 6 〇,故習知的雙閘極介電層中具有 原始氧化層(native oxide)160。 接著,請參閱第1E圖,藉由熱氧化法(thermal oxidation)形成一薄氧化層170於位在第二主動區域丨2〇之 基底1 0 0上(即該原始氧化層1 6 0上)。然而,由於該原始氧 化層1 6 0的結構不緻密,所以會影響該薄氧化層1 7 〇的品 質,並且該原始氧化層160的存在也會阻礙介電層尺寸的 薄 4匕發展(sea 1 i ng limitation) 〇 再者,美國專利第5 9 6 0 2 8 9號雖係提出一種解決閘極 氧化層不會在氳氟酸溶液去除原始氧化層時被損傷的D G 〇
0503-8124TWF2(N);1 ini in;20080403.ptc 第5頁 1304630 __案號91121990_年月 a 修正_ 五、發明說明(3) 製程,然而該製程必需在形成閘極氧化層後,再額外形成 一保護層(氮化層)於該閘極氧化層上,用以保護閘極氧化 層。 還有,美國專利第6 1 1 0 842號雖係提出一種DG0製程, 然而由於該製程必需使用到電漿氮化方法,因此該製程除 了要有昂貴的電漿氮化設備之外,電漿轟擊製程多少也會 有基底缺陷的問題產生而影響產品可靠度。 發明概述: 有鑑於此,本發明的目的在於提供一種雙閘極介電層 的製作方法,可成功地去除原始氧化層,而確保雙閘極介 電層的品質。 根據該目的,本發明提供一種雙閘極介電層的製作方 法,包括下列步驟:(a)提供一半導體基底,該基底具有 至少一週邊元件區域以及至少一邏輯元件區域,其中該週 邊元件區域與該邏輯元件區域之間係藉由一絕緣層而相互 隔離;(b )形成一薄氮化層於該基底上;(c)形成一光阻声 於位在該邏輯元件區域的該薄氮化層上;(d)以該光阻層 為蝕刻罩幕,去除位在該週邊元件區域的該薄氮化層而露 出該基底,而形成一剩餘薄氮化層於位在該邏輯元件區域 的該基底上;(e )去除該光阻層,此時位在該週邊元件區 域的3基底形成有一原始氧化層,(f)利用含有氫敦酸 (HF)的溶液,去除該原始氧化層;以及(g)進行一熱氧化 處理,形成一厚氧化層於位在該週邊元件區域的該基底 上,並且同時地藉由該熱氧化處理退火及氧化該剩^薄氮 化層’而形成一氮氧化層於位在該邏輯元件區域的該基底
0503 -8124TWF2(N);1i η 1i η;20080403.p t c 1304630
从卜利用第 還有’步驟⑻中的該薄氮化層的厚度 間而步賴的該厚氧化層的厚度例二介 實施例: 以說明本發明之最佳實施例。…的製程剖面廣 首A,請參照第2圖,提供例如是石夕基底的一 基底2 0 0,該基底200具有至少一週邊元件區域21〇以2 V —邏輯元件區域220,其中週邊元件區域21〇與邏 區域220之間係藉由一絕緣層23〇而相互隔離。其中, 凡件區域210例如係週邊元件區域,而邏輯元件區域22〇 件區域。還有,該絕緣層23〇係淺溝槽絕緣層⑺ ’ %虱化層(F0X),在第2〜6圖中係以淺溝槽絕緣層為 但並非限定本發明。 〇仍請參照第2圖,在經過標準清洗程序(例如RCA洗淨 私序)以及一包含氫氟酸溶液的洗淨程序(例如MF洗淨程 之後’形成一薄氮化層240於該基底2〇〇上。其中該薄 氮化層240的厚度例如係介於1〇〜2〇A之間,該薄氮化層/ 2 4 0例如係由沉積法(^ e p 〇 s m 〇 n)所形成的$丨n層。 其次,請參照第3圖,形成圖案化的一光阻層3 1 0於位 在邏輯元件區域220的薄氮化層240上。 、 其次’請參照第4圖,以該光阻層3 1 〇為蝕刻罩幕 (mask) ’利用乾蝕刻或溼蝕刻法去除位在週邊元件區域 210的薄氮化層240而露出基底200表面,而形成一剩餘薄
1304630
氮化層240’於位在邏輯元件區域22〇的基底2〇〇上。 其次,請參照第5圖,去除該光阻層3丨〇,之後再經過 標準清洗程序(例如RC A洗淨程序)去除位於基底2 〇 〇上的污 染物,此時位在該週邊元件區域21〇的該基底2〇〇會因為與 該標準清洗程序中的氧化藥劑(例如H2〇2)反應以及與大氣 的反應,而形成有厚度約1〇 A的一原始氧化層51〇(native ox i de )於基底2 0 0上。因此,再利用含有HF的溶液5 2 0 (例 如D H F) ’去除該原始氧化層51 〇。這裡要強調的是,由於 本發明的該剩餘薄氮化層240,幾乎不會被HF溶液520侵蝕 ,所以本發明可以成功地去除該原始氧化層5丨〇且不會損 傷該剩餘薄氮化層240’ 。 ' 接著,請參照第6圖,進行溫度約8 0 〇〜;[〇 〇 〇 t、時間 約2分鐘的一熱氧化處理(thermal oxidation),形成一厚 氧化層610於位在該週邊元件區域21〇的該基底2〇〇上,並 且同時地(simultaneously)藉由該熱氧化處理退火 (anneal)及氧化(oxidize)該剩餘薄氮化層240’ ,而形成 一氮氧化層6 20於位在邏輯元係區域220的基底200上。其 中,該厚氧化層61 0例如係介於5 〇〜8 0 A之間的S i 02層,而 該氮氧化層6 2 0例如是S i 0 N層。還有,上述退火的作用在 於降低該剩餘薄氮化層2 4 0 ’中的缺陷密度(d e f e c t density),而能提昇所形成之該氮氧化層62〇的品質(例如 降低漏電流的發生等等)。另外,由於該氮氧化層6 2 〇與該 剩餘薄氮化層2 4 0 ’的厚度非常相近,所以不會影響到介電 層薄化的發展。 因此’經由上述製程,即能在同一基底2〇 〇上形成品
0503-8124TWF2(N);1i η1i η;20080403.p t c 1304630
曰 修正 「貝且具有不同厚度的雙閘極介電層61 G、6 2 0。 [本案特徵及效果] 本發明之製程的特徵在於:如第5圖所示的剖面圖, ,於本發明的剩餘薄氮化層240’可以财HF溶液520的侵蝕 所以本發明可以成功地去除位在基底2 〇 〇上的原始氧化 層 5 1 0 〇 猎此’可防止原始氧化層5丨〇影響後續成長之該厚氧 a 61 〇的σσ負’進而提昇雙閘極介電層之可靠度。 且,由於本發明的剩餘薄氮化層24〇’下方沒有原始 軋層,而能增進介電層尺寸的薄化發展(scaUn development) 6 ] fi ^於本發明只用一道熱製程(同時成長氧化層 、’、鼠#L b層6 2 0退火),比習知方法(孰 少,所以本發明比習知士 4〜+ 衣狂」 budget)。 “方法㈣熱預議ennai ei〇 ^^^ 雖然本發明已以較佳實施例揭露如上, 限疋本發明,任何熟習此 ”、、八、’ 神和範圍内,當可作更動與者二在不脫離本發明之精 者視德附之由4 g 因此本發明之保護範圍 田視後附之申凊專利範圍所界定者為準。 I现固 第9頁 0503-8124TW2(N);3inlin;20080403.ptc 1304630 案號 91121990 年月曰 修正 圖式簡單說明 以下配合圖式以及較佳實施例,以更詳細地說明本發 明。 第1 A〜1 E圖係顯示習知的雙閘極氧化層的製程剖面示 意圖;以及 第2〜6圖為根據本發明較佳實施例之雙閘極介電層元 件的製程剖面示意圖。 符號說明 11 0〜第一主動區域 1 3 0〜淺溝槽絕緣層 1 4 0 ’〜剩餘厚氧化層 160〜原始氧化層; 習知部分(第1A〜1E圖) 1 0 0〜半導體基底; 1 2 0〜第二主動區域; 1 4 0〜厚氧化層; 1 5 0〜光阻層; 1 7 0〜薄氧化層。 本案部分(第2〜6圖) 2 0 0〜半導體基底; 2 2 0〜邏輯元件區域; 240〜薄氮化層; 3 1 0〜光阻層; 5 2 0〜氫氟酸溶液; 620〜氮氧化層。 2 1 0〜週邊元件區域 2 3 0〜絕緣層; 240’〜剩餘薄氮化層 5 1 0〜原始氧化層; 6 1 0〜厚氧化層;
0503-8124TWF2(N);1i η1i η;20080403.ρ t c 第10頁
Claims (1)
1304630 __案號91121990 Ql年U月曰_修正尤___- 六、申請專利範圍 1 β —種雙閘極介電層的製作方法,包括下列步驟: (a )提供一半導體基底,該基底具有至少一週邊元件 區域以及至少一邏輯元件區域,其中該週邊元件區域與該 邏輯元件區域之間係為絕緣隔離; (b )形成一第一絕緣層於該基底上; (c )去除位在該週邊元件區域的該第一絕緣層而露出 該基底; (d )利用含有氫氟酸的溶液,去除一位於該週邊元件 區域的該基底之原始氧化層;以及 (e )選擇性地形成一厚氧化層於位在該週邊元件區域 的該基底上,並且該形成厚氧化層的步驟同時將該第一絕 緣層轉變成一第二絕緣層於位在該邏輯元件區域的該基底 上。 2 ·如申請專利範圍第1項所述之雙閘極介電層的製作 方法,其中步驟(a )中的該絕緣隔離係淺溝槽絕緣或場氧 化絕緣。 3 ·如申請專利範圍第1項所述之雙閘極介電層的製作 方法,其中步驟(b )中的該第一絕緣層為薄氮化層。 4 ·如申請專利範圍第1項所述之雙閘極介電層的製作 方法,其中步驟(c)中的去除位在該週邊元件區域的該第 一絕緣層而露出該基底的方法,更包括下列步驟: (c 1 )形成一光阻層於位在該邏輯元件區域的該第,絕 緣層上; (c2)以該光阻層為蝕刻罩幕,用以去除位在該週邊元
1304630 ___案號 91121990___年 月_0__—修正 六、申請專利範圍 件區域的該第一絕緣層而露出該基底,而形成一剩餘第一 絕緣層於位在該邏輯元件區域的該基底上;以及 (c 3 )去除該光阻.層。 5 ·如申請專利範圍第1項所述之雙閘極介電層的製作 方法,其中步驟(b)中的該第一絕緣層的厚度介二1〇〜2〇 a 之間。 6·如申請專利範圍第1項所述之雙閘極介電層的製作 方法,其中步驟(b )中的該第一絕緣層係由沉積法所形成 的S i N層。 7.如申請專利範圍第1項所述之雙閘極介電層的製作 方法,其中步驟(d)中的該含有氫氟酸的溶液為稀釋過 氫氟酸(DHF)。 8·如申請專利範圍第丨項所述之雙閘極介電層的製作 方法,其中步驟(e)中形成一厚氧化層之方法為進行二埶 氧化處理。 … 9·如申請專利範圍第丨項所述之雙閘極介電層的製作 方法,其中步驟(e )中的該第二絕緣層為氮氧化層。 1 0 ·如申請專利範圍第丨項所述之雙閘極介電層的製作 方法,其中步驟(e)中的該第二絕緣層係Si〇N層。 Π•如申睛專利範圍第1項所述之雙閘極介電層的製作 方法,其中步驟(e)中的該厚氧化層的厚度介於5〇〜8〇 A 間。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW91121990A TWI304630B (zh) | 2002-09-25 | 2002-09-25 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW91121990A TWI304630B (zh) | 2002-09-25 | 2002-09-25 |
Publications (1)
Publication Number | Publication Date |
---|---|
TWI304630B true TWI304630B (zh) | 2008-12-21 |
Family
ID=45070976
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW91121990A TWI304630B (zh) | 2002-09-25 | 2002-09-25 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI304630B (zh) |
-
2002
- 2002-09-25 TW TW91121990A patent/TWI304630B/zh not_active IP Right Cessation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100550340C (zh) | 制造半导体器件的方法 | |
US20060128123A1 (en) | Methods of forming integrated circuits structures including epitaxial silicon layers in a active regions | |
US7611950B2 (en) | Method for forming shallow trench isolation in semiconductor device | |
JP2006216854A (ja) | 半導体装置の製造方法 | |
JP2009164566A (ja) | 半導体メモリ素子の素子分離膜形成方法 | |
US6265267B1 (en) | Fabricating method for a semiconductor device comprising gate oxide layers of various thicknesses | |
JP2003332416A (ja) | 半導体集積回路及びその製造方法 | |
US7271066B2 (en) | Semiconductor device and a method of manufacturing the same | |
JP3993820B2 (ja) | 半導体素子の素子分離膜の形成方法 | |
US10566203B1 (en) | Method for alleviating etching defect of salicide barrier layer | |
TWI236065B (en) | Method for providing an integrated active region on silicon-on-insulator devices | |
JP2004172325A (ja) | 半導体装置の製造方法 | |
JP4472434B2 (ja) | 半導体装置の製造方法 | |
TWI304630B (zh) | ||
JP3844896B2 (ja) | 半導体素子の隔離構造及びその形成方法 | |
JP2000100927A (ja) | トレンチ素子分離領域を有する半導体素子の製造方法 | |
TWI488224B (zh) | 硬罩幕去除方法 | |
JP2006245433A (ja) | 半導体素子の製造方法 | |
JP2006332404A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2013048161A (ja) | 半導体装置の製造方法 | |
JP4511101B2 (ja) | 半導体装置の製造方法 | |
JP2010098152A (ja) | 半導体装置の製造方法 | |
KR20040001224A (ko) | 반도체 소자의 소자분리막 제조방법 | |
KR20050120574A (ko) | 반도체 장치의 게이트 패턴 형성 방법 | |
KR100618692B1 (ko) | 게이트산화막 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |